JP4032539B2 - マトリックスディスプレイのデータライン駆動回路 - Google Patents
マトリックスディスプレイのデータライン駆動回路 Download PDFInfo
- Publication number
- JP4032539B2 JP4032539B2 JP34189298A JP34189298A JP4032539B2 JP 4032539 B2 JP4032539 B2 JP 4032539B2 JP 34189298 A JP34189298 A JP 34189298A JP 34189298 A JP34189298 A JP 34189298A JP 4032539 B2 JP4032539 B2 JP 4032539B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- column
- charge
- charge recovery
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶ディスプレイ等の複数の電極をもつマトリックスタイプのディスプレイにおいてデータラインを駆動する装置に関するものである。
【０００２】
【従来の技術】
ＴＦＴ−ＬＣＤは、各画素に印加する電圧の正負を常に反転させて表示画質の劣化を防止している。列ライン（画素ＴＦＴのソースライン）と共通電極との間に形成される容量への充放電が高い周波数で繰り返されるため電力損失が発生する。ＴＦＴ−ＬＣＤには、４種類の印加電圧反転方式がある。フレーム・インバーション方式、ロウ・インバーション方式、コラム・インバーション方式およびピクセル・インバーション方式である。ロウ・インバーション方式とピクセル・インバーション方式では、その反転周波数が高いためＬＣＤパネルがもつ容量への充放電による電力損失が特に大きい。
【０００３】
この電力損失を低減するため、ＰＤＰ消費電力削減技術の一つとして用いている電荷回収の回路方式をＴＦＴ−ＬＣＤに適用する提案がなされている。図１１は月刊ＬＣＤ Ｉntelligence １９９７．１２ pp．２６−pp．２９に記載されたピクセル・インバーション方式のデータライン駆動回路のブロック構成図である。１００はデータライン駆動回路、２００は液晶パネルである。データライン駆動回路１００は、データラッチ回路１０１、出力回路１０２、セレクト回路１０３、回収コンデンサＣstore で構成している。液晶パネル２は簡略化し各ライン毎の負荷コンデンサＣloadで表現している。回収コンデンサＣstore と列ライン毎の負荷コンデンサＣloadの各容量をＣstore 、Ｃload、データライン駆動回路の出力数をＮとして
Ｃstore＞＞Ｎ・Ｃload
のようになっている。
【０００４】
データラッチ回路１０１は、外部から入力するアナログまたはデジタル信号であるシリアル映像信号をサンプリングして保持しパラレルデータに変換し１ライン走査時間毎に出力回路１０２に伝える。出力回路１０２は映像信号を液晶パネル２００に伝達するための増幅器である。セレクト回路１０３はセレクト信号Ｂによって全列ライン一括で制御され、出力回路１０２の出力および回収コンデンサＣstore の一方の電極と液晶パネルの列ラインとの接続を切替える。回収コンデンサＣstore の他方の電極はコモン電位に接続している。
【０００５】
回収コンデンサＣstore の電圧変化、ＴＦＴ−ＬＣＤパネルのｍ列ラインの電圧変化およびセレクト信号Ｂの波形を示す図１２を用いて動作を説明する。
１ライン走査の時間間隔で、セレクト信号ＢがＨigh になり、回収コンデンサＣstore と液晶パネルの列ラインが接続され、回収コンデンサＣstore と負荷コンデンサＣloadとの間で電荷が移動する。例えば、負荷コンデンサＣloadの電圧が回収コンデンサＣstore の電圧より大きければ電荷は負荷コンデンサＣloadから回収コンデンサＣstore に移動し、負荷コンデンサＣloadの電圧が回収コンデンサＣstore の電圧より小さければ逆方向に移動する。セレクト信号ＢがＬowの場合、出力回路１０２は液晶パネルのそれぞれの列ラインに接続され、各ライン所望の電圧を液晶パネルに供給する。列ラインで表示階調レベルが変化しない場合、液晶パネルの列ラインの電圧は図のようにコモン電位を中心として正負に振れ、その振れ幅は最大±４Ｖ程度である。
【０００６】
前サイクルのセレクト信号ＢがＨigh の期間に負荷コンデンサＣloadから回収コンデンサＣstore に蓄えた電荷によって、次サイクルのセレクト信号ＢがＨigh の期間に回収コンデンサＣstore から負荷コンデンサＣloadへの充電を行うため、電源の供給すべき電荷の一部を回収コンデンサＣstore が負荷コンデンサＣloadへ供給する。セレクト信号ＢがＬowの期間、出力回路１０２によって負荷コンデンサＣloadを所望の電圧にまで充電する。電源が供給すべき電荷の一部分を回収コンデンサＣstore から負荷コンデンサＣloadへ供給するため、この動作がない場合に比べ電力消費が小さくなる。
【０００７】
【発明が解決しようとする課題】
従来の電荷回収機能を備えたデータライン駆動回路は、回収コンデンサＣstore に直列接続したインダクタを備えていないため、電荷回収時にＬＣの直列共振を利用できず電荷回収効率が低く、十分に消費電力の削減できないという問題があった。
また、従来の電荷回収機能を備えたデータライン駆動回路は、すべての列ライン分のセレクト回路からの配線が、共通の回収コンデンサＣstore に接続されていることが、十分に消費電力の削減できない要因でもあった。
【０００８】
上述した従来のピクセル・インバーション方式では、全面黒表示等ディスプレイモニターでしばしば現れるパターンである全画面を一定レベルの階調で表示していると、あるパネル列ラインの電圧がＨigh からＬowへ変化するラインの両隣のラインでは、ＬowからＨigh へ変化する。セレクト信号Ｂによって各列ラインを短絡すると、電荷が奇数列と偶数列で交換されるのみで回収コンデンサＣstore には蓄積できない。これは、従来のインダクタを接続しない形式の駆動回路では、回収コンデンサＣstore との短絡期間は中間電位にすることだけを目的としていたため、消費電力の削減効果としては上記のような表示パターンに対して同一になるが、インダクタを用いて電荷を回収することができない。これは、電荷が回収コンデンサＣstore に蓄積しないため、回収コンデンサＣstore に短絡している期間にインダクタを介しての電荷の充放電ができずＬＣ直列共振による消費電力の削減効果が生じない。
【０００９】
また、奇数列、偶数列に１つずつ２つの回収コンデンサＣstore を設け、奇数列、偶数列別々に電荷回収動作を行ったとする。カラーＴＦＴ−ＬＣＤディスプレイモニターを考えると、ある一定画面を全面、連続して表示する機会が多く、またＲＧＢ各列ラインの振幅が大きく異なった場合がある。このとき、上記のようにパネル列ラインを回収コンデンサＣstore に短絡し、インダクタを介して電荷の回収、再利用の動作を行うと、ＲＧＢ各ラインの電荷の移動量が平均化するため、ＲＧＢ各ラインに適切な量の電荷が移動できない。すなわち、移動電荷量が多く大きな電力損失が発生するラインや、移動電荷量が少なく電力損失が多く発生するラインが生じる。このため、ＬＣ直列共振による消費電力の削減効果が小さくなるという問題があった。
【００１０】
上述のように、回収コンデンサＣstore １つだけで、すべての列ライン一括して電荷回収動作を行う構成では、消費電力の削減が困難である。
さらに、回収コンデンサＣstore の容量は非常に大きくする必要があるため、ＩＣ内部にそれを配置しようとするとＩＣチップ面積を大きくする必要がある。また、回収コンデンサＣstore を外部に配置するには大きなスペースを別に確保する必要がある。
【００１１】
さらに、従来の電荷回収機能を備えたデータライン駆動回路は、各列ライン毎に１つずつのセレクト回路を備えた構成になっており、データライン駆動ＩＣの出力数分のセレクト回路が必要なためセレクト回路を構成する素子の総数が非常に多く、そのうえ、電荷回収効率を上げ消費電力の削減効果を高めるためには、ＯＮ抵抗が小さくサイズの大きいスイッチを用いる必要があり、セレクト回路部分の占有面積が大きく、駆動ＩＣのチップ幅が増加するという問題があった。
【００１２】
さらにまた、従来の電荷回収機能を備えたデータライン駆動回路は、電荷回収およびそのエネルギーを利用した充電動作を実現するために、ＩＣ内に電荷回収用配線が必要である。この配線のインピーダンスが小さいほど電荷回収効率が大きく消費電力が削減できるため、配線幅は大きくする必要がある。このようにデータライン駆動回路に電荷回収機能を付加すると電荷回収用配線が必要となり、ＩＣのチップ幅がさらに増加するという問題もあった。
【００１３】
【発明が解決するための手段】
本発明のマトリックスディスプレイのデータライン駆動回路は、データをサンプリングするサンプル／ホールド回路と、サンプリングしたデータを出力回路に伝えるリード／ライト回路と、電源に接続しデータを増幅して液晶パネルへ伝える出力回路と、列ラインの接続を切替えパネル電荷を回収し再利用する電荷回収回路を備え、出力回路の電圧供給配線を電荷供給と電荷回収とに共有し、この配線は電源と電荷回収経路とを切替える電荷回収回路に接続し、さらに列ラインの接続切替えを出力回路の出力段の増幅素子により構成し、さらにまた出力回路の入力容量のリセット期間に出力回路の列ラインの接続を切替える増幅素子を列ラインと電荷回収回路との間で接続状態にして電荷を回収するものである。
【００１６】
さらにまた、出力回路の入力容量へのリセット電圧はデータ入力の最大値以上あるいは最小値以下に設定した。
【００１７】
さらにまた、電荷回収回路は、電源と電圧供給配線との接続を制御するスイッチと、電圧供給配線とコモンラインに接続されたインダクタとキャパシタの直列回路との接続を制御する電荷回収スイッチとを備えた。
【００１８】
また、電荷回収回路は、電源と電圧供給配線との接続を制御するスイッチと、電圧供給配線と共通電極またはコモン電位と接続したインダクタとの接続を制御する電荷回収スイッチとを備えた。
【００１９】
また、電荷回収スイッチを双方向スイッチとした。
【００２０】
さらにまた、双方向スイッチは、スイッチとダイオードの直列回路を並列接続して構成し電流の流れる方向を制御する。
【００２１】
また、双方向スイッチはＦＥＴスイッチを逆極性で直列接続した。
【００２２】
また、電荷回収動作に使用する各列の配線を分割してブロック化し、各ブロック化した各列の配線を端部で共通化して電荷回収回路に接続した。
【００２３】
さらに、各列の配線の分割ブロックを奇数列と偶数列とした。
【００２４】
さらにまた、各列の配線の分割ブロックを赤色表示列と緑色表示列と青色表示列とした。
【００２５】
【発明の実施の形態】
実施の形態１．
図１は、この発明の第１の実施形態を示す回路ブロック構成図であり、この回路の印加電圧反転方式はロウ・インバーション方式である。１は１つの集積回路からなるデータライン駆動回路、２は液晶パネル、３は共通電極Ｖcom に矩形波形の電圧を印加するＶcom 駆動回路、４は電荷回収回路である。データライン駆動回路１は、サンプルホールド回路（以下、Ｓ／Ｈ回路と呼ぶ）１１、リード／ライト回路（以下、Ｒ／Ｗ回路と呼ぶ）１２、出力回路１３、出力回路の入力保持容量Ｃh からなっている。液晶パネル２は、列ライン容量Ｃloadで表現し、ＲＧＢ各ラインをＲ1 、Ｇ1 、Ｂ1 、Ｒ2 、Ｇ2 、・・・で示している。図に示すようにＶcom 駆動回路３および電荷回収回路４は、データライン駆動回路１とはそれぞれ独立した集積回路なっている。電荷回収回路４はデータライン駆動回路１と分離することが必須ではなく、一部あるいは全部をデータライン駆動回路１のＩＣ内に含むようにしてもよい。
【００２６】
Ｓ／Ｈ1 、Ｓ／Ｈ2 、・・・は、データライン駆動回路１内部のサンプリング信号を示している。Ｒ／ＷおよびＲＳＴは、外部より入力し、一括してデータライン駆動回路１を制御するためのリード・ライト信号とリセット信号である。図中、駆動電源等の電源ラインは省略しているが、出力回路１３に電圧を供給する配線の一部であるＶcc2 ラインは明示している。これは、電荷回収動作にこのＶcc2 ラインを利用することを示すためである。ＳcH、ＳcLはＶcom 駆動回路３の制御信号、Ｖm は共通電極Ｖcom のＨigh 電圧である。Ｓwk、Ｓwmは電荷回収回路４の制御信号、Ｖcc2 は上述のように出力回路１３を駆動するための電源電圧である。
【００２７】
図１のブロック構成図では、出力回路１３の電源配線を電荷回収・充電用に兼用しているため、従来の電荷回収機能を備えたデータライン駆動回路で避けられなかった配線数の増加によるＩＣチップ幅の増加を抑えることができる。また、ＲＧＢ各ラインから独立にそれぞれ適切な量の電荷を回収できるようにＶcc2 ラインを３分割している。Ｖcc2 ラインを３分割したことによる配線面積の増加はほとんど無視できる。Ｖcc2 ラインの配線幅は、液晶パネル２への最大供給電流によって決まるが、３分割したＶcc2 ライン１本あたりの電流は１／３となり、かつ電荷回収回路４によって出力回路１３からの電流を一部補うので液晶パネル２への最大供給電流は減少するため、Ｖcc2 ラインを３分割したとき、分割後の各配線幅は従来の１／３で足りる。
【００２８】
各回路ブロックの詳細を図２を用いて説明する。
Ｓ／Ｈ回路１１を図２（ａ）に示す。サンプルホールドスイッチ１１1 とサンプリング容量Ｃs からなっている。サンプルホールドスイッチ１１1 は、信号Ｓ／Ｈm （ｍ列のサンプリング信号）がＨigh になると閉じ、コンデンサＣs にアナログデータ信号Ｒsig 、Ｇsig 、Ｂsig のそれぞれをサンプリングする。
【００２９】
Ｒ／Ｗ回路１２を図２（ｂ）に示す。Ｒ／Ｗ回路１２は、サンプリング容量Ｃs に保持したデータを入力保持容量Ｃh に伝達するもので、Ｒ／Ｗスイッチ１２1 とリセットスイッチ１２2 からなっている。Ｒ／Ｗスイッチ１２1 は信号Ｒ／Ｗによって、リセットスイッチ１２2 は信号ＲＳＴによって各Ｒ／Ｗ回路を一括して制御する。Ｓ／Ｈ回路同様、信号Ｈigh で各スイッチが閉じる。
【００３０】
図２（ａ）、（ｂ）の各スイッチはトランジスタで構成している。ｎ−ＭＯＳトランジスタのみあるいはｐ−ＭＯＳトランジスタのみで構成してもよく、ｎ−ＭＯＳ、ｐ−ＭＯＳトランジスタでトランスファーゲート構成としてもよい。もちろん、ｐ−ＭＯＳトランジスタのときは、信号ＬowでスイッチＯＮであるし、トランスファーゲートの場合は、スイッチＯＮするためにＬow、Ｈigh 両方の信号入力が必要である。
【００３１】
出力回路１３を図２（ｃ）に示す。これはボルテージフォロワータイプの差動増幅器で、９つのｎ−ＭＯＳ、ｐ−ＭＯＳトランジスタと、出力抵抗Ｒout で構成し、供給電圧はＶg 、Ｖcc1 、Ｖee1 、Ｖee2 およびＶcc2 である。電圧Ｖcc2 は図示していないが、上述のように電荷回収回路４を介して出力回路１３に供給している。Ｒout は発振防止用の抵抗である。Ｑp1とＱp2は定電流回路部をなし、抵抗分割で形成した電圧Ｖg と電圧Ｖcc1 とで決まるゲート電圧により電流値が決まる。Ｑpin1、Ｑpin2、Ｑnin1およびＱnin2は差動回路部、Ｑnn1 は第１の出力段、ＱnoおよびＱpoは第２の出力段である。定電流回路部、差動回路部、第１の出力段の電源電圧Ｖcc1 およびＶee1 と、第２の出力段の電源電圧Ｖcc2 およびＶee2 に分け消費電力を削減する。
【００３２】
この形式の増幅器は、第２の出力段の電圧を第１段のそれより低く設定しても十分動作するため、それぞれの電源を分離すれば消費電力を削減できる。第２の出力段を構成するトランジスタＱnoのドレインは電荷回収回路（Ｖcc2 ライン）に接続し、ＱpoのドレインはＶee2 に接続している。ＱnoとＱpoは列ライン容量Ｃloadを充電する時の立ち上がり、立ち下がり時間を短縮するためにスイッチサイズを大きくとり、そのＯＮ抵抗を小さくしている。
【００３３】
図２（ｄ）にＶcom 駆動回路３を示す。Ｖcom 駆動回路３は電圧Ｖm とコモン電位の矩形パルスを共通電極Ｖcom に供給する。ｎ−ＭＯＳトランジスタを２つ用いて信号ＳcHおよびＳcLにより電圧Ｖm とコモン電位を切替える。もちろん、この構成以外でも目的とする矩形パルスを生成できることはいうまでもない。
【００３４】
図３に電荷回収回路４を示す。電荷回収回路には列ライン容量Ｃloadに蓄えた電荷を一旦外部のコンデンサを用いて回収しパネル充電時に再利用する方法と、パネル電荷を直接反転させて逆充電に利用する方法がある。図の回路は前者の形式を用いている。また、前述のようにＶcc2 ライン配線がＲＧＢそれぞれに分けてあるため、電荷回収回路もＲＧＢ各列用の電荷回収経路とＶcc2 電源経路を切替えるよう３分割している。スイッチ４1 は信号Ｓwmによって出力回路１３のＶcc2 電源ラインとＶcc2 電源の接続を、スイッチ４2 はＶcc2 電源ラインとインダクタＬi と回収コンデンサＣstore の直列回路を介してコモン電位への接続をそれぞれ制御している。インダクタＬi 側に接続したときインダクタＬi 、回収コンデンサＣstore 、列ライン容量Ｃloadおよびスイッチ、配線等の抵抗がＬＣ直列共振回路を形成する。この回路のＬＣ共振を利用して列ライン容量Ｃloadに蓄えた電荷を効率よく再利用するようになっている。
【００３５】
図３に示したスイッチは、信号がＨigh でスイッチが閉じる双方向スイッチである。このスイッチはｎ−ＭＯＳあるいはｐ−ＭＯＳ、またはその両方のトランジスタで構成できる。寄生ダイオードを含むトランジスタを用いて外部にこの双方向スイッチを形成した場合を例にして、スイッチの構成の仕方による得失について説明する。
【００３６】
図４（ａ）（図ではトランジスタを寄生ダイオードと一体化して表示している）に示すような、ｎ−ＭＯＳトランジスタとダイオードで構成された双方向スイッチの特徴を述べる。図４（ａ）の双方向スイッチはｎ−ＭＯＳトランジスタのドレインとダイオードのカソードを直列接続した２つの回路を２つのダイオードが逆向きになるように並列接続している。このように構成すると列ライン容量Ｃloadに蓄えた電荷の回収時および回収コンデンサＣstore から列ライン容量Ｃloadへの充電時にダイオードに順方向電圧が発生するため、その順方向電圧分の電荷を回収コンデンサＣstore へ回収および列ライン容量Ｃloadへ充電することができない。この順方向電圧は０．５Ｖ程度であるが、振幅が４Ｖ程度のＬＣＤではその比率が大きく回収効率の低下は免れない。
【００３７】
そこで、図４（ｂ）に示す双方向スイッチを用いれば電力損失が少ない。この双方向スイッチはｎ−ＭＯＳトランジスタのドレイン同士を接続している。ダイオードを用いずに、双方向スイッチを形成しているためである。
しかし、この形式の双方向スイッチにも不利な点がある。図４（ａ）の双方向スイッチの場合は、電荷の充電経路、回収経路がダイオードによって決まるため、充電時には充電方向のみ、回収時には回収方向にのみ電流が流れるいわゆるピークホールドができる。一方、図４（ｂ）に示す双方向スイッチは一旦スイッチを閉じるとどちらの方向にも電流が流れる。
【００３８】
パネル負荷はその表示状態によって異なる。全Ｒ列ライン、全Ｇ列ライン、全Ｂ列ラインをまとめて電荷回収動作を行うから、ＲＧＢ各列内で振幅の違いが発生することが頻繁に生じる。このため、充電すべき電荷が変化し回収コンデンサＣstore から見た液晶パネル負荷（ここでは、列ラインコンデンサＣloadを指していない）の見かけ上のキャパシタンスが変化し、これにともなって表示状態によってインダクタンス、キャパシタンスおよび抵抗から決まる共振周波数が変化する。しかし、データライン駆動回路のコントロール信号シーケンスの電荷回収動作期間は一定でインダクタンスも可変ではないためこの共振周波数の変化に対応することができない。
【００３９】
図４（ａ）のピークホールドのできる形式では、ダイオードの順方向電圧による電力損失は免れないが充電時は最大電圧、回収時は最低電圧に列ライン−共通電極Ｖcom 間電圧を保持できるため周波数の変化に対応でき、各表示状態に対応して消費電力が削減できる。しかし、図４（ｂ）に示した双方向スイッチは、スイッチをオフした時点の電圧値が、回収コンデンサＣstore への回収後、回収コンデンサＣstore からの充電後の列ライン−共通電極Ｖcom 間電圧であり、この電圧は減衰振動で増減するため表示状態の最小または最大とは限らず、図４（ｂ）の形式の双方向スイッチをデータライン駆動回路に用いると、表示状態によって消費電力の削減効果が生じない場合が生じる。
これら２つの双方向スイッチと同じ機能のスイッチを、ＩＣ内部に作り込むこともできるが、上述の各スイッチのメリット、デメリットも同様であることはいうまでもない。
【００４０】
次に、図５の信号のタイミングチャートを用いて動作を説明する。図には、前述の信号Ｓ／Ｈm （ｍ列のＳ／Ｈ信号）、ＲＳＴ、Ｒ／Ｗ、Ｒsig 、Ｇsig 、Ｂsig 、Ｓwk、Ｓwm、ＳcH、ＳcL、ＶmR、ＶmG、ＶmB（ＶmXはｍ列Ｘライン電圧を表す）と、出力回路１３の入力容量Ｃh の電圧変化ＶCh、ＶmRとＶmGとＶmBいずれかの列ラインと共通電極Ｖcom ライン間の電圧変化およびインダクタＬi に流れる電流波形を示している。
【００４１】
ここでは、リセット期間を利用して電荷回収動作を行っている状態を示し、画面は一定な全黒画面を継続的に表示しているものとする。この全黒画面はＬow、Ｈighデータが１ライン走査時間ごとに繰返されるためパネル容量への充放電によるエネルギーロスが一番大きい表示パターンである。
サンプルホールド期間にｍ列の信号Ｓ／Ｈm がＨigh になり、映像データ（電圧）をサンプリング容量Ｃs に充電し、映像データに応じた電荷を保持する。その後、出力回路入力容量Ｃh にそのデータを書き込む直前に、信号ＲＳＴがＨigh になり、入力容量Ｃh の電荷量をリセットする。そのリセット電圧がＶrst であり、その値は出力回路１３に入力するデータの最大値よりも大きい。
【００４２】
リセット期間、Ｈigh データ以上の電圧（Ｖrst ）が出力回路１３の入力容量Ｃh にセットされるため、出力回路１３内の第２の出力段のスイッチＱnoがリセット期間中閉じた状態になる。それと同時に信号ＳwkがＨigh 、ＳwmがＬowに切替わり、電荷回収回路４のスイッチ４1 および４2 を切替える。これで回収回路内のインダクタＬi と回収コンデンサＣstore と列ライン容量Ｃloadと、配線等の抵抗と、電圧Ｖm の電源（電荷回収経路に切替わってからある時間は、Ｖcom 駆動回路はＶm を出力している）とコモン電位が接続され、ＬＣ直列共振回路を形成する。このとき回収コンデンサＣstore には前サイクルまでに充放電が繰り返され電圧は定常状態となっている。その電圧は出力回路１３の出力振幅のほぼ１／２である。
【００４３】
データライン駆動回路の出力数をＮとして回収コンデンサＣstore の容量は列ライン容量ＣloadのＮ倍よりも非常に大きいため、列ライン容量Ｃloadの側から見ると回収コンデンサＣstore は電源とみなせる。回収コンデンサＣstore から列ライン容量Ｃloadへの充電が始まる。インダクタに流れる電流がゼロになるとＶcom 駆動回路のスイッチを切替え（ＳcHをＬow、ＳcLをＨigh にし）、共通電極Ｖcom の電圧をコモン電位とする。この切替えタイミング、すなわちインダクタの電流がゼロになるタイミングはリセット期間の中心になるように（パネル負荷が一番大きいときに合わせて）インダクタＬi のインダクタンスを調整している。ＶmR、ＶmG、ＶmBの電圧が一瞬低下し再び回収コンデンサＣstore より列ライン容量Ｃloadへ充電される。そのときの回路の接続は回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗、コモン電位の直列接続である。
【００４４】
インダクタＬi に流れる電流がゼロになったらスイッチ４2 をオフし、スイッチ４1 をオンにして電荷回収回路充電から差動増幅器充電に切替える。Ｒ／Ｗ期間において、信号Ｒ／ＷがＨigh になると、サンプリング容量Ｃs に蓄えていたＨigh データが出力回路１３の入力容量Ｃh に移り、そのＨigh データを次のリセット期間が来るまで保持する。Ｃh が保持しているＨigh データを出力するように出力回路１３は動作する。ＶmR、ＶmG、ＶmBはある一定時間で所望のＨigh データとなりリセット期間になるまでその値を保持している。このＨigh データが出力されている間、サンプリング容量Ｃs は次のデータＬowデータを保持している。
【００４５】
次のリセット期間は、電荷回収期間になる。信号ＲＳＴがＨigh になり、出力回路１３の入力容量Ｃh の電圧値をＶrst にリセットすると同時に信号ＳwkがＨigh に信号ＳwmがＬowになり電荷回収経路が接続され、列ライン容量Ｃloadに蓄積している電荷の回収が始まる。そのとき、Ｖcom 駆動回路はコモン電位を出力している。回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗、コモン電位の直列ＬＣ共振を利用して電荷の回収を行う。
【００４６】
リセット期間中間の時刻になりインダクタＬi に流れる電流がゼロになると、Ｖcom 駆動回路の信号ＳcHをＨigh 、ＳcLをＬowに切替え、共通電極Ｖcom の電圧をＶm にする。ＶmR、ＶmG、ＶmBの列ライン電圧が一瞬上昇し、回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗、Ｖm 電源の直列ＬＣ共振を利用して再び電荷を回収する。
電荷回収回路４の接続がＶcc2 電源に切替わり、信号Ｒ／Ｗによって書き込んだＬowデータを出力回路１３がＶmR、ＶmG、ＶmBの列ラインに出力する。それは所望のＬowデータになり次のリセット期間になるまで保持する。以上の動作が繰返される。
【００４７】
上記動作の説明から、電荷回収するために従来のように各列ラインにそれぞれスイッチを設けなくても、電荷回収回路４のみに電荷回収経路と電源Ｖcc2 の切替えスイッチを設ければ、データライン駆動回路に電荷回収機能を付加することができる。電源Ｖcc2 、Ｖee2 を接続し、パネル充電をする期間をみると充電電荷が非常に少ないことが分かる。この充電電荷によって電力損失が増減するが、その電力損失量は電荷回収経路の抵抗値に依存する。
【００４８】
以上の説明では、電荷回収用の配線としてＶcc2 電源ラインを利用するものとしたが、リセット時の電圧Ｖrst を最小データ値以下に設定し電源ラインＶee2 を利用しても同様な効果が得られる。
【００４９】
実施の形態２．
次に、この発明の第２の実施形態について説明する。第２の実施形態では回路ブロック構成が第１の実施形態と同一であり電荷回収回路４ａの構成が異なる。この電荷回収回路４ａの構成を図６に示す。第１の実施形態における回収コンデンサＣstore がなくコモン電位に接続していた配線を共通電極Ｖcom に接続しており、信号Ｓwk、Ｓwm、スイッチ４1 、４2 、インダクタＬj からなっている。信号Ｓwk、Ｓwmより、インダクタＬj を介した共通電極Ｖcom と、Ｖcc2 電源を切替える。
【００５０】
第１の実施形態では液晶パネルの電荷を一旦回収コンデンサＣstore に蓄えて再利用していたのに対して、ここでは直接インダクタＬj を介して液晶パネルに返している。図７のタイミングチャートを用いてスイッチの動作タイミングを説明する。
Ｓ／Ｈm 、ＲＳＴ、Ｒ／Ｗ、Ｒsig 、Ｇsig 、Ｂsig 、ＶCh、Ｓwk、Ｓwmのスイッチングのタイミングは第１の実施形態と同じで、信号ＳcHとＳcLのタイミングが異なっている。リセット期間中は信号ＳcH、ＳcL両信号ともＬowである。
【００５１】
電荷回収およびパネル充電の一連の動作（液晶パネルの電荷反転）をリセット期間中に連続的に行う。このリセット期間は出力回路１３の第２の出力段を構成するトランジスタＱnoが常時ＯＮし、列ライン容量Ｃload、配線等の抵抗成分、インダクタＬj の直列ＬＣ共振回路をなしている。リセット期間以前の状態を共通電極Ｖcom がＨigh 、列ラインＶmR、ＶmG、ＶmBがＬowとすると、そのリセット期間にＶcom からインダクタＬj を通って列ラインへ電荷が移動しパネル電荷を反転する。リセット期間以前の状態を共通電極Ｖcom がＬow、列ラインＶmR、ＶmG、ＶmBがＨigh とすると、そのリセット期間に列ラインからインダクタＬj を通りＶcom へ電荷が移動し、パネル電荷を反転する。電荷反転後はＶcom 駆動回路３、出力回路１３によって電位を固定しパネル電圧を所望の値にする。
【００５２】
この実施形態では回収コンデンサＣstore が不要で部品点数が少なく電荷回収回路４ａを低コストで実現できる。大きな容量の回収コンデンサＣstore をデータライン駆動回路ＩＣ内に配置するには大きな面積を必要とするためチップサイズを大きくする必要があったが、その問題点が解消できる。
【００５３】
第１および第２の実施形態においては、この発明によるロウ・インバーション方式の電荷回収機能を備えたデータライン駆動回路について説明した。以下に説明するこの発明による第３および第４の実施形態は、ピクセル・インバーション方式の電荷回収機能を備えたデータライン駆動回路に関するものである。
【００５４】
実施の形態３．
次に、この発明の第３の実施形態を図８に示す回路ブロック構成図を用いて説明する。図１のロウ・インバーション方式との違いは、Ｖcom 駆動回路がないことおよび電荷回収回路４ｂによって、コモンラインとＶcc2 電源の接続を切替える各列の出力回路１３に配線する電源Ｖcc2 ラインの分割の仕方が異なることである。ＲＧＢ列別の分割に加えて、奇数列、偶数列で分割し都合６分割としている。電源Ｖcc2 ラインを６分割するのは、第１の実施形態の説明におけると同様、ＲＧＢ各ラインから独立にそれぞれ適切な量の電荷を回収できるようにするためで、配線面積についてもＶcc2 ラインを６分割したことによる増加はほとんど無視できる。
【００５５】
電荷回収回路４ｂの回路構成を図９に示す。Ｖcc2 ラインの分割数が６であるため、電荷回収回路は第１の実施の形態における単位回路を６つ並列に接続している。リセット期間において、回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗成分のＬＣ直列共振回路を構成し、電荷の回収と充電を行う。このとき、第１の実施形態の説明と同様に回収コンデンサＣstore は列ライン電圧振幅の１／２の電圧をもつ電源と見なせる。
【００５６】
実施の形態４．
第４の実施形態では電荷回収回路４ｃを第２の実施形態と同様に回収コンデンサＣstore を除いた構成にして電荷回収、充電動作を実現したものである。図１０に回路構成を示す。信号Ｓwmで制御されるスイッチ４1 はＶcc2 電源に、信号Ｓwkによって制御されるスイッチ４2 はコモンラインに接続されている。上記同様、リセット期間に、インダクタＬj、回収コンデンサＣload、配線等の抵抗成分のＬＣ直列共振回路を構成しパネル電荷の反転を行う。
【００５７】
【発明の効果】
本発明によるマトリックスディスプレイのデータライン駆動回路は、データをサンプリングするＳ／Ｈ回路と、サンプリングしたデータを出力回路に伝えるＲ／Ｗ回路と、データを増幅して液晶パネルへ伝える出力回路と、列ラインの接続を切替え、パネル電荷を回収し再利用するＬＣ共振回路を利用した電力回収回路を備え、列ラインの接続切替えを出力回路で行うようにしたので、従来各列に必要であったセレクト回路が不要になりデータライン駆動回路用ＩＣのチップ幅を小さくできる。
【００５８】
また、本発明によるマトリックスディスプレイのデータライン駆動回路は、出力回路の電圧供給配線の一部を利用して、電荷回収を行うので、従来の電荷回収用配線が不要になり、チップ幅をさらに小さくできる。
【００５９】
さらにまた、本発明によるマトリックスディスプレイのデータライン駆動回路は、出力回路の入力容量のリセット期間に電荷回収と出力回路のリセットを同時に行うため、駆動シーケンスの１周期を有効に利用できる。
【００６０】
さらにまた、本発明によるマトリックスディスプレイのデータライン駆動回路は出力回路の入力容量へのリセット電圧をデータ入力値の最大値以上あるいは最小値以下に設定しているので、出力回路の出力段を構成するｎ−ＭＯＳトランジスタ、あるいはｐ−ＭＯＳトランジスタがリセット期間、常時低抵抗で確実にＯＮ状態を維持することができ、電荷回収効率が向上し電荷回収機能を最大限利用し消費電力を削減できる。
【００６１】
また、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のため各列の配線を分割し、端部で共通化して回路素子に接続し、その分割を奇数列と偶数列としたので、ピクセル・インバーション方式で液晶パネルを駆動した場合、奇数列と偶数列でパネルに蓄積している電荷が相殺することがなく、インダクタを介してパネル電荷を反転させる電荷回収が可能になる。
【００６２】
さらに、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のための各列配線を分割し、その分割を赤色表示列と緑色表示列と青色表示列としたため、各色列ラインの電圧振幅の違いによる電荷回収効率の低下がない。
【００６３】
また、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のためのスイッチが双方向スイッチであり、その双方向スイッチは２組のスイッチとダイオードの直列回路を並列に接続しており電流方向を制御するので、表示パターンの違いによってパネル負荷が変動しても、反転させたパネル電荷のピークを保持した状態で出力回路による充放電期間に移行するので、どのような表示パターンでも電荷回収による低電荷効果を得ることができる。
【００６４】
さらに、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のためのスイッチが双方向スイッチであり、その双方向スイッチは２つのＦＥＴスイッチを逆極性で直列接続しており、電荷回収によりパネル電荷の反転後、電圧の絶対値がダイオードの順方向電圧相当分低下することがないので、電荷回収効率が高い。
【図面の簡単な説明】
【図１】 本発明の第１および第２の実施形態を示すブロック構成図である。
【図２】 図１における各回路ブロックの回路構成図である。
【図３】 第１の実施形態における電荷回収回路の回路構成図である。
【図４】 電荷回収回路に用いる双方向スイッチの回路構成図である。
【図５】 第１の実施形態における駆動シーケンスおよび列ラインの電圧、インダクタ電流を示すタイミングチャートである。
【図６】 第２の実施形態における電荷回収回路の回路構成図である。
【図７】 第２の実施形態における駆動シーケンスおよび列ラインの電圧、インダクタ電流を示すタイミングチャートである。
【図８】 本発明の第３および第４の実施形態を示すブロック構成図である。
【図９】 第３の実施形態における電荷回収回路の回路構成図である。
【図１０】 第４の実施形態における電荷回収回路の回路構成図である。
【図１１】 従来の形態を示す回路ブロック構成図である。
【図１２】 従来の駆動シーケンスを示すタイミングチャートである。
【符号の説明】
１、１ａ‥デーラライン駆動回路 ２‥液晶パネル ３‥Ｖcom 駆動回路
４、４ａ、４ｂ、４ｃ‥電荷回収回路 １１‥Ｓ／Ｈ回路
１２‥Ｒ／Ｗ回路 １３‥出力回路 Ｃh ‥保持容量 Ｃload‥列ライン容量
Ｃs ‥サンプリング容量 Ｃstore ‥回収コンデンサ
【発明の属する技術分野】
この発明は、液晶ディスプレイ等の複数の電極をもつマトリックスタイプのディスプレイにおいてデータラインを駆動する装置に関するものである。
【０００２】
【従来の技術】
ＴＦＴ−ＬＣＤは、各画素に印加する電圧の正負を常に反転させて表示画質の劣化を防止している。列ライン（画素ＴＦＴのソースライン）と共通電極との間に形成される容量への充放電が高い周波数で繰り返されるため電力損失が発生する。ＴＦＴ−ＬＣＤには、４種類の印加電圧反転方式がある。フレーム・インバーション方式、ロウ・インバーション方式、コラム・インバーション方式およびピクセル・インバーション方式である。ロウ・インバーション方式とピクセル・インバーション方式では、その反転周波数が高いためＬＣＤパネルがもつ容量への充放電による電力損失が特に大きい。
【０００３】
この電力損失を低減するため、ＰＤＰ消費電力削減技術の一つとして用いている電荷回収の回路方式をＴＦＴ−ＬＣＤに適用する提案がなされている。図１１は月刊ＬＣＤ Ｉntelligence １９９７．１２ pp．２６−pp．２９に記載されたピクセル・インバーション方式のデータライン駆動回路のブロック構成図である。１００はデータライン駆動回路、２００は液晶パネルである。データライン駆動回路１００は、データラッチ回路１０１、出力回路１０２、セレクト回路１０３、回収コンデンサＣstore で構成している。液晶パネル２は簡略化し各ライン毎の負荷コンデンサＣloadで表現している。回収コンデンサＣstore と列ライン毎の負荷コンデンサＣloadの各容量をＣstore 、Ｃload、データライン駆動回路の出力数をＮとして
Ｃstore＞＞Ｎ・Ｃload
のようになっている。
【０００４】
データラッチ回路１０１は、外部から入力するアナログまたはデジタル信号であるシリアル映像信号をサンプリングして保持しパラレルデータに変換し１ライン走査時間毎に出力回路１０２に伝える。出力回路１０２は映像信号を液晶パネル２００に伝達するための増幅器である。セレクト回路１０３はセレクト信号Ｂによって全列ライン一括で制御され、出力回路１０２の出力および回収コンデンサＣstore の一方の電極と液晶パネルの列ラインとの接続を切替える。回収コンデンサＣstore の他方の電極はコモン電位に接続している。
【０００５】
回収コンデンサＣstore の電圧変化、ＴＦＴ−ＬＣＤパネルのｍ列ラインの電圧変化およびセレクト信号Ｂの波形を示す図１２を用いて動作を説明する。
１ライン走査の時間間隔で、セレクト信号ＢがＨigh になり、回収コンデンサＣstore と液晶パネルの列ラインが接続され、回収コンデンサＣstore と負荷コンデンサＣloadとの間で電荷が移動する。例えば、負荷コンデンサＣloadの電圧が回収コンデンサＣstore の電圧より大きければ電荷は負荷コンデンサＣloadから回収コンデンサＣstore に移動し、負荷コンデンサＣloadの電圧が回収コンデンサＣstore の電圧より小さければ逆方向に移動する。セレクト信号ＢがＬowの場合、出力回路１０２は液晶パネルのそれぞれの列ラインに接続され、各ライン所望の電圧を液晶パネルに供給する。列ラインで表示階調レベルが変化しない場合、液晶パネルの列ラインの電圧は図のようにコモン電位を中心として正負に振れ、その振れ幅は最大±４Ｖ程度である。
【０００６】
前サイクルのセレクト信号ＢがＨigh の期間に負荷コンデンサＣloadから回収コンデンサＣstore に蓄えた電荷によって、次サイクルのセレクト信号ＢがＨigh の期間に回収コンデンサＣstore から負荷コンデンサＣloadへの充電を行うため、電源の供給すべき電荷の一部を回収コンデンサＣstore が負荷コンデンサＣloadへ供給する。セレクト信号ＢがＬowの期間、出力回路１０２によって負荷コンデンサＣloadを所望の電圧にまで充電する。電源が供給すべき電荷の一部分を回収コンデンサＣstore から負荷コンデンサＣloadへ供給するため、この動作がない場合に比べ電力消費が小さくなる。
【０００７】
【発明が解決しようとする課題】
従来の電荷回収機能を備えたデータライン駆動回路は、回収コンデンサＣstore に直列接続したインダクタを備えていないため、電荷回収時にＬＣの直列共振を利用できず電荷回収効率が低く、十分に消費電力の削減できないという問題があった。
また、従来の電荷回収機能を備えたデータライン駆動回路は、すべての列ライン分のセレクト回路からの配線が、共通の回収コンデンサＣstore に接続されていることが、十分に消費電力の削減できない要因でもあった。
【０００８】
上述した従来のピクセル・インバーション方式では、全面黒表示等ディスプレイモニターでしばしば現れるパターンである全画面を一定レベルの階調で表示していると、あるパネル列ラインの電圧がＨigh からＬowへ変化するラインの両隣のラインでは、ＬowからＨigh へ変化する。セレクト信号Ｂによって各列ラインを短絡すると、電荷が奇数列と偶数列で交換されるのみで回収コンデンサＣstore には蓄積できない。これは、従来のインダクタを接続しない形式の駆動回路では、回収コンデンサＣstore との短絡期間は中間電位にすることだけを目的としていたため、消費電力の削減効果としては上記のような表示パターンに対して同一になるが、インダクタを用いて電荷を回収することができない。これは、電荷が回収コンデンサＣstore に蓄積しないため、回収コンデンサＣstore に短絡している期間にインダクタを介しての電荷の充放電ができずＬＣ直列共振による消費電力の削減効果が生じない。
【０００９】
また、奇数列、偶数列に１つずつ２つの回収コンデンサＣstore を設け、奇数列、偶数列別々に電荷回収動作を行ったとする。カラーＴＦＴ−ＬＣＤディスプレイモニターを考えると、ある一定画面を全面、連続して表示する機会が多く、またＲＧＢ各列ラインの振幅が大きく異なった場合がある。このとき、上記のようにパネル列ラインを回収コンデンサＣstore に短絡し、インダクタを介して電荷の回収、再利用の動作を行うと、ＲＧＢ各ラインの電荷の移動量が平均化するため、ＲＧＢ各ラインに適切な量の電荷が移動できない。すなわち、移動電荷量が多く大きな電力損失が発生するラインや、移動電荷量が少なく電力損失が多く発生するラインが生じる。このため、ＬＣ直列共振による消費電力の削減効果が小さくなるという問題があった。
【００１０】
上述のように、回収コンデンサＣstore １つだけで、すべての列ライン一括して電荷回収動作を行う構成では、消費電力の削減が困難である。
さらに、回収コンデンサＣstore の容量は非常に大きくする必要があるため、ＩＣ内部にそれを配置しようとするとＩＣチップ面積を大きくする必要がある。また、回収コンデンサＣstore を外部に配置するには大きなスペースを別に確保する必要がある。
【００１１】
さらに、従来の電荷回収機能を備えたデータライン駆動回路は、各列ライン毎に１つずつのセレクト回路を備えた構成になっており、データライン駆動ＩＣの出力数分のセレクト回路が必要なためセレクト回路を構成する素子の総数が非常に多く、そのうえ、電荷回収効率を上げ消費電力の削減効果を高めるためには、ＯＮ抵抗が小さくサイズの大きいスイッチを用いる必要があり、セレクト回路部分の占有面積が大きく、駆動ＩＣのチップ幅が増加するという問題があった。
【００１２】
さらにまた、従来の電荷回収機能を備えたデータライン駆動回路は、電荷回収およびそのエネルギーを利用した充電動作を実現するために、ＩＣ内に電荷回収用配線が必要である。この配線のインピーダンスが小さいほど電荷回収効率が大きく消費電力が削減できるため、配線幅は大きくする必要がある。このようにデータライン駆動回路に電荷回収機能を付加すると電荷回収用配線が必要となり、ＩＣのチップ幅がさらに増加するという問題もあった。
【００１３】
【発明が解決するための手段】
本発明のマトリックスディスプレイのデータライン駆動回路は、データをサンプリングするサンプル／ホールド回路と、サンプリングしたデータを出力回路に伝えるリード／ライト回路と、電源に接続しデータを増幅して液晶パネルへ伝える出力回路と、列ラインの接続を切替えパネル電荷を回収し再利用する電荷回収回路を備え、出力回路の電圧供給配線を電荷供給と電荷回収とに共有し、この配線は電源と電荷回収経路とを切替える電荷回収回路に接続し、さらに列ラインの接続切替えを出力回路の出力段の増幅素子により構成し、さらにまた出力回路の入力容量のリセット期間に出力回路の列ラインの接続を切替える増幅素子を列ラインと電荷回収回路との間で接続状態にして電荷を回収するものである。
【００１６】
さらにまた、出力回路の入力容量へのリセット電圧はデータ入力の最大値以上あるいは最小値以下に設定した。
【００１７】
さらにまた、電荷回収回路は、電源と電圧供給配線との接続を制御するスイッチと、電圧供給配線とコモンラインに接続されたインダクタとキャパシタの直列回路との接続を制御する電荷回収スイッチとを備えた。
【００１８】
また、電荷回収回路は、電源と電圧供給配線との接続を制御するスイッチと、電圧供給配線と共通電極またはコモン電位と接続したインダクタとの接続を制御する電荷回収スイッチとを備えた。
【００１９】
また、電荷回収スイッチを双方向スイッチとした。
【００２０】
さらにまた、双方向スイッチは、スイッチとダイオードの直列回路を並列接続して構成し電流の流れる方向を制御する。
【００２１】
また、双方向スイッチはＦＥＴスイッチを逆極性で直列接続した。
【００２２】
また、電荷回収動作に使用する各列の配線を分割してブロック化し、各ブロック化した各列の配線を端部で共通化して電荷回収回路に接続した。
【００２３】
さらに、各列の配線の分割ブロックを奇数列と偶数列とした。
【００２４】
さらにまた、各列の配線の分割ブロックを赤色表示列と緑色表示列と青色表示列とした。
【００２５】
【発明の実施の形態】
実施の形態１．
図１は、この発明の第１の実施形態を示す回路ブロック構成図であり、この回路の印加電圧反転方式はロウ・インバーション方式である。１は１つの集積回路からなるデータライン駆動回路、２は液晶パネル、３は共通電極Ｖcom に矩形波形の電圧を印加するＶcom 駆動回路、４は電荷回収回路である。データライン駆動回路１は、サンプルホールド回路（以下、Ｓ／Ｈ回路と呼ぶ）１１、リード／ライト回路（以下、Ｒ／Ｗ回路と呼ぶ）１２、出力回路１３、出力回路の入力保持容量Ｃh からなっている。液晶パネル２は、列ライン容量Ｃloadで表現し、ＲＧＢ各ラインをＲ1 、Ｇ1 、Ｂ1 、Ｒ2 、Ｇ2 、・・・で示している。図に示すようにＶcom 駆動回路３および電荷回収回路４は、データライン駆動回路１とはそれぞれ独立した集積回路なっている。電荷回収回路４はデータライン駆動回路１と分離することが必須ではなく、一部あるいは全部をデータライン駆動回路１のＩＣ内に含むようにしてもよい。
【００２６】
Ｓ／Ｈ1 、Ｓ／Ｈ2 、・・・は、データライン駆動回路１内部のサンプリング信号を示している。Ｒ／ＷおよびＲＳＴは、外部より入力し、一括してデータライン駆動回路１を制御するためのリード・ライト信号とリセット信号である。図中、駆動電源等の電源ラインは省略しているが、出力回路１３に電圧を供給する配線の一部であるＶcc2 ラインは明示している。これは、電荷回収動作にこのＶcc2 ラインを利用することを示すためである。ＳcH、ＳcLはＶcom 駆動回路３の制御信号、Ｖm は共通電極Ｖcom のＨigh 電圧である。Ｓwk、Ｓwmは電荷回収回路４の制御信号、Ｖcc2 は上述のように出力回路１３を駆動するための電源電圧である。
【００２７】
図１のブロック構成図では、出力回路１３の電源配線を電荷回収・充電用に兼用しているため、従来の電荷回収機能を備えたデータライン駆動回路で避けられなかった配線数の増加によるＩＣチップ幅の増加を抑えることができる。また、ＲＧＢ各ラインから独立にそれぞれ適切な量の電荷を回収できるようにＶcc2 ラインを３分割している。Ｖcc2 ラインを３分割したことによる配線面積の増加はほとんど無視できる。Ｖcc2 ラインの配線幅は、液晶パネル２への最大供給電流によって決まるが、３分割したＶcc2 ライン１本あたりの電流は１／３となり、かつ電荷回収回路４によって出力回路１３からの電流を一部補うので液晶パネル２への最大供給電流は減少するため、Ｖcc2 ラインを３分割したとき、分割後の各配線幅は従来の１／３で足りる。
【００２８】
各回路ブロックの詳細を図２を用いて説明する。
Ｓ／Ｈ回路１１を図２（ａ）に示す。サンプルホールドスイッチ１１1 とサンプリング容量Ｃs からなっている。サンプルホールドスイッチ１１1 は、信号Ｓ／Ｈm （ｍ列のサンプリング信号）がＨigh になると閉じ、コンデンサＣs にアナログデータ信号Ｒsig 、Ｇsig 、Ｂsig のそれぞれをサンプリングする。
【００２９】
Ｒ／Ｗ回路１２を図２（ｂ）に示す。Ｒ／Ｗ回路１２は、サンプリング容量Ｃs に保持したデータを入力保持容量Ｃh に伝達するもので、Ｒ／Ｗスイッチ１２1 とリセットスイッチ１２2 からなっている。Ｒ／Ｗスイッチ１２1 は信号Ｒ／Ｗによって、リセットスイッチ１２2 は信号ＲＳＴによって各Ｒ／Ｗ回路を一括して制御する。Ｓ／Ｈ回路同様、信号Ｈigh で各スイッチが閉じる。
【００３０】
図２（ａ）、（ｂ）の各スイッチはトランジスタで構成している。ｎ−ＭＯＳトランジスタのみあるいはｐ−ＭＯＳトランジスタのみで構成してもよく、ｎ−ＭＯＳ、ｐ−ＭＯＳトランジスタでトランスファーゲート構成としてもよい。もちろん、ｐ−ＭＯＳトランジスタのときは、信号ＬowでスイッチＯＮであるし、トランスファーゲートの場合は、スイッチＯＮするためにＬow、Ｈigh 両方の信号入力が必要である。
【００３１】
出力回路１３を図２（ｃ）に示す。これはボルテージフォロワータイプの差動増幅器で、９つのｎ−ＭＯＳ、ｐ−ＭＯＳトランジスタと、出力抵抗Ｒout で構成し、供給電圧はＶg 、Ｖcc1 、Ｖee1 、Ｖee2 およびＶcc2 である。電圧Ｖcc2 は図示していないが、上述のように電荷回収回路４を介して出力回路１３に供給している。Ｒout は発振防止用の抵抗である。Ｑp1とＱp2は定電流回路部をなし、抵抗分割で形成した電圧Ｖg と電圧Ｖcc1 とで決まるゲート電圧により電流値が決まる。Ｑpin1、Ｑpin2、Ｑnin1およびＱnin2は差動回路部、Ｑnn1 は第１の出力段、ＱnoおよびＱpoは第２の出力段である。定電流回路部、差動回路部、第１の出力段の電源電圧Ｖcc1 およびＶee1 と、第２の出力段の電源電圧Ｖcc2 およびＶee2 に分け消費電力を削減する。
【００３２】
この形式の増幅器は、第２の出力段の電圧を第１段のそれより低く設定しても十分動作するため、それぞれの電源を分離すれば消費電力を削減できる。第２の出力段を構成するトランジスタＱnoのドレインは電荷回収回路（Ｖcc2 ライン）に接続し、ＱpoのドレインはＶee2 に接続している。ＱnoとＱpoは列ライン容量Ｃloadを充電する時の立ち上がり、立ち下がり時間を短縮するためにスイッチサイズを大きくとり、そのＯＮ抵抗を小さくしている。
【００３３】
図２（ｄ）にＶcom 駆動回路３を示す。Ｖcom 駆動回路３は電圧Ｖm とコモン電位の矩形パルスを共通電極Ｖcom に供給する。ｎ−ＭＯＳトランジスタを２つ用いて信号ＳcHおよびＳcLにより電圧Ｖm とコモン電位を切替える。もちろん、この構成以外でも目的とする矩形パルスを生成できることはいうまでもない。
【００３４】
図３に電荷回収回路４を示す。電荷回収回路には列ライン容量Ｃloadに蓄えた電荷を一旦外部のコンデンサを用いて回収しパネル充電時に再利用する方法と、パネル電荷を直接反転させて逆充電に利用する方法がある。図の回路は前者の形式を用いている。また、前述のようにＶcc2 ライン配線がＲＧＢそれぞれに分けてあるため、電荷回収回路もＲＧＢ各列用の電荷回収経路とＶcc2 電源経路を切替えるよう３分割している。スイッチ４1 は信号Ｓwmによって出力回路１３のＶcc2 電源ラインとＶcc2 電源の接続を、スイッチ４2 はＶcc2 電源ラインとインダクタＬi と回収コンデンサＣstore の直列回路を介してコモン電位への接続をそれぞれ制御している。インダクタＬi 側に接続したときインダクタＬi 、回収コンデンサＣstore 、列ライン容量Ｃloadおよびスイッチ、配線等の抵抗がＬＣ直列共振回路を形成する。この回路のＬＣ共振を利用して列ライン容量Ｃloadに蓄えた電荷を効率よく再利用するようになっている。
【００３５】
図３に示したスイッチは、信号がＨigh でスイッチが閉じる双方向スイッチである。このスイッチはｎ−ＭＯＳあるいはｐ−ＭＯＳ、またはその両方のトランジスタで構成できる。寄生ダイオードを含むトランジスタを用いて外部にこの双方向スイッチを形成した場合を例にして、スイッチの構成の仕方による得失について説明する。
【００３６】
図４（ａ）（図ではトランジスタを寄生ダイオードと一体化して表示している）に示すような、ｎ−ＭＯＳトランジスタとダイオードで構成された双方向スイッチの特徴を述べる。図４（ａ）の双方向スイッチはｎ−ＭＯＳトランジスタのドレインとダイオードのカソードを直列接続した２つの回路を２つのダイオードが逆向きになるように並列接続している。このように構成すると列ライン容量Ｃloadに蓄えた電荷の回収時および回収コンデンサＣstore から列ライン容量Ｃloadへの充電時にダイオードに順方向電圧が発生するため、その順方向電圧分の電荷を回収コンデンサＣstore へ回収および列ライン容量Ｃloadへ充電することができない。この順方向電圧は０．５Ｖ程度であるが、振幅が４Ｖ程度のＬＣＤではその比率が大きく回収効率の低下は免れない。
【００３７】
そこで、図４（ｂ）に示す双方向スイッチを用いれば電力損失が少ない。この双方向スイッチはｎ−ＭＯＳトランジスタのドレイン同士を接続している。ダイオードを用いずに、双方向スイッチを形成しているためである。
しかし、この形式の双方向スイッチにも不利な点がある。図４（ａ）の双方向スイッチの場合は、電荷の充電経路、回収経路がダイオードによって決まるため、充電時には充電方向のみ、回収時には回収方向にのみ電流が流れるいわゆるピークホールドができる。一方、図４（ｂ）に示す双方向スイッチは一旦スイッチを閉じるとどちらの方向にも電流が流れる。
【００３８】
パネル負荷はその表示状態によって異なる。全Ｒ列ライン、全Ｇ列ライン、全Ｂ列ラインをまとめて電荷回収動作を行うから、ＲＧＢ各列内で振幅の違いが発生することが頻繁に生じる。このため、充電すべき電荷が変化し回収コンデンサＣstore から見た液晶パネル負荷（ここでは、列ラインコンデンサＣloadを指していない）の見かけ上のキャパシタンスが変化し、これにともなって表示状態によってインダクタンス、キャパシタンスおよび抵抗から決まる共振周波数が変化する。しかし、データライン駆動回路のコントロール信号シーケンスの電荷回収動作期間は一定でインダクタンスも可変ではないためこの共振周波数の変化に対応することができない。
【００３９】
図４（ａ）のピークホールドのできる形式では、ダイオードの順方向電圧による電力損失は免れないが充電時は最大電圧、回収時は最低電圧に列ライン−共通電極Ｖcom 間電圧を保持できるため周波数の変化に対応でき、各表示状態に対応して消費電力が削減できる。しかし、図４（ｂ）に示した双方向スイッチは、スイッチをオフした時点の電圧値が、回収コンデンサＣstore への回収後、回収コンデンサＣstore からの充電後の列ライン−共通電極Ｖcom 間電圧であり、この電圧は減衰振動で増減するため表示状態の最小または最大とは限らず、図４（ｂ）の形式の双方向スイッチをデータライン駆動回路に用いると、表示状態によって消費電力の削減効果が生じない場合が生じる。
これら２つの双方向スイッチと同じ機能のスイッチを、ＩＣ内部に作り込むこともできるが、上述の各スイッチのメリット、デメリットも同様であることはいうまでもない。
【００４０】
次に、図５の信号のタイミングチャートを用いて動作を説明する。図には、前述の信号Ｓ／Ｈm （ｍ列のＳ／Ｈ信号）、ＲＳＴ、Ｒ／Ｗ、Ｒsig 、Ｇsig 、Ｂsig 、Ｓwk、Ｓwm、ＳcH、ＳcL、ＶmR、ＶmG、ＶmB（ＶmXはｍ列Ｘライン電圧を表す）と、出力回路１３の入力容量Ｃh の電圧変化ＶCh、ＶmRとＶmGとＶmBいずれかの列ラインと共通電極Ｖcom ライン間の電圧変化およびインダクタＬi に流れる電流波形を示している。
【００４１】
ここでは、リセット期間を利用して電荷回収動作を行っている状態を示し、画面は一定な全黒画面を継続的に表示しているものとする。この全黒画面はＬow、Ｈighデータが１ライン走査時間ごとに繰返されるためパネル容量への充放電によるエネルギーロスが一番大きい表示パターンである。
サンプルホールド期間にｍ列の信号Ｓ／Ｈm がＨigh になり、映像データ（電圧）をサンプリング容量Ｃs に充電し、映像データに応じた電荷を保持する。その後、出力回路入力容量Ｃh にそのデータを書き込む直前に、信号ＲＳＴがＨigh になり、入力容量Ｃh の電荷量をリセットする。そのリセット電圧がＶrst であり、その値は出力回路１３に入力するデータの最大値よりも大きい。
【００４２】
リセット期間、Ｈigh データ以上の電圧（Ｖrst ）が出力回路１３の入力容量Ｃh にセットされるため、出力回路１３内の第２の出力段のスイッチＱnoがリセット期間中閉じた状態になる。それと同時に信号ＳwkがＨigh 、ＳwmがＬowに切替わり、電荷回収回路４のスイッチ４1 および４2 を切替える。これで回収回路内のインダクタＬi と回収コンデンサＣstore と列ライン容量Ｃloadと、配線等の抵抗と、電圧Ｖm の電源（電荷回収経路に切替わってからある時間は、Ｖcom 駆動回路はＶm を出力している）とコモン電位が接続され、ＬＣ直列共振回路を形成する。このとき回収コンデンサＣstore には前サイクルまでに充放電が繰り返され電圧は定常状態となっている。その電圧は出力回路１３の出力振幅のほぼ１／２である。
【００４３】
データライン駆動回路の出力数をＮとして回収コンデンサＣstore の容量は列ライン容量ＣloadのＮ倍よりも非常に大きいため、列ライン容量Ｃloadの側から見ると回収コンデンサＣstore は電源とみなせる。回収コンデンサＣstore から列ライン容量Ｃloadへの充電が始まる。インダクタに流れる電流がゼロになるとＶcom 駆動回路のスイッチを切替え（ＳcHをＬow、ＳcLをＨigh にし）、共通電極Ｖcom の電圧をコモン電位とする。この切替えタイミング、すなわちインダクタの電流がゼロになるタイミングはリセット期間の中心になるように（パネル負荷が一番大きいときに合わせて）インダクタＬi のインダクタンスを調整している。ＶmR、ＶmG、ＶmBの電圧が一瞬低下し再び回収コンデンサＣstore より列ライン容量Ｃloadへ充電される。そのときの回路の接続は回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗、コモン電位の直列接続である。
【００４４】
インダクタＬi に流れる電流がゼロになったらスイッチ４2 をオフし、スイッチ４1 をオンにして電荷回収回路充電から差動増幅器充電に切替える。Ｒ／Ｗ期間において、信号Ｒ／ＷがＨigh になると、サンプリング容量Ｃs に蓄えていたＨigh データが出力回路１３の入力容量Ｃh に移り、そのＨigh データを次のリセット期間が来るまで保持する。Ｃh が保持しているＨigh データを出力するように出力回路１３は動作する。ＶmR、ＶmG、ＶmBはある一定時間で所望のＨigh データとなりリセット期間になるまでその値を保持している。このＨigh データが出力されている間、サンプリング容量Ｃs は次のデータＬowデータを保持している。
【００４５】
次のリセット期間は、電荷回収期間になる。信号ＲＳＴがＨigh になり、出力回路１３の入力容量Ｃh の電圧値をＶrst にリセットすると同時に信号ＳwkがＨigh に信号ＳwmがＬowになり電荷回収経路が接続され、列ライン容量Ｃloadに蓄積している電荷の回収が始まる。そのとき、Ｖcom 駆動回路はコモン電位を出力している。回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗、コモン電位の直列ＬＣ共振を利用して電荷の回収を行う。
【００４６】
リセット期間中間の時刻になりインダクタＬi に流れる電流がゼロになると、Ｖcom 駆動回路の信号ＳcHをＨigh 、ＳcLをＬowに切替え、共通電極Ｖcom の電圧をＶm にする。ＶmR、ＶmG、ＶmBの列ライン電圧が一瞬上昇し、回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗、Ｖm 電源の直列ＬＣ共振を利用して再び電荷を回収する。
電荷回収回路４の接続がＶcc2 電源に切替わり、信号Ｒ／Ｗによって書き込んだＬowデータを出力回路１３がＶmR、ＶmG、ＶmBの列ラインに出力する。それは所望のＬowデータになり次のリセット期間になるまで保持する。以上の動作が繰返される。
【００４７】
上記動作の説明から、電荷回収するために従来のように各列ラインにそれぞれスイッチを設けなくても、電荷回収回路４のみに電荷回収経路と電源Ｖcc2 の切替えスイッチを設ければ、データライン駆動回路に電荷回収機能を付加することができる。電源Ｖcc2 、Ｖee2 を接続し、パネル充電をする期間をみると充電電荷が非常に少ないことが分かる。この充電電荷によって電力損失が増減するが、その電力損失量は電荷回収経路の抵抗値に依存する。
【００４８】
以上の説明では、電荷回収用の配線としてＶcc2 電源ラインを利用するものとしたが、リセット時の電圧Ｖrst を最小データ値以下に設定し電源ラインＶee2 を利用しても同様な効果が得られる。
【００４９】
実施の形態２．
次に、この発明の第２の実施形態について説明する。第２の実施形態では回路ブロック構成が第１の実施形態と同一であり電荷回収回路４ａの構成が異なる。この電荷回収回路４ａの構成を図６に示す。第１の実施形態における回収コンデンサＣstore がなくコモン電位に接続していた配線を共通電極Ｖcom に接続しており、信号Ｓwk、Ｓwm、スイッチ４1 、４2 、インダクタＬj からなっている。信号Ｓwk、Ｓwmより、インダクタＬj を介した共通電極Ｖcom と、Ｖcc2 電源を切替える。
【００５０】
第１の実施形態では液晶パネルの電荷を一旦回収コンデンサＣstore に蓄えて再利用していたのに対して、ここでは直接インダクタＬj を介して液晶パネルに返している。図７のタイミングチャートを用いてスイッチの動作タイミングを説明する。
Ｓ／Ｈm 、ＲＳＴ、Ｒ／Ｗ、Ｒsig 、Ｇsig 、Ｂsig 、ＶCh、Ｓwk、Ｓwmのスイッチングのタイミングは第１の実施形態と同じで、信号ＳcHとＳcLのタイミングが異なっている。リセット期間中は信号ＳcH、ＳcL両信号ともＬowである。
【００５１】
電荷回収およびパネル充電の一連の動作（液晶パネルの電荷反転）をリセット期間中に連続的に行う。このリセット期間は出力回路１３の第２の出力段を構成するトランジスタＱnoが常時ＯＮし、列ライン容量Ｃload、配線等の抵抗成分、インダクタＬj の直列ＬＣ共振回路をなしている。リセット期間以前の状態を共通電極Ｖcom がＨigh 、列ラインＶmR、ＶmG、ＶmBがＬowとすると、そのリセット期間にＶcom からインダクタＬj を通って列ラインへ電荷が移動しパネル電荷を反転する。リセット期間以前の状態を共通電極Ｖcom がＬow、列ラインＶmR、ＶmG、ＶmBがＨigh とすると、そのリセット期間に列ラインからインダクタＬj を通りＶcom へ電荷が移動し、パネル電荷を反転する。電荷反転後はＶcom 駆動回路３、出力回路１３によって電位を固定しパネル電圧を所望の値にする。
【００５２】
この実施形態では回収コンデンサＣstore が不要で部品点数が少なく電荷回収回路４ａを低コストで実現できる。大きな容量の回収コンデンサＣstore をデータライン駆動回路ＩＣ内に配置するには大きな面積を必要とするためチップサイズを大きくする必要があったが、その問題点が解消できる。
【００５３】
第１および第２の実施形態においては、この発明によるロウ・インバーション方式の電荷回収機能を備えたデータライン駆動回路について説明した。以下に説明するこの発明による第３および第４の実施形態は、ピクセル・インバーション方式の電荷回収機能を備えたデータライン駆動回路に関するものである。
【００５４】
実施の形態３．
次に、この発明の第３の実施形態を図８に示す回路ブロック構成図を用いて説明する。図１のロウ・インバーション方式との違いは、Ｖcom 駆動回路がないことおよび電荷回収回路４ｂによって、コモンラインとＶcc2 電源の接続を切替える各列の出力回路１３に配線する電源Ｖcc2 ラインの分割の仕方が異なることである。ＲＧＢ列別の分割に加えて、奇数列、偶数列で分割し都合６分割としている。電源Ｖcc2 ラインを６分割するのは、第１の実施形態の説明におけると同様、ＲＧＢ各ラインから独立にそれぞれ適切な量の電荷を回収できるようにするためで、配線面積についてもＶcc2 ラインを６分割したことによる増加はほとんど無視できる。
【００５５】
電荷回収回路４ｂの回路構成を図９に示す。Ｖcc2 ラインの分割数が６であるため、電荷回収回路は第１の実施の形態における単位回路を６つ並列に接続している。リセット期間において、回収コンデンサＣstore 、インダクタＬi 、列ライン容量Ｃload、配線等の抵抗成分のＬＣ直列共振回路を構成し、電荷の回収と充電を行う。このとき、第１の実施形態の説明と同様に回収コンデンサＣstore は列ライン電圧振幅の１／２の電圧をもつ電源と見なせる。
【００５６】
実施の形態４．
第４の実施形態では電荷回収回路４ｃを第２の実施形態と同様に回収コンデンサＣstore を除いた構成にして電荷回収、充電動作を実現したものである。図１０に回路構成を示す。信号Ｓwmで制御されるスイッチ４1 はＶcc2 電源に、信号Ｓwkによって制御されるスイッチ４2 はコモンラインに接続されている。上記同様、リセット期間に、インダクタＬj、回収コンデンサＣload、配線等の抵抗成分のＬＣ直列共振回路を構成しパネル電荷の反転を行う。
【００５７】
【発明の効果】
本発明によるマトリックスディスプレイのデータライン駆動回路は、データをサンプリングするＳ／Ｈ回路と、サンプリングしたデータを出力回路に伝えるＲ／Ｗ回路と、データを増幅して液晶パネルへ伝える出力回路と、列ラインの接続を切替え、パネル電荷を回収し再利用するＬＣ共振回路を利用した電力回収回路を備え、列ラインの接続切替えを出力回路で行うようにしたので、従来各列に必要であったセレクト回路が不要になりデータライン駆動回路用ＩＣのチップ幅を小さくできる。
【００５８】
また、本発明によるマトリックスディスプレイのデータライン駆動回路は、出力回路の電圧供給配線の一部を利用して、電荷回収を行うので、従来の電荷回収用配線が不要になり、チップ幅をさらに小さくできる。
【００５９】
さらにまた、本発明によるマトリックスディスプレイのデータライン駆動回路は、出力回路の入力容量のリセット期間に電荷回収と出力回路のリセットを同時に行うため、駆動シーケンスの１周期を有効に利用できる。
【００６０】
さらにまた、本発明によるマトリックスディスプレイのデータライン駆動回路は出力回路の入力容量へのリセット電圧をデータ入力値の最大値以上あるいは最小値以下に設定しているので、出力回路の出力段を構成するｎ−ＭＯＳトランジスタ、あるいはｐ−ＭＯＳトランジスタがリセット期間、常時低抵抗で確実にＯＮ状態を維持することができ、電荷回収効率が向上し電荷回収機能を最大限利用し消費電力を削減できる。
【００６１】
また、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のため各列の配線を分割し、端部で共通化して回路素子に接続し、その分割を奇数列と偶数列としたので、ピクセル・インバーション方式で液晶パネルを駆動した場合、奇数列と偶数列でパネルに蓄積している電荷が相殺することがなく、インダクタを介してパネル電荷を反転させる電荷回収が可能になる。
【００６２】
さらに、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のための各列配線を分割し、その分割を赤色表示列と緑色表示列と青色表示列としたため、各色列ラインの電圧振幅の違いによる電荷回収効率の低下がない。
【００６３】
また、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のためのスイッチが双方向スイッチであり、その双方向スイッチは２組のスイッチとダイオードの直列回路を並列に接続しており電流方向を制御するので、表示パターンの違いによってパネル負荷が変動しても、反転させたパネル電荷のピークを保持した状態で出力回路による充放電期間に移行するので、どのような表示パターンでも電荷回収による低電荷効果を得ることができる。
【００６４】
さらに、本発明によるマトリックスディスプレイのデータライン駆動回路は、電荷回収のためのスイッチが双方向スイッチであり、その双方向スイッチは２つのＦＥＴスイッチを逆極性で直列接続しており、電荷回収によりパネル電荷の反転後、電圧の絶対値がダイオードの順方向電圧相当分低下することがないので、電荷回収効率が高い。
【図面の簡単な説明】
【図１】 本発明の第１および第２の実施形態を示すブロック構成図である。
【図２】 図１における各回路ブロックの回路構成図である。
【図３】 第１の実施形態における電荷回収回路の回路構成図である。
【図４】 電荷回収回路に用いる双方向スイッチの回路構成図である。
【図５】 第１の実施形態における駆動シーケンスおよび列ラインの電圧、インダクタ電流を示すタイミングチャートである。
【図６】 第２の実施形態における電荷回収回路の回路構成図である。
【図７】 第２の実施形態における駆動シーケンスおよび列ラインの電圧、インダクタ電流を示すタイミングチャートである。
【図８】 本発明の第３および第４の実施形態を示すブロック構成図である。
【図９】 第３の実施形態における電荷回収回路の回路構成図である。
【図１０】 第４の実施形態における電荷回収回路の回路構成図である。
【図１１】 従来の形態を示す回路ブロック構成図である。
【図１２】 従来の駆動シーケンスを示すタイミングチャートである。
【符号の説明】
１、１ａ‥デーラライン駆動回路 ２‥液晶パネル ３‥Ｖcom 駆動回路
４、４ａ、４ｂ、４ｃ‥電荷回収回路 １１‥Ｓ／Ｈ回路
１２‥Ｒ／Ｗ回路 １３‥出力回路 Ｃh ‥保持容量 Ｃload‥列ライン容量
Ｃs ‥サンプリング容量 Ｃstore ‥回収コンデンサ
Claims (10)
- データをサンプリングするサンプル／ホールド回路と、サンプリングした前記データを出力回路に伝えるリード／ライト回路と、電源に接続し前記データを増幅して液晶パネルの列ラインへ伝える出力回路と、列ラインの接続を切替えパネル電荷を回収し再利用する電荷回収回路を備え、
前記出力回路の電圧供給配線を電荷供給と電荷回収とに共有し、該電圧供給配線は前記電源と電荷回収経路とを切替える前記電荷回収回路に接続し、
前記列ラインの接続切替えを前記出力回路の出力段の増幅素子により構成し、
前記出力回路の入力容量のリセット期間に前記出力回路の列ラインの接続を切替える前記増幅素子を前記列ラインと前記電荷回収回路との間で接続状態にして電荷を回収することを特徴とするマトリックスディスプレイのデータライン駆動回路。 - 前記出力回路の入力容量へのリセット電圧はデータ入力の最大値以上あるいは最小値以下に設定したことを特徴とする請求項１記載のマトリックスディスプレイのデータライン駆動回路。
- 前記電荷回収回路は、電源と前記電圧供給配線との接続を制御するスイッチと、前記電圧供給配線とコモン電位に接続したインダクタとキャパシタの直列回路との接続を制御する電荷回収スイッチとを備えたことを特徴とする請求項２記載のマトリックスディスプレイのデータライン駆動回路。
- 前記電荷回収回路は、前記電源と前記電圧供給配線との接続を制御するスイッチと、前記電圧供給配線と共通電極またはコモン電位と接続したインダクタとの接続を制御する電荷回収スイッチとを備えたことを特徴とする請求項２記載のマトリックスディスプレイのデータライン駆動回路。
- 前記電荷回収スイッチを双方向スイッチとしたことを特徴とする請求項３または４記載のマトリックスディスプレイのデータライン駆動回路。
- 前記双方向スイッチは、スイッチとダイオードの直列回路を並列接続して構成し電流の流れる方向を制御することを特徴とする請求項５記載のマトリックスディスプレイのデータライン駆動回路。
- 前記双方向スイッチはＦＥＴスイッチを逆極性で直列接続したことを特徴とする請求項５記載のマトリックスディスプレイのデータライン駆動回路。
- 電荷回収動作に使用する各列の配線を分割してブロック化し、各ブロック化した前記各列の配線を端部で共通化して前記電荷回収回路に接続したことを特徴とする請求項１記載のマトリックスディスプレイのデータライン駆動回路。
- 前記各列の配線の分割ブロックを奇数列と偶数列としたことを特徴とする請求項８記載のマトリックスディスプレイのデータライン駆動回路。
- 前記各列の配線の分割ブロックを赤色表示列と緑色表示列と青色表示列としたことを特徴とする請求項８記載のマトリックスディスプレイのデータライン駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34189298A JP4032539B2 (ja) | 1998-12-01 | 1998-12-01 | マトリックスディスプレイのデータライン駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34189298A JP4032539B2 (ja) | 1998-12-01 | 1998-12-01 | マトリックスディスプレイのデータライン駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000172231A JP2000172231A (ja) | 2000-06-23 |
| JP4032539B2 true JP4032539B2 (ja) | 2008-01-16 |
Family
ID=18349557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34189298A Expired - Fee Related JP4032539B2 (ja) | 1998-12-01 | 1998-12-01 | マトリックスディスプレイのデータライン駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4032539B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102956178A (zh) * | 2011-08-29 | 2013-03-06 | 联咏科技股份有限公司 | 电荷回收电路 |
| US9196209B2 (en) | 2011-08-11 | 2015-11-24 | Novatek Microelectronics Corp. | Charge recycling circuit |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472715B1 (en) * | 2000-09-28 | 2002-10-29 | Lsi Logic Corporation | Reduced soft error rate (SER) construction for integrated circuit structures |
| JP4472155B2 (ja) * | 2000-10-31 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | 液晶表示装置用データドライバ |
| KR100369336B1 (ko) * | 2000-12-20 | 2003-01-24 | 주식회사 하이닉스반도체 | 에너지 회수기능을 갖는 액정표시소자 및 그의 구동방법 |
| US6664141B1 (en) | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
| JP4102088B2 (ja) * | 2002-03-27 | 2008-06-18 | 松下電器産業株式会社 | 階調制御用出力回路 |
| JP3722812B2 (ja) * | 2003-07-08 | 2005-11-30 | シャープ株式会社 | 容量性負荷の駆動回路および駆動方法 |
| JP2005274658A (ja) * | 2004-03-23 | 2005-10-06 | Hitachi Displays Ltd | 液晶表示装置 |
| JP5238126B2 (ja) * | 2004-11-24 | 2013-07-17 | 株式会社半導体エネルギー研究所 | 表示装置とその駆動方法 |
| JP2006337961A (ja) | 2005-06-06 | 2006-12-14 | Nec Electronics Corp | 液晶パネルの駆動回路、表示装置及び液晶パネルの駆動方法 |
| KR20090015249A (ko) | 2007-08-08 | 2009-02-12 | 삼성전자주식회사 | 차동 증폭기, 및 상기 차동 증폭기의 신호들 증폭 방법, 및상기 차동 증폭기를 포함하는 디스플레이 구동 장치 |
| US8786592B2 (en) * | 2011-10-13 | 2014-07-22 | Qualcomm Mems Technologies, Inc. | Methods and systems for energy recovery in a display |
| JP6903398B2 (ja) | 2016-01-27 | 2021-07-14 | 三菱電機株式会社 | 駆動装置および液晶表示装置 |
-
1998
- 1998-12-01 JP JP34189298A patent/JP4032539B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9196209B2 (en) | 2011-08-11 | 2015-11-24 | Novatek Microelectronics Corp. | Charge recycling circuit |
| CN102956178A (zh) * | 2011-08-29 | 2013-03-06 | 联咏科技股份有限公司 | 电荷回收电路 |
| CN102956178B (zh) * | 2011-08-29 | 2015-11-18 | 联咏科技股份有限公司 | 电荷回收电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000172231A (ja) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0637009B1 (en) | Driving method and apparatus for a colour active matrix LCD | |
| JP4032539B2 (ja) | マトリックスディスプレイのデータライン駆動回路 | |
| KR0142414B1 (ko) | 액정 표시장치 | |
| EP1202245B1 (en) | Dot-inversion data driver for liquid-crystal display device with reduced power consumption | |
| JP4744851B2 (ja) | 駆動回路及び表示装置 | |
| US6049321A (en) | Liquid crystal display | |
| KR100341295B1 (ko) | 차동증폭회로, 이를 이용한 연산증폭기회로 및 그 연산증폭기회로를 이용한 액정구동회로 | |
| US6310616B1 (en) | Voltage generating circuit, and common electrode drive circuit signal line drive circuit and gray-scale voltage generating circuit for display device | |
| EP0275140B1 (en) | Method and circuit for scanning capacitive loads | |
| US5721563A (en) | Active matrix liquid crystal drive circuit capable of correcting offset voltage | |
| US20110242145A1 (en) | Display device, differential amplifier, and data line drive method for display device | |
| JP3960780B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| US20080224982A1 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
| EP0899713A2 (en) | Column driver for an active matrix liquid crystal display | |
| KR20060107359A (ko) | 액정표시 구동용 반도체집적회로 | |
| JPH11502355A (ja) | 同じ極性を有するｍｉｓトランジスタを用いるシフトレジスタの改良 | |
| JP3063670B2 (ja) | マトリクス表示装置 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPS60156095A (ja) | 液晶デイスプレイ装置 | |
| KR100329406B1 (ko) | Lcd장치용구동회로 | |
| JPH07199154A (ja) | 液晶表示装置 | |
| US6414668B1 (en) | Liquid crystal display device | |
| US4958152A (en) | Display device and method of driving such a device | |
| US20030174109A1 (en) | Liquid crystal display device and its drive method, and camera system | |
| KR100667184B1 (ko) | 액정표시장치의 소스 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040628 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |