KR0142414B1 - 액정 표시장치 - Google Patents

Abstract

내용없음

Description

액정 표시장치

제1도는 종래 기술의 액정 표시장치의 일례의 주요부분을 도시하는 개략도.

제2a도 내지 제 2e도는 각각 제1도에 도시된 종래 기술의 작동을 설명하는데 참조될 타이밍 챠트.

제3도는 본 발명의 제1실시예에 따른 액정 표시장치를 도시하는 개략도.

제4a도 내지 제4c도는 각각 본 발명의 제1실시예의 작동을 설명하는데 참조될 입력 비디오신호, 구동 펄스 신호 및 수평 블랭킹 펄스의 파형도.

제5도는 제3도의 제1실시예에 사용된 버퍼 증폭기의 일례를 도시하는 개략도.

제6도는 본 발명에 사용된 개선된 버퍼 증폭기의 일례를 도시하는 개략도.

제7a도 내지 제7f도는 각각 제6도의 개선된 버퍼 증폭기의 작동을 설명하는데 참조될 입력 비디오 신호, 구동 펄스 신호, 수평 블랭킹 펄스, 샘플-홀드(sample-and-hold)신호, 제어신호 및 전류의 파형도.

제8a, 8', 8b 및 8b'도는 각각 제6도의 개선된 버퍼증폭기의 작동을 설명하는데 유용한 개략도.

제9도는 제6도의 개선된 버퍼 증폭기의 변형된 예의 주요부분을 도시하는 개략도.

제10a도 내지 제 10e도는 각각 본 발명의 제1실시예를 좀더 충분히 설명하는데 참조될 구동 펄스 신호와 수평 블랭킹 펄스의 파형도.

제11도(충분히 큰 스케일로 이루어질 수 있도록 도면을 두장으로 그린 제11a도 및 제11b도로 구성됨)는 본 발명의 제2실시예에 따른 액정 표시장치를 도시하는 개략선도.

제12a도 내지 제12c도는 각각 본 발명의 제2실시예의 작동을 설명하는데 참조될 입력 비디오신호, 구동 펄스신호 및 로드 신호의 파형도.

제13a도 내지 제13f도는 각각 본 발명의 제2실시예의 작동을 설명하는데 이용된 파형도.

제14도(적절히 큰 스케일을 이용할 수 있도록 도면을 두장으로 그린 제 14a도 및 제14b도로 구성됨)는 본 발명의 제3실시예에 따른 액정 표시장치를 도시하는 개략도.

제15a도 내지 제15e도는 각각 본 발명의 제3실시예의 작동을 설명하는데 참조될 입력 비디오신호, 구동펄스 신호 및 로드 신호의 파형도.

*도면의 주요부분에 대한 부호의 설명

2, 4, 4L, 4R:시프트 레지스터

본 발명은 액정 표시장치에 관한 것이며 특히, 가시영상을 표시하기 위하여 액정 표시소자가 X-Y 매트릭스 형태로 배열되는 액정 표시장치에 관한 것이다.

일본 특허 공개공보 소화 제 59-220793호는 예를 들면 텔레비젼 화상을 표시하기 위하여 액정을 사용하는 액정 표시장치에 대하여 설명하고 있다. 제1도는 그러한 종래 기술의 액정 표시장치의 일례를 도시한 것이다.

제1도에서, 텔레비젼 비디오 신호는 입력단자(1)에 공급되고, 입력단자(1)에 공급된 신호는 예를 들면, N채널 전계효과 트랜지스터(FET)로 각각 형성된 스위칭 소자M₁, L₂, ……, Mm을 통하여 수직 방향(Y축 방향)으로 라인 L₁, L₂, ……, Lm에 공급되는데, 여기서 m은 수평(X축)방향으로의 픽셀 (화소)의 수효와 대응하는 수이다.

상기 액정표시장치에는 m단을 갖는 시프트 레지스터(2)가 제공하는데, 시프트 레지스터(2)에는 수평 주파수의 m배의 주파수를 갖는 클럭 신호 Ф_1H및 Ф_2H가 공급된다. 상기 클럭신호 Ф_H1및 Ф_H2에 의해 순차적으로 주사된 구동 펄스신호 Φ_H1, Φ_H2, . . . Φ_Hm은 시프트 레지스터(2)의 출력단자로부터 스위칭 소자의 M₁내지 Mm제어단자에 공급된다. 시프트 레지스터(2)는 저 전위(저 전압) Vss 및 고전위(고전압) V_DD를 공급받고, 고레벨 또는 저레벨로 되는 구동 펄스 신호를 발생한다.

라인 L₁내지 Lm은 스위칭 소자 M₁₁, M₂₁, . . . M_n1, M₁₂, M₂₂, . . . , M_n2, . . ., M_1m, M_2m, . . . M_nm의 한 단부와 접속되는데, 각각의 스위칭 소자는 예를 들면 N채널 전계효과 트랜지스터(FET)로 형성되고, 여기서 n은 수평주사 라인의 수효와 대응하는 수를 나타낸다. 스위칭 소자 M₁₁내지 M_nm의 나머지 단부는 액정 셀 C₁₁, C₂₁, ...C_nm을 통하여 타겟 단자(torget terminal)(3)에 접속된다.

더 나아가, 상기 액정 표시장치에는 n단의 시프트 레지스터(4)가 제공된다. 이 스프트 레지스터(4)는 수평 주파수를 갖는 클럭 신호 Ф_1v및 Ф_2v를 공급받는다. 클럭신호 Ф_1v및 Ф_2v에 의해 순차적으로 주사된 구동 펄스 신호 Φ_v1, Φ_v2, . . . Φ_vn은 각각 시프트 레지스터(4)의 출력 단자로부터, 수평(X축)방향으로 배열된 게이트 라인 G₁, G₂, . . . G_n을 통하여, 스위칭 소자 M₁₁내지 M_nm의 X 방향으로 정렬된 스위칭 소자 M₁₁내지 M_1m, M₂₁내지 M_2m, . . . M_n1내지 M_nm의 제어단자에 공급된다. 시프트 레지스터(4)는 시프트 레지스터(2)와 마찬가지로 저 전압 Vss 및 고전압 V_DD를 공급받는다.

상기 언급된 회로 배열에서, 시프트 레지스터(2), (4)는 제2a도 및 제 2b도에 도시된 클럭신호 Ф_1H및 Ф_2H및 Ф_1v및 Ф_2v를 공급받아서, 상기 시프트 레지스터(2)는 제 2c도에 도시된 구동 펄스 시호 Φ_H1내지 Φ_Hn을 매픽셀 주기마다 구동하고, 시프트 레지스터(4)는 제 2d도에 도시된 구동 펄스 신호 Φ_v1, Φ_vn을 매 수평 주기마다 구동한다. 제 2e도에 도시된 비디오 신호는 입력단자(1)에 공급된다.

구동 펄스 신호 Φ_v1및 Φ_H1이 시프트 레지스터(4), (2)로부터 발생될 때, 스위칭 소자 M₁과 스위칭 소자 M₁₁내지 M_1m은 턴온되어, 입력단자(1), 스위칭 소자 M₁, 라인 L₁, 스위칭 소자 M₁₁, 액정 셀 C₁₁및 타겟 단자(3)의 순으로 형성된 전류 선로를 형성하게 되어, 이에 의하여 입력단자(1)에 인가된 신호와 타겟단자(3)에서의 신호 사이의 전위차가 액정 셀 C₁₁에 공급된다. 따라서, 제1픽셀의 신호에 의하여 야기된 전위차에 상당하는 전하는 액정 셀 C₁₁의 용량에서 샘플-홀드되고, 액정 셀의 광 투과율은 전하량에 대응하여 변한다. 액정 셀 C₁₂내지 C_nm은 마찬가지로 위의 순서로 구동되고, 액정 셀 C₁₁내지 C_nm에서의 전하량은 다음 필드의 신호가 입력단자(1)에 공급될 때 제기록한다.

이러한 방식으로, 액정 셀 C₁₁내지 C_nm의 광 투과율은 비디오 신호의 각각의 픽셀에 응답하여 변화되고, 이 작동은 텔레비젼 화상을 표시하는데 순차적으로 반복된다.

일반적으로, 액정 표시장치는 장치의 신뢰도와 수명을 증가시키기 위하여 AC전압에 의해 화상을 표시하도록 구동된다. 예를들면, 텔레비젼 화상이 표시될 때, 비디오 신호가 매 필드 또는 매 프레임에서 반전되는 신호는 입력 단자(1)에 공급된다.

더 나아가, 액정 표시장치에서, 신호는 표시된 영상의 수직 방향으로 소위 슈팅(Shooting) 등을 방지하기 위하여 매 수평 주기에서 반전된다.

특히, 입력단자(1)는 매 수평 주기에서 반전되고 제 2e도에 도시된 바와 같이 매 필드 또는 매 프레임에서 반전되는 비디오 신호를 공급 받는다.

상기 언급된 액정 표시 장치에서 시프트 레지스터(2)로부터 파생된 각각의 구동 펄스 신호 Φ_H1내지 Φ_Hm의 지속기간은 다음과 같이 결정된다.

예를 들면, NISC 비디오 신호의 경우, 구동 펄스 신호의 지속기간은 약 100ns이다. 상기 기술된 액정 표시장치가 고해상도 텔레비젼 수상기(HDTV)에 인가될 때, 수평 유효화상 화면 주기의 시간은 약 1/2이 되고, 수평 픽셀의 수는 약 3 배만큼 증가되어, 상기 언급된 구동 펄스 신호의 지속 기간은 약 로 감소된다.

반면에 구동 펄스 신호 Φ_H1내지 Φ_Hm의 지속기간동안 스위칭 소자 M₁내지 M_m을 통과하는 비디오 신호는, 라인 L₁내지 L_m을 통하여 스위칭 소자 M₁₁내지 M_nm에 공급된다. 그 경우, 10 내지 수 10pF의 배선 용량(Wiring capacity)이 각각의 라인 L₁내지 L_m에 존재하여, 비디오 신호가 이 용량을 충전한 다음, 스위칭 소자 M₁₁내지 M_nm에 공급된다.

그 경우, 비디오 신호가 공급되는 주기가 약 100ns일 경우, 상기 충전된 전압은 신호 전위까지 증가된다. 충전 시간이 1/6까지 감소될 경우, 비디오 신호가 고전위(화이 혹은 블랙)에 있을 때, 충전은 만족스럽게 실행되지 않아서, 불충분한 콘트라스트가 불충분한 불선명한 화상이 표시된다. HDTV 시스템의 경우에, 배선 용량은 더 증가된다.

상기 기술된 결점을 피하기 위하여, 미국특허 제 4,447,812호에서는 다음의 방안이 설명되어 있다. 이 방안에서, 입력 비디오 신호는 지연 시간이 예를들면 1 내지 2픽셀의 주기에 상당하는 지연수단을 각각 이용함으로써 세 픽셀의 병렬신호로 변환된다. 그 결과로 나타나는 병렬 신호는 세 스위칭 소자 M₁내지 M_m를 통하여 라인 L₁내지 L_m에 공급되고, 세 스위칭 소자는 공통 구동 펄스 신호에 의해 구동되어, 펄스 신호의 지속기간이 예를 들면, 약 3배로 증가될 수 있게 된다.

이 방안에서, 픽셀 신호 또한 그러한 종류의 신호를 공급하기 위한 지연 수단의 특성은 매우 고도한 정밀도로 균일하게 제조되어야 하는 반면, 저주파의 고정된 패턴이 표시된 영상에서 나타나서 영상의 질이 상당히 저하된다. 이러한 액정 표시장치에서, 시프트 레지스터(2)는 액정 표시장치가 HDTV 시스템에 응용될 때 매우 고속으로 구동될 수 있다.

따라서, 본 발명의 목적은 종래 기술에서 볼 수 있는 결점을 제거할 수 있는 개선된 액정 표시장치를 제공하는 것이다.

특히, 본 발명의 목적은 표시된 영상의 질이 저하되는 것을 방지할 수 있는 개선된 액정 표시장치를 제공하는 것이다.

본 발명의 다른 목적은 제조될 수 있는 개선된 액정 표시장치를 제공하는 것이다.

본 발명의 또 다른 목적은 쉽게 설계될 수 있는 개선된 액정 표시장치를 제공하는 것이다.

본 발명의 또다른 목적은 고선명 텔레비젼 수상기에 응용하기 적합한 개선된 액정 표시장치를 제공하는 것이다.

본 발명의 제1양상에 따르면, 다수의 제1신호 라인이 수직 방향으로 서로 평행하게 연장되고, 다수의 제2신호 라인이 수평 방향으로 서로 평행하게 연장되며, 액정 셀이 선택 소자를 통하여 제1 및 제2 신호 라인의 교점에 각각 제공되는 액정 표시장치가 제공된다. 이 액정 표시장치는 제1신호 라인에 해당하는 출력부를 갖는 수평 주사기와, 상기 수평 주사기의 출력부로부터 순차적으로 발생된 펄스 신호에 응답하여 입력 비디오 신호를 샘플링 하기 위한 다수의 샘플링 장치와, 상기 샘플링 장치로부터의 신호를 홀딩하기 위한 다수의 제1버퍼 증폭기와, 수평 블랭킹 주기동안 제1버퍼 증폭기로부터의 신호가 통과할 수 있게 하기 위한 다수의 게이트 회로와, 게이트 회로를 통과한 신호를 공급받아서 그 신호를 제 1신호 라인에 각각 공급하기 위한 다수의 제2 버퍼 증폭기를 포함하여 이루어지며 상기 제2버퍼 증폭기는 상기 제1 및 제2 신호 라인, 선택 수단 및 액정 셀과 온칩(On-Chip)화 하며 형성된다.

본 발명의 제2양상으로서, 다수의 제1신호 라인이 수직 방향으로 서로 평행하게 연장되고, 다수의 제2신호 라인이 수평 방향으로 서로 평행하게 연장되며, 액정 셀이 선택 소자를 통하여 제1 및 제2 신호 라인이 교점에 각각 제공되는 액정 표시장치가 제공된다. 이 액정 장치는 제1신호 라인이 해당하는 출력부를 갖는 수평 주사기와, 상기 수평 주사기의 출력부로부터 순차적으로 발생된 펄스 신호에 의해 순차적으로 턴온되는 다수의 수평 스위치와, 상기 수평 스위치를 통하여 입력 비디오 신호를 공급받는 다수의 홀드 장치와, 상기 홀드장치로부터의 신호를 제1 신호 라인에 각각 공급하기 위한 다수의 로드 장치를 포함하여 이루어지는데, 여기서 상기 로드 장치는 다수의 집단을 제공하기 위하여 수평 방향으로 나누어져, 모든 분리된 집단에서의 로드 장치는 적어도 그 집단의 로드 장치에 속하는 수평 스위치가 턴온되는 주기 이외의 주기동안 턴온된다.

본 발명의 제3양상으로서, 다수의 제1 신호 라인이 수직 방향으로 서로 평행하게 연장되고, 다수의 제2 라인이 수평 방향으로 서로 평행하게 연장되며, 액정셀이 선택 소자를 통하여 제1 및 제2 신호라인의 교점에 각각 제공되는 액정 표시장치가 제공된다. 이 액정표시장치는 수평 주사 장치로부터 수평 주사기로부터 순차적으로 발생된 펄스 신호에 의해 순차적으로 턴온되는 다수의 수평 스위치와, 상기 수평 스위치를 통하여 입력 비디오 신호를 각각 공급받는 다수의 홀드 장치와, 상기 홀드 장치로부터의 신호를 각각 제1 신호 라인에 로딩하기 위한 다수의 버퍼 회로를 포함하여 이루어지며, 여기서 입력 비디오 신호는 예정된 사이클에서 극성이 반전되고, 버퍼 회로내의 충전 및 방전 선로는 비디오 신호의 극성이 반전되는 타이밍에서 스위칭된다.

본 발명의 상기 및 다른 목적, 특성과 장점은 여러 도면에서 동일하거나 유사한 부분을 나타내기 위해 같은 도면 부호가 사용되는 첨부 도면과 관련하여 읽혀진 양호한 실시예의 다음의 상세한 설명에서 명백해 질 것이다.

도면 중 먼저 제3도에는 본 발명의 제1실시예에 따른 액정 표시장치가 제공되며, 그 소자는 소위 온칩 형태로 형성된다.

제3도에서 볼 수 있듯이, 입력단자(1)에 인가된 비디오 신호는 샘플링 수단을 형성하는 상보성 금속 산화물 반도체(CMOS)소자 M_a1, M_a2, . . . M_am에 공통적으로 공급된다.

시프트 레지스터(2)로부터의 구동 펄스 신호 Φ_H1내지Φ_Hm및

_H1내지

_Hm및 Φ_H1내지 Φ_Hm는 각각 이들 CMOS 소자 M_a1내지 M_am의 제어단자에 공급된다.

이들 CMOS 소자 M_a1내지 M_am로부터의 비디오 신호는 버퍼 증폭기 B_a1, B_a2, . . . , B_am의 비반전 입력 단자에 공급되는 반면에, 버퍼 증폭기 B_a1내지 B_am로부터의 출력은 그 반전 입력 단자로 궤환된다. 버퍼 증폭기 B_a1내지 B_am로부터의 신호는 각각 게이트 회로 형성하는 CMOS 소자 M_b1, M_b2, . . . M_bm에 각각 공급된다. 단자(5a), (5b)에 인가되는 수평 블랭킹 펄스 H_BLK및 H_BLK는 이들 CMOS 소자 M_b1내지 M_bm의 제어 단자에 공급된다. 수평 블랭킹 펄스 H_BLK및 H_BLK는 타이밍의 견지에서 입력단자(1)에 인가된 비디오 신호의 수평 블랭킹 주기와 일치한다.

이들 CMOS 소자 M_b1내지 M_bm으로 부터의 신호는 버퍼 증폭기 B_b1, B_b2, . . . B_bm의 비반전 입력단자에 각각 공급되는 반면에, 버퍼 증폭기 B_b1내지 B_bm의 출력은 그 반전 입력단자로 궤환된다. 버퍼 증폭기 B_b1내지 B_bm로부터의 비디오 신호는 각각 수직(Y축)방향으로 정렬된 라인 L₁내지 L_m에 공급된다. 다른 소자들은 제1도에 도시된 종래 기술의 액정 표시장치의 소자들과 유사하게 형성되며, 따라서 상세히 설명될 필요가 없다.

이 액정 표시장치의 작동은 예를들면 제4a도 내지 제4c도를 참고로하여 다음에 설명될 것이다.

제4a도에 도시된 비디오 신호가 입력단자(1)에 공급될 때, CMOS 소자 M_a1내지 M_am은 제 4b도에 도시된 구동 펄스 Φ_1H및 Φ_Hm에 의하여 턴온되고, 이 온 상태 주기동안 비디오 신호는 버퍼 증폭기 B_a1내지 B_am에 의하여 샘플-홀드된다. 반면에, CMOS 소자 M_b1내지 M_bm는 제 4c도에 도시된 수평 블랭킹 펄스 H_BLK의 타이밍에서 턴온된다. 따라서 홀드된 비디오 신호는 버퍼 증폭기 B_b1내지 B_bm을 통하여 라인 L₁내지 L_m에 각각 공급된다. 따라서, 화상은 종래 기술과 유사하게 표시된다.

상기 기술된 액정 표시장치에서, CMOS 소자 M_a1내지 M_am에서의 비디오 신호의 샘플링은 버퍼 증폭기 B_a1내지 B_am까지의 배선 용량이 매우 작고 버퍼 증폭기만이 구동되어 부하가 매우 작기 때문에 충분히 고속으로 실행될 수 있다. 더 나아가, 버퍼 증폭기 B_a1내지 B_am과 CMOS 소자 M_b1내지 M_bm은 비교적 긴 수평 블랭킹 주기동안 작동되어, 이들이 표준 박막 트랜지스터(TET)또는 그러한 종류의 것을 이용하는 회로에 의해 작동될 수 있게 된다. 더 나아가, 버퍼 증폭기 B_b1내지 B_bm은 표준 회로에 의해 만족할만하게 실현될 수 있는 결과로, 수평 유효 화상 화면 주기동안 라인 L₁내지 L_m을 충전하는데 적용된다. 따라서, 모든 액정 셀에서의 전하량은 만족할 만하게 재기록 될 수 있어서, 우수한 콘트라스트를 갖는 화상이 만족할 만하게 표시될 수 있다.

본 발명의 제1실시예의 액정 표시장치에 있어서, 샘플링 수단과 게이트 회로는 모든 신호 라인에 제공되고, 이에 의해 샘플링 작동이 샘플링 모드에서 부하를 저감시킴으로써 쉽게 실행될 수 있다. 동시에, 신호에 의한 충전은 비디오 신호가 신호 라인에 공급되는 시간을 증가시킴으로써 만족할 만하게 실행될 수 있고, 따라서 표시된 화상의 질이 저하되는 것이 방지될 수 있다.

모든 소자 M_a1내지 M_am및 Mb₁내지 Mb_m가 상기 액정 표시 장치에서는 CMOS 소자인 반면, 상기 소자들은 N 형 금속 산화물 반도체 (NMOS)소자로 형성될 수도 있다.

상기 액정 표시장치에서, 각각의 버퍼 증폭기 B_a1내지 B_am및 Bb₁내지 Bb_m은 이득이 1인 증폭기이고 예를 들면, 제5도에 도시된 바와 같은 TFT로 구성된다.

제5도에는 NMOS 소자 N₁및 N₂로 구성된 ck동 증폭기가 제공된다. 단자(100)에 공급된 입력 신호 Vin은 한 소자 N₂의 게이트 전극에 공급되고, 소자 N₁및 N₂의 드레인 전극인 P형 급속 산화물 반도체(PMOS) 소자 P₁및 P₂로 형성된 전류미러를 통하여 서로 접속되고, 고전압 V_DD가 인가되는 단자(200)에 접속된다. 소자 N₂의 드레인 전극은 PMOS 소자의 P₃의 게이트 전극에 접속되고, 상기 PMOS 소자 P₃의 드레인 전극은 고전압 V_DD가 공급되는 단자(200)에 접속된다. 소자 P₃의 소스 전극은 NMOS 소자 N₃의 게이트 전극에 접속되고, 상기 NMOS 소자 N₃의 드레인 전극은 단자(200)에 접속된다. 더 나아가, 상기 소스 전극은 NMOS 소자 N₄의 드레인 전극과 게이트 전극에 접속되고, 상기 NMOS 소자의 소스 전극은 PMOS 소자 P₄의 드레인 전극에 접속된다. 소자 P₄의 게이트 전극과 소스 전극은 PMOS 소자 P₅의 게이트 전극에 접속되고, 상기 PMOS 소자 P₄의 소스 전극은 저 전위 V_SS가 인가되는 단자 (300)에 접속된다. 소자 N₃의 소스 전극과 소자 P₅의 드레인 전극은 서로 접속되고, 그들 사이의 접점은 소자 N₁의 게이트 전극에 접속된다. 출력단자(400)는 상기 기술된 접점에서 끌어내어진다. 소자 P₃의 소스 전극은 NMOS 소자 N₅의 게이트 전극에 접속되고, 상기 NMOS 소자 N₅의 드레인 전극은 단자(200)에 접속된다. 소자 N₅의 소스 전극은 커패시터 C를 통하여 소자 N₂의 드레인 전극에 접속된다. 소자 N₆내지 N₈은 바이어스 전류원을 구성하고, 상기 바이어스 전류원을 통하여, 정전류원 I로부터의 전류가 전류미러 회로를 형성하는 소자 N₉를 경유하여 흐른다.

따라서, 이 회로에서 소자 N₁, N₂, N₈, P₁및P₂는 제1단의 고이득 증폭기를 구성하고, 소자 P₃, P₄, N₄및 N₆는다음단의 증폭기와 레벨 시프터를 구성한다. 소자 N₃및 P₅는 출력 버퍼를 구성하고, 소자 N₅, N₇및 커패시터C는 위상 보상회로를 구성한다.

라인 L₁내지 L_m의 배선 용량이 버퍼 증폭기 B_b1내지 B_bm와 마찬가지로 상기 설명된 회로용 부하로 사용될 때, 이 배선 용량은 매우 크고, 따라서, 출련단에서의 소자 N₃및 P₅는 크기가 증가되어야 한다. 그 경우, 상기 회로 배열에 따라서, 예정된 투과 전류가 입력 신호의 레벨과 관계없이 소자 N₃및 P₅를 통해 흐르고, 따라서 소자 N₃및 P₅가 크기가 클 때 투과 전류에 의한 전력 소모가 무시할 수 없게 커진다.

더 나아가, 이 실시예의 회로가 HDTV 시스템에 응용될 때, 1000이상의 상기 버퍼 증폭기가 요구되는데 이들 증폭기는 큰 전체의 크기의 투과 전류를 제공한다.

더 나아가, 투과 전류는 공정의 변동 또는 그러한 종류의 것에 의해 쉽게 변동되어, 액정 표시장치가 온칩화된 대용량 집접회로(LSI)회로로 제조될 때, 제공되는 수율(yield) 이 저하된다.

개선된 버퍼 증폭기는 도면을 참고로하여 설명하기로 한다.

개선된 버퍼 증폭기 B_b1내지 Bb_m은 예를들면, 제6도에 도시된 것처럼 구성된다. 제6도에서, 제5도에 도시된 버퍼 증폭기의 부분과 대응하는 유사한 부분은 동일 도면 부호로 표시하고 그 설명은 생략하기로 한다.

제6도에 도시된 바와같이, PMOS 소자 P₁₁은 소자 N₃의 드레인 전극과 고전압V_DD가 인가되는 단자(200)와의 사이에 접속된다. NMOS 소자 N₁₁은 소자 P₅의 소스 전극과 저전압V_SS가 인가되는 단자(300)와의 사이에 접속된다. 단자(6)에 인가되는 제어전압 V_C은 이들 소자 N₁₁과 P₁₁의 게이트 전극에 공급된다. NMOS 소자 N₁₂와 PMOS 소자 P₁₂가 제공되는데, 그 게이트 전극은 소자 N₃과 P₅에 공통으로 접속된다. 소자 N₁₂의 드레인 전극은 단자(200)에 접속되고, 소자 P₁₂의 소스 전극은 단자(300)에 접속된다. 소자 N₁₂의 소스 전극과 소자 P₁₂의 드레인 전극은 서로 접속되고, 그들 사이의 접점은 소자 N₃의 소스 전극과 소자P₅의 드레인 전극 사이에 접속된다. 다른 소자는 제5도에 도시된 버퍼 증폭기의 소자와 유사하게 형성된다. 이 버퍼 증폭기의 작동은 이후에 설명될 것이다.

제3도의 액정 표시장치에서, 입력단자(1)는 극성이 제7a도에 도시된 바와같이 매 수평주기에서 반전되는 입력 비디오 신호를 공급받는다. 이 입력 비디오 신호의 경우, 소자 Mai는 파형이 예를들면 제7b도에 도시되는 구동 펄스 Φ_Hi에 의해 턴온된다. 소자 Mbi가 파형이 제7b도에 도시되는 구동 펄스 Φ_Hi에의해 턴온된다. 소자 Mbi가 파형이 제7c도에 도시되는 수평 블랭킹 펄스 H_BLK에의해 턴온될 때, 버퍼 증폭기 Bbi는 제7d도에 도시된 바와 같이 샘플-홀드되는 신호 Vin을 공급받는다. 단자(6)는 극성이 제7e도에 도시된 바와 같이 입력 신호의 극성이 반전되는 동일 타이밍에서 반전되는 제어신호 V_C를 공급받는다.

제8a도에 도시된 바와 같이, 한 수형 주기 이전의 라인 Li에 공급된 신호가 L(저)레벨에 있고, 소자 Mbi에 인가될 새로운 신호가 H(고)레벨에 있을 때 버퍼 증폭기 Bbi는 라인 Li의 전위를(극성 반전 중심 전압 Vcom-신호 전압 Vsig)에서 (Vcom-Vsig)로 충전한다. 그 경우, 제어신호 V_C가 저 전위에 있으면, 상기 버퍼 증폭기 회로에서 소자 P₁₁은 턴온되고 소자 N₁₁은 턴오프되며, 제8a도에 도시된 바와같이 소자 P₁₁은 임피던스가 되고 라인Li의 배선 용량은 전압원 V_DD에 의하여 소자 P₁₁및 N₃을 통해 충전된다. 반면에, 소자 N₁₁은 턴오프되어 소자 P₅를 인터럽트 한다.

제8b도에 도시된 바와같이 한 수평주기전에 라인 Li에 공급된 신호 H레벨에 있고 소자 Mbi에 공급될 신호가 L레벨에 있을 때, 버퍼 증폭기 Bbi는 라인 Li의 전위를 (Vcom+Vsig)에서 (Vcom-Vsig)로 방전한다. 그 경우, 제어신호 V_C가 고전위에 있을 때, 소자 P₁₁은 턴오프되고 소자 N₁₁이 턴온될 때 제8b도에 도시된 바와같이 상기 버퍼 증폭기 회로 배열에서 소자 N₁₁은 임피던스로 되어, 라인Li의 배선 용량이 소자 P₅와 N₁₁을 통하여 전압원 단자 V_SS로 방전된다. 반면에, 소자 P₁₁은 턴오프되어, 소자 N₃을 방해한다. 따라서, 버퍼 증폭기를 통해 흐르는 전류는 제7f도에 도시된 바와같은 충전 및 방전과 관련된 전류여서, 투과 전류의 발생을 방지하게 된다.

상기 버퍼 증폭기의 회로 배열에서, 소자 N₁₂가 P₁₂는 출력 임피던스를 약간 감소시키고 외부 방해의 영향을 감소시키기 위하여 제공된다. 소자 N₁₂와 P₁₂는 N₃과 P₅에 비해 크기가 작다.

위에서 설명된 바와같이, 제1실시예의 액정 표시장치에 있어서, 비디오 신호를 로딩하기 위한 비퍼 회로의 충방전 신호 선로는 신호의 극성이 반전되는 곳에서 제공되는 것과 동일한 타이밍에서 변화되어, 버퍼 회로내의 투과 전류가 감소될 수 있게 된다. 따라서, 액정 표시 장치의 전체 배열의 전력 소모는 상당히 감소된다.

상기 장치에 있어서, 투과 전류가 흐르지 않으므로 처리에 의한 전류의 변동은 감소되고 장치의 출력이 개선된다.

본 발명의 액정 표시장치에 있어서, 소자 N₃또는 P₅를 통해 흐르는 모든 전류는 충전과 방전을 수행하는데 이용되어, 신호는 종래 기술에 비하여 쉽게 상승 또는 하강할 수 있게 된다. 더 나아가, 소자의 크기는 종래 기술에 비하여 저감될 수 있어서, 소자 N₁₁, N₁₂, P₁₁, P₁₂및 그러한 종류의 것이 제공될 때 칩 면적이 증가되는 것이 방지될 수 있게 된다.

제9도에 도시된 바와같이 상기 액정 표시장치에서, 소자 P₁₁과 N₁₁은 동일 작동과 영향이 달성되는 소자 N₃과 P₅의 내에 제공된다.

입력 비디오 신호가 위에서 설명된 바와같이 매 수평 주기에서 극성이 반전되는 반며느 입력 비디오 신호는 매 희망하는 수의 수평 주기마다에서 극성이 반전될 수도 있다. 그 경우, 입력 비디오 신호의 극성이 반전될 때 많은 양의 충방전 작동은 소자 N₃과 P₅에서 실행되는 반면에, 각각의 수평 주기 사이의 신호 변동은 소자 N₁₂와 P₁₂에 의해 충전 및/ 또는 방전된다. 달리 말하면, 상기 액정 표시장치는 방해받아서, 극성 반전에 의한 대량의 충방전이 스위칭 기능을 갖는 대규모의 소자에 의해 실행되는 반면, 그들 사이의 소량의 충방전은 소규모 소자에 의해 실행된다.

버퍼 증폭기의 상기 회로 배열에 있어서, 비디오 신호를 로딩하기 위한 버퍼 회로의 충방전 신호 선로는, 비디오 신호의 극성이 변화하는 타이밍과 동일한 타이밍에서 변화하는 반면, 버퍼 회로내로의 투과 전류는 감소될 수 있고 액정 표시장치의 전체 배열에서의 전력 손실은 상당히 감소 될 수 있다.

제 3도의 액정 표시장치에서, 비디오 신호는 버퍼 증폭기 B_a1내지 B_am까지의 배선 용량과 버퍼 증폭기만을 구동함으로써 M_a1내지 M_am에서 샘플링되는 반면에 부하는 작고 샘플링 작동은 고속으로 실행될 수 있다. 그러나 버퍼 증폭기 B_a1내지 B_am에서 신호가 이동하는데에는 많은 시간이 걸린다. 여기에서 신호의 이동이 샘플링 작동 바로 다음에 제공되는 수평 블랭킹 주기동안 표시기의 우측 단부의 수직 신호 라인에서 만족할만하게 영향을 받지 않는 위험이 있다. 이 결점은 제10a도 내지 제 10e도를 참고로하여 이후에 설명될 것이다.

제10a도에 도시된 구동 펄스 신호 Φ_H1에 의해 샘플링 된 신호가 제 10b도에서 실선으로 도시된 스위칭 소자 M_a1에 의해 고속으로 이동된다 할지라도, 신호는 버퍼 증폭기 B_a1에서 비교적 저속으로 이동되어, 버퍼 증폭기 B_a1로부터의 출력신호는 제 10b도에 점선으로 도시된 바와같이 많은 시간이 지남에 따라 상승한다. 그 경우, 그러나 제 10c도에 도시된 바와 같이 다음의 수평 블랭킹 주기 H_BLK동안 여유 시간이 있어서, 라인 L₁에 신호를 공급하는 것이 만족스럽게 이루어질 수 있다.

제11도(비교적 큰 크기를 이용할 수 있도록 두장의 도면으로 그려진 제11a도 및 제 11b도로 형성됨)는 본 발명의 제2실시예에 따른 액정 표시 장치의 전체 배열을 도시하는 개략도이며, 여기서 화상 화면의 우측 단부 부분에서의 상기 쉐이딩(Shiding)은 방지되고, 모든 회로소자는 소위 온칩 형태로 형성된다. 제11도에서, 제3도의 제1실시예의 부분과 대응하는 유사한 부분은 동일 도면 부호로 표시하며 그 설명은 생략하기로 한다.

제11도에서, 로딩 수단을 형성하는 CMOS 소자 Mb₁내지 Mbm은 예를 들면 우측과 좌측 두집단(M_b1내지 Mbp와 Mb_p+1내지 Mbm)을 제공하도록 분리된다. 단자(5La) 및 (5Lb)에 인가된 로드 신호 H_L및 H_L는 소자 M_b1내지 Mbp의 제어단자에 인가되는 반면에, 단자 5Ra 및 (5Rb)에 인가된 로드 신호 H_R및

_{R p+1}

제12c도에 도시된 바와 같은 액정 표시장치에서, 로드 신호 H_L은 종래 기술의 수평 블랭킹 펄스의 파형과 동일한 파형을 부여받고, 로드 신호 H_R는 수평 블랭킹 펄스 주기 및 연장된 주기를 갖는 신호로 형성된다.

제 12a도에 도시된 입력 비디오 신호가 입력단자(1)에 인가될 때, 제 12b도에 도시된 구동 펄스 ΦH1 내지 ΦHP 및 ΦHP+1 내지 ΦHm은 상기 두 집단으로 나누어진 로딩 수단에 접속된 수평 스위칭 수단의 소자 M_a1내지 Map 와 Map+1 내지 Mam의 제어단자에 접속된다.

따라서, 액정 표시장치에서, 신호는 제1실시예에서 위에 설명된 것과 마찬가지로 제13a도 내지 제13c도에 도시된 바와같이 라인 L₁내지 Lp에 대해 샘플링되어 로딩한다. 반면에, 라인 L_p+1내지 Lm용으로, 제 13도에 도시된 바와 같은 화상 화면의 우측 단부부분과 대응하는 구동펄스 ΦHm에 의하여 샘플링된 신호는 제13e도에 실선으로 도시된 바와같이 스위칭 소자 Mam에서 이동되고, 제13e도에서 점선으로 도시된 바와같이 버퍼 증폭기 Bam에서 이동된다. 이 실시예에서, 로드 신호 H_R의 배면 부분은 제13f 도에 도시된 바와같이 연장되어, 최종적으로 발생된 신호가 로딩되어 소위 쉐이딩(Shading)이 화상 화면의 우측 단부 부분에서 발생하는 것을 방지한다.

버퍼 증폭기 Bb1 내지 Bbm이 수평 유효 화상 화면의 시간 주기동안 라인 L₁내지 Lm을 충전하기에 충분하므로, 신호의 낮은 이동속도가 어떤 문제를 야기시키지는 않는다. 따라서, 모든 액정 셀의 충전량은 만족스럽게 재기록될 수 있고, 이에 의해 쉐이딩이나 그러한 종류의 것이 발생하지 않는 우수한 표시 화면이 얻어진다.

위에서 설명된 바와 같이, 본 발명의 액정 표시 장치의 액정에 따르면, 로딩 수단은 두 집단의 로딩 수단을 제공하도록 분리되어, 신호가 적어도 우측 단부 부분의 신호 라인에 공급되는 공급(로드)주기가 맨끝부분까지 연장될 수 있다. 따라서, 홀딩 수단에서의 신호 이동이 만족할 만하게 수행되어, 각각의 신호라인은 그 신호에 의해 충분히 충전되어, 표시 영상의 질이 저하되는 것을 방지할 수 있게 된다.

소자 M_a1내지 Mam과 M_b1내지 Mbm이 상기 설명된 액정 장치에서 CMOS 소자로 모두 형성된다 할 지라도, 이들 소자는 PMOS 또는 NMOS 소자로 형성될 수도 있다.

더 나아가, 본 실시예의 상기 설명된 액정 표시장치에서, 로드 신호 H_R의 트레일링(Trailing)엣지는 접속될 소자 M_ap+1내지 Mam이 다음에 턴온되기 전에 소정 길이만큼 연장될 수 있다. 위에서 설명된 제 2 실시예에서, 로드 신호 H_R의 트레일링 엣지는 제 13c도에서 점선으로 도시된 바와 같이 연장될 수 있다. 반면에 로드신호 H_L의 리딩(leading)엣지는 제12c도에 점선으로 도시된 바와같이 접속될 소자 M_a1내지 Map가 턴온된 바로 직후까지 연장될 수 있다.

그 경우, 게이트 라인 C₁내지 Gn에 공급된 구동 펄스 신호 Φ_V1내지 ΦVn의 온상태 주기는 줄어들어야 하며 따라서 로드 신호 H_R이 로드 신호 H_L의 리딩 엣지전의 타이밍에서 떨어지게 하는 원인이 된다. 그 경우, 로드 수단의 로드는 저감되어, 로딩 신호 H_L의 리딩 엣지의 연장된 길이가 로드 수단의 로드와 스위칭 수단 M₁₁내지 Mnm을 고려하여 임의로 결정된다.

본 발명의 제2실시예에 따르면 로딩 수단은 분리되어 두 집단의 로딩 수단을 제공하고, 이에 의해 신호가 최소한 우측 단부 부분의 신호 라인에 공급되는 공급(로드)주기는 맨끝부분까지 연장될 수 있다. 따라서, 홀딩 수단에서의 신호의 이동이 만족할 만하게 수행되어, 각각의 신호라인은 신호에 의해 충분히 충전되고, 표시 영상의 질이 저하되는 것을 방지할 수 있게 된다.

제14도(적절히 큰 크기를 이용할 수 있도록 제 14a도 및 제14b도로 형성됨)는 본 발명의 제3실시예에 따른 개선된 액정 표시장치를 설명한 것이다. 제14도에서, 제11도에 도시된 제2실시예의 부분과 대응하는 유사한 부분도 동일 도면 부호로 표시하며 그 설명은 생략하기로 한다.

제14도에 도시된 바와 같이, 좌측 및 우측 집단으로 나누어져서 로드 수단을 형성하는 CMOS 소자와 관련하여 수평(X축)방향으로의 게이트 라인은 좌측과 우측으로 분할되어, 게이트 라인 G_L1, G_L2, . . . G_Ln과 G_R1, G_R2. . . G_Rn을 제공하게 된다. 이와 같이 분리된 게이트 라인 G_L1내지 G_Ln과 G_R1내지 G_Rn은 상기 게이트 라인 G_L1내지 G_Ln과 G_R1내지 G_Rn용으로 독립적으로 제공된 시프트 레지스터 4L 및 4R로부터 독립된 구동 펄스 Φ_VL1내지 Φ_VLn과 Φ_VR1내지 Φ_VRn을 공급받는다.

이 액정 표시장치에서, 로드 신호 H_L, H_R과 구동 펄스 신호 Φ_VL1내지 Φ_VLn과 Φ_VR1내지 Φ_VRn은 제15a도 내지 제15e도를 참고로 이후에 설명되는 바와 같이 제공된다.

제15도에 도시된 입력 비디오 신호가 제3실시예의 액정 표시장치에 공급될 때, 파형이 제15b도에 도시되는 구동 펄스 신호 Φ_H1내지 Φ_Hp와 Φ_HP+1내지 ΦHm은 분리된 좌측 및 우측 로드 수단 집단에 접속된 수평 스위칭 수단의 th자 M_a1내지 Map 와 Map+1 내지 Mam의 제어단자에 각각 공급된다. 로드 신호 H_L및 H_R은 제15c도에 도시된 바와같이 제공되고, 구동 펄스 신호 Φ_VL1, Φ_VL2, . . . Φ_VR1, Φ_VR2. . . 는 제15d도 및 제 15e도에 도시된 바와같이 제공된다.

따라서, 상기 액정 표시 장치에서, 신호는 종래 기술과 유사하게 라인 L₁내지 Lp에 대해 샘플링되어 로딩된다.

반면에, 라인 L_p+1내지 Lm에서 구동 펄스 신호 Φ_HP+1내지 ΦHm에 의해 샘플링 된 신호는 로드 신호 H_R에 의해 로딩되어, 완전히 상승된 신호가 라인 L₁내지Lp와 유사하게 로딩된다.

더 나아가, 이들 라인 L_p+1내지 Lm에 대응하는 게이트 라인 G_R1내지G_Rn에 공급되는 구동 펄스 신호 Φ_VR1내지 Φ_VRn은 제15c도 및 제 15e도에 도시된 바와 같이 로드 신호 H_R을 기준으로 상승하며, 이에 의해 이와 같이 로딩된 신호는 라인 L₁내지 Lp의 주기와 동등한 시간 주기동안 버퍼 증폭기 Bb_p+1내지 Bbm에 이동되어, 라인 L_p+1내지 Lm을 만족할만하게 충전할 수 있게 만든다.

따라서, 화상화면의 우측 단부 부분에서 쉐이딩이 발생하는 것은 수평 방향으로의 게이트 라인 G가 분리되어 좌측 및 우측 게이트 라인을 제공하여 예를들면 게이트 라인 G_R1및 G_L2가 동시에 고레벨로 만들어질 수 있으므로 방지될 수 있다.

제11도에 도시된 제2실시예의 배열은 수평 방향으로의 게이트 라인이 분리되지 않아서, 게이트 라인 G₁의 우측 부분과 게이트 라인 G₂의 좌측 부분이 동시에 고레벨로 될 수 있다. 게이트 라인 G₁및 G₂가 동시에 고레벨로 될 경우, 수직 신호 라인에 로딩된 비디오 신호는 두 수평 라인에 동시에 입력된다. 그 결과, 제11도에 도시된 제2실시예의 배열에서, 비디오 신호는 충분한 시간을 가지고 우측 1/2부분의 수직 신호 라인상에 로딩될수 없다.

반면에, 제14도에 도시된 제3실시예의 액정 표시장치에서, 버퍼 증폭기 B_a1내지 Bam에서 최소변이 시간은 다음과 같이 결정된다.

따라서, 버퍼 증폭기 Bb₁내지 Bbm에서의 변이 시간은 1수평 주기가 되어, 만족할 만한 신호 변이를 실행할 수 있게 만든다.

신호 변이 시간이 충분하므로, 버퍼 증폭기의 특성은 훨씬 자유롭게 결정될 수 있고, 따라서 특성 지정이 쉽게 실행될 수 있다.

더 나아가, 모든 액정 셀의 전하량은 만족할만하게 재기록될 수 있어서, 쉐이딩 또는 그러한 종류의 것을 갖지 않은 만족할 만한 화상을 표시하게 된다.

제3실시예의 액정 표시 장치에 따르면, 로드 수단 및 제2신호라인은 분리되어 집단을 제공하고, 그들은 독립적으로 구동되며, 이에 의해 신호가 적어도 우측 단부 부분의 신호 라인에 공급되는(로드되는) 주기가 맨끝으로 이동될 수 있다. 따라서, 각각의 버퍼 증폭기에서의 신호 변이는 만족할만하게 실행되어, 신호 라인에 만족할 만하게 신호에 의해 충전된다. 따라서, 표시 화상의 질은 저하되는 것이 방지된다.

소자 M_a1내지 Mam 과 Mb₁내지 Mbm은 상기 설명된 액정 표시장치에서 CMOS소자로 모두 형성되었으나, P형 또는 N 형 MOS 소자로 형성될 수도 있다.

더 나아가, 상기 액정 표시장치에서, 게이트 라인은 집단을 제공하도록 분리되고 주사 수단은 모든 분리된 집단에 제공되어, 이에 의해 주사 수단상의 로드가 저감되고 신호 라인상의 각각의 부분에서의 신호가 일찍 상승하게 된다. 따라서, 표시된 화상의 질은 저하되는 것이 방지될 수 있다.

첨부도면을 참고로하여 본 발명의 양호한 실시예가 설명되었으나, 본 발명은 상기 실시예로 한정되지 않으며, 첨부된 청구 범위에서 규정된 본 발명의 정신이나 범위에서 벗어나지 않고서도 이 기술 분야의 기술자에 의하여 변형이 가능하다.

Claims (4)

1. 다수의 제1신호 라인이 수직 방향으로 서로 평행하게 연장되고 다수의 제2신호 라인이 수평방향으로 서로 평행하게 연장되며 액정 셀이 선택 소자를 통하여 상기 제1 및 제2 신호 라인의 교점에 각각 제공되는 액정 표시장치는, 상기 제1 신호 라인에 대응하는 출력부를 갖는 수평 주사 수단과, 상기 수평 주사 수단의 출력부로부터 순차적으로 발생된 펄스 신호에 응답하여 입력 비디오 신호를 샘플링 하기 위한 다수의 샘플링 수단과, 상기 샘플링 수단으로부터의 신호를 홀딩하기 위한 다수의 제1버퍼 증폭기와, 신호 블랭킹 주기동안 상기 제1버퍼 증폭기로부터의 신호가 통과할 수 있게 하기 위한 다수의 게이트 회로와, 상기 게이트 회로를 통해 통과된 신호를 공급받아서 그 신호를 상기 제1신호라인에 각각 공급하기 위한 다수의 제2버퍼 증폭기를 포함하여 이루어지며, 여기서 제2버퍼 증폭기는 적어도 상기 제1 및 제2신호라인, 상기 선택 소자 및 상기 액정 셀과 온칩형태로 형성되는 액정 표시장치.
2. 다수의 제1신호 라인이 수직 방향으로 서로 평행하게 연장되고 다수의 제2 신호 라인이 수평방향으로 서로 평행하게 연장되며, 액정 셀이 선택 소자를 통하여 상기 제1 및 제2 신호 라인의 교점에 각각 제공되는 액정 표시장치는, 상기 제1 신호 라인에 대응하는 출력부를 갖는 수평 주사 수단과, 상기 수평 주사 수단의 출력부로부터 순차적으로 발생된 펄스 신호에 의해 순차적으로 턴온되는 다수의 수평 스위치 수단과, 상기 수평 스위치 수단을 통하여 입력비디오 신호를 공급받는 다수의 홀드 수단과, 상기 홀드 수단으로부터의 신호를 상기 제1 신호 라인에 각각 공급하기 위한 다수의 로드 수단을 포함하여 이루어지며, 여기서 상기 로드 수단은 다수의 집단을 제공하기 위하여 수평 방향으로 나누어져 모든 분리된 집단에서 상기 로드 수단은 적어도 상기 집단의 상기 로드 수단에 속하는 상기 수평 스위치 수단이 턴온되는 주기 이외의 주기 동안 턴온되는 액정 표시 장치.
3. 제 2 항에 있어서, 상기 제2 신호 라인이 모든 분리된 집단에서 수평 방향으로 분리되고, 수직 주사 수단이 모든 분리된 집단에 독립적으로 제공되어 상기 제 2 신호 라인을 구동하는 액정 표시 장치.
4. 다수의 제1 신호 라인이 수직 방향으로 서로 평향하게 연장되고, 다수의 제2 신호 라인이 수평 방향으로 서로 평행하게 연장되며, 액정 셀이 선택 소자를 통하여 상기 제1 및 제2 신호 라인의 교점에 각각 제공되는 액정 표시 장치는, 수평 주사 수단으로부터 순차적으로 발생된 펄스 신호에 의하여 순차적으로 턴온되는 다수의 수평 스위치 수단과, 상기 수평 스위치 수단을 통해 입력 비디오 신호를 각각 공급받는 다수의 홀드 수단과, 상기 홀드 수단으로부터의 신호를 각각 제 1 신호 라인에 로딩하기 위한 다수의 버퍼 회로를 포함하여 이루어지며, 상기 입력 비디오 신호는 예정된 사이클에서, 극성이 반전되고, 상기 버퍼 증폭기내의 충방전 선로는 상기 비디오 신호가 극성이 반전되는 타이밍에서 스위칭되는 액정 표시장치.

Images