JP3024618B2 - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP3024618B2 JP3024618B2 JP9318233A JP31823397A JP3024618B2 JP 3024618 B2 JP3024618 B2 JP 3024618B2 JP 9318233 A JP9318233 A JP 9318233A JP 31823397 A JP31823397 A JP 31823397A JP 3024618 B2 JP3024618 B2 JP 3024618B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- circuit
- gate
- driving
- sampling means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置とそ
の駆動装置に関し、特にアクティブマトリクス型液晶表
示装置及びこれを駆動する液晶表示装置用駆動装置に関
する。
の駆動装置に関し、特にアクティブマトリクス型液晶表
示装置及びこれを駆動する液晶表示装置用駆動装置に関
する。
【０００２】
【従来の技術】近年、液晶表示装置として各画素にアク
ティブ素子であるＴＦＴ（薄膜トランジスタ）と蓄積容
量トランジスタとを集積したアクティブマトリクス方式
が主流になっている。図５は、一般的なアクティブマト
リクス型液晶表示装置の構成を示す模式的ブロック図で
ある。
ティブ素子であるＴＦＴ（薄膜トランジスタ）と蓄積容
量トランジスタとを集積したアクティブマトリクス方式
が主流になっている。図５は、一般的なアクティブマト
リクス型液晶表示装置の構成を示す模式的ブロック図で
ある。
【０００３】アクティブマトリクス型液晶表示装置の表
示部５３は、相互に直交して延びる複数のデータ線５３
１及び複数のゲート線５３２と、各データ線５３１及び
各ゲート５３２線の交差部に、画素ＴＦＴ５３３及び画
素容量５３４から成るピクセル（画素）をマトリクス状
に配置した画素マトリクス５３とを備える。画素ＴＦＴ
５３３のソース端子はデータ線５３１に接続され、画素
ＴＦＴの５３３ゲート端子はゲート線５３２に接続され
ている。データ線５３１及びゲート線５３２は夫々、デ
ータドライバ回路５１及びゲートドライバ回路５２に接
続されて、これらに駆動される。データドライバ回路５
１及びゲートドライバ回路５２は制御回路５０から映像
信号を得る。
示部５３は、相互に直交して延びる複数のデータ線５３
１及び複数のゲート線５３２と、各データ線５３１及び
各ゲート５３２線の交差部に、画素ＴＦＴ５３３及び画
素容量５３４から成るピクセル（画素）をマトリクス状
に配置した画素マトリクス５３とを備える。画素ＴＦＴ
５３３のソース端子はデータ線５３１に接続され、画素
ＴＦＴの５３３ゲート端子はゲート線５３２に接続され
ている。データ線５３１及びゲート線５３２は夫々、デ
ータドライバ回路５１及びゲートドライバ回路５２に接
続されて、これらに駆動される。データドライバ回路５
１及びゲートドライバ回路５２は制御回路５０から映像
信号を得る。
【０００４】図７（ａ）は、上記液晶表示装置の信号タ
イミングチャートである。データドライバ回路５１は、
主として走査回路、サンプルホールド回路及び出力回路
から構成される。データドライバ回路５１の走査回路
が、スタートパルスＳＰdで走査を開始し、映像信号に
同期したクロックφdに同期して出力をシフトさせるこ
とで、制御回路５０から連続的に送られてくる１水平ラ
イン分の映像信号を、サンプル及び保持回路がデータ線
５３１毎に順次にサンプリング及び保持し、次の水平期
間に、この保持した信号をデータ線５３１に出力する。
ゲートドライバ回路５２は、主に走査回路で構成され、
スタートパルスＳＰgで走査を開始し、水平周期に同期
したクロックφgに同期して出力をシフトさせること
で、ゲート線を順次に駆動する。これらの動作により、
液晶表示装置は、１行毎に対応する映像が書き込まれ、
垂直周期毎に１画面が形成される。
イミングチャートである。データドライバ回路５１は、
主として走査回路、サンプルホールド回路及び出力回路
から構成される。データドライバ回路５１の走査回路
が、スタートパルスＳＰdで走査を開始し、映像信号に
同期したクロックφdに同期して出力をシフトさせるこ
とで、制御回路５０から連続的に送られてくる１水平ラ
イン分の映像信号を、サンプル及び保持回路がデータ線
５３１毎に順次にサンプリング及び保持し、次の水平期
間に、この保持した信号をデータ線５３１に出力する。
ゲートドライバ回路５２は、主に走査回路で構成され、
スタートパルスＳＰgで走査を開始し、水平周期に同期
したクロックφgに同期して出力をシフトさせること
で、ゲート線を順次に駆動する。これらの動作により、
液晶表示装置は、１行毎に対応する映像が書き込まれ、
垂直周期毎に１画面が形成される。
【０００５】上述したように、データドライバ回路５２
は、信号源からの映像信号を１水平ライン分のデータを
サンプリング及び保持し、これをデータ線に出力してい
る。このデータドライバ回路５２の１例を図６に示し、
その動作を図７（ｂ）のタイミングチャートに示す。図
６は、１データ線５３１に対応するデータドライバ回路
５２のサンプル・ホールド回路と出力回路とを示したも
のである。
は、信号源からの映像信号を１水平ライン分のデータを
サンプリング及び保持し、これをデータ線に出力してい
る。このデータドライバ回路５２の１例を図６に示し、
その動作を図７（ｂ）のタイミングチャートに示す。図
６は、１データ線５３１に対応するデータドライバ回路
５２のサンプル・ホールド回路と出力回路とを示したも
のである。
【０００６】データドライバ回路５１は、入力端子が信
号源と接続されたビデオ配線に接続されており、走査回
路からの信号ＳＭaによりスイッチ６１がオンし、その
ときの入力映像信号Ｖinを第１の保持容量６２に保持す
る。走査回路が順次にシフトすることで、１水平ライン
分の映像信号がすべてサンプリングし終えると、制御信
号ＳＭbによってスイッチ６３がオンし、第１の保持容
量６２に保持されていた映像信号が一斉に第２の保持容
量６４に転送される。第２の保持容量６４は、トランジ
スタ６５及び負荷抵抗６６で構成されるソースフォロワ
構成の出力回路のゲートに接続されており、この出力回
路を経由して出力映像信号Ｖoutが一斉にデータ線に出
力される。
号源と接続されたビデオ配線に接続されており、走査回
路からの信号ＳＭaによりスイッチ６１がオンし、その
ときの入力映像信号Ｖinを第１の保持容量６２に保持す
る。走査回路が順次にシフトすることで、１水平ライン
分の映像信号がすべてサンプリングし終えると、制御信
号ＳＭbによってスイッチ６３がオンし、第１の保持容
量６２に保持されていた映像信号が一斉に第２の保持容
量６４に転送される。第２の保持容量６４は、トランジ
スタ６５及び負荷抵抗６６で構成されるソースフォロワ
構成の出力回路のゲートに接続されており、この出力回
路を経由して出力映像信号Ｖoutが一斉にデータ線に出
力される。
【０００７】液晶表示装置では、映像信号の振幅が例え
ば５〜１２Ｖと大きく、出力される信号速度に基づいて
数十μsec以内に負荷データ線を充・放電する必要があ
る。この出力回路の負荷は、図５に示した、画素ＴＦＴ
を経由してデータ線５３１に接続された画素容量と、デ
ータ線５３１の寄生容量との合成容量６７である。出力
回路の周波数特性は、負荷を充電する際にはこの合成容
量６７と出力回路のトランジスタ６５のオン抵抗とで決
まる時定数で、放電する際には合成容量６７と負荷抵抗
６６とで決まる時定数で夫々定まる。そのため、出力回
路の周波数特性を向上させるには、トランジスタのオン
抵抗を低くし、負荷抵抗の値を小さくする必要がある。
ば５〜１２Ｖと大きく、出力される信号速度に基づいて
数十μsec以内に負荷データ線を充・放電する必要があ
る。この出力回路の負荷は、図５に示した、画素ＴＦＴ
を経由してデータ線５３１に接続された画素容量と、デ
ータ線５３１の寄生容量との合成容量６７である。出力
回路の周波数特性は、負荷を充電する際にはこの合成容
量６７と出力回路のトランジスタ６５のオン抵抗とで決
まる時定数で、放電する際には合成容量６７と負荷抵抗
６６とで決まる時定数で夫々定まる。そのため、出力回
路の周波数特性を向上させるには、トランジスタのオン
抵抗を低くし、負荷抵抗の値を小さくする必要がある。
【０００８】ところが、負荷抵抗をあまり小さくする
と、出力回路のトランジスタ６５及び負荷抵抗６６を経
由して高電位側電源から低電位側電源に流れる貫通電流
が大きくなるという問題がある。この電流により、デー
タ線への充・放電が終了した後にも常に消費される電力
によって、データドライバ回路での消費電力が大きくな
る。特に、駆動回路を画素マトリクスと同じガラス基板
上に作製した、駆動回路一体型の液晶表示装置の場合に
は、ガラス基板上に作製された回路で発生する熱は外部
に放出されにくく温度上昇を引き起こすことから、デー
タドライバ回路での消費電力の問題が顕著となる。
と、出力回路のトランジスタ６５及び負荷抵抗６６を経
由して高電位側電源から低電位側電源に流れる貫通電流
が大きくなるという問題がある。この電流により、デー
タ線への充・放電が終了した後にも常に消費される電力
によって、データドライバ回路での消費電力が大きくな
る。特に、駆動回路を画素マトリクスと同じガラス基板
上に作製した、駆動回路一体型の液晶表示装置の場合に
は、ガラス基板上に作製された回路で発生する熱は外部
に放出されにくく温度上昇を引き起こすことから、デー
タドライバ回路での消費電力の問題が顕著となる。
【０００９】
【発明が解決しようとする課題】竹田らは、上記問題を
解決するために、図８に示す液晶表示装置用回路を提案
している（特公平２−１０４３６号公報参照）。同図の
駆動回路の特徴は、ソースフォロワ構成の出力回路の抵
抗を、電気的スイッチ８６に置き換えた点にある。図９
はこの提案された回路の信号タイミングチャートであ
る。
解決するために、図８に示す液晶表示装置用回路を提案
している（特公平２−１０４３６号公報参照）。同図の
駆動回路の特徴は、ソースフォロワ構成の出力回路の抵
抗を、電気的スイッチ８６に置き換えた点にある。図９
はこの提案された回路の信号タイミングチャートであ
る。
【００１０】第１の保持容量８２に保持された信号を、
走査回路からの信号ＳＭaにより第２の保持容量８４に
転送する前に、制御信号ＲＳＴgによりスイッチ８８を
オンにして、出力回路を構成するトランジスタ８５のゲ
ート電位を低電位ＶRLにリセットし、トランジスタ８５
をオフにする。トランジスタ８５がオフとなる期間内
に、制御信号ＲＳＴdによりスイッチ８６をオンにして
負荷を放電させ、出力ノードを低電位ＶLにリセットす
る。
走査回路からの信号ＳＭaにより第２の保持容量８４に
転送する前に、制御信号ＲＳＴgによりスイッチ８８を
オンにして、出力回路を構成するトランジスタ８５のゲ
ート電位を低電位ＶRLにリセットし、トランジスタ８５
をオフにする。トランジスタ８５がオフとなる期間内
に、制御信号ＲＳＴdによりスイッチ８６をオンにして
負荷を放電させ、出力ノードを低電位ＶLにリセットす
る。
【００１１】スイッチ８６及びスイッチ８８がオフにな
った後に、制御信号ＳＭbより信号を第２の保持容量８
４に転送し、トランジスタ８５はそのゲート電位に対応
した電圧にまで負荷８７を充電する。ここで、出力ノー
ドの電位Ｖoutは、トランジスタ８５のしきい値電圧Ｖt
とゲート電圧Ｖgとで、次式のように決まる。 Ｖout＝Ｖg−Ｖt （１）
った後に、制御信号ＳＭbより信号を第２の保持容量８
４に転送し、トランジスタ８５はそのゲート電位に対応
した電圧にまで負荷８７を充電する。ここで、出力ノー
ドの電位Ｖoutは、トランジスタ８５のしきい値電圧Ｖt
とゲート電圧Ｖgとで、次式のように決まる。 Ｖout＝Ｖg−Ｖt （１）
【００１２】上記電位Ｖoutまで負荷８７が充電される
と、トランジスタ８５がオフになり電流が流れなくな
る。このため、ソースフォロワ型の出力回路を用いた場
合とは異なり、高電位側電源と低電位側電源との間にト
ランジスタ８５を貫通して流れる電流がなくなり、消費
電力が低減できる。
と、トランジスタ８５がオフになり電流が流れなくな
る。このため、ソースフォロワ型の出力回路を用いた場
合とは異なり、高電位側電源と低電位側電源との間にト
ランジスタ８５を貫通して流れる電流がなくなり、消費
電力が低減できる。
【００１３】ところが、上記提案した駆動回路では、出
力ノードがトランジスタ８５のソース端子であるため、
出力ノードの電位Ｖoutを下げる目的でゲート端子の電
圧Ｖgを下げても、Ｖg−Ｖout＜Ｖtの関係が成立してい
ると、トランジスタ８５がオフのままであるため、出力
ノードの電位が下がらない。そのため、水平期間毎にス
イッチ８６をオンとして負荷８７を放電させ、出力ノー
ドの電圧Ｖoutを所定の低電位ＶLまで下げる必要があ
る。この低電位ＶLは、液晶に印加される電圧の最も低
い電圧よりさらに低い電圧に設定されており、こ電位ま
で放電させることによって消費される電力が無視できな
いこととなる。
力ノードがトランジスタ８５のソース端子であるため、
出力ノードの電位Ｖoutを下げる目的でゲート端子の電
圧Ｖgを下げても、Ｖg−Ｖout＜Ｖtの関係が成立してい
ると、トランジスタ８５がオフのままであるため、出力
ノードの電位が下がらない。そのため、水平期間毎にス
イッチ８６をオンとして負荷８７を放電させ、出力ノー
ドの電圧Ｖoutを所定の低電位ＶLまで下げる必要があ
る。この低電位ＶLは、液晶に印加される電圧の最も低
い電圧よりさらに低い電圧に設定されており、こ電位ま
で放電させることによって消費される電力が無視できな
いこととなる。
【００１４】上記に鑑み、本発明の目的は、液晶表示装
置用駆動回路において、低消費電力化を可能とする液晶
表示装置用駆動回路、及び、該駆動回路を備えるアクテ
ィブマトリクス型液晶表示装置を提供することにある。
置用駆動回路において、低消費電力化を可能とする液晶
表示装置用駆動回路、及び、該駆動回路を備えるアクテ
ィブマトリクス型液晶表示装置を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶表示装置用駆動回路は、アクティブマ
トリクス型液晶表示装置を駆動する液晶駆動回路におい
て、夫々が映像信号を受信してサンプリング及び保持す
る第１及び第２のサンプリング手段と、ゲートが前記第
１のサンプリン手段に接続され、ドレインが高電位電源
に接続されたＮＭＯＳトランジスタと、前記ＮＭＯＳト
ランジスタのソースと出力端子との間に挿入された第１
のスイッチング手段と、ゲートが前記第２のサンプリン
グ手段に接続され、ドレインが低電位電源に接続された
ＰＭＯＳトランジスタと、前記ＰＭＯトランジスタのソ
ースと出力端子との間に挿入された第２のスイッチング
手段とを備えることを特徴とする。
に、本発明の液晶表示装置用駆動回路は、アクティブマ
トリクス型液晶表示装置を駆動する液晶駆動回路におい
て、夫々が映像信号を受信してサンプリング及び保持す
る第１及び第２のサンプリング手段と、ゲートが前記第
１のサンプリン手段に接続され、ドレインが高電位電源
に接続されたＮＭＯＳトランジスタと、前記ＮＭＯＳト
ランジスタのソースと出力端子との間に挿入された第１
のスイッチング手段と、ゲートが前記第２のサンプリン
グ手段に接続され、ドレインが低電位電源に接続された
ＰＭＯＳトランジスタと、前記ＰＭＯトランジスタのソ
ースと出力端子との間に挿入された第２のスイッチング
手段とを備えることを特徴とする。
【００１６】本発明の液晶駆動回路の好ましい態様で
は、各水平期間毎に第１及び第２のサンプリング手段と
第１及び第２のスイッチング手段とを夫々交互に作動さ
せ、第１のサンプリング手段がサンプリングを行わない
期間に第１のスイッチング手段をオンとし、第２のサン
プリング手段がサンプリング行わない期間に第２のスイ
ッチング手段をオンとする。これにより、正極性及び負
極性の信号が交互に現れる映像信号を受信した際に、Ｎ
ＭＯＳトランジスタ及びＰＭＯＳトランジスタを夫々に
対応して作動させることにより、負荷のデータ線をリセ
ットする必要がなくなるため、データ線を駆動する際の
電力が低減できる。
は、各水平期間毎に第１及び第２のサンプリング手段と
第１及び第２のスイッチング手段とを夫々交互に作動さ
せ、第１のサンプリング手段がサンプリングを行わない
期間に第１のスイッチング手段をオンとし、第２のサン
プリング手段がサンプリング行わない期間に第２のスイ
ッチング手段をオンとする。これにより、正極性及び負
極性の信号が交互に現れる映像信号を受信した際に、Ｎ
ＭＯＳトランジスタ及びＰＭＯＳトランジスタを夫々に
対応して作動させることにより、負荷のデータ線をリセ
ットする必要がなくなるため、データ線を駆動する際の
電力が低減できる。
【００１７】更に、コモン電極に対して正極性となる信
号を前記第１のサンプリング手段でサンプリングし、コ
モン電極に対して負極性となる信号を前記第２のサンプ
リング手段でサンプリングすることにより、上記作用が
有効に得られる。
号を前記第１のサンプリング手段でサンプリングし、コ
モン電極に対して負極性となる信号を前記第２のサンプ
リング手段でサンプリングすることにより、上記作用が
有効に得られる。
【００１８】本発明のアクティブマトリクス型液晶表示
装置は、相互に直交して延びる複数のデータ線及び複数
のゲート線と、前記各データ線と各ゲート線との交点に
対応してアクティブ素子及び画素容量の組からなる画素
がアレイ状に配置された画素マトリクスと、前記データ
線及びゲート線を夫々駆動する複数の液晶駆動回路とを
同一基板上に備えるアクティブマトリクス型液晶表示装
置において、特にデータ線を駆動する液晶駆動回路が上
記本発明の液晶駆動回路であることを特徴とする。これ
により、コンパクトな構成のアクティブマトリクス型液
晶表示装置が得られる。
装置は、相互に直交して延びる複数のデータ線及び複数
のゲート線と、前記各データ線と各ゲート線との交点に
対応してアクティブ素子及び画素容量の組からなる画素
がアレイ状に配置された画素マトリクスと、前記データ
線及びゲート線を夫々駆動する複数の液晶駆動回路とを
同一基板上に備えるアクティブマトリクス型液晶表示装
置において、特にデータ線を駆動する液晶駆動回路が上
記本発明の液晶駆動回路であることを特徴とする。これ
により、コンパクトな構成のアクティブマトリクス型液
晶表示装置が得られる。
【００１９】
【発明の実施の形態】以下、図面を参照し本発明の実施
形態に基づいて本発明を更に詳細に説明する。図１は、
本発明の一実施形態例の液晶駆動回路を示す。本液晶駆
動回路は、液晶表示装置の１データ線に対応するデータ
ドライバ回路内の液晶駆動回路部分を示したものであ
り、ソースフォロワ型の出力回路部とサンプリング回路
部とから構成される。
形態に基づいて本発明を更に詳細に説明する。図１は、
本発明の一実施形態例の液晶駆動回路を示す。本液晶駆
動回路は、液晶表示装置の１データ線に対応するデータ
ドライバ回路内の液晶駆動回路部分を示したものであ
り、ソースフォロワ型の出力回路部とサンプリング回路
部とから構成される。
【００２０】出力回路部は、高電位側電源ＶHに接続さ
れたドレインを有するＮチャンネルＭＯＳ（ＮＭＯＳ）
トランジスタ１３と、低電位側電源ＶLに接続されたド
レインを有するＰＭＯＳトランジスタ１４と、該双方の
トランジスタ１３、１４のソース間に直列に接続された
２つのスイッチ１５、１６とを有し、双方のスイッチ１
５及び１６を接続するノードを出力端子としている。サ
ンプリング回路部は、ＮＭＯＳトランジスタ１３のゲー
ト端子に信号を供給する第１サンプリング手段１１と、
ＰＭＯＳトランジスタ１４のゲート端子に信号を供給す
る第２サンプリング手段１２とで構成される。
れたドレインを有するＮチャンネルＭＯＳ（ＮＭＯＳ）
トランジスタ１３と、低電位側電源ＶLに接続されたド
レインを有するＰＭＯＳトランジスタ１４と、該双方の
トランジスタ１３、１４のソース間に直列に接続された
２つのスイッチ１５、１６とを有し、双方のスイッチ１
５及び１６を接続するノードを出力端子としている。サ
ンプリング回路部は、ＮＭＯＳトランジスタ１３のゲー
ト端子に信号を供給する第１サンプリング手段１１と、
ＰＭＯＳトランジスタ１４のゲート端子に信号を供給す
る第２サンプリング手段１２とで構成される。
【００２１】本液晶駆動回路の入力端子は、制御回路か
ら映像信号が転送されてくるビデオ配線に接続されてお
り、また、出力端子はこの駆動回路の負荷となる、液晶
表示装置のデータ線に接続されている。データ線は、画
素ＴＦＴを介して画素容量が接続されており、寄生容量
を持つ。ここで、データ線は、他の配線に抵抗成分で接
続されていないことから、容量性の負荷と見なすことが
できる。従って、図中でＣＬと記した負荷容量１７は、
ある期間にオンとなっている画素ＴＦＴに接続された画
素容量と、データ線の寄生容量との合成容量である。
ら映像信号が転送されてくるビデオ配線に接続されてお
り、また、出力端子はこの駆動回路の負荷となる、液晶
表示装置のデータ線に接続されている。データ線は、画
素ＴＦＴを介して画素容量が接続されており、寄生容量
を持つ。ここで、データ線は、他の配線に抵抗成分で接
続されていないことから、容量性の負荷と見なすことが
できる。従って、図中でＣＬと記した負荷容量１７は、
ある期間にオンとなっている画素ＴＦＴに接続された画
素容量と、データ線の寄生容量との合成容量である。
【００２２】図２は、本液晶駆動回路の信号タイミング
チャートである。本実施形態例の液晶駆動回路は、ドッ
ト反転駆動方式及びゲート線反転駆動方式の２つの方式
で動作させることが出来る。この２つの駆動方式は、液
晶画素に印加される電圧が、コモン電極（対向電極）に
対して交流となるように駆動する方式の種類である。ド
ット反転駆動方式とは、縦横に隣接する任意の２つの画
素に印加される電圧の極性がコモン電極に対して全て異
なるように駆動電圧を印加する方式であり、換言する
と、画素マトリクスに対して市松様に極性が異なる電圧
を印加する方式である。また、ゲート線反転駆動方式と
は、同一のゲート線に接続される画素にはすべて同じ極
性の電圧を印加し、その極性が隣接するゲート線毎に異
なる方式である。以下、コモン電極に対して、正極性と
なる信号を正極性信号、負極性となる信号を負極性信号
と呼ぶことにする。図２は、ドット反転駆動方式の例で
ある。
チャートである。本実施形態例の液晶駆動回路は、ドッ
ト反転駆動方式及びゲート線反転駆動方式の２つの方式
で動作させることが出来る。この２つの駆動方式は、液
晶画素に印加される電圧が、コモン電極（対向電極）に
対して交流となるように駆動する方式の種類である。ド
ット反転駆動方式とは、縦横に隣接する任意の２つの画
素に印加される電圧の極性がコモン電極に対して全て異
なるように駆動電圧を印加する方式であり、換言する
と、画素マトリクスに対して市松様に極性が異なる電圧
を印加する方式である。また、ゲート線反転駆動方式と
は、同一のゲート線に接続される画素にはすべて同じ極
性の電圧を印加し、その極性が隣接するゲート線毎に異
なる方式である。以下、コモン電極に対して、正極性と
なる信号を正極性信号、負極性となる信号を負極性信号
と呼ぶことにする。図２は、ドット反転駆動方式の例で
ある。
【００２３】上記２つの駆動方式では、各データ線に印
加される電圧の極性は、１水平期間毎に交互に変化す
る。本液晶駆動回路で、図１の回路部分に対応するデー
タ線に対して或る水平期間ＴＨ１にサンプリングされる
信号２１が、図２に示すように、正極性であったとす
る。この水平期間ＴＨ１のタイミングで、ＮＭＯＳトラ
ンジスタ１３に信号を供給する第１サンプリング手段１
１は、ビデオ配線に接続された映像信号Ｖsigを走査回
路の出力信号Ｐaによってサンプリングする。この水平
期間ＴＨ１中に、スイッチ１５、１６を制御する信号Ｓ
Ｌnをロウに、ＳＬpをハイに設定することで、図１の出
力回路部のスイッチ１５はオフになり、スイッチ１６は
オンになる。つまり、負荷であるデータ線は、ＰＭＯＳ
トランジスタ１４により駆動される。
加される電圧の極性は、１水平期間毎に交互に変化す
る。本液晶駆動回路で、図１の回路部分に対応するデー
タ線に対して或る水平期間ＴＨ１にサンプリングされる
信号２１が、図２に示すように、正極性であったとす
る。この水平期間ＴＨ１のタイミングで、ＮＭＯＳトラ
ンジスタ１３に信号を供給する第１サンプリング手段１
１は、ビデオ配線に接続された映像信号Ｖsigを走査回
路の出力信号Ｐaによってサンプリングする。この水平
期間ＴＨ１中に、スイッチ１５、１６を制御する信号Ｓ
Ｌnをロウに、ＳＬpをハイに設定することで、図１の出
力回路部のスイッチ１５はオフになり、スイッチ１６は
オンになる。つまり、負荷であるデータ線は、ＰＭＯＳ
トランジスタ１４により駆動される。
【００２４】このデータ線では、次の水平期間ＴＨ２で
は、負極性の信号２２がサンプリングされ、第２サンプ
リング手段１２が、本液晶駆動回路を制御する走査回路
からの信号ＳＭpを受けて、この信号２２をサンプリン
グする。この水平期間ＴＨ２では、制御信号ＳＬnがハ
イに、ＳＬpがロウになり、スイッチ１５がオンに、ス
イッチ１６がオフになり、負荷１７はＮＭＯＳトランジ
スタ１３で駆動される。
は、負極性の信号２２がサンプリングされ、第２サンプ
リング手段１２が、本液晶駆動回路を制御する走査回路
からの信号ＳＭpを受けて、この信号２２をサンプリン
グする。この水平期間ＴＨ２では、制御信号ＳＬnがハ
イに、ＳＬpがロウになり、スイッチ１５がオンに、ス
イッチ１６がオフになり、負荷１７はＮＭＯＳトランジ
スタ１３で駆動される。
【００２５】本駆動回路は、ＮＭＯＳトランジスタ１３
は、図９に示した従来の駆動回路と同様に、負荷の電圧
を下げることができず、またＰＭＯＳトランジスタ１４
も負荷の電圧を上げることができない。しかし、スイッ
チ１５及び１６によって双方のトランジスタ１３、１４
を交互に作動させることで、負荷を所定の低電位にリセ
ットするという動作が不要になり、リセットに起因して
生ずる消費電力を削減する。また、リセット動作が不要
なため、１水平期間のほとんどすべての時間を負荷の駆
動に割り当てることが可能になり、信号電圧の書込み率
を高くでき、高画質が期待できる。
は、図９に示した従来の駆動回路と同様に、負荷の電圧
を下げることができず、またＰＭＯＳトランジスタ１４
も負荷の電圧を上げることができない。しかし、スイッ
チ１５及び１６によって双方のトランジスタ１３、１４
を交互に作動させることで、負荷を所定の低電位にリセ
ットするという動作が不要になり、リセットに起因して
生ずる消費電力を削減する。また、リセット動作が不要
なため、１水平期間のほとんどすべての時間を負荷の駆
動に割り当てることが可能になり、信号電圧の書込み率
を高くでき、高画質が期待できる。
【００２６】図３は、図１の駆動回路の具体例を示す回
路図である。本駆動回路では、図１の各サンプリング手
段１１、１２を、スイッチ３１、３２及び保持容量３１
１、３２１で構成しており、出力回路部は図１と同様で
ある。つまり、本駆動回路の出力回路部は、高電位側電
源ＶHに接続されたＮＭＯＳトランジスタ３３と、低電
位側電源ＶLに接続されたＰＭＯＳトランジスタ３４
と、該双方のトランジスタ３３、３４の間に直列に接続
された２つのスイッチ３５、３６とを有し、双方のスイ
ッチ３５及び３６を接続するノードを出力端子Ｖoutと
している。また、サンプリング回路部は、入力端子Ｖin
とＰＭＯＳトランジスタ３３のゲートとの間に挿入され
たスイッチ３１と、該スイッチ３１とＰＭＯＳトランジ
スタのゲートとを接続するノードとＧＮＤとの間に挿入
された保持容量３１１からなる第１のサンプリング手段
と、入力端子ＶinとＮＭＯＳトランジスタ３４のゲート
との間に挿入されたスイッチ３２と、該スイッチ３２と
ＮＭＯＳトランジスタ３４のゲートとを接続するノード
とＧＮＤとの間に挿入された保持容量３２１とからなる
第１のサンプリング手段とから構成される。
路図である。本駆動回路では、図１の各サンプリング手
段１１、１２を、スイッチ３１、３２及び保持容量３１
１、３２１で構成しており、出力回路部は図１と同様で
ある。つまり、本駆動回路の出力回路部は、高電位側電
源ＶHに接続されたＮＭＯＳトランジスタ３３と、低電
位側電源ＶLに接続されたＰＭＯＳトランジスタ３４
と、該双方のトランジスタ３３、３４の間に直列に接続
された２つのスイッチ３５、３６とを有し、双方のスイ
ッチ３５及び３６を接続するノードを出力端子Ｖoutと
している。また、サンプリング回路部は、入力端子Ｖin
とＰＭＯＳトランジスタ３３のゲートとの間に挿入され
たスイッチ３１と、該スイッチ３１とＰＭＯＳトランジ
スタのゲートとを接続するノードとＧＮＤとの間に挿入
された保持容量３１１からなる第１のサンプリング手段
と、入力端子ＶinとＮＭＯＳトランジスタ３４のゲート
との間に挿入されたスイッチ３２と、該スイッチ３２と
ＮＭＯＳトランジスタ３４のゲートとを接続するノード
とＧＮＤとの間に挿入された保持容量３２１とからなる
第１のサンプリング手段とから構成される。
【００２７】本具体例の回路は、図２のタイミングチャ
ートのように動作させることで、高電位側電源ＶＨから
低電位側電源ＶＬに向かってトランジスタ３３、３４を
貫通して流れる電流がなくなり、また、負荷に映像信号
を充・放電する以外には、電力を消費しないため、低消
費電力化が可能となる。
ートのように動作させることで、高電位側電源ＶＨから
低電位側電源ＶＬに向かってトランジスタ３３、３４を
貫通して流れる電流がなくなり、また、負荷に映像信号
を充・放電する以外には、電力を消費しないため、低消
費電力化が可能となる。
【００２８】図４は、本発明の一実施形態例の液晶表示
装置を示す。本液晶表示装置は、アクティブマトリクス
型液晶表示装置であり、相互に直交して延びる複数のデ
ータ線４３１と複数のゲート線４３２とを有し、各デー
タ線４３１及び各ゲート線４３２の交点に、アクティブ
素子であるＴＦＴ４３４と画素容量４３５とから成る画
素を１つづつ配置して、画素マトリクス４３を構成して
いる。更に、同じ基板上に、データ線４３１を駆動する
データドライバ回路４１と、ゲート線を駆動するゲート
ドライバ回路４２とを形成している。データドライバ回
路４１は、液晶駆動回路４１２とこれを制御する走査回
路４１１とで構成される。
装置を示す。本液晶表示装置は、アクティブマトリクス
型液晶表示装置であり、相互に直交して延びる複数のデ
ータ線４３１と複数のゲート線４３２とを有し、各デー
タ線４３１及び各ゲート線４３２の交点に、アクティブ
素子であるＴＦＴ４３４と画素容量４３５とから成る画
素を１つづつ配置して、画素マトリクス４３を構成して
いる。更に、同じ基板上に、データ線４３１を駆動する
データドライバ回路４１と、ゲート線を駆動するゲート
ドライバ回路４２とを形成している。データドライバ回
路４１は、液晶駆動回路４１２とこれを制御する走査回
路４１１とで構成される。
【００２９】本液晶表示装置は、外部の制御回路４０に
よって駆動され、該制御回路４０は、映像信号Ｖsig、
データドライバ回路４１を制御する信号ＳＰd及びφd、
ゲートドライバ回路４２を制御する信号ＳＰg及びφgを
出力し、本液晶表示装置を、ドット反転駆動方式又はゲ
ート線反転駆動方式の何れかで駆動する。液晶表示装置
のデータ線４３１の１本を駆動する駆動回路部分の構成
は、図３で示したものであり、図２に示した信号に従っ
て駆動することで、データ線５３１に映像信号を充・放
電する以外の電力を実質的に消費しない、低消費電力の
アクティブマトリクス型液晶表示装置を実現できる。
よって駆動され、該制御回路４０は、映像信号Ｖsig、
データドライバ回路４１を制御する信号ＳＰd及びφd、
ゲートドライバ回路４２を制御する信号ＳＰg及びφgを
出力し、本液晶表示装置を、ドット反転駆動方式又はゲ
ート線反転駆動方式の何れかで駆動する。液晶表示装置
のデータ線４３１の１本を駆動する駆動回路部分の構成
は、図３で示したものであり、図２に示した信号に従っ
て駆動することで、データ線５３１に映像信号を充・放
電する以外の電力を実質的に消費しない、低消費電力の
アクティブマトリクス型液晶表示装置を実現できる。
【００３０】上記実施形態例によれば、正極性の信号を
ＮＭＯＳトランジスタで駆動し、負極性の信号をＰＭＯ
Ｓトランジスタで駆動することにより、リセット動作を
なくし、水平期間ごとに負荷を放電するという動作が不
要となり、この放電動作による消費電力をなくすことが
できる。
ＮＭＯＳトランジスタで駆動し、負極性の信号をＰＭＯ
Ｓトランジスタで駆動することにより、リセット動作を
なくし、水平期間ごとに負荷を放電するという動作が不
要となり、この放電動作による消費電力をなくすことが
できる。
【００３１】
【発明の効果】以上、説明したように、本発明の液晶駆
動回路及び液晶表示装置によると、駆動回路の出力回路
部で、高電位側電源から低電位側電源に向かってトラン
ジスタを貫通して流れる電流がなくなり、また、負荷に
映像信号を充・放電する以外には、電力を消費しないた
め、低消費電力を可能とする。
動回路及び液晶表示装置によると、駆動回路の出力回路
部で、高電位側電源から低電位側電源に向かってトラン
ジスタを貫通して流れる電流がなくなり、また、負荷に
映像信号を充・放電する以外には、電力を消費しないた
め、低消費電力を可能とする。
【図１】本発明の一実施形態例の液晶駆動回路の回路
図。
図。
【図２】図１の液晶駆動回路のタイミングチャート。
【図３】図１の実施形態例の液晶駆動回路の具体例の回
路図。
路図。
【図４】本発明の一実施形態例の液晶表示装置のブロッ
ク図。
ク図。
【図５】従来の液晶表示装置のブロック図。
【図６】従来の液晶駆動回路の回路図。
【図７】従来の液晶駆動回路の信号タイミングチャー
ト。
ト。
【図８】別の従来の液晶駆動回路の回路図。
【図９】図８の液晶駆動回路の信号タイミングチャー
ト。
ト。
１１、１２ サンプリング手段 １３ ＮＭＯＳトランジスタ １４ ＰＭＯＳトランジスタ １５、１６ スイッチ １７ 負荷容量 Ｖin 入力電圧 Ｖout 出力電圧 ＳＭn、ＳＭp サンプリング手段制御信号 ＳＬn、ＳＬp スイッチ制御信号 Ｖgn ＮＭＯＳトランジスタゲート電位 Ｖgp Ｐ型トランジスタゲート端子電位 Ｖsig 映像信号 ＶＨ 高電位側電源 ＶＬ 負電位側電源 ＳＰd データドライバ回路の制御信号 ３１、３２、３５、３６ スイッチ ３１１、３２１ 保持容量 ３３ ＮＭＯＳトランジスタ ３４ ＰＭＯＳトランジスタ ３７ 負荷容量 ４０ 制御回路 ４１ データドライバ回路 ４１１ 走査回路 ４１２ 液晶駆動回路 ４２ ゲートドライバ回路 ４３ 画素マトリクス ４３１ データ線 ４３２ ゲート線 ４３４ 画素ＴＦＴ ４３５ 画素容量 φd データドライバ回路制御信号 ＳＰg ゲートドライバ回路制御信号 φg ゲートドライバ回路制御信号 ５０ 制御回路 ５１ データドライバ回路 ５２ ゲートドライバ回路 ５３ 画素マトリクス ５３１ データ線 ５３２ ゲート線 ５３３ 画素ＴＦＴ ５３４ 画素容量 ６１、６３ スイッチ ６２、６４ 保持容量 ６５ ＮＭＯＳトランジスタ ６６ 抵抗 ６７ 出力負荷 ＳＭa、ＳＭb スイッチ制御信号 Ｖg ＮＭＯＳトランジスタゲート電位 ８１、８３、８６、８８ スイッチ ８２、８４ 保持容量 ８５ Ｎ型トランジスタ ８７ 負荷容量 ＳＭa、ＳＭb スイッチ制御信号 ＲＳＴg、ＲＳＴd スイッチ制御信号 Ｖg Ｎ型トランジスタゲート端子電圧 ＶＲＬ ゲート端子リセット電圧 ＶＩＩ 高電位側電源 ＶＬ 負電位側電源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−234674（ＪＰ，Ａ) 特開 平３−64791（ＪＰ，Ａ) 特開 平４−204891（ＪＰ，Ａ) 特開 平５−53535（ＪＰ，Ａ) 特開 平８−171366（ＪＰ，Ａ) 特公 平２−10436（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 H04N 5/66 - 5/74
Claims (4)
- 【請求項１】 アクティブマトリクス型液晶表示装置を
駆動する液晶駆動回路において、 夫々が映像信号を受信してサンプリング及び保持する第
１及び第２のサンプリング手段と、ゲートが前記第１の
サンプリン手段に接続され、ドレインが高電位電源に接
続されたＮＭＯＳトランジスタと、前記ＮＭＯＳトラン
ジスタのソースと出力端子との間に挿入された第１のス
イッチング手段と、ゲートが前記第２のサンプリング手
段に接続され、ドレインが低電位電源に接続されたＰＭ
ＯＳトランジスタと、前記ＰＭＯトランジスタのソース
と出力端子との間に挿入された第２のスイッチング手段
とを備えることを特徴とする液晶駆動回路。 - 【請求項２】 水平期間毎に前記第１及び第２のサンプ
リング手段と第１及び第２のスイッチング手段とを夫々
交互に作動させ、第１のサンプリング手段がサンプリン
グを行わない期間に前記第１のスイッチング手段をオン
とし、前記第２のサンプリング手段がサンプリングを行
わない期間に前記第２のスイッチング手段をオンとする
ことを特徴とする、請求項１に記載の液晶駆動回路。 - 【請求項３】 コモン電極に対して正極性となる信号を
前記第１のサンプリング手段でサンプリングし、コモン
電極に対して負極性となる信号を前記第２のサンプリン
グ手段でサンプリングすることを特徴とする、請求項１
又は２に記載の液晶駆動回路。 - 【請求項４】 相互に直交して延びる複数のデータ線及
び複数のゲート線と、前記各データ線と各ゲート線との
交点に対応してアクティブ素子及び画素容量の組からな
る画素がアレイ状に配置された画素マトリクスと、前記
データ線及びゲート線を夫々駆動する複数の液晶駆動回
路とを同一基板上に備えるアクティブマトリクス型液晶
表示装置において、 特にデータ線を駆動する液晶駆動回路が請求項１乃至３
の何れか一に記載の液晶駆動回路であることを特徴とす
るアクティブマトリクス型液晶表示装置 。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318233A JP3024618B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶駆動回路 |
| TW087119041A TW584753B (en) | 1997-11-19 | 1998-11-17 | Liquid crystal drive circuit |
| KR1019980049826A KR100329406B1 (ko) | 1997-11-19 | 1998-11-19 | Lcd장치용구동회로 |
| US09/195,617 US6137465A (en) | 1997-11-19 | 1998-11-19 | Drive circuit for a LCD device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9318233A JP3024618B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11153982A JPH11153982A (ja) | 1999-06-08 |
| JP3024618B2 true JP3024618B2 (ja) | 2000-03-21 |
Family
ID=18096919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9318233A Expired - Fee Related JP3024618B2 (ja) | 1997-11-19 | 1997-11-19 | 液晶駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6137465A (ja) |
| JP (1) | JP3024618B2 (ja) |
| KR (1) | KR100329406B1 (ja) |
| TW (1) | TW584753B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11242207A (ja) * | 1997-12-26 | 1999-09-07 | Sony Corp | 電圧発生回路、光学空間変調素子、画像表示装置並びに画素の駆動方法 |
| JP3264248B2 (ja) * | 1998-05-22 | 2002-03-11 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| BR0115733A (pt) * | 2000-11-30 | 2004-02-17 | Thomson Licensing Sa | Circuito de acionamento de amplificador comutado para telas de cristal lìquido |
| US20040027321A1 (en) * | 2001-11-29 | 2004-02-12 | O'donnell Eugene Murphy | Switched amplifier drive circuit for liquid crystal displays |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| EP1414010A1 (en) * | 2002-10-24 | 2004-04-28 | Dialog Semiconductor GmbH | LCD driver power saving |
| JP4759908B2 (ja) * | 2003-07-09 | 2011-08-31 | ソニー株式会社 | フラットディスプレイ装置 |
| JP2005331891A (ja) | 2004-05-21 | 2005-12-02 | Eastman Kodak Co | 表示装置 |
| US8736534B2 (en) * | 2005-07-14 | 2014-05-27 | Sharp Kabushiki Kaisha | Active matrix liquid crystal display device and method of driving the same |
| JP5332156B2 (ja) * | 2006-10-10 | 2013-11-06 | セイコーエプソン株式会社 | 電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法 |
| CN113658550A (zh) * | 2021-08-17 | 2021-11-16 | 晟合微电子(肇庆)有限公司 | 显示器及其驱动方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6059389A (ja) * | 1983-09-12 | 1985-04-05 | シャープ株式会社 | 液晶表示装置の駆動回路 |
| JPH0210436A (ja) * | 1988-06-28 | 1990-01-16 | Shikoku Nippon Denki Software Kk | セーブ処理方式 |
| JP2767858B2 (ja) * | 1989-02-09 | 1998-06-18 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JPH03148695A (ja) * | 1989-07-28 | 1991-06-25 | Hitachi Ltd | 液晶表示装置 |
| US5526014A (en) * | 1992-02-26 | 1996-06-11 | Nec Corporation | Semiconductor device for driving liquid crystal display panel |
| JPH07130193A (ja) * | 1993-09-10 | 1995-05-19 | Toshiba Corp | バッファ回路及びこれを用いた液晶ディスプレイ装置 |
| JP2827867B2 (ja) * | 1993-12-27 | 1998-11-25 | 日本電気株式会社 | マトリックス表示装置のデータドライバ |
| JP3438190B2 (ja) * | 1994-03-14 | 2003-08-18 | 株式会社日立製作所 | Ｔｆｔディスプレイ装置 |
| US5510805A (en) * | 1994-08-08 | 1996-04-23 | Prime View International Co. | Scanning circuit |
| US5666130A (en) * | 1994-08-10 | 1997-09-09 | Hughes Aircraft Company | Point addressable display assembly, method of operating same, and method of fabricating same |
| JP3208299B2 (ja) * | 1995-02-20 | 2001-09-10 | シャープ株式会社 | アクティブマトリクス方式液晶駆動回路 |
| JP3520131B2 (ja) * | 1995-05-15 | 2004-04-19 | 株式会社東芝 | 液晶表示装置 |
| JP2792490B2 (ja) * | 1995-12-20 | 1998-09-03 | 日本電気株式会社 | 液晶表示装置用駆動回路のサンプルホールド回路 |
| JPH09258700A (ja) * | 1996-03-22 | 1997-10-03 | Toshiba Electron Eng Corp | 液晶表示装置の駆動回路 |
| JPH10282931A (ja) * | 1997-04-01 | 1998-10-23 | Toshiba Microelectron Corp | 液晶駆動回路及び液晶表示装置 |
-
1997
- 1997-11-19 JP JP9318233A patent/JP3024618B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-17 TW TW087119041A patent/TW584753B/zh not_active IP Right Cessation
- 1998-11-19 US US09/195,617 patent/US6137465A/en not_active Expired - Lifetime
- 1998-11-19 KR KR1019980049826A patent/KR100329406B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11153982A (ja) | 1999-06-08 |
| US6137465A (en) | 2000-10-24 |
| KR100329406B1 (ko) | 2002-06-20 |
| KR19990045428A (ko) | 1999-06-25 |
| TW584753B (en) | 2004-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825888B2 (en) | Shift register circuit and image display apparatus containing the same | |
| US7499518B2 (en) | Shift register and image display apparatus containing the same | |
| EP0381429B1 (en) | A driving circuit for a matrix type display device | |
| US7944439B2 (en) | Display device | |
| US7372300B2 (en) | Shift register and image display apparatus containing the same | |
| JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
| US7777737B2 (en) | Active matrix type liquid crystal display device | |
| US20060103618A1 (en) | Driver circuit and display device | |
| JP2003302951A (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| JP2011239411A (ja) | アクティブマトリクス型表示装置 | |
| JP3024618B2 (ja) | 液晶駆動回路 | |
| JPH08137443A (ja) | 画像表示装置 | |
| US7102612B2 (en) | Power-saving circuits and methods for driving active matrix display elements | |
| JP2000039870A (ja) | 液晶表示装置 | |
| US20060125762A1 (en) | Electro-optical device and electronic apparatus | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| KR100295679B1 (ko) | 티에프티 엘씨디 칼럼 구동 장치 및 그 구동 방법 | |
| JP2001272657A (ja) | 液晶素子 | |
| JP2003084718A (ja) | 液晶表示素子 | |
| JP2002268611A (ja) | 対向電位発生回路、平面表示装置及び平面表示装置の駆動方法 | |
| JPH1049110A (ja) | サンプルホールド回路並びにこれを用いたデータドライバ及びフラットパネル型表示装置 | |
| JP2002318565A (ja) | 液晶表示装置 | |
| JP2003228080A (ja) | 表示画素回路および平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |