JP2827867B2 - マトリックス表示装置のデータドライバ - Google Patents
マトリックス表示装置のデータドライバInfo
- Publication number
- JP2827867B2 JP2827867B2 JP5331705A JP33170593A JP2827867B2 JP 2827867 B2 JP2827867 B2 JP 2827867B2 JP 5331705 A JP5331705 A JP 5331705A JP 33170593 A JP33170593 A JP 33170593A JP 2827867 B2 JP2827867 B2 JP 2827867B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- data
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2003—Display of colours
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【0001】
【産業上の利用分野】本発明はマトリックス表示装置の
データドライバに関し、特に順次サンプリングと同時サ
ンプリングのいずれのサンプリング方式にも適用できる
マトリックス表示装置のデータドライバに関する。
データドライバに関し、特に順次サンプリングと同時サ
ンプリングのいずれのサンプリング方式にも適用できる
マトリックス表示装置のデータドライバに関する。
【0002】
【従来の技術】データバスとスキャンバスを直交して配
置したマトリックス表示装置にデータ電圧を印加するた
めのデータドライバにおいて、順次サンプリングと同時
サンプリングの何れのサンプリング方式にも適用できる
従来のデータドライバは、図6に示すように、入力され
たサンプリングスタートパルスSPをクロック信号CL
Kに従って順次シフトし、サンプリング信号S1〜Snを
出力するシフトレジスタSR1〜SRnと、前記データバ
スQ1〜Qnに対応して表示データ信号R、G、Bをサン
プリングし、前記データ信号電圧をデータバスQ1〜Qn
に出力するサンプルホールド回路BF1〜BFnと、前記
シフトレジスタSR1〜SRnから出力されるサンプリン
グ信号S1〜Snおよび制御信号ENを入力し、順次およ
び同時の何れかのサンプリングタイミングを有するサン
プリング信号S1 ’〜Sn ’を出力する、アンドゲート
やラッチ回路等の論理ゲートG1〜Gnから成るタイミン
グ選択回路とを有して構成されている(例えば特開平2
−74990号公報)。
置したマトリックス表示装置にデータ電圧を印加するた
めのデータドライバにおいて、順次サンプリングと同時
サンプリングの何れのサンプリング方式にも適用できる
従来のデータドライバは、図6に示すように、入力され
たサンプリングスタートパルスSPをクロック信号CL
Kに従って順次シフトし、サンプリング信号S1〜Snを
出力するシフトレジスタSR1〜SRnと、前記データバ
スQ1〜Qnに対応して表示データ信号R、G、Bをサン
プリングし、前記データ信号電圧をデータバスQ1〜Qn
に出力するサンプルホールド回路BF1〜BFnと、前記
シフトレジスタSR1〜SRnから出力されるサンプリン
グ信号S1〜Snおよび制御信号ENを入力し、順次およ
び同時の何れかのサンプリングタイミングを有するサン
プリング信号S1 ’〜Sn ’を出力する、アンドゲート
やラッチ回路等の論理ゲートG1〜Gnから成るタイミン
グ選択回路とを有して構成されている(例えば特開平2
−74990号公報)。
【0003】次に、従来の前記データドライバの動作に
ついて説明する。図7および図8は、従来のデータドラ
イバの順次および同時サンプリング方式に対応したサン
プリング信号S1〜Snのタイミングチャートである。図
7に示すように制御信号ENおよびサンプリングスター
トパルスSPが入力された場合、サンプリングスタート
パルスSPはクロック信号CLKに従って、シフトレジ
スタSR1〜SRnをシフトし、シフトレジスタSR1〜
SRnからサンプリング信号S1〜Snが出力される。出
力されたサンプリング信号S1〜Snはタイミング選択回
路を構成している論理ゲートG1〜Gnに入力される。そ
の時、制御信号ENが「H」レベルであるため、サンプ
リング信号S1〜Snはそのままのタイミングでサンプル
ホールド回路BF1〜BFnに伝達され、サンプリング信
号S1 ’〜Sn ’のタイミングで表示データ信号R、
G、Bを順次サンプリングし、データバスQ1〜Qnに出
力する。ところが、図8に示すような一定の周期を有す
る制御パルス信号ENを入力し、しかもクロック信号C
LKの3周期分の幅を有するサンプリングスタートパル
ス信号SPを入力した場合、シフトレジスタSR1〜S
Rnからはクロック信号CLKの3周期分の幅を有する
サンプリング信号S1〜Snが出力される。その信号がタ
イミング選択回路の論理ゲートG1〜Gnに入力され、な
おかつ制御パルス信号ENが「H」レベルの期間のみサ
ンプリング信号S1 ’〜Sn ’信号が3っ同時に出力さ
れる。出力されたサンプリング信号S1 ’、S2 ’、S
3 ’やS4 ’、S5 ’、S6 ’等が同時にサンプルホー
ルド回路BF1〜BFn回路に伝達され、表示データ信号
R、G、Bの3っを同時サンプリングし、データバスQ
1〜Qnに出力する。このように、従来のデータドライバ
はサンプリングスタートパルス信号SPのパルス幅を変
化させたり、制御信号ENとしてクロック信号CLKに
同期した独自のパルス信号を用いることにより順次およ
び同時サンプリングの何れかのサンプリングタイミング
を選択していた。
ついて説明する。図7および図8は、従来のデータドラ
イバの順次および同時サンプリング方式に対応したサン
プリング信号S1〜Snのタイミングチャートである。図
7に示すように制御信号ENおよびサンプリングスター
トパルスSPが入力された場合、サンプリングスタート
パルスSPはクロック信号CLKに従って、シフトレジ
スタSR1〜SRnをシフトし、シフトレジスタSR1〜
SRnからサンプリング信号S1〜Snが出力される。出
力されたサンプリング信号S1〜Snはタイミング選択回
路を構成している論理ゲートG1〜Gnに入力される。そ
の時、制御信号ENが「H」レベルであるため、サンプ
リング信号S1〜Snはそのままのタイミングでサンプル
ホールド回路BF1〜BFnに伝達され、サンプリング信
号S1 ’〜Sn ’のタイミングで表示データ信号R、
G、Bを順次サンプリングし、データバスQ1〜Qnに出
力する。ところが、図8に示すような一定の周期を有す
る制御パルス信号ENを入力し、しかもクロック信号C
LKの3周期分の幅を有するサンプリングスタートパル
ス信号SPを入力した場合、シフトレジスタSR1〜S
Rnからはクロック信号CLKの3周期分の幅を有する
サンプリング信号S1〜Snが出力される。その信号がタ
イミング選択回路の論理ゲートG1〜Gnに入力され、な
おかつ制御パルス信号ENが「H」レベルの期間のみサ
ンプリング信号S1 ’〜Sn ’信号が3っ同時に出力さ
れる。出力されたサンプリング信号S1 ’、S2 ’、S
3 ’やS4 ’、S5 ’、S6 ’等が同時にサンプルホー
ルド回路BF1〜BFn回路に伝達され、表示データ信号
R、G、Bの3っを同時サンプリングし、データバスQ
1〜Qnに出力する。このように、従来のデータドライバ
はサンプリングスタートパルス信号SPのパルス幅を変
化させたり、制御信号ENとしてクロック信号CLKに
同期した独自のパルス信号を用いることにより順次およ
び同時サンプリングの何れかのサンプリングタイミング
を選択していた。
【0004】
【発明が解決しようとする課題】この従来のデータドラ
イバでは、サンプリング方式を選択する際、サンプリン
グスタートパルスのパルス幅を変化させたり、また制御
信号としてクロック信号と同期した独自の制御パルス信
号を入力する必要があるため、それらの信号を発生する
ための外部周辺回路が複雑になるという問題点があっ
た。また、同時サンプリング時に制御信号とクロック信
号の同期がずれた場合、タイミング選択回路から出力さ
れるサンプリング信号の幅がばらついたり、サンプリン
グ信号が4っ同時に出力される可能性があるため表示デ
ータ信号を正確にサンプリングできないという問題点が
あった。
イバでは、サンプリング方式を選択する際、サンプリン
グスタートパルスのパルス幅を変化させたり、また制御
信号としてクロック信号と同期した独自の制御パルス信
号を入力する必要があるため、それらの信号を発生する
ための外部周辺回路が複雑になるという問題点があっ
た。また、同時サンプリング時に制御信号とクロック信
号の同期がずれた場合、タイミング選択回路から出力さ
れるサンプリング信号の幅がばらついたり、サンプリン
グ信号が4っ同時に出力される可能性があるため表示デ
ータ信号を正確にサンプリングできないという問題点が
あった。
【0005】本発明の目的はデータバスとスキャンバス
とを直交して配置したマトリックス表示パネルの前記デ
ータバスにデータ電圧を印加する際に、入力されたサン
プリングスタートパルスをクロック信号に従って順次シ
フトし、サンプリング信号を出力するシフトレジスタ
と、前記データバスに対応して表示データをサンプリン
グし、前記データ電圧を出力するサンプルホールド回路
と、サンプリングタイミングを順次あるいは同時に発生
させる制御回路として、クロック信号と同期しないサン
プリング切換信号により、前記シフトレジスタのサンプ
リング信号出力を切換え、前記サンプルホールド回路に
おけるサンプリングタイミングを順次あるいは同時サン
プリングの何れかに切換えるサンプリング切換回路を有
するマトリックス表示装置のデータドライバを提供する
ことである。
とを直交して配置したマトリックス表示パネルの前記デ
ータバスにデータ電圧を印加する際に、入力されたサン
プリングスタートパルスをクロック信号に従って順次シ
フトし、サンプリング信号を出力するシフトレジスタ
と、前記データバスに対応して表示データをサンプリン
グし、前記データ電圧を出力するサンプルホールド回路
と、サンプリングタイミングを順次あるいは同時に発生
させる制御回路として、クロック信号と同期しないサン
プリング切換信号により、前記シフトレジスタのサンプ
リング信号出力を切換え、前記サンプルホールド回路に
おけるサンプリングタイミングを順次あるいは同時サン
プリングの何れかに切換えるサンプリング切換回路を有
するマトリックス表示装置のデータドライバを提供する
ことである。
【0006】
【課題を解決するための手段】本発明のマトリックス表
示装置のデータドライバは、データバスとスキャンバス
とを直交して配置したマトリックス表示パネルの前記デ
ータバスにデータ電圧を印加するに際し、入力されたサ
ンプリングスタートパルスをクロック信号に従って順次
シフトし、サンプリング信号を出力するシフトレジスタ
と、前記データバスに対応して表示データをサンプリン
グし、前記データ電圧を出力するサンプルホールド回路
と、サンプリングタイミングを順次あるいは同時に発生
させる制御回路を有するマトリックス表示装置のデータ
ドライバにおいて、クロック信号と同期しないサンプリ
ング切換信号を入力し、前記シフトレジスタのサンプリ
ング信号出力および前記シフトレジスタをシフトするサ
ンプリングスタートパルスの出力を切換えることによ
り、サンプリングタイミングを順次あるいは同時サンプ
リングのいずれかに切換えるサンプリング切換回路を有
する。
示装置のデータドライバは、データバスとスキャンバス
とを直交して配置したマトリックス表示パネルの前記デ
ータバスにデータ電圧を印加するに際し、入力されたサ
ンプリングスタートパルスをクロック信号に従って順次
シフトし、サンプリング信号を出力するシフトレジスタ
と、前記データバスに対応して表示データをサンプリン
グし、前記データ電圧を出力するサンプルホールド回路
と、サンプリングタイミングを順次あるいは同時に発生
させる制御回路を有するマトリックス表示装置のデータ
ドライバにおいて、クロック信号と同期しないサンプリ
ング切換信号を入力し、前記シフトレジスタのサンプリ
ング信号出力および前記シフトレジスタをシフトするサ
ンプリングスタートパルスの出力を切換えることによ
り、サンプリングタイミングを順次あるいは同時サンプ
リングのいずれかに切換えるサンプリング切換回路を有
する。
【0007】
【0008】
【作用】サンプリングタイミングを順次あるいは同時に
発生させる制御回路として、クロック信号と同期しない
サンプリング切換信号により、前記シフトレジスタのサ
ンプリング信号出力および前記シフトレジスタをシフト
するサンプリングスタートパルスの出力を切換え、前記
サンプルホールド回路におけるサンプリングタイミング
を順次あるいは同時サンプリングの何れかに切換えるサ
ンプリング切換回路を有するので、順次サンプリングあ
るいは同時サンプリングのサンプリング方式で表示デー
タを前記データドライバのデータバスに出力する。
発生させる制御回路として、クロック信号と同期しない
サンプリング切換信号により、前記シフトレジスタのサ
ンプリング信号出力および前記シフトレジスタをシフト
するサンプリングスタートパルスの出力を切換え、前記
サンプルホールド回路におけるサンプリングタイミング
を順次あるいは同時サンプリングの何れかに切換えるサ
ンプリング切換回路を有するので、順次サンプリングあ
るいは同時サンプリングのサンプリング方式で表示デー
タを前記データドライバのデータバスに出力する。
【0009】
【0010】
【実施例】次に本発明のマトリックス表示装置のデータ
ドライバについて図面を参照して説明する。図1は本発
明の基本を説明するためのマトリックス表示装置のデー
タドライバの回路図、図2は本発明のマトリックス表示
装置データドライバの実施例の回路図、図3は図1に示
した回路の順次サンプリングにおけるタイミングチャー
ト、図4は図1に示した回路の同時サンプリングにおけ
るタイミングチャート、図5は図2に示した本発明の実
施例の同時サンプリングにおけるタイミングチャートで
ある。
ドライバについて図面を参照して説明する。図1は本発
明の基本を説明するためのマトリックス表示装置のデー
タドライバの回路図、図2は本発明のマトリックス表示
装置データドライバの実施例の回路図、図3は図1に示
した回路の順次サンプリングにおけるタイミングチャー
ト、図4は図1に示した回路の同時サンプリングにおけ
るタイミングチャート、図5は図2に示した本発明の実
施例の同時サンプリングにおけるタイミングチャートで
ある。
【0011】図1において、入力されたサンプリングス
タートパルスSPをクロック信号CLKに従って順次シ
フトし、クロック信号CLKの立ち上りと立ち下がりで
サンプリング信号S1〜Snを出力するシフトレジスタ
SR1〜SRnと、データバスQ1〜Qnに対応して表
示データ信号R、G、Bをサンプリングし、データ信号
電圧をデータバスQ1〜Qnに出力するサンプルホール
ド回路BF1〜BFnと、前記シフトレジスタSR1〜
SRnから出力されたサンプリング信号S1〜Snおよ
びサンプリング切換信号TFSを入力し、順次および同
時サンプリングの何れかのサンプリングタイミングを有
するサンプリング信号S´1〜S´nを出力するサンプ
リング切換回路TFと、サンプリング切換回路TFから
出力されたサンプリング信号S´1〜S´nをレベル変
換してサンプルホールド回路BF1〜BFnに伝達する
レベルシフト回路LS1〜LSnを備えて構成されてい
る。サンプリング切換回路TFは、Pチャネルトランジ
スタとNチャネルトランジスタとを抱き合わせたアナロ
グスイッチやトランスファーゲート等のスイッチ回路を
用いて構成されており、「L」レベルあるいは「H」レ
ベルのサンプリング切換信号TFSが入力されると、ス
イッチ回路ASWA1〜SWAnおよびスイッチ回路B
SWB1〜SWBnがオン、オフする機能を有してい
る。
タートパルスSPをクロック信号CLKに従って順次シ
フトし、クロック信号CLKの立ち上りと立ち下がりで
サンプリング信号S1〜Snを出力するシフトレジスタ
SR1〜SRnと、データバスQ1〜Qnに対応して表
示データ信号R、G、Bをサンプリングし、データ信号
電圧をデータバスQ1〜Qnに出力するサンプルホール
ド回路BF1〜BFnと、前記シフトレジスタSR1〜
SRnから出力されたサンプリング信号S1〜Snおよ
びサンプリング切換信号TFSを入力し、順次および同
時サンプリングの何れかのサンプリングタイミングを有
するサンプリング信号S´1〜S´nを出力するサンプ
リング切換回路TFと、サンプリング切換回路TFから
出力されたサンプリング信号S´1〜S´nをレベル変
換してサンプルホールド回路BF1〜BFnに伝達する
レベルシフト回路LS1〜LSnを備えて構成されてい
る。サンプリング切換回路TFは、Pチャネルトランジ
スタとNチャネルトランジスタとを抱き合わせたアナロ
グスイッチやトランスファーゲート等のスイッチ回路を
用いて構成されており、「L」レベルあるいは「H」レ
ベルのサンプリング切換信号TFSが入力されると、ス
イッチ回路ASWA1〜SWAnおよびスイッチ回路B
SWB1〜SWBnがオン、オフする機能を有してい
る。
【0012】サンプリング切換回路TFに「H」レベル
のサンプリング切換信号TFSを入力した場合、スイッ
チ回路ASWA1〜SWAnがオンとなり、スイッチ回路
BSWB1〜SWBnがオフとなる。この時、図3に示す
ようにシフトレジスタSR1〜SRnから出力されたサン
プリング信号S1〜Snは、サンプリング切換回路TFに
入力され、そのままのタイミングでレベルシフト回路L
S1〜LSnを介してサンプリング信号S1 ’〜Sn ’と
してサンプルホールド回路BF1〜BFnに伝達される。
サンプルホールド回路BF1〜BFnはサンプリング信号
S1 ’〜Sn’のタイミングで表示データ信号R、G、
Bを順次サンプリングし、データバスQ1〜Qnに出力す
る。ところが、サンプリング切換回路TFに「L」レベ
ルのサンプリング切換信号TFSを入力した場合、スイ
ッチ回路ASWA1〜SWAnがオフとなり、スイッチ回
路BSWB1〜SWBnがオンとなって、図4に示すよう
に、シフトレジスタSR1〜SRnからは図3と同じサン
プリング信号S1〜Snが出力されサンプリング切換回路
TFに入力されるが、サンプリング切換回路TFからは
S2、S5、S8、・・・S3n-1 信号と同じタイミングで
サンプリング信号S1 ’〜Sn ’信号が3っ同時に出力
される。出力されたサンプリング信号S1’〜Sn ’は
レベルシフト回路LS1〜LSnを介してサンプルホール
ド回路BF 1〜BFnに伝達され、サンプルホールド回路
BF1〜BFnは表示データ信号R、G、Bを3っ同時に
サンプリングし、データバスQ1〜Qnに出力する。この
ように、サンプリング切換回路TFにクロック信号CL
Kに同期しない「H」レベルあるいは「L」レベルのサ
ンプリング切換信号TFSを入力することにより、シフ
トレジスタSR1〜SRnのサンプリング信号S1〜Sn出
力を切換え、順次および同時サンプリングの何れのサン
プリング方式にも適用できるマトリックス表示装置のデ
ータドライバが実現できる。
のサンプリング切換信号TFSを入力した場合、スイッ
チ回路ASWA1〜SWAnがオンとなり、スイッチ回路
BSWB1〜SWBnがオフとなる。この時、図3に示す
ようにシフトレジスタSR1〜SRnから出力されたサン
プリング信号S1〜Snは、サンプリング切換回路TFに
入力され、そのままのタイミングでレベルシフト回路L
S1〜LSnを介してサンプリング信号S1 ’〜Sn ’と
してサンプルホールド回路BF1〜BFnに伝達される。
サンプルホールド回路BF1〜BFnはサンプリング信号
S1 ’〜Sn’のタイミングで表示データ信号R、G、
Bを順次サンプリングし、データバスQ1〜Qnに出力す
る。ところが、サンプリング切換回路TFに「L」レベ
ルのサンプリング切換信号TFSを入力した場合、スイ
ッチ回路ASWA1〜SWAnがオフとなり、スイッチ回
路BSWB1〜SWBnがオンとなって、図4に示すよう
に、シフトレジスタSR1〜SRnからは図3と同じサン
プリング信号S1〜Snが出力されサンプリング切換回路
TFに入力されるが、サンプリング切換回路TFからは
S2、S5、S8、・・・S3n-1 信号と同じタイミングで
サンプリング信号S1 ’〜Sn ’信号が3っ同時に出力
される。出力されたサンプリング信号S1’〜Sn ’は
レベルシフト回路LS1〜LSnを介してサンプルホール
ド回路BF 1〜BFnに伝達され、サンプルホールド回路
BF1〜BFnは表示データ信号R、G、Bを3っ同時に
サンプリングし、データバスQ1〜Qnに出力する。この
ように、サンプリング切換回路TFにクロック信号CL
Kに同期しない「H」レベルあるいは「L」レベルのサ
ンプリング切換信号TFSを入力することにより、シフ
トレジスタSR1〜SRnのサンプリング信号S1〜Sn出
力を切換え、順次および同時サンプリングの何れのサン
プリング方式にも適用できるマトリックス表示装置のデ
ータドライバが実現できる。
【0013】本発明の実施例を示す図2において、デー
タドライバは図1のサンプリング切換回路TFにおい
て、クロック信号CLKと同期しないサンプリング切換
信号TFSを入力した時、シフトレジスタSR1〜SR
nからのサンプリング信号S1〜Snおよびシフトレジ
スタSR2、SR4、SR6、・・・SR2nからのサ
ンプリングスタートパルスSPを切換えることにより順
次および同時サンプリングの何れかのサンプリング方式
に切換えるサンプリング切換回路TFを設けて構成され
ている。
タドライバは図1のサンプリング切換回路TFにおい
て、クロック信号CLKと同期しないサンプリング切換
信号TFSを入力した時、シフトレジスタSR1〜SR
nからのサンプリング信号S1〜Snおよびシフトレジ
スタSR2、SR4、SR6、・・・SR2nからのサ
ンプリングスタートパルスSPを切換えることにより順
次および同時サンプリングの何れかのサンプリング方式
に切換えるサンプリング切換回路TFを設けて構成され
ている。
【0014】図5において、サンプリング切換回路TF
に「H」レベルのサンプリング切換信号TFSを入力す
ると、前記図3に示したと同様の順次サンプリング方式
に切り換わる。しかし、サンプリング切換回路TFに
「L」レベルのサンプリング切換信号TFSが入力され
ると、シフトレジスタSR1〜SRnからのサンプリン
グ信号S1〜Snおよびサンプリングスタートパルス信
号SPが切り換わり、図5に示すようなサンプリング信
号S´1〜S´nがレベルシフト回路LS1〜LSnを
介してサンプルホールド回路BF1〜BFnに伝達さ
れ、図1の場合の3倍のサンプリングスピードの同時サ
ンプリング方式に切り換わる。このように、サンプリン
グ切換回路TFにクロック信号CLKと同期しない
「H」レベルあるいは「L」レベルのサンプリング切換
信号TFSを入力することにより、シフトレジスタSR
1〜SRnのサンプリング信号S1〜Snおよびサンプ
リングスタートパルス信号SPを切換え、順次および同
時サンプリングの何れのサンプリング方式にも適用でき
るマトリックス表示装置のデータドライバが実現でき
る。
に「H」レベルのサンプリング切換信号TFSを入力す
ると、前記図3に示したと同様の順次サンプリング方式
に切り換わる。しかし、サンプリング切換回路TFに
「L」レベルのサンプリング切換信号TFSが入力され
ると、シフトレジスタSR1〜SRnからのサンプリン
グ信号S1〜Snおよびサンプリングスタートパルス信
号SPが切り換わり、図5に示すようなサンプリング信
号S´1〜S´nがレベルシフト回路LS1〜LSnを
介してサンプルホールド回路BF1〜BFnに伝達さ
れ、図1の場合の3倍のサンプリングスピードの同時サ
ンプリング方式に切り換わる。このように、サンプリン
グ切換回路TFにクロック信号CLKと同期しない
「H」レベルあるいは「L」レベルのサンプリング切換
信号TFSを入力することにより、シフトレジスタSR
1〜SRnのサンプリング信号S1〜Snおよびサンプ
リングスタートパルス信号SPを切換え、順次および同
時サンプリングの何れのサンプリング方式にも適用でき
るマトリックス表示装置のデータドライバが実現でき
る。
【0015】
【発明の効果】以上説明したように本発明は、クロック
信号と同期しない「H」レベルあるいは「L」レベルの
サンプリング切換信号を入力することによりシフトレジ
スタのサンプリング信号出力およびサンプリングスター
トパルス信号出力を切換えるサンプリング切換回路を有
することにより、シフトレジスタに加えるサンプリング
スタートパルス信号のパルス幅を変化させることなく、
またクロック信号と同期した独自の制御パルス信号をサ
ンプリング切換回路に加えることなく、サンプルホール
ド回路のサンプリングタイミングを順次および同時サン
プリングの何れのタイミングにも高速かつ安定に切換え
ることができるという効果を有する。
信号と同期しない「H」レベルあるいは「L」レベルの
サンプリング切換信号を入力することによりシフトレジ
スタのサンプリング信号出力およびサンプリングスター
トパルス信号出力を切換えるサンプリング切換回路を有
することにより、シフトレジスタに加えるサンプリング
スタートパルス信号のパルス幅を変化させることなく、
またクロック信号と同期した独自の制御パルス信号をサ
ンプリング切換回路に加えることなく、サンプルホール
ド回路のサンプリングタイミングを順次および同時サン
プリングの何れのタイミングにも高速かつ安定に切換え
ることができるという効果を有する。
【図1】本発明の基本を説明するためのマトリックス表
示装置のデータドライバの回路図。
示装置のデータドライバの回路図。
【図2】本発明のマトリックス表示装置データドライバ
の実施例の回路図。
の実施例の回路図。
【図3】図1に示した回路の順次サンプリングにおける
タイミングチャート。
タイミングチャート。
【図4】図1に示した回路の同時サンプリングにおける
タイミングチャート。
タイミングチャート。
【図5】図2に示した本発明の実施例の同時サンプリン
グにおけるタイミングチャートである。
グにおけるタイミングチャートである。
【図6】従来例の回路図。
【図7】従来例の順次サンプリングにおけるタイミング
チャート。
チャート。
【図8】従来例の同時サンプリングにおけるタイミング
チャート。
チャート。
SR1〜SRn シフトレジスタ SP サンプリングスタートパルス CLK クロック信号 S1〜Sn サンプリング信号 S1 ’〜Sn ’ タイミング選択あるいはサンプリン
グ切換えされたサンプリング信号 Q1〜Qn データバス TFS サンプリング切換信号 TF サンプリング切換回路 SWA1〜SWAn スイッチ回路A SWB1〜SWBn スイッチ回路B LS1〜LSn レベルシフト回路 BF1〜BFn サンプルホールド回路 G1〜Gn 論理ゲート R、G、B 表示データ信号
グ切換えされたサンプリング信号 Q1〜Qn データバス TFS サンプリング切換信号 TF サンプリング切換回路 SWA1〜SWAn スイッチ回路A SWB1〜SWBn スイッチ回路B LS1〜LSn レベルシフト回路 BF1〜BFn サンプルホールド回路 G1〜Gn 論理ゲート R、G、B 表示データ信号
Claims (1)
- 【請求項1】 データバスとスキャンバスとを直交して
配置したマトリックス表示パネルの前記データバスにデ
ータ電圧を印加するに際し、入力されたサンプリングス
タートパルスをクロック信号に従って順次シフトし、サ
ンプリング信号を出力するシフトレジスタと、前記デー
タバスに対応して表示データをサンプリングし、前記デ
ータ電圧を出力するサンプルホールド回路と、サンプリ
ングタイミングを順次あるいは同時に発生させる制御回
路を有するマトリックス表示装置のデータドライバにお
いて、クロック信号と同期しないサンプリング切換信号を入力
し、前記シフトレジスタのサンプリング信号出力および
前記シフトレジスタをシフトするサンプリングスタート
パルスの出力を切換えることにより、サンプリングタイ
ミングを順次あるいは同時サンプリングのいずれかに切
換えるサンプリング切換回路を有することを特徴とする
マトリックス表示装置のデータドライバ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5331705A JP2827867B2 (ja) | 1993-12-27 | 1993-12-27 | マトリックス表示装置のデータドライバ |
US08/361,973 US5682175A (en) | 1993-12-27 | 1994-12-22 | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode |
DE69414685T DE69414685T2 (de) | 1993-12-27 | 1994-12-27 | Daten-Treiber zur Erzeugung zweier Sätze von Samplingsignalen für serielles Sampling und für simultanes Sampling |
KR1019940037108A KR0176986B1 (ko) | 1993-12-27 | 1994-12-27 | 데이타 구동기 |
EP94120675A EP0660296B1 (en) | 1993-12-27 | 1994-12-27 | Data driver generating two sets of sampling signals for sequential-sampling mode and simultaneous-sampling mode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5331705A JP2827867B2 (ja) | 1993-12-27 | 1993-12-27 | マトリックス表示装置のデータドライバ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07191624A JPH07191624A (ja) | 1995-07-28 |
JP2827867B2 true JP2827867B2 (ja) | 1998-11-25 |
Family
ID=18246672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5331705A Expired - Fee Related JP2827867B2 (ja) | 1993-12-27 | 1993-12-27 | マトリックス表示装置のデータドライバ |
Country Status (5)
Country | Link |
---|---|
US (1) | US5682175A (ja) |
EP (1) | EP0660296B1 (ja) |
JP (1) | JP2827867B2 (ja) |
KR (1) | KR0176986B1 (ja) |
DE (1) | DE69414685T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7821509B2 (en) | 2005-10-25 | 2010-10-26 | Samsung Mobile Display Co., Ltd. | Shift register and organic light emitting display device using the same |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3329008B2 (ja) * | 1993-06-25 | 2002-09-30 | ソニー株式会社 | 双方向信号伝送回路網及び双方向信号転送シフトレジスタ |
KR100385254B1 (ko) * | 1994-11-21 | 2003-08-21 | 세이코 엡슨 가부시키가이샤 | 액정구동장치,액정표시장치,아날로그버퍼및액정구동방법 |
JP3446209B2 (ja) * | 1995-02-01 | 2003-09-16 | セイコーエプソン株式会社 | 液晶表示装置、液晶表示装置の駆動方法、および液晶表示装置の検査方法 |
JP3148972B2 (ja) * | 1995-06-01 | 2001-03-26 | キヤノン株式会社 | カラー表示装置の駆動回路 |
CA2228213C (en) * | 1995-07-28 | 2005-04-26 | Litton Systems Canada Limited | Integrated analog source driver for active matrix liquid crystal display |
KR100264506B1 (ko) * | 1995-08-30 | 2000-09-01 | 야스카와 히데아키 | 화상 표시 장치와 화상 표시 방법과 표시 구동 장치와 이를 이용한 전자기기 |
JP3518086B2 (ja) * | 1995-09-07 | 2004-04-12 | ソニー株式会社 | 映像信号処理装置 |
JPH09258700A (ja) * | 1996-03-22 | 1997-10-03 | Toshiba Electron Eng Corp | 液晶表示装置の駆動回路 |
JP3330812B2 (ja) * | 1996-03-22 | 2002-09-30 | シャープ株式会社 | マトリックス型表示装置およびその駆動方法 |
JP2923906B2 (ja) * | 1996-06-07 | 1999-07-26 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
TW317354U (en) * | 1996-09-10 | 1997-10-01 | Ind Tech Res Inst | Thin film transistor liquid crystal driving device |
KR100240278B1 (ko) * | 1997-02-14 | 2000-01-15 | 김영환 | 엘시디 드라이버용 클럭발생회로 |
TW440742B (en) * | 1997-03-03 | 2001-06-16 | Toshiba Corp | Flat panel display device |
US6124840A (en) * | 1997-04-07 | 2000-09-26 | Hyundai Electronics Industries Co., Ltd. | Low power gate driver circuit for thin film transistor-liquid crystal display (TFT-LCD) using electric charge recycling technique |
US7304632B2 (en) * | 1997-05-13 | 2007-12-04 | Oki Electric Industry Co., Ltd. | Liquid-crystal display driving circuit and method |
JP3148151B2 (ja) * | 1997-05-27 | 2001-03-19 | 日本電気株式会社 | 液晶駆動装置の出力偏差低減方法および装置 |
JPH11133926A (ja) * | 1997-10-30 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置および液晶表示装置 |
JP3024618B2 (ja) * | 1997-11-19 | 2000-03-21 | 日本電気株式会社 | 液晶駆動回路 |
US6377235B1 (en) * | 1997-11-28 | 2002-04-23 | Seiko Epson Corporation | Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus |
JPH11272226A (ja) * | 1998-03-24 | 1999-10-08 | Sharp Corp | データ信号線駆動回路及び画像表示装置 |
JP2000267616A (ja) * | 1999-03-19 | 2000-09-29 | Sony Corp | 液晶表示装置およびその駆動方法 |
US6476790B1 (en) * | 1999-08-18 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and a driver circuit thereof |
US6515648B1 (en) * | 1999-08-31 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit, driving circuit of display device, and display device using the driving circuit |
US6518800B2 (en) * | 2000-05-31 | 2003-02-11 | Texas Instruments Incorporated | System and method for reducing timing mismatch in sample and hold circuits using the clock |
JP2002203397A (ja) * | 2000-10-24 | 2002-07-19 | Alps Electric Co Ltd | シフトレジスタ回路、表示装置およびイメージセンサ |
KR100759974B1 (ko) * | 2001-02-26 | 2007-09-18 | 삼성전자주식회사 | 액정 표시 장치 및 그의 구동 방법. |
KR100922790B1 (ko) * | 2003-02-28 | 2009-10-21 | 엘지디스플레이 주식회사 | 액정 패널의 게이트 구동 장치 |
JP4007239B2 (ja) | 2003-04-08 | 2007-11-14 | ソニー株式会社 | 表示装置 |
US7280063B2 (en) * | 2005-04-29 | 2007-10-09 | Georgia Tech Research Corporation | Programmable voltage-output floating-gate digital to analog converter and tunable resistors |
WO2007022386A2 (en) * | 2005-08-17 | 2007-02-22 | Georgia Tech Research Corporation | A reconfigurable mixed-signal vlsi implementation of distributed arithmetic |
US7656381B2 (en) * | 2006-01-11 | 2010-02-02 | Tpo Displays Corp. | Systems for providing dual resolution control of display panels |
WO2007135805A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | 表示パネル駆動回路、表示装置 |
JP5057335B2 (ja) * | 2008-03-24 | 2012-10-24 | 株式会社ジャパンディスプレイウェスト | 表示装置 |
TW201235995A (en) * | 2011-02-18 | 2012-09-01 | Novatek Microelectronics Corp | Display driving circuit and method |
CN108831370B (zh) * | 2018-08-28 | 2021-11-19 | 京东方科技集团股份有限公司 | 显示驱动方法及其装置、显示装置和可穿戴设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06101848B2 (ja) * | 1985-08-12 | 1994-12-12 | 松下電器産業株式会社 | 画像表示装置 |
JPH0654421B2 (ja) * | 1987-12-07 | 1994-07-20 | シャープ株式会社 | マトリクス型液晶表示装置の列電極駆動回路 |
JPH0221499A (ja) * | 1988-07-07 | 1990-01-24 | Toshiba Corp | サンプルホールド回路 |
US5061920A (en) * | 1988-12-20 | 1991-10-29 | Honeywell Inc. | Saturating column driver for grey scale LCD |
JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
JP3202384B2 (ja) * | 1993-02-22 | 2001-08-27 | シャープ株式会社 | 表示装置の駆動回路 |
-
1993
- 1993-12-27 JP JP5331705A patent/JP2827867B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-22 US US08/361,973 patent/US5682175A/en not_active Expired - Fee Related
- 1994-12-27 EP EP94120675A patent/EP0660296B1/en not_active Expired - Lifetime
- 1994-12-27 DE DE69414685T patent/DE69414685T2/de not_active Expired - Fee Related
- 1994-12-27 KR KR1019940037108A patent/KR0176986B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7821509B2 (en) | 2005-10-25 | 2010-10-26 | Samsung Mobile Display Co., Ltd. | Shift register and organic light emitting display device using the same |
Also Published As
Publication number | Publication date |
---|---|
DE69414685T2 (de) | 1999-06-24 |
EP0660296A1 (en) | 1995-06-28 |
KR950020069A (ko) | 1995-07-24 |
KR0176986B1 (ko) | 1999-05-15 |
JPH07191624A (ja) | 1995-07-28 |
EP0660296B1 (en) | 1998-11-18 |
DE69414685D1 (de) | 1998-12-24 |
US5682175A (en) | 1997-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2827867B2 (ja) | マトリックス表示装置のデータドライバ | |
JP3138866B2 (ja) | Tft−lcd駆動回路 | |
US6970121B1 (en) | Digital to analog converter, liquid crystal display driving circuit, method for digital to analog conversion, and LCD using the digital to analog converter | |
US7274351B2 (en) | Driver circuit and shift register of display device and display device | |
US4859998A (en) | Apparatus and method for driving signal electrodes for liquid crystal display devices | |
KR101096693B1 (ko) | 쉬프트 레지스터와 이를 이용한 액정표시장치 | |
US7259742B2 (en) | Source driving circuit, display device and method of driving a source driver | |
US6963327B2 (en) | Shift register circuit including first shift register having plurality of stages connected in cascade and second shift register having more stages | |
JP2862592B2 (ja) | ディスプレイ装置 | |
JP4993885B2 (ja) | マルチチャネルシフトレジスタ及びそれを備えるソースドライバ | |
KR100821016B1 (ko) | 액정 표시 장치 | |
KR20010018731A (ko) | 액정표시장치의 데이타구동회로 | |
US6266041B1 (en) | Active matrix drive circuit | |
JP2957799B2 (ja) | 表示装置の表示駆動用サンプルホールド回路 | |
KR100205385B1 (ko) | 액정표시장치의 데이타 드라이버 | |
JP2000250495A (ja) | 液晶表示パネルのデータ線駆動装置 | |
JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
KR890008745A (ko) | 화상 표시장치 | |
JP2004341497A (ja) | 液晶ディスプレイ装置 | |
JPH0772822A (ja) | 液晶表示装置の駆動回路 | |
JPH0628423B2 (ja) | 画像表示装置 | |
JPH0575957A (ja) | サンプルホールド回路、それを用いた水平走査回路、及び該走査回路を含むマトリクス型表示装置 | |
KR20060000115A (ko) | 액정표시장치의 구동부 및 이의 구동방법 | |
KR100394067B1 (ko) | 액정 표시 장치의 데이터 구동회로 | |
KR100908203B1 (ko) | 에스시엘디 구동을 위한 게이트드라이버 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |