JP3518086B2 - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP3518086B2 JP3518086B2 JP23040895A JP23040895A JP3518086B2 JP 3518086 B2 JP3518086 B2 JP 3518086B2 JP 23040895 A JP23040895 A JP 23040895A JP 23040895 A JP23040895 A JP 23040895A JP 3518086 B2 JP3518086 B2 JP 3518086B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- processing circuit
- voltage processing
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor
Description
【０００１】
【発明の属する技術分野】本発明は、例えばカメラ一体
型ＶＴＲや液晶プロジェクタに用いられる液晶表示パネ
ルを駆動する映像信号処理装置に関し、更に詳しくは、
液晶表示パネルへの映像信号の書き込みに際し、映像信
号の処理回路を分割して回路規模の縮小と低消費電力化
を図った映像信号処理装置に関するものである。
型ＶＴＲや液晶プロジェクタに用いられる液晶表示パネ
ルを駆動する映像信号処理装置に関し、更に詳しくは、
液晶表示パネルへの映像信号の書き込みに際し、映像信
号の処理回路を分割して回路規模の縮小と低消費電力化
を図った映像信号処理装置に関するものである。
【０００２】
【従来の技術】近年、カメラ一体型ＶＴＲや液晶プロジ
ェクタに代表される液晶表示パネル付き機器の普及とと
もに、液晶表示パネルへの高性能化の要求が高まり、液
晶表示パネルの高解像度化や高画質化が進んでいる。液
晶表示パネルを駆動する方式としては一般的に次の２方
式が採られている。その１として、特に多結晶シリコン
(Poly-Si) を活性層とする薄膜トランジスタでは、その
高速性能の高さから、１本の信号線を用いて短時間に１
画素毎の映像信号を書き込む点順次サンプリング方式が
採られている。その２として、更に高解像度化が進んだ
液晶表示パネルにおいては、駆動処理の前に信号を予め
何本かに分割しておき、それらを一括して同時に書き込
む、所謂複数ドット同時サンプリング方式および線順次
方式が採用されている。
ェクタに代表される液晶表示パネル付き機器の普及とと
もに、液晶表示パネルへの高性能化の要求が高まり、液
晶表示パネルの高解像度化や高画質化が進んでいる。液
晶表示パネルを駆動する方式としては一般的に次の２方
式が採られている。その１として、特に多結晶シリコン
(Poly-Si) を活性層とする薄膜トランジスタでは、その
高速性能の高さから、１本の信号線を用いて短時間に１
画素毎の映像信号を書き込む点順次サンプリング方式が
採られている。その２として、更に高解像度化が進んだ
液晶表示パネルにおいては、駆動処理の前に信号を予め
何本かに分割しておき、それらを一括して同時に書き込
む、所謂複数ドット同時サンプリング方式および線順次
方式が採用されている。
【０００３】これらの駆動方式のうち回路の簡素化の観
点から考えると、その１の点順次サンプリング方式が望
ましい。しかし、液晶表示パネルの画素数が増加して高
解像度化が進んだ場合、映像信号処理装置の広帯域化が
必要となり、点順次サンプリング方式の採用は困難とな
る。一例として、倍速化されたハイビジョンテレビジョ
ン(High Difinition Television ) 信号やコンピュータ
用のＸＧＡ信号等を処理しようとすれば、輝度信号で４
０ＭＨｚ以上の周波数帯域が必要となる。このような周
波数帯域の映像信号処理装置の構築は現在非常に困難で
ある。即ち、この周波数帯域をカバーするシステムクロ
ック８０ＭＨｚ程度のＤＳＰ(Digital Signal Processo
r)の実現は可能であるが、これには多大な消費電力が必
要となるためである。
点から考えると、その１の点順次サンプリング方式が望
ましい。しかし、液晶表示パネルの画素数が増加して高
解像度化が進んだ場合、映像信号処理装置の広帯域化が
必要となり、点順次サンプリング方式の採用は困難とな
る。一例として、倍速化されたハイビジョンテレビジョ
ン(High Difinition Television ) 信号やコンピュータ
用のＸＧＡ信号等を処理しようとすれば、輝度信号で４
０ＭＨｚ以上の周波数帯域が必要となる。このような周
波数帯域の映像信号処理装置の構築は現在非常に困難で
ある。即ち、この周波数帯域をカバーするシステムクロ
ック８０ＭＨｚ程度のＤＳＰ(Digital Signal Processo
r)の実現は可能であるが、これには多大な消費電力が必
要となるためである。
【０００４】液晶表示パネルとのインターフェースを図
るための高電圧処理回路に関しては、これを実現する大
規模集積回路(Large Scale Integrated Circuit)素子が
ないことから実現は極めて困難である。更に、多結晶シ
リコンを用いた液晶表示パネル上にこの周波数帯域を有
する処理回路を形成することは現時点では不可能であ
る。従って、高解像度液晶表示パネルの映像信号処理装
置には、現状複数ドット同時サンプリング方式や線順次
方式を採用せざる得ない。本発明はこの高解像度液晶表
示パネルの映像信号処理装置に係わるものであり、以下
その具体例を挙げて説明する。
るための高電圧処理回路に関しては、これを実現する大
規模集積回路(Large Scale Integrated Circuit)素子が
ないことから実現は極めて困難である。更に、多結晶シ
リコンを用いた液晶表示パネル上にこの周波数帯域を有
する処理回路を形成することは現時点では不可能であ
る。従って、高解像度液晶表示パネルの映像信号処理装
置には、現状複数ドット同時サンプリング方式や線順次
方式を採用せざる得ない。本発明はこの高解像度液晶表
示パネルの映像信号処理装置に係わるものであり、以下
その具体例を挙げて説明する。
【０００５】従来技術の映像信号処理装置を図７ないし
図９を参照して説明する。先ず、図７を参照して従来技
術の映像信号処理装置の第１例の構成を説明する。図７
は点順次サンプリング方式の映像信号処理装置を示すブ
ロック図である。なお、図における構成要素は、一部
「ＴＧ」「ＡＭＰ」「ＢＵＦＦ．」「ＳＷ」等で略記し
て示した。
図９を参照して説明する。先ず、図７を参照して従来技
術の映像信号処理装置の第１例の構成を説明する。図７
は点順次サンプリング方式の映像信号処理装置を示すブ
ロック図である。なお、図における構成要素は、一部
「ＴＧ」「ＡＭＰ」「ＢＵＦＦ．」「ＳＷ」等で略記し
て示した。
【０００６】点順次サンプリング方式の映像信号処理装
置は、入力された映像信号を処理する周辺回路１、画質
調整等の低電圧回路部の処理を行う低電圧処理回路２、
液晶表示パネルへの信号変換を行う高電圧処理回路３、
および液晶表示パネル４から大略構成される。周辺回路
１は、コンポジットビデオ信号等の映像信号が入力され
る入力端子５、入力映像信号をＲ、Ｇ、Ｂのセパレート
信号（カラー液晶パネルの場合）に変換するデコーダ
６、各種制御信号を発生するタイミングジェネレータ７
等で構成される。低電圧処理回路２は、図示を省略した
輝度調整を行う調整手段を備えたブライトネス８、コン
トラスト９、ガンマ補正１０、反転アンプ１１、および
極性スイッチ１２で構成される。
置は、入力された映像信号を処理する周辺回路１、画質
調整等の低電圧回路部の処理を行う低電圧処理回路２、
液晶表示パネルへの信号変換を行う高電圧処理回路３、
および液晶表示パネル４から大略構成される。周辺回路
１は、コンポジットビデオ信号等の映像信号が入力され
る入力端子５、入力映像信号をＲ、Ｇ、Ｂのセパレート
信号（カラー液晶パネルの場合）に変換するデコーダ
６、各種制御信号を発生するタイミングジェネレータ７
等で構成される。低電圧処理回路２は、図示を省略した
輝度調整を行う調整手段を備えたブライトネス８、コン
トラスト９、ガンマ補正１０、反転アンプ１１、および
極性スイッチ１２で構成される。
【０００７】高電圧処理回路３の構成は、ＡＣアンプ１
３、バッファ回路１４等で構成される。液晶表示パネル
４は、ゲート回路およびサンプルホルダよりなるＨスキ
ャナ１５、イネーブルゲートおよびバッファからなるＶ
スキャナ１６が内挿されて構成される。Ｈスキャナ１５
にはスイッチ素子１７を介して後述する信号線が接続さ
れ、Ｖスキャナ１６には走査線（図示省略）が接続さ
れ、その交差部には薄膜トランジスタ(Thin Film Trans
istor 以下、単に「ＴＦＴ」と記す)が形成されて表示
エリア１８を構成している。
３、バッファ回路１４等で構成される。液晶表示パネル
４は、ゲート回路およびサンプルホルダよりなるＨスキ
ャナ１５、イネーブルゲートおよびバッファからなるＶ
スキャナ１６が内挿されて構成される。Ｈスキャナ１５
にはスイッチ素子１７を介して後述する信号線が接続さ
れ、Ｖスキャナ１６には走査線（図示省略）が接続さ
れ、その交差部には薄膜トランジスタ(Thin Film Trans
istor 以下、単に「ＴＦＴ」と記す)が形成されて表示
エリア１８を構成している。
【０００８】かかる構成の従来技術の映像信号処理装置
の第１例の動作を説明する。図７における周辺回路１の
入力端子５に入力されたコンポジットビデオ等の映像信
号はデコーダ６に入力される。デコーダ６では映像信号
を液晶表示パネルの駆動に適合したＲ、Ｇ、Ｂ等のセパ
レート信号に変換するとともに、同期信号Ｈ、ＶＳｙｎ
ｃをタイミングジェネレータ７に出力する。タイミング
ジェネレータ７では液晶表示パネルの制御の用途に供す
る各種制御信号をＶＣＯ(Voltage Controlled Oscillat
or) や同期信号Ｈ、ＶＳｙｎｃから生成して低電圧処理
回路２や液晶表示パネル４に出力する。これら制御信号
の具体例を説明するならば、映像信号のサンプリング処
理に必要なサンプリングパルスＳＰ、映像信号を交流化
するための反転パルスＦＲＰ、Ｈスキャナ１５やＶスキ
ャナ１６のスタートパルスＨＳＴ、ＶＳＴ、およびクロ
ックパルスＶＣＫ、ＨＣＫ等である。
の第１例の動作を説明する。図７における周辺回路１の
入力端子５に入力されたコンポジットビデオ等の映像信
号はデコーダ６に入力される。デコーダ６では映像信号
を液晶表示パネルの駆動に適合したＲ、Ｇ、Ｂ等のセパ
レート信号に変換するとともに、同期信号Ｈ、ＶＳｙｎ
ｃをタイミングジェネレータ７に出力する。タイミング
ジェネレータ７では液晶表示パネルの制御の用途に供す
る各種制御信号をＶＣＯ(Voltage Controlled Oscillat
or) や同期信号Ｈ、ＶＳｙｎｃから生成して低電圧処理
回路２や液晶表示パネル４に出力する。これら制御信号
の具体例を説明するならば、映像信号のサンプリング処
理に必要なサンプリングパルスＳＰ、映像信号を交流化
するための反転パルスＦＲＰ、Ｈスキャナ１５やＶスキ
ャナ１６のスタートパルスＨＳＴ、ＶＳＴ、およびクロ
ックパルスＶＣＫ、ＨＣＫ等である。
【０００９】低電圧処理回路２におけるブライトネス
８、コントラスト９、ガンマ補正１０では不図示の調整
手段を調整することにより、それぞれ明るさ、コントラ
スト比、ガンマ補正曲線の調整を行う。反転アンプ１１
および極性スイッチ１２では、タイミングジェネレータ
７の発生する反転パルスＦＲＰと同期を取りつつ映像信
号を交流化し、極性スイッチ１２で所望の極性の映像信
号を出力する。高電圧処理回路３のＡＣアンプ１３では
交流化された映像信号を所定映像レベルまで増幅する。
バッファ回路１４では液晶表示パネル４の負荷を駆動す
るための電流増幅等の処理がなされる。
８、コントラスト９、ガンマ補正１０では不図示の調整
手段を調整することにより、それぞれ明るさ、コントラ
スト比、ガンマ補正曲線の調整を行う。反転アンプ１１
および極性スイッチ１２では、タイミングジェネレータ
７の発生する反転パルスＦＲＰと同期を取りつつ映像信
号を交流化し、極性スイッチ１２で所望の極性の映像信
号を出力する。高電圧処理回路３のＡＣアンプ１３では
交流化された映像信号を所定映像レベルまで増幅する。
バッファ回路１４では液晶表示パネル４の負荷を駆動す
るための電流増幅等の処理がなされる。
【００１０】液晶表示パネル４は、前述の映像信号処理
装置から入力された映像信号、ＨＳＴ、ＨＣＫ、ＶＳ
Ｔ、ＶＣＫ等の制御信号を受取するとともに、Ｈスキャ
ナ１５やＶスキャナ１６に供給する。Ｖスキャナ１６で
は走査線を１水平期間毎に順次選択し、Ｈスキャナ１５
では１水平期間に順次スイッチ素子１７を選択し、スイ
ッチ素子１７を経て信号線に映像信号を取り込む。取り
込まれた映像信号は後述するＴＦＴによって液晶分子
（図示省略）を制御し、液晶分子を印加電圧方向に捩じ
れて倒立させることにより、表示エリア１８に映像等を
映出する。このように、点順次サンプリング方式の駆動
回路においては、１つの映像信号に対して１本の信号線
が最後のアナログスイッチ前までに存在していればよい
ため、回路規模は非常に小規模で済むことになる。
装置から入力された映像信号、ＨＳＴ、ＨＣＫ、ＶＳ
Ｔ、ＶＣＫ等の制御信号を受取するとともに、Ｈスキャ
ナ１５やＶスキャナ１６に供給する。Ｖスキャナ１６で
は走査線を１水平期間毎に順次選択し、Ｈスキャナ１５
では１水平期間に順次スイッチ素子１７を選択し、スイ
ッチ素子１７を経て信号線に映像信号を取り込む。取り
込まれた映像信号は後述するＴＦＴによって液晶分子
（図示省略）を制御し、液晶分子を印加電圧方向に捩じ
れて倒立させることにより、表示エリア１８に映像等を
映出する。このように、点順次サンプリング方式の駆動
回路においては、１つの映像信号に対して１本の信号線
が最後のアナログスイッチ前までに存在していればよい
ため、回路規模は非常に小規模で済むことになる。
【００１１】次に、図８を参照して従来技術の映像信号
処理装置の第２例を説明する。図８は３ドット同時サン
プリング方式の映像信号処理装置を示すブロック図であ
る。なお、以下従来技術の第１例で記載した事項と共通
する部分には同一の参照符合を付すとともに、周辺回路
の説明は省略する。
処理装置の第２例を説明する。図８は３ドット同時サン
プリング方式の映像信号処理装置を示すブロック図であ
る。なお、以下従来技術の第１例で記載した事項と共通
する部分には同一の参照符合を付すとともに、周辺回路
の説明は省略する。
【００１２】３ドット同時サンプリング方式の映像信号
処理装置は、液晶表示パネルの画素数が増加して映像信
号処理装置に要求される周波数帯域が広くなった場合に
採用される方式であり、映像信号を駆動処理の前に予め
サブサンプリング処理して分割しておき、低周波数信号
の信号処理を並行して行うという方式である。現在、１
０〜５０万画素クラスの多結晶シリコンを用いた液晶表
示パネルで多く採用されている。
処理装置は、液晶表示パネルの画素数が増加して映像信
号処理装置に要求される周波数帯域が広くなった場合に
採用される方式であり、映像信号を駆動処理の前に予め
サブサンプリング処理して分割しておき、低周波数信号
の信号処理を並行して行うという方式である。現在、１
０〜５０万画素クラスの多結晶シリコンを用いた液晶表
示パネルで多く採用されている。
【００１３】図８を参照して従来技術の映像信号処理装
置の第２例の構成を説明する。従来技術の映像信号処理
装置の第２例は、Ｒ、Ｇ、Ｂ等のセパレート信号が入力
される入力部５′、画質調整等の低電圧部の処理を行う
３チャンネル分の低電圧処理回路２、液晶表示パネル用
の信号変換を行う３チャンネル分の高電圧処理回路３、
および液晶表示パネル４から大略構成される。
置の第２例の構成を説明する。従来技術の映像信号処理
装置の第２例は、Ｒ、Ｇ、Ｂ等のセパレート信号が入力
される入力部５′、画質調整等の低電圧部の処理を行う
３チャンネル分の低電圧処理回路２、液晶表示パネル用
の信号変換を行う３チャンネル分の高電圧処理回路３、
および液晶表示パネル４から大略構成される。
【００１４】低電圧処理回路２は、新たに３チャンネル
分のサブサンプリング１９ａ、１９ｂ、１９ｃを備え、
輝度調整を行うブライトネス８ａ、８ｂ、９ｃ、コント
ラスト９ａ、９ｂ、９ｃ、ガンマ補正１０ａ、１０ｂ、
１０ｃ、反転アンプ１１ａ、１１ｂ、１１ｃおよび極性
スイッチ１２ａ、１２ｂ、１２ｃで構成される。高電圧
処理回路３は、それぞれ３チャンネル分のＡＣアンプ１
３ａ １３ｂ、１３ｃ、バッファ回路１４ａ、１４ｂ、
１４ｃ等で構成される。液晶表示パネル４は、従来技術
の第１例と略同様にスイッチ素子１７が接続されたＨス
キャナ１５、Ｖスキャナ１６、表示エリア１８で構成さ
れる。
分のサブサンプリング１９ａ、１９ｂ、１９ｃを備え、
輝度調整を行うブライトネス８ａ、８ｂ、９ｃ、コント
ラスト９ａ、９ｂ、９ｃ、ガンマ補正１０ａ、１０ｂ、
１０ｃ、反転アンプ１１ａ、１１ｂ、１１ｃおよび極性
スイッチ１２ａ、１２ｂ、１２ｃで構成される。高電圧
処理回路３は、それぞれ３チャンネル分のＡＣアンプ１
３ａ １３ｂ、１３ｃ、バッファ回路１４ａ、１４ｂ、
１４ｃ等で構成される。液晶表示パネル４は、従来技術
の第１例と略同様にスイッチ素子１７が接続されたＨス
キャナ１５、Ｖスキャナ１６、表示エリア１８で構成さ
れる。
【００１５】このような構成の従来技術の映像信号処理
装置の第２例の特徴部分の動作を説明する。図８におけ
る入力部５′に入力された例えばＲ、Ｇ、Ｂ等のセパレ
ート信号は３チャンネル構成の低電圧処理回路２に入力
される。低電圧処理回路２のサブサンプリング１９ａ、
１９ｂ、１９ｃでは、タイミングジェネレータの発する
サンプリングパルスＳＰ（図示省略）を基にサンプリン
グ処理しつつＲ、Ｇ、Ｂ等の映像信号に分割し、次段の
ブライトネス８ａ、８ｂ、８ｃに出力する。以下の動作
は従来技術の第１例と同一であるため省略する。
装置の第２例の特徴部分の動作を説明する。図８におけ
る入力部５′に入力された例えばＲ、Ｇ、Ｂ等のセパレ
ート信号は３チャンネル構成の低電圧処理回路２に入力
される。低電圧処理回路２のサブサンプリング１９ａ、
１９ｂ、１９ｃでは、タイミングジェネレータの発する
サンプリングパルスＳＰ（図示省略）を基にサンプリン
グ処理しつつＲ、Ｇ、Ｂ等の映像信号に分割し、次段の
ブライトネス８ａ、８ｂ、８ｃに出力する。以下の動作
は従来技術の第１例と同一であるため省略する。
【００１６】引き続き、図９を参照して従来技術の映像
信号処理装置の第３例を説明する。図９は１２ドット同
時サンプリング方式の映像信号処理装置を示すブロック
図である。
信号処理装置の第３例を説明する。図９は１２ドット同
時サンプリング方式の映像信号処理装置を示すブロック
図である。
【００１７】１２ドット同時サンプリング方式の映像信
号処理装置は、従来技術の映像信号処理装置の第２例に
比して更に画素数が増加した場合、映像信号処理装置に
要求される周波数帯域は益々広くなり、３ドット同時サ
ンプリング方式程度の信号分割では所望の周波数特性を
満足する映像信号処理装置を形成できない。そのため、
信号の分割数を更に上げることにより、実際の要求周波
数帯域を下げる１２ドット同時サンプリング方式が採ら
れる。
号処理装置は、従来技術の映像信号処理装置の第２例に
比して更に画素数が増加した場合、映像信号処理装置に
要求される周波数帯域は益々広くなり、３ドット同時サ
ンプリング方式程度の信号分割では所望の周波数特性を
満足する映像信号処理装置を形成できない。そのため、
信号の分割数を更に上げることにより、実際の要求周波
数帯域を下げる１２ドット同時サンプリング方式が採ら
れる。
【００１８】１２ドット同時サンプリング方式の構成を
説明するならば、Ｒ、Ｇ、Ｂ等のセパレート信号が入力
される入力部５′、画質調整等の低電圧部の処理を行う
１２チャンネル分の低電圧処理回路２、信号変換を行う
１２チャンネル分の高電圧処理回路３、および液晶表示
パネル４から大略構成される。低電圧処理回路２の細部
構成は、それぞれ１２チャンネル分のサブサンプリング
１９ａ〜１９ｌ、ブライトネス８ａ〜８ｌ、コントラス
ト９ａ〜９ｌ、ガンマ補正１０ａ〜１０ｌ、反転アンプ
１１ａ〜１１ｌ、および極性スイッチ１２ａ〜１２ｌ等
で構成される。高電圧処理回路３の細部構成は、それぞ
れ１２チャンネル分のＡＣアンプ１３ａ〜１３ｌ、バッ
ファ回路１４ａ〜１４ｌ等で構成される。液晶表示パネ
ル４の構成は前述の従来例と同一である。
説明するならば、Ｒ、Ｇ、Ｂ等のセパレート信号が入力
される入力部５′、画質調整等の低電圧部の処理を行う
１２チャンネル分の低電圧処理回路２、信号変換を行う
１２チャンネル分の高電圧処理回路３、および液晶表示
パネル４から大略構成される。低電圧処理回路２の細部
構成は、それぞれ１２チャンネル分のサブサンプリング
１９ａ〜１９ｌ、ブライトネス８ａ〜８ｌ、コントラス
ト９ａ〜９ｌ、ガンマ補正１０ａ〜１０ｌ、反転アンプ
１１ａ〜１１ｌ、および極性スイッチ１２ａ〜１２ｌ等
で構成される。高電圧処理回路３の細部構成は、それぞ
れ１２チャンネル分のＡＣアンプ１３ａ〜１３ｌ、バッ
ファ回路１４ａ〜１４ｌ等で構成される。液晶表示パネ
ル４の構成は前述の従来例と同一である。
【００１９】このような構成の従来技術の映像信号処理
装置の第３例の特徴部分の動作を説明する。図９におけ
る入力部５′に入力された例えばＲ、Ｇ、Ｂ等のセパレ
ート信号は１２チャンネル構成の低電圧処理回路２に入
力される。低電圧処理回路２のサブサンプリング１９ａ
〜１９ｌでは、タイミングジェネレータの発するサンプ
リングパルスＳＰ（図示省略）を基にサンプリング処理
しつつＲ、Ｇ、Ｂ等の映像信号を１２分割して次段のブ
ライトネス８ａ〜８ｌに出力する。以下の動作は従来技
術の第２例と同一であるため省略する。
装置の第３例の特徴部分の動作を説明する。図９におけ
る入力部５′に入力された例えばＲ、Ｇ、Ｂ等のセパレ
ート信号は１２チャンネル構成の低電圧処理回路２に入
力される。低電圧処理回路２のサブサンプリング１９ａ
〜１９ｌでは、タイミングジェネレータの発するサンプ
リングパルスＳＰ（図示省略）を基にサンプリング処理
しつつＲ、Ｇ、Ｂ等の映像信号を１２分割して次段のブ
ライトネス８ａ〜８ｌに出力する。以下の動作は従来技
術の第２例と同一であるため省略する。
【００２０】上述のように信号の分割数が増加してくる
と、当然の如く映像信号処理装置の回路規模や配線数が
増加することになる。例えば分割数が３チャンネルから
１２チャンネルに４倍増加すると、回路規模や配線数も
４倍に増えることになる。また、チャンネル数の増加に
伴って各チャンネルの特性（ゲインおよびガンマ補正値
等）のばらつきによる縦スジ等の表示ムラが発生し易い
という問題点がある。このことは、表示ムラを抑制する
ための調整箇所が増加するという問題に言い換えられ、
調整に多くの時間を要するという問題点があった。
と、当然の如く映像信号処理装置の回路規模や配線数が
増加することになる。例えば分割数が３チャンネルから
１２チャンネルに４倍増加すると、回路規模や配線数も
４倍に増えることになる。また、チャンネル数の増加に
伴って各チャンネルの特性（ゲインおよびガンマ補正値
等）のばらつきによる縦スジ等の表示ムラが発生し易い
という問題点がある。このことは、表示ムラを抑制する
ための調整箇所が増加するという問題に言い換えられ、
調整に多くの時間を要するという問題点があった。
【００２１】
【発明が解決しようとする課題】本発明の課題は、高解
像度で高速駆動の液晶表示パネルを複数チャンネルに分
割して駆動する映像信号処理装置において、分割数が増
加することによる回路規模の増大や消費電力の増加とい
う諸問題を解決して回路規模の縮小や消費電力の削減を
図った映像信号処理装置を提供することである。
像度で高速駆動の液晶表示パネルを複数チャンネルに分
割して駆動する映像信号処理装置において、分割数が増
加することによる回路規模の増大や消費電力の増加とい
う諸問題を解決して回路規模の縮小や消費電力の削減を
図った映像信号処理装置を提供することである。
【００２２】
【課題を解決するための手段】請求項１記載の映像信号
処理装置は、液晶表示パネルに映像信号を書き込む際
に、前記映像信号をサンプリング処理しながら第１分割
数に分割する低電圧処理回路と、前記低電圧処理回路か
ら出力される前記映像信号をサンプリング処理しながら
前記第１分割数よりも多い第２分割数に分割するととも
に、当該映像信号に対して所定映像レベルで高電圧処理
を行う高電圧処理回路とを備えた構成となっている。
処理装置は、液晶表示パネルに映像信号を書き込む際
に、前記映像信号をサンプリング処理しながら第１分割
数に分割する低電圧処理回路と、前記低電圧処理回路か
ら出力される前記映像信号をサンプリング処理しながら
前記第１分割数よりも多い第２分割数に分割するととも
に、当該映像信号に対して所定映像レベルで高電圧処理
を行う高電圧処理回路とを備えた構成となっている。
【００２３】請求項２記載の映像信号処理装置は、低電
圧処理回路が、前記映像信号をサンプリングするサンプ
ルホールド回路と、前記映像信号に対して輝度調整を行
うブライトネス調整回路と、前記映像信号に対してコン
トラスト調整を行うコントラスト調整回路と、前記映像
信号に対してガンマ補正の調整を行うガンマ補正回路と
を前記第１分割数分有し、高電圧処理回路が、前記低電
圧処理回路から出力される前記映像信号を再サンプリン
グするサンプルホールド回路と、前記サンプルホールド
回路でサンプリングされた前記映像信号を前記所定映像
レベルまで増幅する増幅回路とを前記第２分割数分有す
る構成となっている。
圧処理回路が、前記映像信号をサンプリングするサンプ
ルホールド回路と、前記映像信号に対して輝度調整を行
うブライトネス調整回路と、前記映像信号に対してコン
トラスト調整を行うコントラスト調整回路と、前記映像
信号に対してガンマ補正の調整を行うガンマ補正回路と
を前記第１分割数分有し、高電圧処理回路が、前記低電
圧処理回路から出力される前記映像信号を再サンプリン
グするサンプルホールド回路と、前記サンプルホールド
回路でサンプリングされた前記映像信号を前記所定映像
レベルまで増幅する増幅回路とを前記第２分割数分有す
る構成となっている。
【００２４】請求項３記載の映像信号処理装置は、液晶
表示パネルに映像信号を書き込む際に、前記映像信号を
サンプリング処理しながら第１分割数に分割する低電圧
処理回路と、前記低電圧処理回路から出力される前記映
像信号に対して所定映像レベルで高電圧処理を行う高電
圧処理回路と、前記高電圧処理回路から出力される前記
映像信号をサンプリング処理しながら前記第１分割数よ
りも多い第２分割数に分割し、前記液晶表示パネルへの
書き込み信号に変換する高電圧サンプルホールド回路と
を備えた構成となっている。
表示パネルに映像信号を書き込む際に、前記映像信号を
サンプリング処理しながら第１分割数に分割する低電圧
処理回路と、前記低電圧処理回路から出力される前記映
像信号に対して所定映像レベルで高電圧処理を行う高電
圧処理回路と、前記高電圧処理回路から出力される前記
映像信号をサンプリング処理しながら前記第１分割数よ
りも多い第２分割数に分割し、前記液晶表示パネルへの
書き込み信号に変換する高電圧サンプルホールド回路と
を備えた構成となっている。
【００２５】請求項４記載の映像信号処理装置は、低電
圧処理回路が、前記映像信号をサンプリングするサンプ
ルホールド回路と、前記映像信号に対して輝度調整を行
うブライトネス調整回路と、前記映像信号に対してコン
トラスト調整を行うコントラスト調整回路と、前記映像
信号に対してガンマ補正の調整を行うガンマ補正回路と
を前記第１分割数分有し、高電圧処理回路が、前記低電
圧処理回路から出力される前記映像信号を再サンプリン
グして前記第１分割数よりも多く、前記第２分割数より
も少ない第３分割数に分割するサンプルホールド回路
と、前記サンプルホールド回路でサンプリングされた前
記映像信号を前記所定映像レベルまで増幅する増幅回路
とを前記第３分割数分有し、高電圧サンプルホールド回
路が、前記高電圧処理回路から出力される前記映像信号
を再々サンプリングするサンプルホールド回路を前記第
２分割数分有する構成となっている。
圧処理回路が、前記映像信号をサンプリングするサンプ
ルホールド回路と、前記映像信号に対して輝度調整を行
うブライトネス調整回路と、前記映像信号に対してコン
トラスト調整を行うコントラスト調整回路と、前記映像
信号に対してガンマ補正の調整を行うガンマ補正回路と
を前記第１分割数分有し、高電圧処理回路が、前記低電
圧処理回路から出力される前記映像信号を再サンプリン
グして前記第１分割数よりも多く、前記第２分割数より
も少ない第３分割数に分割するサンプルホールド回路
と、前記サンプルホールド回路でサンプリングされた前
記映像信号を前記所定映像レベルまで増幅する増幅回路
とを前記第３分割数分有し、高電圧サンプルホールド回
路が、前記高電圧処理回路から出力される前記映像信号
を再々サンプリングするサンプルホールド回路を前記第
２分割数分有する構成となっている。
【００２６】請求項５記載の映像信号処理装置は、低電
圧処理回路が、映像信号をサンプリングするサンプルホ
ールド回路と、前記映像信号に対して輝度調整を行うブ
ライトネス調整回路と、前記映像信号に対してコントラ
スト調整を行うコントラスト調整回路と、前記映像信号
に対してガンマ補正の調整を行うガンマ補正回路とを前
記第１分割数分有し、高電圧処理回路が、前記低電圧処
理回路から出力される前記映像信号を前記所定映像レベ
ルまで増幅する増幅回路を前記第１分割数分有し、高電
圧サンプルホールド回路が、前記高電圧処理回路から出
力される前記映像信号を再々サンプリングするサンプル
ホールド回路を前記第２分割数分有する構成となってい
る。
圧処理回路が、映像信号をサンプリングするサンプルホ
ールド回路と、前記映像信号に対して輝度調整を行うブ
ライトネス調整回路と、前記映像信号に対してコントラ
スト調整を行うコントラスト調整回路と、前記映像信号
に対してガンマ補正の調整を行うガンマ補正回路とを前
記第１分割数分有し、高電圧処理回路が、前記低電圧処
理回路から出力される前記映像信号を前記所定映像レベ
ルまで増幅する増幅回路を前記第１分割数分有し、高電
圧サンプルホールド回路が、前記高電圧処理回路から出
力される前記映像信号を再々サンプリングするサンプル
ホールド回路を前記第２分割数分有する構成となってい
る。
【００２７】請求項１および２記載の映像信号処理装置
の作用として、画質調整等を行う低電圧処理回路では分
割数を少なくして駆動周波数を高くした。低電圧処理回
路では分割数を少なくしたため回路規模が最小限に抑え
られ、それとともに回路の調整箇所が少なくなり、調整
が容易になる。高電圧処理回路では分割数を多くして駆
動周波数を低くし、充分な駆動電圧を確保するようにし
た。そのため、液晶表示パネルの画素数が増えて点順次
サンプリング方式を採用できなくなった映像信号処理装
置においても、回路規模やそれに伴う調整箇所、および
消費電力を最小限に抑えた映像信号処理装置を構築する
ことができる。
の作用として、画質調整等を行う低電圧処理回路では分
割数を少なくして駆動周波数を高くした。低電圧処理回
路では分割数を少なくしたため回路規模が最小限に抑え
られ、それとともに回路の調整箇所が少なくなり、調整
が容易になる。高電圧処理回路では分割数を多くして駆
動周波数を低くし、充分な駆動電圧を確保するようにし
た。そのため、液晶表示パネルの画素数が増えて点順次
サンプリング方式を採用できなくなった映像信号処理装
置においても、回路規模やそれに伴う調整箇所、および
消費電力を最小限に抑えた映像信号処理装置を構築する
ことができる。
【００２８】請求項３ないし５記載の映像信号処理装置
の作用として、処理装置を低電圧処理回路、高電圧処理
回路、および高電圧サンプルホールド回路とに３分割す
る。そして、低電圧処理回路では分割数を少なくしたた
め回路規模が最小限に抑えられ調整が容易になる。高電
圧処理回路では所定数に分割するようにしたため、設計
の自由度が上がる。高電圧サンプルホールド回路では分
割数を多くして駆動周波数を低くし、充分な駆動電圧を
確保するようにした。そのため、更なる回路規模の縮小
と消費電力の削減を図ることができる。
の作用として、処理装置を低電圧処理回路、高電圧処理
回路、および高電圧サンプルホールド回路とに３分割す
る。そして、低電圧処理回路では分割数を少なくしたた
め回路規模が最小限に抑えられ調整が容易になる。高電
圧処理回路では所定数に分割するようにしたため、設計
の自由度が上がる。高電圧サンプルホールド回路では分
割数を多くして駆動周波数を低くし、充分な駆動電圧を
確保するようにした。そのため、更なる回路規模の縮小
と消費電力の削減を図ることができる。
【００２９】
【発明の実施の形態】本発明の具体的実施の形態例につ
き添付図面を参照して説明する。以下、従来技術で記載
した事項と共通する部分には同一の参照符合を付し、そ
れらの説明を一部省略する。また、構成要素は一部「Ｔ
Ｇ」「ＡＭＰ」「ＢＵＦＦ．」「ＳＷ」等で略記して示
した。
き添付図面を参照して説明する。以下、従来技術で記載
した事項と共通する部分には同一の参照符合を付し、そ
れらの説明を一部省略する。また、構成要素は一部「Ｔ
Ｇ」「ＡＭＰ」「ＢＵＦＦ．」「ＳＷ」等で略記して示
した。
【００３０】第１の実施の形態
図１ないし図３を参照して本発明の映像信号処理装置の
第１の実施の形態の詳細を説明する。先ず、図１ないし
図３を参照して第１の実施の形態の構成を説明する。図
１は本発明の映像信号処理装置の第１の実施の形態を示
すブロック図、図２はサブサンプリングの具体例および
液晶表示パネルの細部構成を示すブロック図、図３は第
１の実施の形態の動作を示すタイミングチャート図であ
る。
第１の実施の形態の詳細を説明する。先ず、図１ないし
図３を参照して第１の実施の形態の構成を説明する。図
１は本発明の映像信号処理装置の第１の実施の形態を示
すブロック図、図２はサブサンプリングの具体例および
液晶表示パネルの細部構成を示すブロック図、図３は第
１の実施の形態の動作を示すタイミングチャート図であ
る。
【００３１】図１において、符号２０は本発明の映像信
号処理装置を指す。本発明の映像信号処理装置２０は、
デコーダ、タイミングジェネレータ等の周辺回路１、画
質調整等の低電圧処理回路２、液晶表示パネルへの信号
変換を行う高電圧処理回路３、および液晶表示パネル４
から大略構成される。本発明の特徴事項として、低電圧
処理回路２や高電圧処理回路３における信号分割を２段
階で行うように構成した。即ち、小信号回路である低電
圧処理回路２は分割数を少なくし、次段の高電圧処理回
路３の直前では最終的な信号線になるように再分割する
ように構成した。本例では低電圧処理回路２は２分割と
分割数を少なくして周波数特性を上げ、高電圧処理回路
３では１２分割と分割数を多くして周波数特性を下げる
ように構成した。
号処理装置を指す。本発明の映像信号処理装置２０は、
デコーダ、タイミングジェネレータ等の周辺回路１、画
質調整等の低電圧処理回路２、液晶表示パネルへの信号
変換を行う高電圧処理回路３、および液晶表示パネル４
から大略構成される。本発明の特徴事項として、低電圧
処理回路２や高電圧処理回路３における信号分割を２段
階で行うように構成した。即ち、小信号回路である低電
圧処理回路２は分割数を少なくし、次段の高電圧処理回
路３の直前では最終的な信号線になるように再分割する
ように構成した。本例では低電圧処理回路２は２分割と
分割数を少なくして周波数特性を上げ、高電圧処理回路
３では１２分割と分割数を多くして周波数特性を下げる
ように構成した。
【００３２】周辺回路１の細部構成は、コンポジットビ
デオ信号等の映像信号が入力される入力端子５、入力映
像信号をＲ、Ｇ、Ｂのセパレート信号等に変換するデコ
ーダ６、各種制御信号を発生するタイミングジェネレー
タ７等で構成される。低電圧処理回路２の細部構成は、
それぞれ２分割されたサブサンプリング１９ａ、１９
ｂ、輝度調整を行う調整手段を備えたブライトネス８
ａ、８ｂ、コントラスト９ａ、９ｂ、ガンマ補正１０
ａ、１０ｂ、反転アンプ１１ａ、１１ｂ、および極性ス
イッチ１２ａ、１２ｂで構成される。高電圧処理回路３
の細部構成は、それぞれ１２分割されたサブサンプリン
グ２１ａ〜２１ｌ、ＡＣアンプ２２ａ〜２２ｌ、バッフ
ァ回路２３ａ〜２３ｌ等で構成される。高電圧処理回路
３で細分割された映像信号はカラーやモノクロでなる液
晶表示パネル４に接続される。
デオ信号等の映像信号が入力される入力端子５、入力映
像信号をＲ、Ｇ、Ｂのセパレート信号等に変換するデコ
ーダ６、各種制御信号を発生するタイミングジェネレー
タ７等で構成される。低電圧処理回路２の細部構成は、
それぞれ２分割されたサブサンプリング１９ａ、１９
ｂ、輝度調整を行う調整手段を備えたブライトネス８
ａ、８ｂ、コントラスト９ａ、９ｂ、ガンマ補正１０
ａ、１０ｂ、反転アンプ１１ａ、１１ｂ、および極性ス
イッチ１２ａ、１２ｂで構成される。高電圧処理回路３
の細部構成は、それぞれ１２分割されたサブサンプリン
グ２１ａ〜２１ｌ、ＡＣアンプ２２ａ〜２２ｌ、バッフ
ァ回路２３ａ〜２３ｌ等で構成される。高電圧処理回路
３で細分割された映像信号はカラーやモノクロでなる液
晶表示パネル４に接続される。
【００３３】液晶表示パネル４の細部構成は、ゲート回
路およびサンプルホルダよりなるＨスキャナ１５、イネ
ーブルゲートおよびバッファからなるＶスキャナ１６が
内挿され、Ｈスキャナ１５にはスイッチ素子１７を介し
て後述する信号線が接続され、Ｖスキャナ１６には走査
線（図示省略）が接続され、これらはマトリクス状に配
列されている。信号線と走査線の交差部には後述するＴ
ＦＴが形成されて表示エリア１８を構成している。
路およびサンプルホルダよりなるＨスキャナ１５、イネ
ーブルゲートおよびバッファからなるＶスキャナ１６が
内挿され、Ｈスキャナ１５にはスイッチ素子１７を介し
て後述する信号線が接続され、Ｖスキャナ１６には走査
線（図示省略）が接続され、これらはマトリクス状に配
列されている。信号線と走査線の交差部には後述するＴ
ＦＴが形成されて表示エリア１８を構成している。
【００３４】図２において、本実施の形態は所定の色信
号を２分割する例であり、例えば赤色の映像信号が入力
される入力部５′、低電圧処理回路２におけるサブサン
プリングの内部構成は、制御信号ＳＨＡによって切り換
えられるスイッチＡ、制御信号ＳＨＢによって切り換え
られるスイッチＢで構成される。高電圧処理回路３は制
御信号ＳＨ１〜ＳＨ１３によって１２チャンネル分の信
号を切り換えるスイッチ１〜スイッチ１３から構成さ
れ、各スイッチには蓄積容量やＡＣアンプ２２ａ〜２２
ｌが接続されて構成される。１〜１２チャンネルに分割
された映像信号は液晶表示パネル４の信号線１〜１２に
接続されるとともに、スイッチ素子１７を介してＴＦＴ
２４および画素２５に接続される。
号を２分割する例であり、例えば赤色の映像信号が入力
される入力部５′、低電圧処理回路２におけるサブサン
プリングの内部構成は、制御信号ＳＨＡによって切り換
えられるスイッチＡ、制御信号ＳＨＢによって切り換え
られるスイッチＢで構成される。高電圧処理回路３は制
御信号ＳＨ１〜ＳＨ１３によって１２チャンネル分の信
号を切り換えるスイッチ１〜スイッチ１３から構成さ
れ、各スイッチには蓄積容量やＡＣアンプ２２ａ〜２２
ｌが接続されて構成される。１〜１２チャンネルに分割
された映像信号は液晶表示パネル４の信号線１〜１２に
接続されるとともに、スイッチ素子１７を介してＴＦＴ
２４および画素２５に接続される。
【００３５】図１ないし図３を参照して本実施の形態の
動作を説明する。図１の入力部端子５に入力されたコン
ポジットビデオ信号等の映像信号はデコーダ６に入力さ
れる。デコーダ６では映像信号を液晶表示パネルに適応
したセパレート信号に変換するとともに、例えば±に極
性反転された赤色の映像信号を出力部５′に出力する。
更に、映像信号から同期信号Ｈ、ＶＳｙｎｃを分離して
タイミングジェネレータ７に出力する。タイミングジェ
ネレータ７では液晶表示パネルの制御の用途に供するサ
ンプリングパルスＳＰ、スタートパルスＨＳＴ、ＶＳ
Ｔ、クロックパルスＨＣＫ、ＶＣＫ等の制御信号をＶＣ
Ｏや同期信号Ｈ、ＶＳｙｎｃから生成して低電圧処理回
路２や高電圧処理回路３および液晶表示パネル４に出力
する。
動作を説明する。図１の入力部端子５に入力されたコン
ポジットビデオ信号等の映像信号はデコーダ６に入力さ
れる。デコーダ６では映像信号を液晶表示パネルに適応
したセパレート信号に変換するとともに、例えば±に極
性反転された赤色の映像信号を出力部５′に出力する。
更に、映像信号から同期信号Ｈ、ＶＳｙｎｃを分離して
タイミングジェネレータ７に出力する。タイミングジェ
ネレータ７では液晶表示パネルの制御の用途に供するサ
ンプリングパルスＳＰ、スタートパルスＨＳＴ、ＶＳ
Ｔ、クロックパルスＨＣＫ、ＶＣＫ等の制御信号をＶＣ
Ｏや同期信号Ｈ、ＶＳｙｎｃから生成して低電圧処理回
路２や高電圧処理回路３および液晶表示パネル４に出力
する。
【００３６】低電圧処理回路２のサブサンプリング１９
ａ、１９ｂではタイミングジェネレータ７から出力され
るサンプリングパルスＳＰを基にサンプリング処理す
る。ブライトネス８ａ、８ｂ、コントラスト９ａ、９
ｂ、ガンマ補正１０ａ、１０ｂでは、不図示の調整手段
を調整することによりそれぞれ明るさ、コントラスト
比、ガンマ補正曲線の調整を行う。反転アンプ１１ａ、
１１ｂでは、反転映像信号を増幅し、極性スイッチ１２
ａ、１２ｂで所望の極性の映像信号を選択して出力す
る。
ａ、１９ｂではタイミングジェネレータ７から出力され
るサンプリングパルスＳＰを基にサンプリング処理す
る。ブライトネス８ａ、８ｂ、コントラスト９ａ、９
ｂ、ガンマ補正１０ａ、１０ｂでは、不図示の調整手段
を調整することによりそれぞれ明るさ、コントラスト
比、ガンマ補正曲線の調整を行う。反転アンプ１１ａ、
１１ｂでは、反転映像信号を増幅し、極性スイッチ１２
ａ、１２ｂで所望の極性の映像信号を選択して出力す
る。
【００３７】高電圧処理回路３におけるサブサンプリン
グ２１ａ〜２１ｌでは、入力された所定の極性の映像信
号をサンプリングパルスＳＰを基に再サンプリング処理
する。ＡＣアンプ２２ａ〜２２ｌでは、サブサンプリン
グされた映像信号を所定映像レベルまで増幅する。バッ
ファ回路２３ａ〜２３ｌでは、液晶表示パネル４の負荷
を駆動するための電流増幅等の処理がなされる。
グ２１ａ〜２１ｌでは、入力された所定の極性の映像信
号をサンプリングパルスＳＰを基に再サンプリング処理
する。ＡＣアンプ２２ａ〜２２ｌでは、サブサンプリン
グされた映像信号を所定映像レベルまで増幅する。バッ
ファ回路２３ａ〜２３ｌでは、液晶表示パネル４の負荷
を駆動するための電流増幅等の処理がなされる。
【００３８】液晶表示パネル４は、前述の映像信号処理
装置から入力された各画素に対応する１２チャンネルの
映像信号や、ＨＳＴ、ＨＣＫ、ＶＳＴ、ＶＣＫ等の制御
信号を受取するとともに、Ｈスキャナ１５やＶスキャナ
１６に供給する。Ｖスキャナ１６では走査線を１水平期
間毎に順次選択し、Ｈスキャナ１５では１水平期間に順
次スイッチ素子１７を選択し、スイッチ素子１７を経て
信号線に映像信号を取り込む。取り込まれた映像信号は
ＴＦＴによって各画素の映像レベルに応じて液晶分子
（図示省略）を制御し、液晶分子を印加電圧方向に捩じ
れて倒立させて表示エリア１８に映像等を映出する。
装置から入力された各画素に対応する１２チャンネルの
映像信号や、ＨＳＴ、ＨＣＫ、ＶＳＴ、ＶＣＫ等の制御
信号を受取するとともに、Ｈスキャナ１５やＶスキャナ
１６に供給する。Ｖスキャナ１６では走査線を１水平期
間毎に順次選択し、Ｈスキャナ１５では１水平期間に順
次スイッチ素子１７を選択し、スイッチ素子１７を経て
信号線に映像信号を取り込む。取り込まれた映像信号は
ＴＦＴによって各画素の映像レベルに応じて液晶分子
（図示省略）を制御し、液晶分子を印加電圧方向に捩じ
れて倒立させて表示エリア１８に映像等を映出する。
【００３９】図２および図３を参照して第１の実施の形
態の動作の詳細を説明する。図２の低電圧処理回路２に
おいて、入力部５′に入力された例えば赤色の映像信号
はスイッチＡ、Ｂに並行して入力される。スイッチＡ、
Ｂでは制御信号ＳＨＡ、ＳＨＢを基に映像信号を切り換
え、Ａ出力、Ｂ出力に所定の極性の映像信号を出力す
る。
態の動作の詳細を説明する。図２の低電圧処理回路２に
おいて、入力部５′に入力された例えば赤色の映像信号
はスイッチＡ、Ｂに並行して入力される。スイッチＡ、
Ｂでは制御信号ＳＨＡ、ＳＨＢを基に映像信号を切り換
え、Ａ出力、Ｂ出力に所定の極性の映像信号を出力す
る。
【００４０】図３の説明に移り、入力された映像信号
（映像データ）１〜２４は、ドットクロック（システム
クロック）を基準とする制御信号ＳＨＡ、ＳＨＢによっ
て映像信号を切り換え、Ａ出力、Ｂ出力に図示の如き例
えば＋映像信号１〜２３、−映像信号２〜２４を切り換
えて出力する。Ａ出力、Ｂ出力に出力された±に極性反
転された映像信号は図２の高電圧処理回路３に出力され
る。高電圧処理回路３のスイッチ１〜１３は、図３の制
御信号ＳＨ１〜ＳＨ１３によってコントロールされる。
制御信号ＳＨ１〜ＳＨ１３は図３のような１信号線に対
応するシフトクロックであり、制御信号ＳＨ１〜ＳＨ１
３によってコントロールされた映像信号は、図２におけ
る高電圧処理回路３のＡＣアンプ２２ａ〜２２ｌ等を経
て液晶表示パネル４に出力される。図２の液晶表示パネ
ル４の信号線１〜１２には、高電圧処理回路３によって
処理された映像信号が入力されるとともに、スイッチ素
子１７を経てＴＦＴ２４および画素２５に入力される。
（映像データ）１〜２４は、ドットクロック（システム
クロック）を基準とする制御信号ＳＨＡ、ＳＨＢによっ
て映像信号を切り換え、Ａ出力、Ｂ出力に図示の如き例
えば＋映像信号１〜２３、−映像信号２〜２４を切り換
えて出力する。Ａ出力、Ｂ出力に出力された±に極性反
転された映像信号は図２の高電圧処理回路３に出力され
る。高電圧処理回路３のスイッチ１〜１３は、図３の制
御信号ＳＨ１〜ＳＨ１３によってコントロールされる。
制御信号ＳＨ１〜ＳＨ１３は図３のような１信号線に対
応するシフトクロックであり、制御信号ＳＨ１〜ＳＨ１
３によってコントロールされた映像信号は、図２におけ
る高電圧処理回路３のＡＣアンプ２２ａ〜２２ｌ等を経
て液晶表示パネル４に出力される。図２の液晶表示パネ
ル４の信号線１〜１２には、高電圧処理回路３によって
処理された映像信号が入力されるとともに、スイッチ素
子１７を経てＴＦＴ２４および画素２５に入力される。
【００４１】本実施の形態によれば、ブライトネス等の
低電圧処理回路２は小信号回路であるため分割数は少な
くて良い。この低電圧処理回路２の処理をＤＳＰで行う
とすれば、システムクロックを５０ＭＨｚ程度に抑制し
て充分に処理することができる。次段の高電圧処理回路
３では細かく再分割して駆動周波数特性を下げるように
した。これにより、高電圧処理回路３に充分な高電圧を
確保することができるようになる。
低電圧処理回路２は小信号回路であるため分割数は少な
くて良い。この低電圧処理回路２の処理をＤＳＰで行う
とすれば、システムクロックを５０ＭＨｚ程度に抑制し
て充分に処理することができる。次段の高電圧処理回路
３では細かく再分割して駆動周波数特性を下げるように
した。これにより、高電圧処理回路３に充分な高電圧を
確保することができるようになる。
【００４２】第２の実施の形態
本実施の形態は、第１の実施の形態における２段階分割
に代えて、３段階分割構成とした例であり、これを図４
を参照して説明する。以下、周辺回路は省略する。
に代えて、３段階分割構成とした例であり、これを図４
を参照して説明する。以下、周辺回路は省略する。
【００４３】先ず、図４を参照して第２の実施の形態の
構成を説明する。図４は本発明の映像信号処理装置の第
２の実施の形態を示すブロック図である。
構成を説明する。図４は本発明の映像信号処理装置の第
２の実施の形態を示すブロック図である。
【００４４】図４における符号３０は本発明の映像信号
処理装置を指す。本発明の映像信号処理装置３０は、所
定の色信号例えば赤色の±に極性反転された映像信号が
入力される入力部５′、低電圧処理回路２、液晶表示パ
ネルへの信号変換を行う高電圧処理回路３、および液晶
表示パネル４から大略構成される。本発明の特徴事項と
して、低電圧処理回路２や高電圧処理回路３に加えて高
電圧サンプルホールド回路３１を新たに設け、信号分割
を３段階で行うように構成した。本例では低電圧処理回
路２は２分割とし、高電圧処理回路３では６分割とし、
高電圧サンプルホールド回路３１では１２分割と分割数
を多くして周波数特性を下げるように構成した。
処理装置を指す。本発明の映像信号処理装置３０は、所
定の色信号例えば赤色の±に極性反転された映像信号が
入力される入力部５′、低電圧処理回路２、液晶表示パ
ネルへの信号変換を行う高電圧処理回路３、および液晶
表示パネル４から大略構成される。本発明の特徴事項と
して、低電圧処理回路２や高電圧処理回路３に加えて高
電圧サンプルホールド回路３１を新たに設け、信号分割
を３段階で行うように構成した。本例では低電圧処理回
路２は２分割とし、高電圧処理回路３では６分割とし、
高電圧サンプルホールド回路３１では１２分割と分割数
を多くして周波数特性を下げるように構成した。
【００４５】低電圧処理回路２の細部構成は、それぞれ
２分割されたサブサンプリング１９ａ、１９ｂ、ブライ
トネス８ａ、８ｂ、コントラスト９ａ、９ｂ、ガンマ補
正１０ａ、１０ｂ、反転アンプ１１ａ、１１ｂ、および
極性スイッチ１２ａ、１２ｂで構成される。高電圧処理
回路３の細部構成は、それぞれ６分割されたサブサンプ
リング３２ａ〜３２ｆ、ＡＣアンプ３３ａ〜３３ｆ、バ
ッファ回路３４ａ〜３４ｆ等で構成される。６分割に細
分割された映像信号は高電圧サンプルホールド回路３１
に接続される。高電圧サンプルホールド回路３１の細部
構成は、液晶表示パネル４の各信号線に接続される高電
圧サンプルホールド回路３１用のサブサンプリング３１
ａ〜３１ｌによって構成される。高電圧サンプルホール
ド回路３１によって１２分割に細分割された映像信号は
液晶表示パネル４に接続される。液晶表示パネル４は第
１の実施の形態と同様に構成される。
２分割されたサブサンプリング１９ａ、１９ｂ、ブライ
トネス８ａ、８ｂ、コントラスト９ａ、９ｂ、ガンマ補
正１０ａ、１０ｂ、反転アンプ１１ａ、１１ｂ、および
極性スイッチ１２ａ、１２ｂで構成される。高電圧処理
回路３の細部構成は、それぞれ６分割されたサブサンプ
リング３２ａ〜３２ｆ、ＡＣアンプ３３ａ〜３３ｆ、バ
ッファ回路３４ａ〜３４ｆ等で構成される。６分割に細
分割された映像信号は高電圧サンプルホールド回路３１
に接続される。高電圧サンプルホールド回路３１の細部
構成は、液晶表示パネル４の各信号線に接続される高電
圧サンプルホールド回路３１用のサブサンプリング３１
ａ〜３１ｌによって構成される。高電圧サンプルホール
ド回路３１によって１２分割に細分割された映像信号は
液晶表示パネル４に接続される。液晶表示パネル４は第
１の実施の形態と同様に構成される。
【００４６】このように構成された本実施の形態の特徴
部分の動作を説明する。図４の入力部５′に入力された
例えば±に極性反転された映像信号は低電圧処理回路２
に入力される。低電圧処理回路２のサブサンプリング１
９ａ〜１９ｂでは、サンプリングパルスＳＰ（図示省
略）を基にサンプリング処理する。ブライトネス８ａ、
８ｂ、コントラスト９ａ、９ｂ、ガンマ補正１０ａ、１
０ｂでは、不図示の調整手段を調整することによりそれ
ぞれ明るさ、コントラスト比、ガンマ補正曲線の調整を
行う。反転アンプ１１ａ、１１ｂでは映像信号を増幅
し、極性スイッチ１２ａ、１２ｂでは所望の極性の映像
信号を選択して高電圧処理回路３に出力する。
部分の動作を説明する。図４の入力部５′に入力された
例えば±に極性反転された映像信号は低電圧処理回路２
に入力される。低電圧処理回路２のサブサンプリング１
９ａ〜１９ｂでは、サンプリングパルスＳＰ（図示省
略）を基にサンプリング処理する。ブライトネス８ａ、
８ｂ、コントラスト９ａ、９ｂ、ガンマ補正１０ａ、１
０ｂでは、不図示の調整手段を調整することによりそれ
ぞれ明るさ、コントラスト比、ガンマ補正曲線の調整を
行う。反転アンプ１１ａ、１１ｂでは映像信号を増幅
し、極性スイッチ１２ａ、１２ｂでは所望の極性の映像
信号を選択して高電圧処理回路３に出力する。
【００４７】高電圧処理回路３のサブサンプリング３２
ａ〜３２ｆでは、入力された所定の極性の映像信号をサ
ンプリングパルスＳＰを基に再サンプリング処理する。
ＡＣアンプ３３ａ〜３３ｆでは、サブサンプリングされ
た映像信号を所定映像レベルまで増幅する。バッファ回
路３４ａ〜３４ｆでは、次段の負荷を駆動するための電
流増幅等の処理をなして高電圧サンプルホールド回路３
１に出力する。高電圧サンプルホールド回路３１では、
同じくサンプリングパルスＳＰを基に例えば１２チャン
ネルに分割するとともに、サブサンプリング３１ａ〜３
１ｌによってサンプリング処理して液晶表示パネル４に
出力する。液晶表示パネル４では常法に準じて映像等の
表示を行う。
ａ〜３２ｆでは、入力された所定の極性の映像信号をサ
ンプリングパルスＳＰを基に再サンプリング処理する。
ＡＣアンプ３３ａ〜３３ｆでは、サブサンプリングされ
た映像信号を所定映像レベルまで増幅する。バッファ回
路３４ａ〜３４ｆでは、次段の負荷を駆動するための電
流増幅等の処理をなして高電圧サンプルホールド回路３
１に出力する。高電圧サンプルホールド回路３１では、
同じくサンプリングパルスＳＰを基に例えば１２チャン
ネルに分割するとともに、サブサンプリング３１ａ〜３
１ｌによってサンプリング処理して液晶表示パネル４に
出力する。液晶表示パネル４では常法に準じて映像等の
表示を行う。
【００４８】本実施の形態では映像信号の分割を３段階
とし、低電圧処理回路では同様の２分割とし、高電圧処
理回路の直前で６分割程度の小規模な再分割を行い、再
び液晶表示パネルの信号線に通ずる高電圧サンプルホー
ルド回路（アナログスイッチ）の直前で最終的な再々分
割を行うようにした。このように、段階的に信号分割を
行うことにより、回路規模を最小限に抑え、調整も最小
限に抑えた映像信号処理装置を構築できる。
とし、低電圧処理回路では同様の２分割とし、高電圧処
理回路の直前で６分割程度の小規模な再分割を行い、再
び液晶表示パネルの信号線に通ずる高電圧サンプルホー
ルド回路（アナログスイッチ）の直前で最終的な再々分
割を行うようにした。このように、段階的に信号分割を
行うことにより、回路規模を最小限に抑え、調整も最小
限に抑えた映像信号処理装置を構築できる。
【００４９】第３の実施の形態
本実施の形態は、第２の実施の形態における３段階分割
の変形として高電圧処理回路では細分割を行わず、液晶
表示パネルの直前の高電圧サンプルホールド回路で細分
割を行うようにした例であり、これを図５ないし図６を
参照して説明する。
の変形として高電圧処理回路では細分割を行わず、液晶
表示パネルの直前の高電圧サンプルホールド回路で細分
割を行うようにした例であり、これを図５ないし図６を
参照して説明する。
【００５０】図５および図６を参照して第３の実施の形
態の構成を説明する。図５は本発明の映像信号処理装置
の第３の実施の形態を示すブロック図、図６はサブサン
プリングの具体例および液晶表示パネルの細部構成を示
すブロック図である。
態の構成を説明する。図５は本発明の映像信号処理装置
の第３の実施の形態を示すブロック図、図６はサブサン
プリングの具体例および液晶表示パネルの細部構成を示
すブロック図である。
【００５１】図５における本実施の形態の映像信号処理
装置は、入力部５′、２分割された低電圧処理回路２、
同じく２分割された高電圧処理回路３、高電圧サンプル
ホールド回路４１、および液晶表示パネル４から大略構
成される。本例では低電圧処理回路２および高電圧処理
回路３では２分割と分割数を少なくして周波数特性を上
げ、液晶表示パネル４の直前の高電圧サンプルホールド
回路４１において１２分割と分割数を多くして周波数特
性を下げ、充分な高電圧を確保するようした。
装置は、入力部５′、２分割された低電圧処理回路２、
同じく２分割された高電圧処理回路３、高電圧サンプル
ホールド回路４１、および液晶表示パネル４から大略構
成される。本例では低電圧処理回路２および高電圧処理
回路３では２分割と分割数を少なくして周波数特性を上
げ、液晶表示パネル４の直前の高電圧サンプルホールド
回路４１において１２分割と分割数を多くして周波数特
性を下げ、充分な高電圧を確保するようした。
【００５２】低電圧処理回路２の構成は、２分割された
サブサンプリング１９ａ、１９ｂ、調整手段を備えたブ
ライトネス８ａ、８ｂ、コントラスト９ａ、９ｂ、ガン
マ補正１０ａ、１０ｂ、反転アンプ１１ａ、１１ｂ、お
よび極性スイッチ１２ａ、１２ｂで構成される。高電圧
処理回路３の構成は、同じく２分割されたＡＣアンプ４
２ａ、４２ｂ、バッファ回路４３ａ、４３ｂ等で構成さ
れる。高電圧サンプルホールド回路４１は１２分割され
たサブサンプリング４１ａ〜４１ｌで構成され、その出
力は液晶表示パネル４の信号線に接続される。液晶表示
パネル４は前述の如く構成される。
サブサンプリング１９ａ、１９ｂ、調整手段を備えたブ
ライトネス８ａ、８ｂ、コントラスト９ａ、９ｂ、ガン
マ補正１０ａ、１０ｂ、反転アンプ１１ａ、１１ｂ、お
よび極性スイッチ１２ａ、１２ｂで構成される。高電圧
処理回路３の構成は、同じく２分割されたＡＣアンプ４
２ａ、４２ｂ、バッファ回路４３ａ、４３ｂ等で構成さ
れる。高電圧サンプルホールド回路４１は１２分割され
たサブサンプリング４１ａ〜４１ｌで構成され、その出
力は液晶表示パネル４の信号線に接続される。液晶表示
パネル４は前述の如く構成される。
【００５３】図６の細部構成において、例えば赤色の映
像信号が入力される入力部５′、低電圧処理回路２の細
部は、制御信号ＳＨＡ、ＳＨＢによって切り換えられる
スイッチＡ、Ｂで構成される。低電圧処理回路２の出力
はＡ出力、Ｂ出力を経て高電圧処理回路３に接続され
る。高電圧処理回路３の出力は高電圧サンプルホールド
回路４１に接続される。高電圧サンプルホールド回路４
１は制御信号ＳＨ１〜ＳＨ１３によって１２チャンネル
分の信号切り換えを行うスイッチ１〜スイッチ１３から
構成される。各スイッチには蓄積容量が接続される。各
スイッチによって１２分割された映像信号は液晶表示パ
ネル４の信号線１〜１２に接続されるとともに、スイッ
チ素子１７を介してＴＦＴ２４および画素２５に接続さ
れて構成される。
像信号が入力される入力部５′、低電圧処理回路２の細
部は、制御信号ＳＨＡ、ＳＨＢによって切り換えられる
スイッチＡ、Ｂで構成される。低電圧処理回路２の出力
はＡ出力、Ｂ出力を経て高電圧処理回路３に接続され
る。高電圧処理回路３の出力は高電圧サンプルホールド
回路４１に接続される。高電圧サンプルホールド回路４
１は制御信号ＳＨ１〜ＳＨ１３によって１２チャンネル
分の信号切り換えを行うスイッチ１〜スイッチ１３から
構成される。各スイッチには蓄積容量が接続される。各
スイッチによって１２分割された映像信号は液晶表示パ
ネル４の信号線１〜１２に接続されるとともに、スイッ
チ素子１７を介してＴＦＴ２４および画素２５に接続さ
れて構成される。
【００５４】図５を参照して本実施の形態の動作を説明
する。図５において、入力部５′に入力された映像信号
は低電圧処理回路２に入力される。低電圧処理回路２の
サブサンプリング１９ａ、１９ｂではタイミングジェネ
レータから出力されるサンプリングパルスＳＰ（図示省
略）を基にサンプリング処理する。ブライトネス８ａ、
８ｂ、コントラスト９ａ、９ｂ、ガンマ補正１０ａ、１
０ｂではそれぞれ調整手段を調整することにより明る
さ、コントラスト比、ガンマ補正曲線の調整を行う。反
転アンプ１１ａ、１１ｂでは映像信号を増幅し、極性ス
イッチ１２ａ、１２ｂで所望の極性の映像信号を選択し
て出力する。
する。図５において、入力部５′に入力された映像信号
は低電圧処理回路２に入力される。低電圧処理回路２の
サブサンプリング１９ａ、１９ｂではタイミングジェネ
レータから出力されるサンプリングパルスＳＰ（図示省
略）を基にサンプリング処理する。ブライトネス８ａ、
８ｂ、コントラスト９ａ、９ｂ、ガンマ補正１０ａ、１
０ｂではそれぞれ調整手段を調整することにより明る
さ、コントラスト比、ガンマ補正曲線の調整を行う。反
転アンプ１１ａ、１１ｂでは映像信号を増幅し、極性ス
イッチ１２ａ、１２ｂで所望の極性の映像信号を選択し
て出力する。
【００５５】高電圧処理回路３のＡＣアンプ４２ａ、４
２ｂではサブサンプリングされたドット反転用の映像信
号を所定映像レベルまで増幅する。バッファ回路４３
ａ、４３ｂでは次段回路の負荷を駆動するための電流増
幅等の処理がなされる。高電圧サンプルホールド回路４
１のサブサンプリング４１ａ〜４１ｌでは、入力された
所定の極性の映像信号をサンプリングパルスＳＰ（図示
省略）を基に再度サンプリング処理して液晶表示パネル
４の信号線に出力する。液晶表示パネル４では常法に準
じて映像等を映出する。
２ｂではサブサンプリングされたドット反転用の映像信
号を所定映像レベルまで増幅する。バッファ回路４３
ａ、４３ｂでは次段回路の負荷を駆動するための電流増
幅等の処理がなされる。高電圧サンプルホールド回路４
１のサブサンプリング４１ａ〜４１ｌでは、入力された
所定の極性の映像信号をサンプリングパルスＳＰ（図示
省略）を基に再度サンプリング処理して液晶表示パネル
４の信号線に出力する。液晶表示パネル４では常法に準
じて映像等を映出する。
【００５６】引き続き、図６を参照して本実施の形態の
詳細な動作を説明する。図６の低電圧処理回路２におい
て、入力された±に極性反転された映像信号は制御信号
ＳＨＡ、ＳＨＢを基にスイッチＡやスイッチＢによって
交互に切り換えられ、Ａ出力、Ｂ出力に所定の極性の映
像信号を出力する。高電圧処理回路３では増幅やバッフ
ァリング処理を行う。高電圧サンプルホールド回路４１
では、第１の実施の形態で示したタイミングチャート図
と同様の動作により、映像信号の切り換え動作を行う。
即ち、高電圧サンプルホールド回路４１に入力された極
性反転された映像信号はスイッチ１〜１３によって、制
御信号ＳＨ１〜ＳＨ１３を基に切り換えられて１２分割
された映出信号として液晶表示パネル４の信号線１〜１
２に出力される。なお、本実施の形態の動作を示すタイ
ミングチャート図は第１の実施の形態と同様であるとと
もに、以降の動作は重複するためその説明を省略する。
このように本実施の形態では、信号分割を低電圧処理回
路２および高電圧処理回路３では少なくし、高電圧サン
プルホールド回路４１の直前で最終的な信号線になるよ
うに細かく再分割するようにした。そのため、更なる回
路規模の縮小と配線数を削減できるとともに、充分な高
電圧を確保した映像信号処理装置を実現できる。
詳細な動作を説明する。図６の低電圧処理回路２におい
て、入力された±に極性反転された映像信号は制御信号
ＳＨＡ、ＳＨＢを基にスイッチＡやスイッチＢによって
交互に切り換えられ、Ａ出力、Ｂ出力に所定の極性の映
像信号を出力する。高電圧処理回路３では増幅やバッフ
ァリング処理を行う。高電圧サンプルホールド回路４１
では、第１の実施の形態で示したタイミングチャート図
と同様の動作により、映像信号の切り換え動作を行う。
即ち、高電圧サンプルホールド回路４１に入力された極
性反転された映像信号はスイッチ１〜１３によって、制
御信号ＳＨ１〜ＳＨ１３を基に切り換えられて１２分割
された映出信号として液晶表示パネル４の信号線１〜１
２に出力される。なお、本実施の形態の動作を示すタイ
ミングチャート図は第１の実施の形態と同様であるとと
もに、以降の動作は重複するためその説明を省略する。
このように本実施の形態では、信号分割を低電圧処理回
路２および高電圧処理回路３では少なくし、高電圧サン
プルホールド回路４１の直前で最終的な信号線になるよ
うに細かく再分割するようにした。そのため、更なる回
路規模の縮小と配線数を削減できるとともに、充分な高
電圧を確保した映像信号処理装置を実現できる。
【００５７】本発明は前述の実施の形態に限定されず、
種々の実施の形態を採ることができる。例えば本実施の
形態例では３〜１２に分割する方式について例示した
が、それ以上の分割数に分割することも可能であり、本
発明は分割数に限定されない。また、本実施の形態では
Ｈスキャナ、Ｖスキャナの駆動回路を内挿した場合につ
いて説明したが、駆動回路を外挿する場合にも応用可能
である。更に、本発明の主旨を逸脱しない範囲で適宜応
用が可能であることは言うまでもない。
種々の実施の形態を採ることができる。例えば本実施の
形態例では３〜１２に分割する方式について例示した
が、それ以上の分割数に分割することも可能であり、本
発明は分割数に限定されない。また、本実施の形態では
Ｈスキャナ、Ｖスキャナの駆動回路を内挿した場合につ
いて説明したが、駆動回路を外挿する場合にも応用可能
である。更に、本発明の主旨を逸脱しない範囲で適宜応
用が可能であることは言うまでもない。
【００５８】
【発明の効果】以上説明したように本発明の映像信号処
理装置によれば、複数ドット同時サンプリング方式で駆
動する映像信号処理装置において、映像信号の処理回路
を特性に合わせて適正に分割して処理するようにしたた
め、液晶表示パネルの画素数が増加して点順次サンプリ
ング方式を採用できなくなった映像信号処理装置におい
ても、回路規模やそれに伴う調整箇所、および消費電力
を必要最小限に抑えた映像信号処理装置を構築すること
が可能となる。
理装置によれば、複数ドット同時サンプリング方式で駆
動する映像信号処理装置において、映像信号の処理回路
を特性に合わせて適正に分割して処理するようにしたた
め、液晶表示パネルの画素数が増加して点順次サンプリ
ング方式を採用できなくなった映像信号処理装置におい
ても、回路規模やそれに伴う調整箇所、および消費電力
を必要最小限に抑えた映像信号処理装置を構築すること
が可能となる。
【図１】 本発明の映像信号処理装置の第１の実施の形
態を示すブロック図である。
態を示すブロック図である。
【図２】 第１の実施の形態におけるサブサンプリング
の具体例および液晶表示パネルの細部構成を示すブロッ
ク図である。
の具体例および液晶表示パネルの細部構成を示すブロッ
ク図である。
【図３】 本発明の映像信号処理装置の第１の実施の形
態の動作を示すタイミングチャート図である。
態の動作を示すタイミングチャート図である。
【図４】 本発明の映像信号処理装置の第２の実施の形
態を示すブロック図である。
態を示すブロック図である。
【図５】 本発明の映像信号処理装置の第３の実施の形
態を示すブロック図である。
態を示すブロック図である。
【図６】 第３の実施の形態におけるサブサンプリング
の具体例および液晶表示パネルの細部構成を示すブロッ
ク図である。
の具体例および液晶表示パネルの細部構成を示すブロッ
ク図である。
【図７】 点順次サンプリング方式の映像信号処理装置
を示すブロック図である。
を示すブロック図である。
【図８】 ３ドット同時サンプリング方式の映像信号処
理装置を示すブロック図である。
理装置を示すブロック図である。
【図９】 １２ドット同時サンプリング方式の映像信号
処理装置を示すブロック図である。
処理装置を示すブロック図である。
20、30、40 本発明の映像信号処理装置
２ 低電圧処理回路
３ 高電圧処理回路
４ 液晶表示パネル
５ 入力端子
６ デコーダ
７ タイミングジェネレータ
８ ブライトネス
９ コントラスト
１０ ガンマ補正
１１ 反転アンプ
１２ 極性スイッチ
１３ ＡＣアンプ
１４ バッファ回路
１５ Ｈスキャナ
１６ Ｖスキャナ
１７ スイッチ素子
１８ 表示エリア
２４ ＴＦＴ
２５ 画素
31、41 高電圧サンプルホールド回路
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ
(56)参考文献 特開 平７−129125（ＪＰ，Ａ)
特開 平４−239890（ＪＰ，Ａ)
特開 平５−64113（ＪＰ，Ａ)
特開 平３−114389（ＪＰ，Ａ)
特開 平５−191751（ＪＰ，Ａ)
特開 平６−102837（ＪＰ，Ａ)
特開 平７−199874（ＪＰ，Ａ)
特開 平４−4477（ＪＰ，Ａ)
特開 平３−278690（ＪＰ，Ａ)
特開 昭63−287897（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
G02F 1/133 505 - 580
H04N 5/66 - 5/74
Claims (5)
- 【請求項１】 液晶表示パネルに映像信号を書き込む際
に、前記映像信号をサンプリング処理しながら第１分割
数に分割する低電圧処理回路と、 前記低電圧処理回路から出力される 前記映像信号をサン
プリング処理しながら前記第１分割数よりも多い第２分
割数に分割するとともに、当該映像信号に対して所定映
像レベルで高電圧処理を行う高電圧処理回路とを備えた
ことを特徴とする映像信号処理装置。 - 【請求項２】 前記低電圧処理回路は、前記映像信号を
サンプリングするサンプルホールド回路と、前記映像信
号に対して輝度調整を行うブライトネス調整回路と、前
記映像信号に対してコントラスト調整を行うコントラス
ト調整回路と、前記映像信号に対してガンマ補正の調整
を行うガンマ補正回路とを前記第１分割数分有し、 前記 高電圧処理回路は、前記低電圧処理回路から出力さ
れる前記映像信号を再サンプリングするサンプルホール
ド回路と、前記サンプルホールド回路でサンプリングさ
れた前記映像信号を前記所定映像レベルまで増幅する増
幅回路とを前記第２分割数分有することを特徴とする請
求項１に記載の映像信号処理装置。 - 【請求項３】 液晶表示パネルに映像信号を書き込む際
に、前記映像信号をサンプリング処理しながら第１分割
数に分割する低電圧処理回路と、前記低電圧処理回路から出力される前記映像信号に対し
て所定映像レベルで 高電圧処理を行う高電圧処理回路
と、 前記高電圧処理回路から出力される 前記映像信号をサン
プリング処理しながら前記第１分割数よりも多い第２分
割数に分割し、前記液晶表示パネルへの書き込み信号に
変換する高電圧サンプルホールド回路とを備えたことを
特徴とする映像信号処理装置。 - 【請求項４】 前記低電圧処理回路は、前記映像信号を
サンプリングするサンプルホールド回路と、前記映像信
号に対して輝度調整を行うブライトネス調整回路と、前
記映像信号に対してコントラスト調整を行うコントラス
ト調整回路と、前記映像信号に対してガンマ補正の調整
を行うガンマ補正回路とを前記第１分割数分有し、 前記 高電圧処理回路は、前記低電圧処理回路から出力さ
れる前記映像信号を再サンプリングして前記第１分割数
よりも多く、前記第２分割数よりも少ない第３分割数に
分割するサンプルホールド回路と、前記サンプルホール
ド回路でサンプリングされた前記映像信号を前記所定映
像レベルまで増幅する増幅回路とを前記第３分割数分有
し、 前記 高電圧サンプルホールド回路は、前記高電圧処理回
路から出力される前記映像信号を再々サンプリングする
サンプルホールド回路を前記第２分割数分有することを
特徴とする請求項３に記載の映像信号処理装置。 - 【請求項５】 前記低電圧処理回路は、前記映像信号を
サンプリングするサンプルホールド回路と、前記映像信
号に対して輝度調整を行うブライトネス調整回路と、前
記映像信号に対してコントラスト調整を行うコントラス
ト調整回路と、前記映像信号に対してガンマ補正の調整
を行うガンマ補正回路とを前記第１分割数分有し、 前記 高電圧処理回路は、前記低電圧処理回路から出力さ
れる前記映像信号を前記所定映像レベルまで増幅する増
幅回路を前記第１分割数分有し、 前記 高電圧サンプルホールド回路は、前記高電圧処理回
路から出力される前記映像信号を再々サンプリングする
サンプルホールド回路を前記第２分割数分有することを
特徴とする請求項３に記載の映像信号処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23040895A JP3518086B2 (ja) | 1995-09-07 | 1995-09-07 | 映像信号処理装置 |
| US08/706,226 US5995072A (en) | 1995-09-07 | 1996-09-04 | Video signal processor which separates video signals written to a liquid crystal display panel |
| EP96114252A EP0766464B1 (en) | 1995-09-07 | 1996-09-05 | Video signal processing apparatus for a liquid crystal panel |
| DE69638327T DE69638327D1 (de) | 1995-09-07 | 1996-09-05 | Vorrichtung zum Verarbeiten eines Videosignals für eine FLüssigkristallanzeigetafel |
| KR1019960038593A KR100403108B1 (ko) | 1995-09-07 | 1996-09-06 | 영상신호처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23040895A JP3518086B2 (ja) | 1995-09-07 | 1995-09-07 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0981080A JPH0981080A (ja) | 1997-03-28 |
| JP3518086B2 true JP3518086B2 (ja) | 2004-04-12 |
Family
ID=16907425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23040895A Expired - Lifetime JP3518086B2 (ja) | 1995-09-07 | 1995-09-07 | 映像信号処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5995072A (ja) |
| EP (1) | EP0766464B1 (ja) |
| JP (1) | JP3518086B2 (ja) |
| KR (1) | KR100403108B1 (ja) |
| DE (1) | DE69638327D1 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1173164A (ja) * | 1997-08-29 | 1999-03-16 | Sony Corp | 液晶表示装置の駆動回路 |
| JP4046811B2 (ja) * | 1997-08-29 | 2008-02-13 | ソニー株式会社 | 液晶表示装置 |
| JP3613940B2 (ja) | 1997-08-29 | 2005-01-26 | ソニー株式会社 | ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路 |
| JP3985340B2 (ja) * | 1997-09-26 | 2007-10-03 | ソニー株式会社 | 液晶表示装置駆動回路 |
| JP3595153B2 (ja) | 1998-03-03 | 2004-12-02 | 株式会社 日立ディスプレイズ | 液晶表示装置および映像信号線駆動手段 |
| JP3418676B2 (ja) * | 1998-04-13 | 2003-06-23 | シャープ株式会社 | 液晶駆動回路 |
| TW521240B (en) * | 1998-12-10 | 2003-02-21 | Sanyo Electric Co | Liquid crystal driving integrated circuit |
| JP3573984B2 (ja) | 1998-12-15 | 2004-10-06 | 三洋電機株式会社 | 液晶駆動集積回路 |
| TW522374B (en) * | 2000-08-08 | 2003-03-01 | Semiconductor Energy Lab | Electro-optical device and driving method of the same |
| JP3904394B2 (ja) | 2001-01-24 | 2007-04-11 | セイコーエプソン株式会社 | 画像処理回路、画像処理方法、電気光学装置、および電子機器 |
| JP3981252B2 (ja) * | 2001-06-07 | 2007-09-26 | 株式会社日立製作所 | 画像表示パネル及び画像表示パネルを有する画像ビューア |
| JP3743505B2 (ja) * | 2001-06-15 | 2006-02-08 | セイコーエプソン株式会社 | ライン駆動回路、電気光学装置及び表示装置 |
| KR100848088B1 (ko) * | 2002-01-31 | 2008-07-24 | 삼성전자주식회사 | 액정 표시 장치의 화상 데이터 처리 장치 및 그 방법 |
| US6958651B2 (en) | 2002-12-03 | 2005-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and display device using the same |
| JP3754965B2 (ja) * | 2003-02-28 | 2006-03-15 | キヤノン株式会社 | 映像表示装置 |
| JP4507633B2 (ja) * | 2004-02-24 | 2010-07-21 | セイコーエプソン株式会社 | 画像処理装置、画像処理方法、表示装置、および電子機器 |
| TWI398157B (zh) * | 2006-08-11 | 2013-06-01 | Hon Hai Prec Ind Co Ltd | 影像邊界掃描系統及方法 |
| KR20160097444A (ko) * | 2015-02-06 | 2016-08-18 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60160727A (ja) * | 1984-02-01 | 1985-08-22 | Hitachi Micro Comput Eng Ltd | 直並列変換回路およびこれを用いた表示駆動装置 |
| US4642628A (en) * | 1984-06-22 | 1987-02-10 | Citizen Watch Co., Ltd. | Color liquid crystal display apparatus with improved display color mixing |
| US5192945A (en) * | 1988-11-05 | 1993-03-09 | Sharp Kabushiki Kaisha | Device and method for driving a liquid crystal panel |
| US5287095A (en) * | 1988-12-09 | 1994-02-15 | Hitachi, Ltd. | Display device and its displaying method |
| US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
| JPH03266578A (ja) * | 1990-03-15 | 1991-11-27 | Sharp Corp | 映像信号処理回路 |
| JPH03287291A (ja) * | 1990-04-03 | 1991-12-17 | Asahi Glass Co Ltd | 画像表示装置の駆動回路 |
| US5168270A (en) * | 1990-05-16 | 1992-12-01 | Nippon Telegraph And Telephone Corporation | Liquid crystal display device capable of selecting display definition modes, and driving method therefor |
| JP2640014B2 (ja) * | 1990-05-31 | 1997-08-13 | 三洋電機株式会社 | ドットマトリクス表示装置 |
| US5414442A (en) * | 1991-06-14 | 1995-05-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| JPH0564113A (ja) * | 1991-09-03 | 1993-03-12 | Koudo Eizou Gijutsu Kenkyusho:Kk | 液晶投写型映像表示装置の信号処理回路 |
| JPH05210361A (ja) * | 1992-01-31 | 1993-08-20 | Toshiba Corp | 液晶表示装置の駆動回路 |
| JP3104923B2 (ja) * | 1992-02-04 | 2000-10-30 | 株式会社日立製作所 | データ側駆動回路 |
| JPH05328268A (ja) * | 1992-05-27 | 1993-12-10 | Toshiba Corp | 液晶表示装置 |
| US5510807A (en) * | 1993-01-05 | 1996-04-23 | Yuen Foong Yu H.K. Co., Ltd. | Data driver circuit and associated method for use with scanned LCD video display |
| JP3202384B2 (ja) * | 1993-02-22 | 2001-08-27 | シャープ株式会社 | 表示装置の駆動回路 |
| JP2994169B2 (ja) * | 1993-04-09 | 1999-12-27 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置 |
| US5703617A (en) * | 1993-10-18 | 1997-12-30 | Crystal Semiconductor | Signal driver circuit for liquid crystal displays |
| JPH07129125A (ja) * | 1993-10-29 | 1995-05-19 | Sanyo Electric Co Ltd | 画素配列表示装置 |
| JP3231530B2 (ja) * | 1993-12-17 | 2001-11-26 | キヤノン株式会社 | 液晶表示装置 |
| JP2827867B2 (ja) * | 1993-12-27 | 1998-11-25 | 日本電気株式会社 | マトリックス表示装置のデータドライバ |
-
1995
- 1995-09-07 JP JP23040895A patent/JP3518086B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-04 US US08/706,226 patent/US5995072A/en not_active Expired - Lifetime
- 1996-09-05 DE DE69638327T patent/DE69638327D1/de not_active Expired - Lifetime
- 1996-09-05 EP EP96114252A patent/EP0766464B1/en not_active Expired - Lifetime
- 1996-09-06 KR KR1019960038593A patent/KR100403108B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69638327D1 (de) | 2011-03-17 |
| KR100403108B1 (ko) | 2004-04-06 |
| EP0766464B1 (en) | 2011-02-02 |
| US5995072A (en) | 1999-11-30 |
| KR970017151A (ko) | 1997-04-30 |
| EP0766464A2 (en) | 1997-04-02 |
| EP0766464A3 (en) | 1999-03-17 |
| JPH0981080A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3518086B2 (ja) | 映像信号処理装置 | |
| KR100654590B1 (ko) | 화상디스플레이장치및그의구동방법 | |
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| US5748175A (en) | LCD driving apparatus allowing for multiple aspect resolution | |
| JP2003022057A (ja) | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 | |
| JPH08234703A (ja) | 表示装置 | |
| JP2003280596A (ja) | 表示駆動装置およびそれを用いた表示装置 | |
| US8223138B2 (en) | Partial frame memory FPR display device and writing and reading method thereof | |
| US8188958B2 (en) | Method, device and system of response time compensation | |
| JPH08221039A (ja) | 液晶表示装置及びその駆動方法 | |
| US6771238B1 (en) | Liquid crystal display device | |
| JP3623304B2 (ja) | 液晶表示装置 | |
| JP2003330423A (ja) | 液晶表示装置及びその駆動制御方法 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JPH09270976A (ja) | 液晶表示装置 | |
| JP2002032061A (ja) | 液晶ディスプレイの駆動方法、その回路及び画像表示装置 | |
| JP3826930B2 (ja) | 液晶表示装置 | |
| JPH11231822A (ja) | 画像表示装置およびその駆動方法 | |
| JPH11133934A (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JP3360649B2 (ja) | 液晶表示装置 | |
| JPH09325740A (ja) | 液晶表示装置の駆動回路 | |
| JP3122950B2 (ja) | 液晶制御装置、液晶表示装置及びプロジェクション装置 | |
| JP2000305534A (ja) | 液晶駆動回路及び液晶表示装置 | |
| JPH11231837A (ja) | 表示装置の駆動方法及び駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |