KR100908203B1 - 에스시엘디 구동을 위한 게이트드라이버 및 그 구동방법 - Google Patents

Abstract

본 발명은 액정패널을 구동하기 위한 제어신호를 게이트라인으로 출력하는 게이트드라이버와 그 구동방법에 관한 것으로서, 보다 상세하게는 SCLD구동방법과 그 게이트드라이버에 관한 것이다.

이는 제1 및 제2Vsync신호, 클럭신호(Vclk), 기수OE신호 및 우수OE신호, 및 캐리신호를 입력받아 액정패널의 게이트라인으로 구동신호를 출력하는 다수의 채널을 구비한 게이트드라이버로서, 상기 제1 및 제2Vsync신호, 클럭신호(Vclk)와 캐리신호를 입력받아 출력하는 시프트레지스터와; 상기 게이트라인 중 홀수번째 라인과 짝수번째 라인 제어를 위한 기수OE신호와 우수OE신호를 입력받고 상기 시프트레지스터의 캐리신호를 입력받아 출력하는 출력제어기와; 상기 출력제어기에서 입력받은 캐리신호를 상기 클럭신호에 따라 전압레벨로 변환하여 출력하는 레벨시프터와; 상기 레벨시프터의 변환전압을 입력받아 상기 기수OE신호 및 우수OE신호에 따라 우수 및 기수게이트라인으로 변환전압을 출력하는 출력버퍼를 포함하여 채널로 정의하는 SCLD 구동을 위한 게이트드라이버를 통해 SCLD구동을 수행하는 바, 기수번째 게이트라인과 우수번째 게이트라인을 각각 별도로 구동하는 방법을 제시한다.

Description

에스시엘디 구동을 위한 게이트드라이버 및 그 구동방법{Gate driver and the driving method for SCLD}

도 1은 종래 기술의 액정 표시 장치의 게이트 드라이버의 구성 블록도

도 2는 종래 기술에 따른 게이트 드라이버의 신호출력 파형도

도 3은 종래의 게이트 라인상에 스토리지 노드가 위치하는 픽셀 구조를 나타낸 구성도

도 4는 상기 SCLD구동방법에 사용되는 액정패널의 픽셀 구조를 도시한 도면

도 5a 내지 5b는 종래의 SCLD구동방법 설명을 위한 게이트드라이버의 구조와 동작을 설명하기 위한 구조도와 신호도

도 6은 종래의 SCLD구동을 수행하는 액정패널의 구동을 설명하기 위한 신호도

도 7은 본 발명에 따른 SCLD구동을 수행하는 액정패널 구동을 위한 게이트드라이버의 내부구성을 도시한 도면

도 8은 본 발명에 따른 SCLD 구동을 위한 게이트드라이버의 구동방법을 설명하기 위한 신호도

<도면의 주요부분에 대한 부호의 설명>

210 : 시프트레지스터 220 : 출력제어기

230 : 레벨시프터 240 : 출력버퍼

본 발명은 액정표시장치에 관한 것으로서, 보다 상세하게는 액정패널의 구동을 위한 게이트드라이버와 그 구동방법에 관한 것이다.

일반적으로 액정 표시 장치(Thin Film Transistor Liquid Crystal Display : TFT LCD)의 한 세트에는 대략 3 ~ 4개의 게이트 드라이버 칩이 실장되어 사용된다.

이하, 첨부된 도면을 참고하여 종래 기술의 액정 표시 장치에 관하여 설명하면 다음과 같다.

도 1은 종래 기술의 액정 표시 장치의 게이트 드라이버의 구성 블록도이고, 도 2는 종래 기술에 따른 게이트 드라이버의 출력 파형도이다.

그리고 도 3은 이전 게이트 라인상에 스토리지 노드가 위치하는 픽셀 구조를 나타낸 구성도이다.

상기 게이트 드라이버 칩(10)은 채널(11)(12)(13)(14)이 n개로 구성되며, 각각의 채널(11)(12)(13)(14)들은 각각 시프트레지스터(15a)(15b)(15c)(15d), 레벨시프터(16a)(16b)(16c)(16d), 출력버퍼(17a)(17b)(17c)(17d)로 구성된다.

외부로부터 입력되는 캐리 입력 신호는 바로 전단 채널의 시프트 레지스터로만 입력되며, 나머지 채널의 시프트 레지스터의 입력 신호는 바로 전단 채널의 시프트 레지스터의 출력을 받도록 구성되어 있다. 물론 클럭 신호가 이와 같은 신호 전달을 제어한다.

그리고 마지막 채널의 시프트 레지스터의 출력 신호는 다음 칩의 첫 번째 채널의 시프트 레지스터의 입력으로 사용하기 위하여 외부의 캐리 신호로 출력되도록 구성된다.

각 채널(11)(12)(13)(14)들의 레벨 시프터는 해당 채널의 각각의 시프트 레지스터의 출력 신호를 입력으로 받으며, 각 채널(11)(12)(13)(14)의 출력 버퍼(17a)(17b)(17c)(17d)의 입력은 해당 채널의 레벨 시프터의 출력 신호를 입력으로 받도록 구성된다.

이와 같은 구성을 갖는 종래 기술의 게이트 드라이버의 구동에 관하여 설명하면 다음과 같다.

먼저, 외부에서 게이트 드라이버 칩(10)에 펄스 파형의 캐리 신호가 입력되면, 캐리 신호는 첫 번째 채널(11)의 시프트 레지스터(15a)에 입력된다.

상기 시프트 레지스터(15a)에 입력된 신호는 레벨 시프터(16a)에 의해 출력되는 전압 레벨만큼 변환된 후 출력 버퍼(17a)를 통하여 출력된다.

그리고 첫 번째 채널(11)의 시프트 레지스터(15a)에 입력된 캐리 신호는 클럭 신호에 의해 두 번째 채널(12)의 시프트 레지스터(15b)에 입력되어 상기한 방식과 동일한 방식으로 레벨 시프터(16b)를 통하여 출력되는 전압 레벨만큼 변환된 후 상기 출력 버퍼(17b)를 통해 출력된다.

이와 같은 방식으로 n개의 출력을 갖는 게이트 드라이버(10)는 클럭 신호에 따라 변환된 전압 레벨을 갖는 펄스를 순차적으로 출력한다.

여기서, 마지막 채널(14)의 시프트 레지스터(15d)에 입력되는 캐리 신호는 동일한 방식으로 변환되어 출력 버퍼(17d)를 통하여 출력되는 동시에 직렬로 연결되는 다른 드라이버 칩의 첫번째 채널의 시프트 레지스터의 입력으로 사용하기 위하여 칩외부로 출력된다.

상기와 같은 동작을 수행하는 게이트드라이버는 고해상도의 액정패널의 경우, 그 구동클럭이 높아져 원활한 구동을 수행하지 못하는 단점이 있다.

이와 같은 문제점을 개선하기 위해, 상기 게이트드라이버를 구동하기 위한 또 다른 방법으로 SCLD(Shared Column-Line Driving Method) 기술이 제안되는바, 이하 SCLD구동방법에 대해 설명한다.

도 4는 상기 SCLD구동방법에 사용되는 액정패널의 픽셀 구조를 도시한 도면으로서, 상기한 구조의 SCLD구동을 위한 게이트드라이버의 구조와 동작을 도 5a와 5b에 각각 도시하였다.

도 5a에 도시된 게이트드라이버의 구조는 256채널의 게이트신호(G1~G256)를 출력하기 위해 514비트(bit)의 출력(n1~n514)을 생성하는 시프트레지스터를 이용하고 있으며, 입력된 Vsync신호와 Vclk신호에 따라 상기 514비트의 시프트레지스터의 출력을 OR게이트(120)를 이용하여,

G1=n1+n3+n4, G2=n3+n5+n6,‥‥‥, G256=n511+n513+n514 와 같이 논리 조합 시켜 레벨시프터(130)로 입력하고, 출력버퍼(140)를 통한 256채널의 게이트 신호(G1~G256)를 출력하고 있다.

이러한 게이트 신호와 데이터 신호와의 결합을 통한 액정패널의 동작을 설명하는 도 6의 신호도에서도 알 수 있듯이, 동일 데이터라인(D1)(D2)에 연결되어 인접한 서브픽셀 ①,②와 ③,④로 쌍이 지어지는 두 서브픽셀을 한 수평동기구간 동안 두 게이트라인을 이용하여(예를 들어, G1과G2, G2와 G3 등) 동일 극성의 데이터신호로 동시에 구동하는 방법이다.

즉, 첫 번째 수평 신호 구간에서 게이트라인 G1과 G2에서 두 라인이 모두 하이(high)상태이면 ①번 픽셀이 ON되고, G1만 하이상태이면 ②번 픽셀만 ON상태가 되며, 두 번째 수평신호 구간에서 G2와 G3가 하이상태이면 ③번 픽셀이 ON되고, G2만 하이상태이면 ④번 픽셀이 ON되는 구동을 수행하는 것이다.

그러나 상기와 같은 종래의 게이트드라이버를 이용한 액정패널 구동 방법인 SCLD구동방법은 상기 게이트라인 출력 채널을 256개로 하기 위해서는 상기 게이트드라이버에 포함되는 시프트레지스터(110)의 수가 514개인 게이트드라이버가 필요하게 되며 또한 이를 구동하기 위해 상기 게이트드라이버(100)의 구동주파수(Vclk)도 일반적인 게이트드라이버 구동주파수에 비해 2배가 되어야 하는 단점이 있다.

상기와 같은 문제점을 해결하기 위해, 본 발명은 SCLD구동을 위한 상기 게이트드라이버의 시프트레지스터 수를 줄이고, 이에 따른 구동 주파수 역시 기존의 SCLD구동에 비해 반감시킬 수 있는 안정적인 SCLD구동용 게이트드라이버와 그 구동방법을 제시하는데 목적이 있다.

본 발명은 상기와 같은 목적을 달성하기 위해, 제1 및 제2Vsync신호, 클럭신호(Vclk), 기수OE신호 및 우수OE신호, 및 캐리신호를 입력받아 액정패널의 게이트라인으로 구동신호를 출력하는 다수의 채널을 구비한 게이트드라이버로서, 상기 제1 및 제2Vsync신호, 클럭신호(Vclk)와 캐리신호를 입력받아 출력하는 시프트레지스터와; 상기 게이트라인 중 홀수번째 라인과 짝수번째 라인 제어를 위한 기수OE신호와 우수OE신호를 입력받고 상기 시프트레지스터의 캐리신호를 입력받아 출력하는 출력제어기와; 상기 출력제어기에서 입력받은 캐리신호를 상기 클럭신호에 따라 전압레벨로 변환하여 출력하는 레벨시프터와; 상기 레벨시프터의 변환전압을 입력받아 상기 기수OE신호 및 우수OE신호에 따라 우수 및 기수게이트라인으로 변환전압을 출력하는 출력버퍼를 포함하여 채널로 정의하는 SCLD 구동을 위한 게이트드라이버를 제안한다.

아울러, 상기 제1 및 제2Vsync신호의 인가 시간은 상기 클럭신호(Vclk)의 2주기동안 인 것을 특징으로 하며, 상기 제2Vsync신호는 상기 제1Vsinc신호가 인가된 뒤 상기 클럭신호(Vclk)의 1주기 시간 뒤에 인가되는 것을 특징으로 한다.

아울러 상기 구성에 따른 게이트드라이버는, 상기 시프트레지스터로 제1 및 제2Vsync신호, 클럭신호(Vclk) 및 캐리신호를 입력하는 단계와; 상기 분리된 기수OE신호와 우수OE신호를 상기 출력제어기로 입력하는 단계와; 상기 출력제어기는 상기 시프트레지스터의 캐리신호를 입력받아 상기 레벨시프터로 전송하는 단계와; 상기 레벨시프터는 상기 캐리신호를 전압레벨로 변환하여 출력하는 단계와; 상기 출력버퍼는 상기 레벨시프터에 의해 변환된 변환전압을 상기 기수OE신호 및 우수OE신호에 따라 기수 및 우수게이트라인에 인가하는 단계로 구동되며, 상기 제1 및 제2Vsync신호는 상기 클럭신호(Vclk)의 2주기 시간동안 인가하는 단계를 더욱 포함하는 것을 특징으로 한다.

또한 상기 각 단계는 상기 제1 및 제2Vsync신호 주기에 따라 반복되는 것을 특징으로 하며, 상기 제2Vsync신호는 상기 제1Vsinc신호가 인가된 뒤 상기 클럭신호(Vclk)의 1주기 시간 뒤에 인가하는 단계를 더욱 포함하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명에 대해 설명하기로 한다.

도 7은 본 발명에 따른 SCLD구동을 수행하는 액정패널 구동을 위한 게이트드라이버의 내부구성을 도시한 도면으로서, 기존에 상기 도 4와 같은 픽셀구조를 가지는 액정패널에서 256채널의 게이트신호(G1~G256)를 출력하기 위해 사용되던 514비트 시프트레지스터 대신에 게이트라인(G)의 개수와 동일한 256채널의 시프트레지스터(210)를 이용한다.

또한 상기 본 발명에 따른 게이트드라이버는 시프트레지스터(210)와 레벨시프터(230)사이에 출력제어기(220)를 더욱 구비하고 있는 바, 상기 출력제어기(220)는 타이밍컨트롤러(미도시)에서 상기 게이트드라이버로 출력하는 게이트출력인에이블(GOE)신호가 기수OE신호와 우수OE신호로 분리된 OE신호를 입력받는다. 물론 상기 타이밍컨트롤러 또는 별도의 OE신호분리회로(미도시)에서 게이트출력인에이블(GOE)신호를 기수OE신호와 우수OE신호로 분리하여 상기 출력제어기(220)로 전송할 수도 있고 상기 출력제어기(220)에서 GOE신호를 기수OE신호와 우수OE신호로 분리할 수도 있다.

또한 상기 제1 및 제2Vsync신호 역시 상기 타이밍컨트롤러 또는 별도로 구성된 Vsync신호발생기(미도시)에서 다수의 Vsync신호를 발생시켜 상기 시프트레지스터(210)로 입력할 수 있다.

상기와 같이 구성되는 본 발명에 따른 SCLD 구동을 위한 게이트드라이버의 구동방법에 대해 도 8의 신호도를 참조하여 설명한다.

도 8에서 보면, 상기 도 5b에 도시된 종래의 SCLD구동을 위한 구동신호에 비해, Vsync(즉, GSP) 신호가 기수번째 게이트라인 제어(Vsync1)와 우수번째 게이트라인의 제어(Vsync2)를 위해 2개가 입력되며, 이들은 각각 클럭신호(Vclk)(즉, GSC)의 2주기 시간동안 연장되어 인가되고, 또한 상기 기수번째 게이트라인 제어(Vsync1)와 우수번째 게이트라인의 제어(Vsync2)는 상기 클럭신호(Vclk)의 1주기 시간을 간격으로 하여 인가되고 있는 바, 이는 예를 들어 제1게이트라인과 제2게이트라인에 순차적으로 게이트신호를 인가해야 하기 때문에 시간적인 차이를 가지는 것이다.

또한 본 발명에서는 기수번째 게이트라인과 우수번째 게이트라인으로 인가되는 게이트신호의 별도 출력제어를 위해, OE(Output Enable) 신호를 기수OE신호와 우수OE신호로 구분하여 인가하고 있으며, 이 신호는 상기 (Vsync1)과 (Vsync2)로 각각 제어되는 게이트스타트펄스(GSP)와 연동하여 상기 기수 게이트라인과 우수 게이트라인에 게이트신호를 인가하기 위한 신호이다.

상기 설명한 본 발명과 같이 게이트드라이버를 구성하고, Vsync신호(GSP)와 Vclk(GSC) 신호를 제어하여 게이트드라이버의 최종출력을 제어하여, 상기 도 4와 같은 구조를 가지는 액정패널의 구동을 설명한 도 6에서 설명한 방식의 구동이 가능한 다수의 게이트신호(G1~G256)를 출력할 수 있게 된다.

상기와 같이 설명한 본 발명에 따른 SCLD 구동을 위한 게이트드라이버 및 그 구동방법은 종래에 SCLD구동을 위해 게이트드라이버로 인가하던 클럭주파수의 1/2주기만으로도 그 구동이 가능한 장점이 있다.

아울러 게이트신호 출력을 얻기 위해, 게이트 출력 채널수보다 2배이상 높은 비트 출력을 가지는 시프트레지스터를 게이트출력수와 동일한 비트수의 출력을 수행하는 시프트레지스터만으로도 충분히 구동 가능하여 기존의 게이트드라이버 칩의 특성을 최대로 이용할 수 있는 장점이 있다.

Claims (7)

1. 제1 및 제2Vsync신호, 클럭신호(Vclk), 기수OE신호 및 우수OE신호, 및 캐리신호를 입력받아 액정패널의 게이트라인으로 구동신호를 출력하는 다수의 채널을 구비한 게이트드라이버로서,

   상기 제1 및 제2Vsync신호, 클럭신호(Vclk)와 캐리신호를 입력받아 출력하는 시프트레지스터와;

   상기 게이트라인 중 홀수번째 라인과 짝수번째 라인 제어를 위한 기수OE신호와 우수OE신호를 입력받고 상기 시프트레지스터의 캐리신호를 입력받아 출력하는 출력제어기와;

   상기 출력제어기에서 입력받은 캐리신호를 상기 클럭신호에 따라 전압레벨로 변환하여 출력하는 레벨시프터와;

   상기 레벨시프터의 변환전압을 입력받아 상기 기수OE신호 및 우수OE신호에 따라 우수 및 기수게이트라인으로 변환전압을 출력하는 출력버퍼

   를 포함하여 채널로 정의하는 에스시엘디 구동을 위한 게이트드라이버
2. 청구항 제 1 항에 있어서,

   상기 제1 및 제2Vsync신호의 인가 시간은 상기 클럭신호(Vclk)의 2주기동안 인 것을 특징으로 하는 에스시엘디 구동을 위한 게이트드라이버
3. 청구항 제 1 항에 있어서,

   상기 제2Vsync신호는 상기 제1Vsync신호가 인가된 뒤 상기 클럭신호(Vclk)의 1주기 시간 뒤에 인가되는 것을 특징으로 하는 에스시엘디 구동을 위한 게이트드라이버
4. 제1 및 제2Vsync신호, 클럭신호(Vclk), 기수OE신호 및 우수OE신호, 및 캐리신호를 입력받아 액정패널의 게이트라인으로 구동신호를 출력하는 다수의 채널을 구비한 게이트드라이버로서, 상기 제1 및 제2Vsync신호, 클럭신호(Vclk)와 캐리신호를 입력받아 출력하는 시프트레지스터와; 상기 게이트라인 중 홀수번째 라인과 짝수번째 라인 제어를 위한 기수OE신호와 우수OE신호를 입력받고 상기 시프트레지스터의 캐리신호를 입력받아 출력하는 출력제어기와; 상기 출력제어기에서 입력받은 캐리신호를 상기 클럭신호에 따라 전압레벨로 변환하여 출력하는 레벨시프터와; 상기 레벨시프터의 변환전압을 입력받아 상기 제1 및 제2Vsync신호와 기수OE신호 및 우수OE신호에 따라 우수 및 기수게이트라인으로 변환전압을 출력하는 출력버퍼를 포함하여 채널로 정의하는 에스시엘디 구동을 위한 게이트드라이버의 구동을 위해,

   상기 시프트레지스터로 제1 및 제2Vsync신호, 클럭신호(Vclk) 및 캐리신호를 입력하는 단계와;

   상기 기수OE신호와 우수OE신호를 상기 출력제어기로 입력하는 단계와;

   상기 출력제어기는 상기 시프트레지스터의 캐리신호를 입력받아 상기 레벨시프터로 전송하는 단계와;

   상기 레벨시프터는 상기 캐리신호를 전압레벨로 변환하여 출력하는 단계와;

   상기 출력버퍼는 상기 레벨시프터에 의해 변환된 변환전압을 상기 기수OE신호 및 우수OE신호에 따라 기수 및 우수게이트라인에 인가하는 단계

   를 포함하는 에스시엘디 구동을 위한 게이트드라이버 구동방법
5. 청구항 제 4 항에 있어서,

   상기 제1 및 제2Vsync신호는 상기 클럭신호(Vclk)의 2주기 시간동안 인가하는 단계

   를 더욱 포함하는 에스시엘디 구동을 위한 게이트드라이버 구동방법
6. 청구항 제 4 항 또는 제 5 항에 있어서,

   상기 각 단계는 상기 제1 및 제2Vsync신호 주기에 따라 반복되는 것을 특징으로 하는 에스시엘디 구동을 위한 게이트드라이버 구동방법
7. 청구항 제 4 항에 있어서,

   상기 제2Vsync신호는 상기 제1Vsync신호가 인가된 뒤 상기 클럭신호(Vclk)의 1주기 시간 뒤에 인가하는 단계를 더욱 포함하는 에스시엘디 구동을 위한 게이트드라이버 구동방법

Images