KR100394067B1 - 액정 표시 장치의 데이터 구동회로 - Google Patents

액정 표시 장치의 데이터 구동회로 Download PDF

Info

Publication number
KR100394067B1
KR100394067B1 KR1019960063441A KR19960063441A KR100394067B1 KR 100394067 B1 KR100394067 B1 KR 100394067B1 KR 1019960063441 A KR1019960063441 A KR 1019960063441A KR 19960063441 A KR19960063441 A KR 19960063441A KR 100394067 B1 KR100394067 B1 KR 100394067B1
Authority
KR
South Korea
Prior art keywords
clock
sampling
output
data
voltage
Prior art date
Application number
KR1019960063441A
Other languages
English (en)
Other versions
KR19980045263A (ko
Inventor
김준희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019960063441A priority Critical patent/KR100394067B1/ko
Publication of KR19980045263A publication Critical patent/KR19980045263A/ko
Application granted granted Critical
Publication of KR100394067B1 publication Critical patent/KR100394067B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 소정 비트의 디지털 RGB 데이터와 상기 RGB화상 데이터에 따른 소정 개수의 그레이 전압을 입력받아 조합한 후 구동전압을 임의의 신호선에 걸어주어 해당 화소전극을 충전하도록 하는 액정 표시 장치의 데이터 구동회로에 관한 것으로 특히, 소정주기를 갖는 다상 클럭의 제어신호를 발생시키는 클럭 발생부와, 상기 RGB화상 데이터를 기준으로 입력되는 상기 그레이 전압의 조합을 통해 임의의 전압신호들를 생성시키되 상기 클럭 발생부에서 발생되는 다상 클럭에 따라 일정시간 간격을 갖도록 출력하는 구동전압 발생부와, 상기 클럭 발생부에서 발생되는 제어신호를 입력받아 샘플링 타이밍을 조정하여 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터에서 출력되는 샘플링 신호에 의해 상기 구동전압 발생부에서 출력되는 구동전압을 통해 전압 샘플링하며 최종 샘플링이 이루어졌을때 외부에서 입력되는 출력 인에이블 신호에 의해 샘플링 한 신호들을 출력하는 샘플링 메모리 및 상기 샘플링 메모리에서 출력되는 데이터를 홀딩하고 있다가 직접 신호선에 걸어주는 홀딩메모리를 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동회로에 관한 것이다.

Description

액정 표시 장치의 데이터 구동회로
[산업상의 이용분야]
본 발명은 LCD구동 방식에 관한 것으로 특히, 구동전압 발생수단을 종래에서와 같이 각 신호선마다 하나씩 구비시키지 않고 입력되는 하나의 픽셀에 대응하는 RGB 데이터를 기준으로 세개의 구동전압 발생수단만을 구비시키고 다상 클럭에 의해 동기시켜 해당 화소 전극에 충전되는 전압을 미리 발생시키고 이때 발생되는 구동전압을 샘플링 메모리에 입력시켜 최종적으로 홀딩 메모리에서 출력되는 전압신호가 직접적으로 각 신호선에 걸리도록하는 데이터 구동회로에 관한 것이다.
[종래 기술의 구성 및 동작]
일반적으로, 컴퓨터 장치(Computer Application) 예를들면 노트북 등의 표시수단으로 사용되는 LCD의 구동 시스템은 첨부한 제 1 도에 도시되어 있는 바와같이 구성되어 있다.
상기 제 1 도에 구성되어 있는 LCD의 구동 시스템의 동작을 간략히 살펴보면, 컴퓨터(10)로부터 콘트롤러(20)는 클럭신호(CLK)와 수평/수직 동기신호(Hsync, Vsync) 및 각각이 6비트 데이터인 R.G.B 데이터를 입력받게 된다.
이후, 상기 콘트롤러(20)는 게이트 구동회로(G)에는 수평동기에 따른 제어신호를 전달하고, 데이터 구동회로(D)에는 수직동기와 R.G.B 데이터에 따른 제어신호를 전달하며, 구동전압 공급부(30)에는 상기 데이터 구동회로(D)에서 액정판넬(P)의 화소전극에 RGB신호에 따른 그레이 전압(Gray Voltage; GV)을 발생시킬 수 있는 제어신호를 전달한다.
따라서, 상기 데이터 구동회로(D)에서는 상기 구동전압 공급부(30)에서 RGB화상 데이터에 따른 64종류(V0∼V63)의 그레이 전압(GV)을 입력받아 임의의 신호선에 걸어주어 해당 화소전극을 충전하게 된다.
이때, 상기 구동전압 공급부(30)에서 64개의 그레이전압이 발생되는 이유는 화상데이터의 RGB 데이터가 6비트이므로 발생될 수 있는 경우의 수가 26즉, 64개이기 때문이다.
상기와 같이 64개의 그레이 전압과 제어신호를 입력받아 동작하는 데이터 구동회로(D)의 블럭구성은 첨부한 제 2도에 도시되어 있는 바와같다.
제 2 도는 일반적인 디지털 드라이버의 블럭 구성도로서, 콘트롤러(20)로부터 RGB데이터를 입력받아 샘플링동작하는 샘플링 메모리(Msmp)와, 외부로부터 동기신호를 입력받아 상기 샘플링 메모리(Msmp)의 샘플링동작을 제어하기 위한 샘플링시간(Tsmp)을 발생시키는 쉬프트 레지스터(SR)와, 출력제어신호(LS)에 의해 상기 샘플링 메모리(Msmp)에서 발생되는 RGB데이터의 샘플링 데이터를 입력받아 소정시간 즉, 하나의 수평동기시간동안 홀딩하고 있다가 동시에 모든 데이터를 출력하는 홀딩메모리(MH) 및 상기 홀딩메모리(MH)에서 출력되는 데이터에 따라 상기 구동전압 공급부(30)에서 발생되는 그레이 전압중 해당하는 전압을 선택하여 각각의 신호선에 실어주는 출력전압선택회로(Selection-Controlling Oircuit of output Level: SCOL)로 구성되어 있다.
또한, 상기 출력전압 선택회로(SCOL)는 상기 홀딩메모리(MH)에서 출력되는 데이터를 입력받아 디코딩하는 디코더(DEC)와, 상기 디코더(DEC)에서 출력되는 데이터를 입력받아 출력레벨을 쉬프팅시키는 레벨쉬프터(LS) 및 상기 레벨쉬프터(LS)에서 출력되는 데이터에 따라 상기 구동전압 공급부(30)에서 발생되는 그레이 전압을 선택하여 출력하는 아날로그 스위칭회로(ASC)로 구성된다.
이때, 상기 디코더(DEC)는 입력되는 데이터가 6비트인 경우 64개의 데이터 형태중 어느 하나로 변환하여 출력하는 기능을 수행한다.
상기와 같이 구성되는 데이터 구동회로의 동작을 간략히 살펴보면, 샘플링 메모리(Msmp)로 부터의 출력 데이터가 출력전압 선택회로(SCOL)로 입력될 때, 6 대 64의 기능을 수행하는 디코더(DEC)를 거치면서 디코딩된 데이터는 아날로그 스위칭회로(ASC)를 온/오프 시키기 위해 레벨쉬프터(LS)를 거친 후 상기 아날로그 스위칭회로(ASC)에서 선택된 그레이 레벨 전압들을 동시에 액정판넬(P)로 출력한다.
이때, 신호선의 개수가 120개라고 가정하면 상기 데이터 구동회로에서 동시에 출력되는 데이터의 개수 역시 120개가 된다.
상기와 같은 개괄적인 데이터 구동회로에서 120개로 가정한 신호선 각각에 대한 보다 세부적인 구성이 첨부한 제 3 도에 도시되어 있다. 또한, 상기 제 3 도에 도시되어 있는 신호선 하나에 대한 발췌 구성은 제 4 도에 도시되어 있는 바와같다.
따라서, 첨부한 제 3 도와 제 4 도에 도시되어 있는 구성을 통해 상술한 데이터 구동회로의 동작을 간략히 부연하면,
우선, 제 3 도에 도시된 바와 같이 드라이버가 120개의 출력단을 갖는다고 가정 한다.
이때, 제 4 도에 도시되어 있는 홀딩 메모리(MH)로부터 입력된 RGB데이터는 쉬프트 레지스터에 의해 RGB가 동시에 샘플링 메모리(Msmp)에 샘플링된다. 따라서, 쉬프트 레지스터(SR)의 쉬프트 스텝수는 120/3 즉, 40 스텝이 된다. 쉬프트 레지스터가 쉬프팅 동작을 한때에 맞춰 샘플링 신호(Tsmp)가 샘플링을 행하도록 콘트롤 한다.
드라이버의 출력이 전술한 바와같이 120개로 가정하였기 때문에 샘플링 메모리(Msmp), 홀딩 메모리(MH), 출력전압 선택회로(SCOL)가 각각 120개씩 있어야 한다. 즉, 드라이버의 출력단의 수 만큼 샘플링 메모리(Msmp), 홀딩 메모리(MH), 출력전압 선택회로(SCOL)가 존재하여야 한다.
이때, 각 구성에 대하여 좀더 상세히 살펴보면, 샘플링 메모리(Msmp)는 RGB 데이터를 입력받아 샘플링 신호(Tsmp)에 의해 RGB 데이터를 저장한다.
출력신호(LP)에 의해 상기 샘플링 메모리(Msmp)에 저장되었던 샘플링 데이터들은 홀딩 메모리(MH)로 이동한 후 수평동기 1 회분의 시간동안 유지된다.
이때, 상기 홀딩 메모리(MH)의 출력신호인 RGB 데이터들은 다음 블럭인 출력전압 선택회로(SCOL)로 입력된다. 상기 출력전압 선택회로에서 상기 홀딩 메모리(MH)로부터 입력된 RGB데이터에 맞는 레벨의 그레이 전압이 선택되어 액정판넬(P)로 출력되는 것이다.
이와같은 동작의 수행에 있어 실제적으로 액정판넬(P)에 구비되어 있는 화소전극에 충전되는 데이터인 그레이 전압을 각 신호선에 걸어주는 출력전압 선택회로(SCOL)의 구성을 첨부한 제 5 도를 참조하여 살펴보면 다음과 같다.
제 5 도는 출력전압 선택회로(SCOL)의 구조를 회로적으로 도시한 것으로, 홀딩메모리(MH)에서 출력되는 6비트의 데이터중 상위 3비트는 (S0,S4), (S4,S8),..., (S60,S64)를 선택하고, 하위 3비트는 아날로그 스위칭회로(ASC)를 제어하기 위한 제어신호(TM)를 선택한다. 상기 제어신호(TM)는 상위 3비트에 의해 선택된 아날로그 스위칭회로(ASC)를 온/오프 한다.
이때, 상기 제어신호(TM)에 대하여 첨부한 제 6 도를 참조하여 살펴보면, (가)도에는 제어신호(TM)의 종류에 따른 파형주기를 도시하고 있다.
이때, (가)도에 도시되지 않은 TM5, TM6, TM7의 파형은 TM1, TM2, TM3를 반전하여 사용한다.
도시되어 있는 바와같은 파형들을 고주파로 하는 경우 (나)도에 도시되어 있는 바와같은 경우를 예로하면 아래의 식과 같은 평균 전압이 액정판넬에 인가된다.
따라서, 판넬의 특성에 맞도록 적절한 고주파로 TM신호를 인가하면, 두 기준전압간에 8개의 그레이 레벨(Gray Level)을 더 만들어 줄수 있다.
[종래 기술의 문제점]
이와같이 동작하는 종래의 데이터 구동회로에서는 각 데이터 라인인 신호선 마다 동일한 디바이스가 구비되어야한다. 즉, 데이터 구동회로의 출력단의 개수 만큼 디코더, 레벨 쉬프터, 아날로그 스위치가 필요하기 때문에 데이터 구동회로의 사이즈 및 소비전력상의 문제점이 발생되었다.
또한, 출력단수가 증가하는데 따라 예를들어, 출력단이 120개인 경우 디코더는 120개가 필요하며, 레벨 쉬프터와 아날로그 스위치는 9 ×120개가 필요하게 된다는 제약이 따른다는 문제점이 발생된다.
또한, TM신호들을 고주파로 하여야 한다는 부담이 있다.
[본 발명의 목적]
상술한 바와같은 문제점을 해소하기 위한 본 발명의 목적은 디코더, 레벨 쉬프터 및 아날로그 스위치로 이루어지는 구동전압 발생수단을 종래에서와 같이 각 신호선마다 하나씩 구비시키지 않고, 입력되는 하나의 픽셀에 대응하는 RGB 데이터를 기준으로 세개의 구동전압 발생수단만을 구비시키고 다상 클럭에 의해 동기시켜 해당 화소 전극에 충전되는 전압을 미리 발생시키고 이때 발생되는 구동전압을 샘플링 메모리에 입력시켜 최종적으로 홀딩 메모리에서 출력되는 전압신호가 직접적으로 각 신호선에 걸리도록하는 액정 표시 장치의 데이터 구동회로를 제공하는 데 있다.
[본 발명의 기술적 해결 수단]
상술한 목적을 달성하기 위한 본 발명의 특징은, 액정 판넬의 구동시스템에서 소정 비트의 디지털 RGB 데이터와 상기 RGB화상 데이터에 따른 소정 개수의 그레이 전압을 입력받아 조합한 후 구동전압을 임의의 신호선에 걸어주어 해당 화소전극을 충전하도록 하는 액정 표시 장치의 데이터 구동회로에 있어서, 소정주기를 갖는 다상 클럭의 제어신호를 발생시키는 클럭 발생부와, 상기 RGB화상 데이터를 기준으로 입력되는 상기 그레이 전압의 조합을 통해 임의의 전압신호들를 생성시키되 상기 클럭 발생부에서 발생되는 다상 클럭에 따라 일정시간 간격을 갖도록 출력하는 구동전압 발생부와, 상기 클럭 발생부에서 발생되는 제어신호를 입력받아 샘플링 타이밍을 조정하여 출력하는 쉬프트 레지스터와, 상기 쉬프트 레지스터에서 출력되는 샘플링 신호에 의해 상기 구동전압 발생부에서 출력되는 구동전압을 통해 전압 샘플링하며 최종 샘플링이 이루어졌을때 외부에서 입력되는 출력 인에이블 신호에 의해 샘플링 한 신호들을 출력하는 샘플링 메모리 및 상기 샘플링 메모리에서 출력되는 데이터를 홀딩하고 있다가 직접 신호선에 걸어주는 홀딩메모리를 포함하는 데 있다.
[실시예]
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
제 7 도는 본 발명에 따른 데이터 구동회로의 구성 예시도로서, 6비트의 디지털 RGB 데이터와 64개의 전압레벨을 갖는 그레이 전압(GV)을 입력받고 입력되는 제어클럭(Φ)에 따라 현재 입력된 RGB 데이터에 대응하는 전압을 그레이 전압(GV)중 선택하여 출력하는 D/A 변환 선택부(Digital to Analog Conversion Circuit: DACC)와, 상기 제어 클럭(Φ)을 입력받아 샘플링 타이밍을 조정하여 출력하는 쉬프트 레지스터(SR)와, 상기 쉬프트 레지스터(SR)에서 출력되는 샘플링 신호에 의해 상기 D/A 변환 선택부(DACC)의 출력전압으로부터 전압 샘플링하며 최종 샘플링이 이루어졌을때 출력 인에이블 신호(OE)에 의해 샘플링 한 신호들을 출력하는 샘플링 메모리(MS) 및 상기 샘플링 메모리(MS)에서 출력되는 데이터를 홀딩하고 있다가 신호선에 걸어주는 홀딩메모리(MH)로 구성되어 있다.
이때, 상기 구성중 제어클럭(Φ)을 발생시키는 구성은 도시하지 않았으며, 상기 제어클럭(Φ)은 3상클럭을 발생시키게 된다.
상기와 같은 구성중 D/A 변환 선택부(DACC)는 첨부한 제 8 도에 도시되어 있는 바와같이 구성되어 있다.
제 8 도는 본 발명에 따른 D/A 변환 선택부(DACC)의 구성 예시도로서, 64개의 그레이 전압(GV)을 발생시키는 구동전압 공급부(30)을 포함한 상태에서 상기 D/A 변환 선택부의 전체 구성을 나타내고 있다.
외부에서 입력되는 클럭중 제 1 클럭(Φ1)에 따라 RGB 데이터를 디코딩하여 출력하는 제 1 디코더(DEC1)와, 상기 제 1 클럭(Φ1)과 동일주기를 가지며 상기 제 1 클럭(Φ1)보다 일정시간 지연되어 있는 제 2 클록(Φ2)에 따라 RGB 데이터를 디코딩하여 출력하는 제 2 디코더(DEC2)와, 상기 제 1 클럭(Φ1)과 동일주기를 가지며 상기 제 2 클럭(Φ2)보다 일정시간 지연되어 있는 제 3 클럭(Φ3)에 따라 RGB 데이터를 디코딩하여 출력하는 제 3 디코더(DEC3)와, 상기 제 1∼3 디코더(DEC1∼3)과 각각 일대일로 입력받아 레벨 쉬프팅시키는 제 1∼3 레벨 쉬프터(LS1∼LS3) 및 상기 제 1∼3 레벨 쉬프터(LS1∼LS3)에 각각 일대일로 연결되어 있으며 상기 구동전압 공급부(30)에서 출력되는 64개의 그레이 전압(GV)을 해당 레벨쉬프터에서 출력되는 신호에 따라 선택하고 이를 조합하여 출력하는 아날로그 스위칭회로(ASC)로 구성되어 있다.
이때, 상기 제어 클럭들(Φ1∼ Φ3)의 동작 파형을 첨부한 제 9 도를 참조하여 살펴보면, 각 클럭은 주기가 6t이며 하이 상태의 시간은 3t이다. 또한, 제 1 클럭(Φ1)과 제 2 클럭(Φ2)의 신호파형의 특성은 1t의 시간지연을 갖는다. 마찬가지로, 제 2 클럭(Φ2)과 제 3 클럭(Φ3) 역시 1t의 시간 차를 갖는다.
상기 제 9 도에 도시된 바와같은 클럭의 주기에서 1t는 단상 클럭인 경우 1도트(dot)의 샘플링 시간이다.
제 10 도는 제 8 도의 구성중 샘플링 메모리와 홀딩 메모리의 상세 회로 구성도로서, 샘플링 메모리(MS)는 쉬프트 레지스터(SR)에서 출력되는 샘플링 신호(SRn∼SRn+2)에 의해 D/A 변환 선택부(DACC)의 제 1∼3 출력전압(OV1∼OV3)으로부터 전압 샘플링하며 최종 샘플링이 이루어졌을때 출력 인에이블 신호(OE)에 의해 홀딩 메모리로 샘플링 한 신호들을 출력할 수 있도록 구성되어 있다.
상기와 같이 구성되는 본 발명에 따른 액정 표시 장치의 데이터 구동회로의 동작을 아래와 같은 도면을 인용 참조하여 살펴보면 다음과 같다.
이때, 인용 참조할 도면은 구성을 설명하는데 인용한 제 7 도 내지 제 10 도와 이하의 설명에서 인용할 제 11 도를 참조한다.
각각의 제 1∼3 디코더(DEC1∼DEC3)에는 제 1∼3 클럭(Φ1∼Φ3)과 동일한 RGB 데이터가 입력된다.
이때, 상기 제 1∼3 디코더(DEC1∼DEC3)의 출력은 상기 제 1∼3 클럭(Φ1∼Φ3)에 의해 각각 1t의 시간 간격을 두고 바뀌게 된다.
이후, 상기 제 1∼3 디코더(DEC1∼DEC3)에 연결되어 있는 제 1∼3 레벨 쉬프터(LS1∼LS3)는 자신과 연결되어 있는 해당 디코더의 출력을 입력받아 후단에 위치하는 아날로그 스위치(ASC1∼ASC3)를 온/오프 시킬 수 있는 적절한 전압으로 변환하여 출력한다.
상기 구동전압 공급부(30)는 6비트 데이터인 경우 64개의 그레이 레벨을 지원하여 주며 따라서, 디지털 RGB 데이터에 의해 디코더(DEC1∼DEC3)의 출력에 해당하는 아날로그 스위치들이 온되고 이에 맞는 그레이 전압이 조합되어 출력된다.
쉬프터 레지스터(SR)는 제 1∼3 클럭(Φ1∼ Φ3)을 입력받아 샘플링 주기를 결정하는 제어신호(SR0∼SRm)에 의해 샘플링 스위치가 온되면 D/A 변환 선택부(DACC)로부터 출력되는 신호라인의 출력신호(OV1∼OV3)가 샘플링 메모리(MS)의 샘플링 캐페시터(Cs)에서 샘플링된다.
첨부한 제 11 도에 도시되어 있는 바와같이 하나의 수평동기신호(1H)의 타이밍에 맞춰 출력 인에이블신호(OE)가 홀딩 메모리(MH) 및 액정판넬(P)의 TFT 픽셀로 샘플링 데이터를 출력하도록 한다.
상기 홀딩 메모리(MH)의 홀딩 캐페시터(Ch)는 상기 출력 인에이블 신호(OE)신호로부터 다음 출력 인에이블신호(OE)신호까지 1H 동안 즉, 다음 라인의 데이터가 들어오기 전까지 픽셀에 인가되는 데이터를 유지하는 기능을 한다.
[본 발명에 따른 효과]
상술한 바와같은 본 발명에 따른 액정 표시 장치의 데이터 구동회로 및 그 운영 방법을 제공하면, 종래의 방법에서 각 데이터라인 즉, 드라이버의 출력단마다 디코더, 레벨 쉬프터, 아날로그 스위치등이 필요하게 되어 드라이버의 칩사이즈를 줄이는데 발생하는 문제점을 해결함과 동시에 TM신호를 고주파로 하여 이에 따르는 소비전력의 증가문제를 해결하여 드라이버의 출력단이 증가하여도 칩사이즈가 증가하지 않는 장점이 있다.
제 1 도는 일반적인 LCD의 구동 시스템의 간략 구성 블럭도
제 2 도는 제 1 도에 도시되어 있는 데이터 구동회로의 구성 예시도
제 3 도는 각 신호선에 대응하는 데이터 구동회로의 세부 구성 예시도
제 4 도는 제 3 도의 요부 발췌 구성 예시도
제 5 도는 출력전압 선택회로의 구조를 회로적으로 도시한 예시도
제 6 도는 아날로그 스위칭회로를 제어하기 위한 제어신호의 파형 예시도
제 7 도는 본 발명에 따른 데이터 구동회로의 구성 예시도
제 8 도는 본 발명에 따른 D/A 변환 선택부의 구성 예시도
제 9 도는 제어 클럭들의 파형 예시도
제 10 도는 제 8 도의 구성중 샘플링 메모리와 홀딩 메모리의 상세 회로 구성도
제 11 도는 하나의 수평동기신호 주기에 따른 제어 클럭의 발생 타이밍 예시도
*도면의 주요부분에 대한 부호의 설명
10 : 컴퓨터 30 : 구동전압 공급부
20 : 콘트롤러 G : 게이트 구동회로
D : 데이터 구동회로 P : 액정판넬
Msmp : 샘플링 메모리 SR : 쉬프트 레지스터
MH : 홀딩메모리 SCOL : 출력전압 선택회로
DEC : 디코더 LS : 레벨쉬프터
ASC : 아날로그 스위칭회로 DACC : D/A 변환 선택부
MS : 샘플링 메모리

Claims (5)

  1. 액정 판넬의 구동 시스템에서 소정 비트의 디지털 RGB 데이터와 상기 RGB화상 데이터에 따른 소정 개수의 그레이 전압을 입력받아 조합한 후 구동전압을 임의의 신호선에 걸어주어 해당 화소전극을 충전하도록 하는 액정 표시 장치의 데이터 구동회로에 있어서,
    소정주기를 갖는 다상 클럭의 제어신호를 발생시키는 클럭 발생부와;
    상기 RGB화상 데이터를 기준으로 입력되는 상기 그레이 전압의 조합을 통해 임의의 전압신호들를 생성시키되 상기 클럭 발생부에서 발생되는 다상 클럭에 따라 일정시간 간격을 갖도록 출력하는 구동전압 발생부와;
    상기 클럭 발생부에서 발생되는 제어신호를 입력받아 샘플링 타이밍을 조정하여 출력하는 쉬프트 레지스터와;
    상기 쉬프트 레지스터에서 출력되는 샘플링 신호에 의해 상기 구동전압 발생부에서 출력되는 구동전압을 통해 전압 샘플링하며 최종 샘플링이 이루어졌을때 외부에서 입력되는 출력 인에이블 신호에 의해 샘플링 한 신호들을 출력하는 샘플링 메모리; 및
    상기 샘플링 메모리에서 출력되는 데이터를 홀딩하고 있다가 직접 신호선에 걸어주는 홀딩메모리를 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동회로.
  2. 제 1 항에 있어서,
    상기 구동전압 발생부는 상기 클럭 발생부에서 출력되는 다상 클럭중 각각 하나씩의 클럭만을 입력받아 RGB 데이터를 디코딩하여 출력하는 소정 개수의 디코더와;
    상기 디코더들과 각각 일대일로 연결되어 입력되는 디코딩 데이터를 레벨 쉬프팅시키는 소정 개수의 레벨 쉬프터; 및
    상기 레벨 쉬프터에 각각 일대일로 연결되어 있으며 상기 그레이 전압전압을 해당 레벨 쉬프터에서 출력되는 신호에 따라 선택하고 이를 조합하여 출력하는 아날로그 스위칭회로로 구성되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동회로.
  3. 제 2 항에 있어서,
    상기 디코더와 레벨 쉬프터 및 아날로그 스위칭 회로는 상기 클럭 발생부에서 출력되는 클럭이 3상 클럭인 경우 각각 3개씩 구비되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동회로.
  4. 제 3 항에 있어서,
    상기 클럭 발생부에서 출력되는 클럭이 3상 클럭인 경우 제 1 클럭과 제 2 클럭 및 제 3 클럭은 동일주기를 가지며, 상기 제 1 클럭보다 제 2 클럭이 일정시간 위상지연되어 있고, 상기 제 2 클럭보다 제 3 클럭이 일정시간 위상 지연되어있는 것을 특징으로 하는 액정 표시 장치의 데이터 구동회로.
  5. 제 4 항에 있어서,
    위상지연에 따른 상기 일정시간은 단상 클럭인 경우 1도트의 샘플링 시간이 되도록하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동회로.
KR1019960063441A 1996-12-10 1996-12-10 액정 표시 장치의 데이터 구동회로 KR100394067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960063441A KR100394067B1 (ko) 1996-12-10 1996-12-10 액정 표시 장치의 데이터 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960063441A KR100394067B1 (ko) 1996-12-10 1996-12-10 액정 표시 장치의 데이터 구동회로

Publications (2)

Publication Number Publication Date
KR19980045263A KR19980045263A (ko) 1998-09-15
KR100394067B1 true KR100394067B1 (ko) 2003-11-01

Family

ID=37422041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960063441A KR100394067B1 (ko) 1996-12-10 1996-12-10 액정 표시 장치의 데이터 구동회로

Country Status (1)

Country Link
KR (1) KR100394067B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755939B1 (ko) * 2001-02-26 2007-09-06 노바텍 마이크로일렉트로닉스 코포레이션 박막 트랜지스터 액정 디스플레이의 데이터 드라이버

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920022194A (ko) * 1991-05-08 1992-12-19 카나이 쯔또무 액정디스플레이의 다단구동방법 및 회로
JPH05204339A (ja) * 1992-01-27 1993-08-13 Hitachi Ltd 液晶駆動装置
KR940009921A (ko) * 1992-10-15 1994-05-24 카나이 쯔또무 동일전압으로 구동가능한 액정표시구동방식 및 그 구동회로
KR19980021332A (ko) * 1996-09-16 1998-06-25 문정환 Lcd 패널 구동 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920022194A (ko) * 1991-05-08 1992-12-19 카나이 쯔또무 액정디스플레이의 다단구동방법 및 회로
JPH05204339A (ja) * 1992-01-27 1993-08-13 Hitachi Ltd 液晶駆動装置
KR940009921A (ko) * 1992-10-15 1994-05-24 카나이 쯔또무 동일전압으로 구동가능한 액정표시구동방식 및 그 구동회로
KR19980021332A (ko) * 1996-09-16 1998-06-25 문정환 Lcd 패널 구동 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755939B1 (ko) * 2001-02-26 2007-09-06 노바텍 마이크로일렉트로닉스 코포레이션 박막 트랜지스터 액정 디스플레이의 데이터 드라이버

Also Published As

Publication number Publication date
KR19980045263A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR960016729B1 (ko) 액정 장치 구동 회로
KR100815897B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
JP2827867B2 (ja) マトリックス表示装置のデータドライバ
KR100815898B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
KR101782818B1 (ko) 데이터 처리 방법, 데이터 구동 회로 및 이를 포함하는 표시 장치
US20040239602A1 (en) Method and apparatus for driving liquid crystal display device
US6256005B1 (en) Driving voltage supply circuit for liquid crystal display (LCD) panel
KR100713185B1 (ko) 액정표시장치
JPH06274133A (ja) 表示装置の駆動回路及び表示装置
US20010043187A1 (en) Driving circuit of liquid crystal display and liquid crystal display driven by the same circuit
US5367314A (en) Drive circuit for a display apparatus
KR100205385B1 (ko) 액정표시장치의 데이타 드라이버
KR920010748B1 (ko) 액정 매트릭스 패널의 중간조 표시구동 회로 및 중간조 표시방법
US5673061A (en) Driving circuit for display apparatus
EP0624862B1 (en) Driving circuit for display apparatus
US5892495A (en) Scanning circuit and image display apparatus
KR100394067B1 (ko) 액정 표시 장치의 데이터 구동회로
KR20020032052A (ko) 액정 표시 장치를 위한 저전력 컬럼 구동 방법
KR100611509B1 (ko) 액정표시장치의 소스 구동회로 및 소스구동 방법
JP3669514B2 (ja) 液晶表示装置の駆動回路
KR100363329B1 (ko) 소스 드라이브 아이씨의 개수가 감소된 액정 디스플레이모듈 및 소스 라인들을 구동하는 방법
JPH0628423B2 (ja) 画像表示装置
KR100393670B1 (ko) 대형 화면용 액정 표시 장치를 위한 인터페이스장치
KR20020032113A (ko) 엘시디 소스 드라이버
JPH06230340A (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 14

EXPY Expiration of term