JP3295953B2 - 液晶表示体駆動装置 - Google Patents
液晶表示体駆動装置Info
- Publication number
- JP3295953B2 JP3295953B2 JP29449391A JP29449391A JP3295953B2 JP 3295953 B2 JP3295953 B2 JP 3295953B2 JP 29449391 A JP29449391 A JP 29449391A JP 29449391 A JP29449391 A JP 29449391A JP 3295953 B2 JP3295953 B2 JP 3295953B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- switch
- image signal
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示体を交流反転駆
動する液晶表示体駆動装置に関するものである。
動する液晶表示体駆動装置に関するものである。
【０００２】
【従来の技術】従来、この種の交流反転駆動型の液晶表
示体駆動回路としては、図７に示されるＡ級動作方式の
駆動回路構成が一般的である。スイッチＳＷ１がオンす
るとビデオ信号はコンデンサ２に蓄積され、オペアンプ
３により増幅される。オペアンプ３の出力端子にはトー
テムポール構成のＭＯＳＦＥＴ４，５が接続されてお
り、このドレイン電流Ｉ1 にオペアンプ３の増幅出力が
重畳し、液晶表示体（ＬＣＤ）は駆動される。
示体駆動回路としては、図７に示されるＡ級動作方式の
駆動回路構成が一般的である。スイッチＳＷ１がオンす
るとビデオ信号はコンデンサ２に蓄積され、オペアンプ
３により増幅される。オペアンプ３の出力端子にはトー
テムポール構成のＭＯＳＦＥＴ４，５が接続されてお
り、このドレイン電流Ｉ1 にオペアンプ３の増幅出力が
重畳し、液晶表示体（ＬＣＤ）は駆動される。
【０００３】しかし、このような駆動回路構成では各Ｍ
ＯＳＦＥＴ４，５にドレイン電流Ｉ1 が常時流れている
ため、消費電力は大きくなってしまう。従って、ＬＣＤ
ドライバチップは発熱し、また、多数のＬＣＤ画素を駆
動するための多ピン出力化に適していない。
ＯＳＦＥＴ４，５にドレイン電流Ｉ1 が常時流れている
ため、消費電力は大きくなってしまう。従って、ＬＣＤ
ドライバチップは発熱し、また、多数のＬＣＤ画素を駆
動するための多ピン出力化に適していない。
【０００４】図８はこのような不都合を解消すべく、低
消費電力化を図ったプリチャージ方式の駆動回路構成を
示している。この駆動回路はトーテムポール構成の出力
ドライブトランジスタを微小定電流源６および大電流ド
ライバ７で構成したものである。すなわち、コンデンサ
８に保持されている表示データをＬＣＤ９に転送する直
前に、毎回スイッチＳＷ１０をオフさせた状態でスイッ
チＳＷ１１，スイッチＳＷ１２をオンさせ、ＬＣＤ９を
一旦ＶDDレベルの電荷でプリチャージする。次いで、ス
イッチＳＷ１１，スイッチＳＷ１２をオフさせ、スイッ
チＳＷ１０をオンさせてコンデンサ８に保持されている
ビデオ信号を取り出し、オペアンプ１３で増幅する。ト
ーテムポール構成の出力ドライブトランジスタには常時
微小電流が流れているが、このオペアンプ１３の増幅出
力が入力された時にだけ大電流ドライバ７にシンク電流
が流れ、ほぼこのシンク電流によって実質的なデータ書
き込みが行われる。
消費電力化を図ったプリチャージ方式の駆動回路構成を
示している。この駆動回路はトーテムポール構成の出力
ドライブトランジスタを微小定電流源６および大電流ド
ライバ７で構成したものである。すなわち、コンデンサ
８に保持されている表示データをＬＣＤ９に転送する直
前に、毎回スイッチＳＷ１０をオフさせた状態でスイッ
チＳＷ１１，スイッチＳＷ１２をオンさせ、ＬＣＤ９を
一旦ＶDDレベルの電荷でプリチャージする。次いで、ス
イッチＳＷ１１，スイッチＳＷ１２をオフさせ、スイッ
チＳＷ１０をオンさせてコンデンサ８に保持されている
ビデオ信号を取り出し、オペアンプ１３で増幅する。ト
ーテムポール構成の出力ドライブトランジスタには常時
微小電流が流れているが、このオペアンプ１３の増幅出
力が入力された時にだけ大電流ドライバ７にシンク電流
が流れ、ほぼこのシンク電流によって実質的なデータ書
き込みが行われる。
【０００５】図９はこのプリチャージ方式の駆動回路に
よってＬＣＤ９に印加される駆動電圧の波形を示してい
る。同図（ａ）に示すように、スイッチＳＷ１１，スイ
ッチＳＷ１２は１データ送出期間Ｔ1 毎にオンする。こ
れら各スイッチＳＷ１１，ＳＷ１２がオンすると、同図
（ｂ）に示すように、ビデオ信号Ｖ1 が転送される直前
にＶDDレベルの正極性プリチャージ電圧がＬＣＤ９に印
加され、その直後にビデオ信号Ｖ1 が転送される。従っ
て、このようなプリチャージ方式の駆動回路構成によれ
ば、トーテムポール構成の出力ドライブトランジスタに
は常時微小電流しか流れないため、前記のＡ級動作方式
駆動回路よりもバイアス電流が極力抑制され、低消費電
力化が図られる。
よってＬＣＤ９に印加される駆動電圧の波形を示してい
る。同図（ａ）に示すように、スイッチＳＷ１１，スイ
ッチＳＷ１２は１データ送出期間Ｔ1 毎にオンする。こ
れら各スイッチＳＷ１１，ＳＷ１２がオンすると、同図
（ｂ）に示すように、ビデオ信号Ｖ1 が転送される直前
にＶDDレベルの正極性プリチャージ電圧がＬＣＤ９に印
加され、その直後にビデオ信号Ｖ1 が転送される。従っ
て、このようなプリチャージ方式の駆動回路構成によれ
ば、トーテムポール構成の出力ドライブトランジスタに
は常時微小電流しか流れないため、前記のＡ級動作方式
駆動回路よりもバイアス電流が極力抑制され、低消費電
力化が図られる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のプリチャージ方式の液晶表示体駆動回路において
は、図９に示すＬＣＤ駆動電圧波形の正極性位相時と負
極性位相時との各印加電圧実効値の大きさが相違してい
る。このため、ＬＣＤ駆動電圧の正負のバランスは崩
れ、同図に点線で示すビデオ信号電圧コモンレベルＶ．
ＣＯＭ．はＬＣＤへの印加電圧コモンレベルＬＣ．ＣＯ
Ｍ．と異なってしまう。これはプリチャージ電圧がビデ
オ信号の正極性位相時、負極性位相時に関らず常にＶDD
レベルで印加されるため、波形面積が正極性位相時の方
が大きくなっているからである。従って、従来、このよ
うな正負各印加電圧実効値のバランスの崩れにより、Ｌ
ＣＤのコントラストは低下し、また、フリッカは増大し
てＬＣＤの画質は劣化していた。
来のプリチャージ方式の液晶表示体駆動回路において
は、図９に示すＬＣＤ駆動電圧波形の正極性位相時と負
極性位相時との各印加電圧実効値の大きさが相違してい
る。このため、ＬＣＤ駆動電圧の正負のバランスは崩
れ、同図に点線で示すビデオ信号電圧コモンレベルＶ．
ＣＯＭ．はＬＣＤへの印加電圧コモンレベルＬＣ．ＣＯ
Ｍ．と異なってしまう。これはプリチャージ電圧がビデ
オ信号の正極性位相時、負極性位相時に関らず常にＶDD
レベルで印加されるため、波形面積が正極性位相時の方
が大きくなっているからである。従って、従来、このよ
うな正負各印加電圧実効値のバランスの崩れにより、Ｌ
ＣＤのコントラストは低下し、また、フリッカは増大し
てＬＣＤの画質は劣化していた。
【０００７】
【課題を解決するための手段】本発明は、画像信号を印
加して液晶表示体の分子配列方向を変化させる液晶表示
体駆動装置であって、前記画像信号の位相が反転する度
に正極性および負極性のプリチャージ電圧が前記液晶表
示体に交互に印加され、前記液晶表示体を駆動する正極
性実効電圧および負極性実効電圧の各大きさが均衡して
いる液晶表示体駆動装置において、第１の微小定電流源
および入力画像信号に応じて液晶表示体を駆動するｐチ
ャネルトランジスタからなる第１ソースホロワ回路と、
前記第１微小定電流源および電源間の接続を断続する第
１スイッチと、前記ｐチャネルトランジスタおよび基準
電位間の接続を前記第１スイッチに連動して断続する第
２スイッチと、前記画像信号に応じて前記液晶表示体を
駆動するｎチャネルトランジスタおよび第２微小定電流
源からなる第２ソースホロワ回路と、前記ｎチャネルト
ランジスタおよび電源間の接続を断続する第３スイッチ
と、前記第２微小定電流源および基準電位間の接続を前
記第３スイッチに連動して断続する第４スイッチとを備
え、前記画像信号の正極性信号成分が入力される前に前
記第３及び第４スイッチを導通させて液晶表示体に前記
正極性のプリチャージ電圧を印加し、前記画像信号の正
極性信号成分の入力時に前記第１及び第２スイッチを導
通させて前記ｐチャネルトランジスタによって前記液晶
表示体を駆動し、前記画像信号の負極性信号成分が入力
される前に前記第１および第２スイッチを導通させて前
記液晶表示体に前記負極性のプリチャージ電圧を印加
し、前記画像信号の負極性信号成分の入力時に前記第３
および第４スイッチを導通させて前記ｎチャネルトラン
ジスタによって前記液晶表示体を駆動することを特徴と
する。
加して液晶表示体の分子配列方向を変化させる液晶表示
体駆動装置であって、前記画像信号の位相が反転する度
に正極性および負極性のプリチャージ電圧が前記液晶表
示体に交互に印加され、前記液晶表示体を駆動する正極
性実効電圧および負極性実効電圧の各大きさが均衡して
いる液晶表示体駆動装置において、第１の微小定電流源
および入力画像信号に応じて液晶表示体を駆動するｐチ
ャネルトランジスタからなる第１ソースホロワ回路と、
前記第１微小定電流源および電源間の接続を断続する第
１スイッチと、前記ｐチャネルトランジスタおよび基準
電位間の接続を前記第１スイッチに連動して断続する第
２スイッチと、前記画像信号に応じて前記液晶表示体を
駆動するｎチャネルトランジスタおよび第２微小定電流
源からなる第２ソースホロワ回路と、前記ｎチャネルト
ランジスタおよび電源間の接続を断続する第３スイッチ
と、前記第２微小定電流源および基準電位間の接続を前
記第３スイッチに連動して断続する第４スイッチとを備
え、前記画像信号の正極性信号成分が入力される前に前
記第３及び第４スイッチを導通させて液晶表示体に前記
正極性のプリチャージ電圧を印加し、前記画像信号の正
極性信号成分の入力時に前記第１及び第２スイッチを導
通させて前記ｐチャネルトランジスタによって前記液晶
表示体を駆動し、前記画像信号の負極性信号成分が入力
される前に前記第１および第２スイッチを導通させて前
記液晶表示体に前記負極性のプリチャージ電圧を印加
し、前記画像信号の負極性信号成分の入力時に前記第３
および第４スイッチを導通させて前記ｎチャネルトラン
ジスタによって前記液晶表示体を駆動することを特徴と
する。
【０００８】
【０００９】
【００１０】
【作用】画像信号の正極性信号成分が入力される直前に
第３および第４スイッチが導通して液晶表示体に正極性
のプリチャージ電圧が印加され、画像信号の正極性信号
成分の入力時に第１および第２スイッチが導通してｐチ
ャネルトランジスタによって液晶表示体が駆動される。
また、画像信号の負極性信号成分が入力される直前に第
１および第２スイッチが導通して液晶表示体に負極性の
プリチャージ電圧が印加され、画像信号の負極性信号成
分の入力時に第３および第４スイッチが導通してｎチャ
ネルトランジスタによって液晶表示体が駆動される。
第３および第４スイッチが導通して液晶表示体に正極性
のプリチャージ電圧が印加され、画像信号の正極性信号
成分の入力時に第１および第２スイッチが導通してｐチ
ャネルトランジスタによって液晶表示体が駆動される。
また、画像信号の負極性信号成分が入力される直前に第
１および第２スイッチが導通して液晶表示体に負極性の
プリチャージ電圧が印加され、画像信号の負極性信号成
分の入力時に第３および第４スイッチが導通してｎチャ
ネルトランジスタによって液晶表示体が駆動される。
【００１１】
【実施例】図２は本発明の一実施例によるＬＣＤドライ
バが適用された液晶ディスプレイの概略構成を示す回路
ブロック図である。
バが適用された液晶ディスプレイの概略構成を示す回路
ブロック図である。
【００１２】液晶ディスプレイは、マトリクス状に配置
された画素２１、列方向に各画素２１をドライブする列
ラインドライバ回路２２、および行方向に各画素２１を
ドライブする行ラインドライバ回路２３によって構成さ
れている。各画素２１は画素容量および液晶セル２１ｂ
によって構成されており、画素トランジスタ２１ｃによ
り選択される。この液晶セル２１ｂは交流反転駆動電圧
が印加されることにより分子配列方向が変化するＴＮ電
界効果形のセルである。また、列ラインドライバ回路２
２は後述する複数のＬＣＤドライバによって構成されて
おり、これら各ＬＣＤドライバは各列毎に設けられてい
る。この列ラインドライバ回路２２はビデオ信号をＤＡ
ＴＡX としてシリアルに入力し、Ｘ1〜Ｘn 列の各画素
２１にパラレルに供給する。また、行ラインドライバ回
路２３は垂直同期信号ＣＬＹを入力し、Ｇ1 〜Ｇn 行の
各画素トランジスタ２１ｃにゲート電圧を順次与え、列
ラインドライバ回路２２によって供給されたビデオ信号
を各液晶セル２１ｂに行毎に伝える。
された画素２１、列方向に各画素２１をドライブする列
ラインドライバ回路２２、および行方向に各画素２１を
ドライブする行ラインドライバ回路２３によって構成さ
れている。各画素２１は画素容量および液晶セル２１ｂ
によって構成されており、画素トランジスタ２１ｃによ
り選択される。この液晶セル２１ｂは交流反転駆動電圧
が印加されることにより分子配列方向が変化するＴＮ電
界効果形のセルである。また、列ラインドライバ回路２
２は後述する複数のＬＣＤドライバによって構成されて
おり、これら各ＬＣＤドライバは各列毎に設けられてい
る。この列ラインドライバ回路２２はビデオ信号をＤＡ
ＴＡX としてシリアルに入力し、Ｘ1〜Ｘn 列の各画素
２１にパラレルに供給する。また、行ラインドライバ回
路２３は垂直同期信号ＣＬＹを入力し、Ｇ1 〜Ｇn 行の
各画素トランジスタ２１ｃにゲート電圧を順次与え、列
ラインドライバ回路２２によって供給されたビデオ信号
を各液晶セル２１ｂに行毎に伝える。
【００１３】図１は列ラインドライバ回路２２内に構成
された本実施例による上記のＬＣＤドライバを示す回路
図である。
された本実施例による上記のＬＣＤドライバを示す回路
図である。
【００１４】スイッチＳＷ３１は交流画像信号であるビ
デオ信号の入力を断続するスイッチである。このスイッ
チＳＷ３１の出力端はオペアンプ３８の非反転入力端子
に接続されている。また、この非反転入力端子には一端
が電源ＶDDに接続されたスイッチＳＷ３２、および一端
が接地されたスイッチＳＷ３３が接続されている。オペ
アンプ３８の出力端には、第１の電流ドライバ４０およ
び第２の電流ドライバ３９の各ゲートが共通に接続され
ている。第１の電流ドライバ４０はｐチャネルＭＯＳＦ
ＥＴ，第２の電流ドライバ３９はｎチャネルＭＯＳＦＥ
Ｔにより構成され、これら各電流ドライバ３９，４０の
ドレイン・ソース回路は直列に接続されている。また、
この接続点はオペアンプ３８の反転入力端子に接続さ
れ、また、第１の微小定電流源４１および第２の微小定
電流源４２に接続されている。さらに、画素２１にも接
続されている。
デオ信号の入力を断続するスイッチである。このスイッ
チＳＷ３１の出力端はオペアンプ３８の非反転入力端子
に接続されている。また、この非反転入力端子には一端
が電源ＶDDに接続されたスイッチＳＷ３２、および一端
が接地されたスイッチＳＷ３３が接続されている。オペ
アンプ３８の出力端には、第１の電流ドライバ４０およ
び第２の電流ドライバ３９の各ゲートが共通に接続され
ている。第１の電流ドライバ４０はｐチャネルＭＯＳＦ
ＥＴ，第２の電流ドライバ３９はｎチャネルＭＯＳＦＥ
Ｔにより構成され、これら各電流ドライバ３９，４０の
ドレイン・ソース回路は直列に接続されている。また、
この接続点はオペアンプ３８の反転入力端子に接続さ
れ、また、第１の微小定電流源４１および第２の微小定
電流源４２に接続されている。さらに、画素２１にも接
続されている。
【００１５】第２の電流ドライバ３９および電源Ｖ
DD間、並びに第１の微小定電流源４１および電源ＶDD間
はそれぞれスイッチＳＷ３４並びにスイッチＳＷ３６に
よって断続される。また、第１の電流ドライバ４０およ
び接地電位間、並びに第２の微小定電流源４２および接
地電位間はそれぞれスイッチＳＷ３５並びにスイッチＳ
Ｗ３７によって断続される。スイッチＳＷ３５およびＳ
Ｗ３６は後述するように連動して断続し、これらスイッ
チＳＷ３５およびＳＷ３６によって制御される第１の微
小定電流源４１および第１の電流ドライバ４０は第１の
ソースホロワ回路を構成している。また、スイッチＳＷ
３４およびＳＷ３７は後述するように連動して断続し、
これらスイッチＳＷ３４およびＳＷ３７によって制御さ
れる第２の電流ドライバ３９および第２の微小定電流源
４２は第２のソースホロワ回路を構成している。
DD間、並びに第１の微小定電流源４１および電源ＶDD間
はそれぞれスイッチＳＷ３４並びにスイッチＳＷ３６に
よって断続される。また、第１の電流ドライバ４０およ
び接地電位間、並びに第２の微小定電流源４２および接
地電位間はそれぞれスイッチＳＷ３５並びにスイッチＳ
Ｗ３７によって断続される。スイッチＳＷ３５およびＳ
Ｗ３６は後述するように連動して断続し、これらスイッ
チＳＷ３５およびＳＷ３６によって制御される第１の微
小定電流源４１および第１の電流ドライバ４０は第１の
ソースホロワ回路を構成している。また、スイッチＳＷ
３４およびＳＷ３７は後述するように連動して断続し、
これらスイッチＳＷ３４およびＳＷ３７によって制御さ
れる第２の電流ドライバ３９および第２の微小定電流源
４２は第２のソースホロワ回路を構成している。
【００１６】このような構成において、ライン位相反転
駆動を行った場合、各スイッチＳＷ３１〜ＳＷ３７は図
３（ｂ）〜（ｈ）に示されるタイミングで動作する。な
お、同図（ａ）は前述の行ラインドライバ回路２３に入
力される行シフトクロックＣＬＹのタイミングを示して
おり、期間Ｔ2 は１水平期間に対応している。
駆動を行った場合、各スイッチＳＷ３１〜ＳＷ３７は図
３（ｂ）〜（ｈ）に示されるタイミングで動作する。な
お、同図（ａ）は前述の行ラインドライバ回路２３に入
力される行シフトクロックＣＬＹのタイミングを示して
おり、期間Ｔ2 は１水平期間に対応している。
【００１７】同図（ｂ）に示すように、スイッチＳＷ３
１は行シフトクロックＣＬＹの立上がりから一定時間遅
れてオンし、１水平期間Ｔ2 の間オン状態を維持する。
スイッチＳＷ３１がオフしている間はオペアンプ３８に
ビデオ信号は入力されず、同図（ｃ）および（ｄ）に示
すように、スイッチＳＷ３２およびＳＷ３３が交互にオ
ンする。スイッチＳＷ３２がオン状態の時には、同図
（ｅ）および（ｈ）に示すように、スイッチＳＷ３４お
よびＳＷ３７もオン状態にある。このため、画素２１に
はスイッチＳＷ３４および第２の電流ドライバ３９を介
し、図４（ｂ）に示される電圧ＶDDレベルの正極性のプ
リチャージ電圧が印加される。ここで、図４は１画素に
印加されるビデオ信号レベルを概念的に示した図であ
る。図４（ａ）はスイッチＳＷ３２およびＳＷ３３のス
イッチングタイミングを示し、同図（ｂ）は画素２１に
印加される交流反転駆動電圧波形を示している。また、
このプリチャージ電圧が印加されている間は、オペアン
プ３８の各入力端子に電源電圧ＶDDが入力され、オペア
ンプ３８からは増幅出力が出ない。この大きなプリチャ
ージ電圧により、画素２１には急速に電荷が蓄積され
る。
１は行シフトクロックＣＬＹの立上がりから一定時間遅
れてオンし、１水平期間Ｔ2 の間オン状態を維持する。
スイッチＳＷ３１がオフしている間はオペアンプ３８に
ビデオ信号は入力されず、同図（ｃ）および（ｄ）に示
すように、スイッチＳＷ３２およびＳＷ３３が交互にオ
ンする。スイッチＳＷ３２がオン状態の時には、同図
（ｅ）および（ｈ）に示すように、スイッチＳＷ３４お
よびＳＷ３７もオン状態にある。このため、画素２１に
はスイッチＳＷ３４および第２の電流ドライバ３９を介
し、図４（ｂ）に示される電圧ＶDDレベルの正極性のプ
リチャージ電圧が印加される。ここで、図４は１画素に
印加されるビデオ信号レベルを概念的に示した図であ
る。図４（ａ）はスイッチＳＷ３２およびＳＷ３３のス
イッチングタイミングを示し、同図（ｂ）は画素２１に
印加される交流反転駆動電圧波形を示している。また、
このプリチャージ電圧が印加されている間は、オペアン
プ３８の各入力端子に電源電圧ＶDDが入力され、オペア
ンプ３８からは増幅出力が出ない。この大きなプリチャ
ージ電圧により、画素２１には急速に電荷が蓄積され
る。
【００１８】スイッチ３２がオフしてスイッチＳＷ３１
がオンすると、オペアンプ３８にはビデオ信号の正極性
信号成分が入力され、増幅される。このスイッチＳＷ３
１がオン状態の時には、図３（ｆ）および（ｇ）に示す
ように、スイッチＳＷ３５およびＳＷ３６もオン状態に
変化している。従って、第１の微小定電流源４１および
第１の電流ドライバ４０から構成される第１のソースホ
ロワ回路には電源電圧ＶDDが印加され、オペアンプ３８
から増幅出力されたビデオ信号によってｐチャネルトラ
ンジスタ４０が駆動され、画素２１には図４（ｂ）に示
す正極性ビデオ信号電圧＋Ｖ1 が印加される。この際、
画素２１への印加電圧はプリチャージ電圧ＶDDレベルか
らビデオ信号電圧＋Ｖ1 に変化し、この電圧変化分に応
じて画素２１に急速に蓄積された電荷はｐチャネルトラ
ンジスタ４０に引き込まれる。画素２１への正極性ビデ
オ信号による書き込みは、実質的にこの引き込み電流に
よってほぼ行われる。
がオンすると、オペアンプ３８にはビデオ信号の正極性
信号成分が入力され、増幅される。このスイッチＳＷ３
１がオン状態の時には、図３（ｆ）および（ｇ）に示す
ように、スイッチＳＷ３５およびＳＷ３６もオン状態に
変化している。従って、第１の微小定電流源４１および
第１の電流ドライバ４０から構成される第１のソースホ
ロワ回路には電源電圧ＶDDが印加され、オペアンプ３８
から増幅出力されたビデオ信号によってｐチャネルトラ
ンジスタ４０が駆動され、画素２１には図４（ｂ）に示
す正極性ビデオ信号電圧＋Ｖ1 が印加される。この際、
画素２１への印加電圧はプリチャージ電圧ＶDDレベルか
らビデオ信号電圧＋Ｖ1 に変化し、この電圧変化分に応
じて画素２１に急速に蓄積された電荷はｐチャネルトラ
ンジスタ４０に引き込まれる。画素２１への正極性ビデ
オ信号による書き込みは、実質的にこの引き込み電流に
よってほぼ行われる。
【００１９】次に、スイッチＳＷ３１がオフするとビデ
オ信号入力が中断し、前述のようにスイッチＳＷ３３が
オンする。図３（ｄ）に示すスイッチＳＷ３３のオン状
態の時には、同図（ｆ）および（ｇ）に示すように、ス
イッチＳＷ３５およびＳＷ３６もオン状態にある。この
ため、画素２１には、スイッチ３５および第１の電流ド
ライバ４０を介し、図４（ｂ）に示す接地電位レベルの
負極性プリチャージ電圧が印加される。また、このプリ
チャージ電圧が印加されている間は、オペアンプ３８の
各入力端子に接地電位が入力され、オペアンプ３８から
は増幅出力が出ない。この負方向の大きなプリチャージ
電圧により、画素２１から急速に電荷が引き抜かれる。
オ信号入力が中断し、前述のようにスイッチＳＷ３３が
オンする。図３（ｄ）に示すスイッチＳＷ３３のオン状
態の時には、同図（ｆ）および（ｇ）に示すように、ス
イッチＳＷ３５およびＳＷ３６もオン状態にある。この
ため、画素２１には、スイッチ３５および第１の電流ド
ライバ４０を介し、図４（ｂ）に示す接地電位レベルの
負極性プリチャージ電圧が印加される。また、このプリ
チャージ電圧が印加されている間は、オペアンプ３８の
各入力端子に接地電位が入力され、オペアンプ３８から
は増幅出力が出ない。この負方向の大きなプリチャージ
電圧により、画素２１から急速に電荷が引き抜かれる。
【００２０】スイッチ３３がオフしてスイッチＳＷ３１
がオンすると、オペアンプ３８にはビデオ信号の負極性
信号成分が入力され、増幅される。このスイッチＳＷ３
１がオン状態の時には、図２（ｅ）および（ｈ）に示す
ように、スイッチＳＷ３４およびＳＷ３７もオン状態に
変化している。従って、第２の電流ドライバ３９および
第２の微小定電流源４２から構成される第２のソースホ
ロワ回路には電源電圧ＶDDが印加され、オペアンプ３８
から増幅出力されたビデオ信号によって第２の電流ドラ
イバ３９が駆動され、画素２１には図４（ｂ）に示す負
極性ビデオ信号電圧−Ｖ1 が印加される。この際、画素
２１への印加電圧は接地電位レベルのプリチャージ電圧
からビデオ信号電圧−Ｖ1に変化し、この電圧変化分に
応じて画素２１から急速に引き抜かれた電荷は第２の電
流ドライバ３９を介して画素２１に注入される。画素２
１への負極性ビデオ信号による書き込みは、実質的にこ
の注入電流によってほぼ行われる。
がオンすると、オペアンプ３８にはビデオ信号の負極性
信号成分が入力され、増幅される。このスイッチＳＷ３
１がオン状態の時には、図２（ｅ）および（ｈ）に示す
ように、スイッチＳＷ３４およびＳＷ３７もオン状態に
変化している。従って、第２の電流ドライバ３９および
第２の微小定電流源４２から構成される第２のソースホ
ロワ回路には電源電圧ＶDDが印加され、オペアンプ３８
から増幅出力されたビデオ信号によって第２の電流ドラ
イバ３９が駆動され、画素２１には図４（ｂ）に示す負
極性ビデオ信号電圧−Ｖ1 が印加される。この際、画素
２１への印加電圧は接地電位レベルのプリチャージ電圧
からビデオ信号電圧−Ｖ1に変化し、この電圧変化分に
応じて画素２１から急速に引き抜かれた電荷は第２の電
流ドライバ３９を介して画素２１に注入される。画素２
１への負極性ビデオ信号による書き込みは、実質的にこ
の注入電流によってほぼ行われる。
【００２１】このように本実施例によれば、プリチャー
ジ電圧はビデオ信号の位相が正極性位相と負極性位相に
反転する度に印加され、図４（ｂ）に示す画素２１への
駆動電圧波形は正負対称な形になり、正極性および負極
性位相時の各印加電圧実効値の大きさは等しくなる。こ
のため、同図に点線で示すビデオ信号電圧コモンレベル
Ｖ．ＣＯＭ．は正負各極性間でバランスし、画素２１へ
の印加電圧コモンレベルＬＣ．ＣＯＭ．と一致する。従
って、画素２１のコントラストは良くなり、また、フリ
ッカは低減して画素２１の画質は向上する。
ジ電圧はビデオ信号の位相が正極性位相と負極性位相に
反転する度に印加され、図４（ｂ）に示す画素２１への
駆動電圧波形は正負対称な形になり、正極性および負極
性位相時の各印加電圧実効値の大きさは等しくなる。こ
のため、同図に点線で示すビデオ信号電圧コモンレベル
Ｖ．ＣＯＭ．は正負各極性間でバランスし、画素２１へ
の印加電圧コモンレベルＬＣ．ＣＯＭ．と一致する。従
って、画素２１のコントラストは良くなり、また、フリ
ッカは低減して画素２１の画質は向上する。
【００２２】ただし、以上の電位バランスに関する説明
は、画素トランジスタ２１ｃの寄生容量等による電位シ
フトを便宜上省略した理論であることを付記しておく。
は、画素トランジスタ２１ｃの寄生容量等による電位シ
フトを便宜上省略した理論であることを付記しておく。
【００２３】また、第１および第２の各ソースホロワ回
路はそれぞれ高抵抗の微小定電流源４１および４２を含
んで構成され、各ソースホロワ回路にはこれら各定電流
源４１，４２から供給される僅かな電流しか流れない。
すなわち、本実施例によるＬＣＤ駆動回路は、従来の図
７に示される駆動回路と異なってＡ級動作はしないた
め、消費電力は極力抑制されている。従って、多ピン出
力化に適したＬＣＤ駆動回路が提供される。
路はそれぞれ高抵抗の微小定電流源４１および４２を含
んで構成され、各ソースホロワ回路にはこれら各定電流
源４１，４２から供給される僅かな電流しか流れない。
すなわち、本実施例によるＬＣＤ駆動回路は、従来の図
７に示される駆動回路と異なってＡ級動作はしないた
め、消費電力は極力抑制されている。従って、多ピン出
力化に適したＬＣＤ駆動回路が提供される。
【００２４】図５は本発明の他の実施例によるＬＣＤ駆
動回路を示す回路図であり、図１と同一または相当する
部分については同符号を用いてその説明は省略する。本
実施例による駆動回路と上記実施例による駆動回路との
相違点は次のようである。つまり、上記実施例では第１
の電流ドライバ４０および第２の電流ドライバ３９は各
ドレイン・ソース回路がスイッチＳＷ３５およびＳＷ３
４によって断続されていたが、本実施例では第１の電流
ドライバ４０および第２の電流ドライバ３９の各ゲート
バイアスがスイッチＳＷ５５およびＳＷ５４によって断
続される。各ゲートバイアスが断続されるため、各スイ
ッチＳＷ５４およびＳＷ５５がオフ状態のときには各ゲ
ート電位は不確定になる。従って、第１の電流ドライバ
４０のゲートは抵抗５２を介して電源ＶDDに接続され、
第２の電流ドライバ３９のゲートは抵抗５１を介して接
地されている。
動回路を示す回路図であり、図１と同一または相当する
部分については同符号を用いてその説明は省略する。本
実施例による駆動回路と上記実施例による駆動回路との
相違点は次のようである。つまり、上記実施例では第１
の電流ドライバ４０および第２の電流ドライバ３９は各
ドレイン・ソース回路がスイッチＳＷ３５およびＳＷ３
４によって断続されていたが、本実施例では第１の電流
ドライバ４０および第２の電流ドライバ３９の各ゲート
バイアスがスイッチＳＷ５５およびＳＷ５４によって断
続される。各ゲートバイアスが断続されるため、各スイ
ッチＳＷ５４およびＳＷ５５がオフ状態のときには各ゲ
ート電位は不確定になる。従って、第１の電流ドライバ
４０のゲートは抵抗５２を介して電源ＶDDに接続され、
第２の電流ドライバ３９のゲートは抵抗５１を介して接
地されている。
【００２５】このような本実施例によっても各スイッチ
ＳＷ５４およびＳＷ５５が断続することにより各電流ド
ライバ３９および４０のドレイン電流が制御され、これ
ら各スイッチＳＷ５４およびＳＷ５５は上記実施例にお
ける各スイッチＳＷ３４およびＳＷ３５と同様な機能を
果たしている。従って、本実施例における各スイッチＳ
Ｗも上記実施例による図３に示されるタイミングと同じ
タイミングで断続されることにより、ビデオ信号の位相
反転時に正極性および負極性のプリチャージ電圧が画素
２１に印加される。従って、本実施例によるＬＣＤ駆動
回路によっても上記実施例と同様な効果を奏し、画素２
１への印加電圧の正負各実効電圧の大きさは均衡し、正
負各極性間でバランスする。従って、画素２１の画質は
向上する。また、Ａ級動作はしないために消費電力は低
減し、上記実施例と同様に多ピン出力化に適している。
ＳＷ５４およびＳＷ５５が断続することにより各電流ド
ライバ３９および４０のドレイン電流が制御され、これ
ら各スイッチＳＷ５４およびＳＷ５５は上記実施例にお
ける各スイッチＳＷ３４およびＳＷ３５と同様な機能を
果たしている。従って、本実施例における各スイッチＳ
Ｗも上記実施例による図３に示されるタイミングと同じ
タイミングで断続されることにより、ビデオ信号の位相
反転時に正極性および負極性のプリチャージ電圧が画素
２１に印加される。従って、本実施例によるＬＣＤ駆動
回路によっても上記実施例と同様な効果を奏し、画素２
１への印加電圧の正負各実効電圧の大きさは均衡し、正
負各極性間でバランスする。従って、画素２１の画質は
向上する。また、Ａ級動作はしないために消費電力は低
減し、上記実施例と同様に多ピン出力化に適している。
【００２６】図６は図５に示された上記実施例によるＬ
ＣＤ駆動回路をモノリシックに形成した構成を示してい
る。つまり、各ＭＯＳＦＥＴは同一半導体基板上に形成
されており、スイッチＳＷ３２，ＳＷ３３は小面積のＭ
ＯＳＦＥＴ３２´，３３´によって構成されている。オ
ペアンプ３８は点線で図示されるＭＯＳＦＥＴ群３８´
に相当し、小面積のＭＯＳＦＥＴ３８ａ〜３８ｇによっ
て構成されている。また、第１の電流ドライバ４０は大
面積のｎチャネルＭＯＳＦＥＴ４０´、第２の電流ドラ
イバ３９は大面積のｐチャネルＭＯＳＦＥＴ３９´によ
って構成されている。これら各ゲートバイアスを断続す
るスイッチＳＷ５４，５５は小面積のＭＯＳＦＥＴ５４
´，５５´、抵抗５１，５２は小面積のＭＯＳＦＥＴ５
１´，５２´によって構成されている。また、第１の微
小定電流源４１およびスイッチＳＷ３７は小面積のＭＯ
ＳＦＥＴ４２´によって構成され、第２の微小定電流源
４２およびスイッチＳＷ３６は小面積のＭＯＳＦＥＴ４
１´によって構成されている。
ＣＤ駆動回路をモノリシックに形成した構成を示してい
る。つまり、各ＭＯＳＦＥＴは同一半導体基板上に形成
されており、スイッチＳＷ３２，ＳＷ３３は小面積のＭ
ＯＳＦＥＴ３２´，３３´によって構成されている。オ
ペアンプ３８は点線で図示されるＭＯＳＦＥＴ群３８´
に相当し、小面積のＭＯＳＦＥＴ３８ａ〜３８ｇによっ
て構成されている。また、第１の電流ドライバ４０は大
面積のｎチャネルＭＯＳＦＥＴ４０´、第２の電流ドラ
イバ３９は大面積のｐチャネルＭＯＳＦＥＴ３９´によ
って構成されている。これら各ゲートバイアスを断続す
るスイッチＳＷ５４，５５は小面積のＭＯＳＦＥＴ５４
´，５５´、抵抗５１，５２は小面積のＭＯＳＦＥＴ５
１´，５２´によって構成されている。また、第１の微
小定電流源４１およびスイッチＳＷ３７は小面積のＭＯ
ＳＦＥＴ４２´によって構成され、第２の微小定電流源
４２およびスイッチＳＷ３６は小面積のＭＯＳＦＥＴ４
１´によって構成されている。
【００２７】すなわち、上記実施例による駆動回路構成
によれば、画素２１にデータを書き込むための大きな電
流は第１および第２の電流ドライバ３９，４０にのみ流
れるので、これらＭＯＳＦＥＴの形成面積だけを大きく
すれば良く、他のＭＯＳＦＥＴは小面積に形成すること
が出来る。従って、上記実施例によるＬＣＤ駆動回路構
成によれば、ドライバチップを小面積に形成することが
可能になる。すなわち、小面積でかつ低消費電流の駆動
回路が構成されるため、より多ピン出力化に適したドラ
イバチップが提供される。
によれば、画素２１にデータを書き込むための大きな電
流は第１および第２の電流ドライバ３９，４０にのみ流
れるので、これらＭＯＳＦＥＴの形成面積だけを大きく
すれば良く、他のＭＯＳＦＥＴは小面積に形成すること
が出来る。従って、上記実施例によるＬＣＤ駆動回路構
成によれば、ドライバチップを小面積に形成することが
可能になる。すなわち、小面積でかつ低消費電流の駆動
回路が構成されるため、より多ピン出力化に適したドラ
イバチップが提供される。
【００２８】
【発明の効果】以上説明したように本発明によれば、交
流画像信号の位相が反転する度に正極性および負極性の
プリチャージ電圧が液晶表示体に印加されるため、液晶
表示体を駆動する正極性実効電圧および負極性実効電圧
の各大きさは均衡する。このため、消費電力が低減され
た状態で、液晶表示体のコントラストは良くなり、ま
た、フリッカは低減して液晶表示体の画質は向上する。
流画像信号の位相が反転する度に正極性および負極性の
プリチャージ電圧が液晶表示体に印加されるため、液晶
表示体を駆動する正極性実効電圧および負極性実効電圧
の各大きさは均衡する。このため、消費電力が低減され
た状態で、液晶表示体のコントラストは良くなり、ま
た、フリッカは低減して液晶表示体の画質は向上する。
【図面の簡単な説明】
【図１】本発明の一実施例によるＬＣＤ駆動回路の構成
を示す回路図である。
を示す回路図である。
【図２】本発明の一実施例が適用される液晶ディスプレ
イの概略構成を示す回路ブロック図である。
イの概略構成を示す回路ブロック図である。
【図３】図１に示された一実施例における各スイッチの
断続状態を示すタイミングチャート図である。
断続状態を示すタイミングチャート図である。
【図４】図１に示された一実施例におけるＬＣＤ駆動電
圧波形図である。
圧波形図である。
【図５】本発明の他の実施例によるＬＣＤ駆動回路の構
成を示す回路図である。
成を示す回路図である。
【図６】図５に示されたＬＣＤ駆動回路をＭＯＳＦＥＴ
でモノリシックに構成した場合の回路図である。
でモノリシックに構成した場合の回路図である。
【図７】従来の第１のＬＣＤ駆動回路の構成を示す回路
図である。
図である。
【図８】従来の第２のＬＣＤ駆動回路の構成を示す回路
図である。
図である。
【図９】図８に示された従来回路におけるＬＣＤ駆動電
圧波形図である。
圧波形図である。
２１…画素（液晶表示体） ３１〜３７…スイッチＳＷ ３８…オペアンプ ３９…第２の電流ドライバ（ｎチャネルトランジスタ） ４０…第１の電流ドライバ（ｐチャネルトランジスタ） ４１…第１の微小定電流源 ４２…第２の微小定電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/36 G02F 1/133 H04N 5/217
Claims (1)
- 【請求項１】 画像信号を印加して液晶表示体の分子配
列方向を変化させる液晶表示体駆動装置であって、前記
画像信号の位相が反転する度に正極性および負極性のプ
リチャージ電圧が前記液晶表示体に交互に印加され、前
記液晶表示体を駆動する正極性実効電圧および負極性実
効電圧の各大きさが均衡している液晶表示体駆動装置に
おいて、 第１の微小定電流源および入力画像信号に応じて液晶表
示体を駆動するｐチャネルトランジスタからなる第１ソ
ースホロワ回路と、前記第１微小定電流源および電源間
の接続を断続する第１スイッチと、前記ｐチャネルトラ
ンジスタおよび基準電位間の接続を前記第１スイッチに
連動して断続する第２スイッチと、前記画像信号に応じ
て前記液晶表示体を駆動するｎチャネルトランジスタお
よび第２微小定電流源からなる第２ソースホロワ回路
と、前記ｎチャネルトランジスタおよび電源間の接続を
断続する第３スイッチと、前記第２微小定電流源および
基準電位間の接続を前記第３スイッチに連動して断続す
る第４スイッチとを備え、前記画像信号の正極性信号成
分が入力される前に前記第３及び第４スイッチを導通さ
せて液晶表示体に前記正極性のプリチャージ電圧を印加
し、前記画像信号の正極性信号成分の入力時に前記第１
及び第２スイッチを導通させて前記ｐチャネルトランジ
スタによって前記液晶表示体を駆動し、前記画像信号の
負極性信号成分が入力される前に前記第１および第２ス
イッチを導通させて前記液晶表示体に前記負極性のプリ
チャージ電圧を印加し、前記画像信号の負極性信号成分
の入力時に前記第３および第４スイッチを導通させて前
記ｎチャネルトランジスタによって前記液晶表示体を駆
動することを特徴とする液晶表示体駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29449391A JP3295953B2 (ja) | 1991-11-11 | 1991-11-11 | 液晶表示体駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29449391A JP3295953B2 (ja) | 1991-11-11 | 1991-11-11 | 液晶表示体駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05134628A JPH05134628A (ja) | 1993-05-28 |
| JP3295953B2 true JP3295953B2 (ja) | 2002-06-24 |
Family
ID=17808480
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29449391A Expired - Lifetime JP3295953B2 (ja) | 1991-11-11 | 1991-11-11 | 液晶表示体駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295953B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997029548A1 (fr) * | 1996-02-09 | 1997-08-14 | Seiko Epson Corporation | Dispositif generateur de potentiel |
| JP2993461B2 (ja) | 1997-04-28 | 1999-12-20 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| JP3700558B2 (ja) * | 2000-08-10 | 2005-09-28 | 日本電気株式会社 | 駆動回路 |
| KR100363540B1 (ko) * | 2000-12-21 | 2002-12-05 | 삼성전자 주식회사 | 고속으로 구동되는 액정 디스플레이 장치 및 그것을 위한계조전압 발생회로 |
| KR100705617B1 (ko) * | 2003-03-31 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 액정구동장치 |
| KR101819073B1 (ko) * | 2010-03-15 | 2018-01-16 | 시리얼 테크놀로지즈 에스.에이. | 공간 광 변조기를 위한 백플레인 디바이스 및 백플레인 디바이스를 동작시키는 방법 |
| JP2014048652A (ja) * | 2012-09-04 | 2014-03-17 | Japan Display Inc | 液晶表示装置 |
-
1991
- 1991-11-11 JP JP29449391A patent/JP3295953B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05134628A (ja) | 1993-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100286088B1 (ko) | 저진폭입력레벨변환회로 | |
| KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
| US6052426A (en) | Shift register using M.I.S. transistors of like polarity | |
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US4393380A (en) | Liquid crystal display systems | |
| EP0731441B1 (en) | A liquid crystal display driver with threshold voltage drift compensation | |
| US7821485B2 (en) | Source driver output circuit of thin film transistor liquid crystal display | |
| US7786970B2 (en) | Driver circuit of display device | |
| JP2001134245A (ja) | 液晶表示装置 | |
| US6919874B1 (en) | Shift register using M.I.S. transistors and supplementary column | |
| EP0731442B1 (en) | Signal disturbance reduction arrangement for a liquid crystal display | |
| JPH08137443A (ja) | 画像表示装置 | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US4779956A (en) | Driving circuit for liquid crystal display | |
| JP3024618B2 (ja) | 液晶駆動回路 | |
| US6043812A (en) | Liquid crystal drive circuit and liquid crystal display device | |
| JP3307308B2 (ja) | 出力回路 | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| JP3665347B2 (ja) | 液晶表示体駆動装置及び液晶ディスプレイ | |
| JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
| JP3525928B2 (ja) | 液晶装置の駆動回路、液晶装置の駆動方法及び液晶装置 | |
| JP2562297B2 (ja) | ドライバ−内蔵アクティブマトリクスパネル | |
| JPH10197848A (ja) | 液晶表示素子駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |