JPH10197848A

JPH10197848A - 液晶表示素子駆動装置

Info

Publication number: JPH10197848A
Application number: JP35907596A
Authority: JP
Inventors: Soichi Sato; 宗一佐藤
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1996-12-28
Filing date: 1996-12-28
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】大容量の画素容量を有する液晶表示素子を高
い書き込み率且つ低消費電力で駆動することである。【解決手段】ＭＯＳＦＥＴ１〜４をカスケードに接続
し、ＭＯＳＦＥＴ２と３の接続ノードをＴＦＴ液晶表示
素子のデータラインＤＬへのデータ信号の出力端とす
る。演算増幅器５により、ＭＯＳＦＥＴ２と３のゲート
に、表示階調を示す画像信号Ｖ_iとデータラインＤＬの
電圧の差が増幅されたものに相当する電圧を印加するこ
とによりＭＯＳＦＥＴ２と３を駆動して、データライン
ＤＬを介して画素容量に画像信号を書き込む。画像信号
はフレーム毎にその極性が反転し、この極性に応じてＭ
ＯＳＦＥＴ１と４のいずれか一方をオフし、貫通電流を
防止する。フレーム毎に共通電極電圧Ｖ_comの極性も反
転し、各フレームの書込動作が次フレームの書込動作の
プリチャージを兼ねるように駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示素子駆
動装置に関し、特に大容量の画素容量を有する液晶表示
素子を高い書き込み率且つ低消費電力で駆動する液晶表
示素子駆動装置に関する。

【０００２】

【従来の技術】アクティブマトリクス方式の液晶表示素
子のデータドライバ（ソースドライバ）として、図６に
示す回路が知られている。このデータドライバは、電圧
を設定するｎチャネルＭＯＳＦＥＴ（ｎチャネル金属−
酸化物−半導体電界効果トランジスタ。以下ｎＭＯＳ）
１０１と、バイアス電流を供給するｐチャネルＭＯＳＦ
ＥＴ（以下ｐＭＯＳ）１０２と、プリチャージ用ｐＭＯ
Ｓ１０３と、演算増幅器１０４と、図示しない電源とよ
り構成される。このデータドライバは、液晶駆動端にデ
ータラインを介して接続されている画素（画素容量）を
充電するため、プリチャージした後データ信号を書き込
むというステップをとる。即ち、ｐＭＯＳ１０３をオン
して画素容量に負電源電圧ＶＬをいったん接続して、画
素容量をプリチャージし、次いで、ｐＭＯＳ１０３をオ
フしｎＭＯＳ１０１をオンして、表示階調に対応する画
像信号Ｖ_iの電圧に達するまで画素容量に電荷を充電す
る。

【０００３】

【発明が解決しようとする課題】このデータドライバ
は、ＴＮ（ツイステッドネマティック）液晶等の比較的
誘電率が小さい液晶を用いた液晶表示素子の駆動には好
適に用い得る。しかし、強誘電性液晶等の高誘電率の液
晶を用いる液晶表示素子の場合、画素容量が大きいた
め、プリチャージ及びデータ書き込みにそれぞれ時間が
かかり、プリチャージも不十分、書き込みも不十分にな
り、結果として本来表示したい画像が表示できなくなる
虞がある。

【０００４】また、このデータドライバは、バイアス電
流を供給するｐＭＯＳ１０２を通じて貫通電流が常に流
れるため、消費電流が大きい。貫通電流による消費電力
の増大を抑えるため、ｐＭＯＳ１０２の電流供給能力を
制限することが考えれられるが、貫通電流自体を阻止す
ることはできない。

【０００５】この発明は上記実状に鑑みてなされたもの
で、大容量の画素容量を有する液晶表示素子を高い書き
込み率且つ低消費電力で駆動する液晶表示素子駆動装置
を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、この発明の液晶表示素子駆動装置は、複数の画素電
極と該画素電極に液晶を介して対向する共通電極とを備
え、前記複数の画素電極と前記共通電極と前記液晶とに
より形成される画素容量に電荷を充電することにより、
前記液晶の配向を制御して画像を表示する液晶表示素子
の駆動装置であって、各前記画素電極にスイッチング素
子を介して接続される出力ノードと、電流路の一端が前
記出力ノードに接続された第１のトランジスタと、電流
路の一端が前記出力ノードに接続された第２のトランジ
スタと、前記液晶表示素子の表示階調を指示する表示信
号の電位と前記出力ノードの電位とに従って、前記第１
と第２のトランジスタの制御端に制御信号を印加する充
電制御手段と、電流路の一端が前記第１のトランジスタ
の電流路の他端に接続され、該電流路の他端に第１の電
圧が印加される第３のトランジスタと、電流路の一端が
前記第２のトランジスタの電流路の他端に接続され、該
電流路の他端に前記第１の電圧よりも低い第２の電圧が
印加される第４のトランジスタと、前記表示信号の電圧
の前記共通電極の電圧に対する極性を示す信号を受け、
前記表示信号の電圧の前記共通電極の電圧に対する極性
が正極性のとき、前記第４のトランジスタをオフし、前
記第１のトランジスタにより前記画素容量を充電し、前
記表示信号の電圧の前記共通電極の電圧に対する極性が
負極性のとき、前記第３のトランジスタをオフし、前記
第２のトランジスタにより前記画素容量を充電する極性
制御手段と、より構成されることを特徴とする。

【０００７】このような液晶表示素子の駆動装置によれ
ば、極性を示す信号により第３と第４のトランジスタの
一方がオフする。従って、第１の電圧から第２の電圧に
通じる電流路が必ずオフ状態になり、貫通電流が遮断さ
れ、消費電力が節減される。また、同一画素容量につい
ての充電（画像信号の書き込み）は、フレーム毎に極性
を代えて行われる。従って、あるフレームにおける液晶
表示素子の充電が、次のサイクルのプリチャージを兼
ね、選択期間全体で書き込みを行うことができるので、
高い書き込み率が達成される。

【０００８】また前記液晶表示素子駆動装置は、前記共
通電極の電圧を前記表示信号の極性の変化に応じて変化
させる手段を備える、ものでもよい。このような液晶表
示素子駆動装置によれば、前記画素電極と前記共通電極
との電位差を一定値以上に確保することができるので、
高い書き込み率が達成される。

【０００９】さらに、本願発明の液晶表示素子駆動装置
は、前記表示信号の電圧が前記共通電極の電圧に対して
正極性のとき、前記第３のトランジスタを介して前記第
１のトランジスタから前記出力ノードに流れる電流を制
御して、前記画素容量を充電し、前記表示信号の電圧が
前記共通電極の電圧に対して負極性のとき、前記出力ノ
ードから前記第２のトランジスタと前記第４のトランジ
スタを介して流れる電流を制御して、前記画素容量を充
電するものであり、また、前記制御信号に応答し、前記
極性を示す信号にかかわらず、前記第３と第４のトラン
ジスタをオフすることにより、この液晶表示素子駆動装
置を前記出力ノードから実質的に電気的に分離する手段
を配置してもよい。液晶表示素子を駆動しないタイミン
グでは、この分離手段を駆動することにより、電力の不
要な消費を低減することができる。

【００１０】

【発明の実施の形態】

（第１の実施の形態）以下、この発明の第１の実施の形
態にかかる液晶表示素子駆動装置を、液晶表示素子を駆
動するデータドライバを例として説明する。

【００１１】図１は、この発明の第１の実施の形態にか
かる液晶表示素子駆動装置の構成の一例を示す。図示す
るように、このデータドライバは、電流路がカスケード
接続されたトランジスタ１〜４と、演算増幅器５と、電
源６と、ＡＮＤゲート７と、ＮＡＮＤゲート８と、イン
バータ９とより構成される。

【００１２】トランジスタ１と３は、ｎチャネルＭＯＳ
ＦＥＴ（ｎチャネル金属−酸化物−半導体電界効果トラ
ンジスタ。以下ｎＭＯＳ）であり、トランジスタ２と４
はｐチャネルＭＯＳＦＥＴ（以下ｐＭＯＳ）である。こ
れら４個のトランジスタの電流供給能力はほぼ同一であ
る。

【００１３】トランジスタ１は、そのドレインが正電源
電圧端ＶＨに、ソースがトランジスタ２のドレインに接
続され、ゲートに入力される電圧Ｅ１に従い、トランジ
スタ２のドレイン−ソース間を流れる電流を制御する。
トランジスタ４は、そのドレインが負電源電圧端ＶＬ
に、ソースがトランジスタ３のドレインに接続され、ゲ
ートに入力される電圧Ｅ２に従い、トランジスタ３のド
レイン−ソース間を流れる電流を制御する。

【００１４】トランジスタ２のソースとトランジスタ３
のソースは互いに接続され、且つ、液晶駆動端ＯＵＴ及
び演算増幅器５の非反転入力端に接続されている。トラ
ンジスタ２と３のゲートは演算増幅器５の出力端に接続
され、演算増幅器５により駆動される。なお両者のスレ
ッショルド電圧の絶対値は、各々のソース電位を基準と
してみたときほぼ同一である。

【００１５】トランジスタ２は、ゲートに印加された電
圧に従い、正電源電圧端ＶＨと液晶駆動端ＯＵＴとの間
を流れる電流を制限する。トランジスタ３は、ゲートに
印加された電圧に従い、負電源電圧端ＶＬと液晶駆動端
ＯＵＴとの間を流れる電流を制限する。

【００１６】演算増幅器５の出力端はトランジスタ２及
びトランジスタ３のゲートに接続され、反転入力端に
は、画像信号入力端Ｖが接続されている。非反転入力端
は、前述の通り液晶駆動端ＯＵＴに接続されている。

【００１７】電源６は、電池、安定化電源等より構成さ
れる。電源６の正極は正電源端子ＶＨに接続され、負極
は負電源端子ＶＬに接続されて、直流電圧を供給する。
なお、電源６はこの液晶表示素子駆動装置の外部に配置
されてもよい。

【００１８】ＡＮＤゲート７は、その出力端がトランジ
スタ１のゲートに接続され、出力電圧によりトランジス
タ４をオン又はオフする。２個の入力端の一方は出力イ
ネーブル端子ＯＥに、他方はインバータ９の出力端に接
続されている。インバータ９の入力端は、極性制御入力
端子Ｐに接続されている。

【００１９】ＮＡＮＤゲート８は、その出力端がトラン
ジスタ４のゲートに接続され、出力電圧によりトランジ
スタ４をオン又はオフする。２個の入力端の一方は出力
イネーブル端子ＯＥに、他方は極性制御入力端子Ｐに接
続される。

【００２０】ＡＮＤゲート７及びＮＡＮＤゲート８は、
それぞれそのローレベル出力をトランジスタ１及び４の
制御端子に印加することによってトランジスタ１及び４
をオフ状態とし得る。例えば、トランジスタ１及び４が
いずれもエンハンスメント型のＭＯＳＦＥＴであると
き、ＡＮＤゲート７及びＮＡＮＤゲート８は、５Ｖ単一
電源のＴＴＬ（Transistor-Transistor Logic）あるい
はＣＭＯＳ（Complementary MOS）ロジックＩＣ等から
なる。

【００２１】画像信号入力端Ｖには、各画素の表示階調
を指示する画像信号Ｖ_iが印加される。この画像信号Ｖ_i
は、例えば、表示画像のフレーム毎及び又はライン毎に
基準電圧（後述する共通電極の電圧）に対して極性が反
転する信号である。出力イネーブル端子ＯＥには、この
液晶表示素子駆動装置により、液晶表示素子に画像信号
（階調信号）を与えて駆動する際には、Ｈレベルのアウ
トプットイネーブル信号が印加され、駆動しない場合に
はＬレベルのアウトプットイネーブル信号が印加され
る。極性制御端子Ｐには、画像信号の極性及び後述する
共通電極の極性を示す極性信号が印加される。

【００２２】液晶駆動端ＯＵＴには、駆動対象の液晶表
示素子のデータラインＤＬが接続されている。この液晶
表示素子は、ＴＦＴ（薄膜トランジスタ）液晶表示素子
であり、マトリクス状に配置された画素電極と該画素電
極に液晶を介して対向する共通電極とを備え、画素電極
と共通電極と液晶とにより形成される容量（画素容量Ｃ
_LC）に電荷を充電することにより、液晶の配向を制御し
て画像を表示する。各データラインＤＬはマトリクスの
対応する列の画素電極にＴＦＴを介して接続されてい
る。マトリクスの各列のＴＦＴのゲートは共通するゲー
トラインに接続されている。

【００２３】共通電極電圧Ｖ_comも周期的に、例えば、
ライン毎又はフレーム毎に変化し、この変化にほぼ同期
して前述の画像信号Ｖ_iの極性も変化する。

【００２４】次に、この液晶表示素子駆動装置の動作
を、液晶表示素子をフレーム反転駆動する場合を例に、
図２を参照して説明する。

【００２５】まず、１フレームの描画の開始に先立ち、
出力イネーブル端子ＯＥがローレベルに、また極性制御
端子Ｐがローレベルに保たれる（Ｐ１１）。この状態で
は、ＡＮＤゲート７の出力はローレベルになり、ＮＡＮ
Ｄゲート８の出力はハイになる。トランジスタ１と４
は、共に逆バイアス状態となってオフ状態とされ、この
結果、液晶駆動端ＯＵＴは、正負電源電圧ＶＨ、ＶＬか
ら電気的に切り離される。

【００２６】次いで、画像信号Ｖ_iの極性が反転し、共
通電極電圧Ｖ_comに対して負極性になる。ほぼ同時に、
共通電極電圧Ｖ_comが、正の方向に所定量シフトされ
る。前のフレームで正極性に充電されていた画素容量Ｃ
_LCの充電電圧も正側にシフトする。極性制御入力端子Ｐ
も、ほぼ同時にローからハイにされる。

【００２７】画像信号と共通電極電圧Ｖ_comの極性及び
極性制御入力端子Ｐのレベル転換が終わると、出力イネ
ーブル端子ＯＥはハイレベルに切り替えられる（Ｐ１
２）。このとき、ＡＮＤゲート７の出力はローレベルの
ままであり、ＮＡＮＤゲート８の出力がローレベルにな
る。この結果、トランジスタ１はオフ状態を維持し、ト
ランジスタ４が順バイアス状態となってオンする。

【００２８】この状態で、液晶表示素子のある画素の画
像信号Ｖ_iが負極性の電圧Ｖ１になる（Ｐ１３）と共に
対応するＴＦＴのゲート電極にゲートパルスが印加さ
れ、対応するＴＦＴがオンし、対応する画素電極と液晶
駆動端ＯＵＴは導通状態となる（Ｐ１４）。

【００２９】この瞬間の液晶駆動端ＯＵＴの電圧は、共
通電極電圧Ｖ_comのシフトによりシフトした画素電極電
圧にほぼ等しく、この値はＶ１より高い。演算増幅器５
は、反転入力端の電圧Ｖ１と、非反転入力端に加えられ
る液晶駆動端ＯＵＴの電圧の電位差を増幅し、その出力
電圧を上昇する。このためトランジスタ２はオフ状態に
近づき、一方トランジスタ３はオン状態に近づく。

【００３０】この結果、液晶駆動端ＯＵＴは負電源端子
ＶＬと導通した状態となり、画素電極には、ＴＦＴを介
して負電圧ＶＬが印加される。そして液晶駆動端ＯＵＴ
の電圧は、画素容量Ｃ_LCに負電荷が充電されるにつれ下
降する。そして画素電極の電圧が画像信号Ｖ１にほぼ等
しくなると、演算増幅器５は両入力端の電圧の一致を検
出して、その出力電圧の上昇を止める。そして、各画素
の選択期間が終了すると、ゲートパルスがオフし、ＴＦ
Ｔがオフする（Ｐ１５）。このとき画素容量Ｃ_LCに保持
される電圧はＶ１にほぼ等しい電圧に保たれる。

【００３１】ゲートラインが順次選択され、上述の動作
が各ラインの画素容量について順次実行される。こうし
て１フレームの描画が終了すると、出力イネーブル端子
ＯＥがローレベルに戻される（Ｐ２１）。この状態で
は、トランジスタ１と４は共にオフし、液晶駆動端ＯＵ
Ｔは再び正負電源ＶＨ、ＶＬより電気的に切り離され
る。そして、共通電極電圧Ｖ_comは所定量負極性側にシ
フトされる。このため、画素電極の電圧も所定量負側に
シフトする。また、画像信号Ｖ_iの電圧の極性は正極性
に、また極性制御入力端子Ｐはハイレベルからローレベ
ルに反転される。

【００３２】次いで、出力イネーブル端子ＯＥが再びハ
イレベルに設定される（Ｐ２２）。このとき、ＮＡＮＤ
ゲート８の出力はハイレベルを維持し、ＡＮＤゲート７
の出力はハイレベルになる。この結果、トランジスタ４
はオフ状態を維持し、トランジスタ１は順バイアス状態
となってオンする。

【００３３】この状態から、再び各画素が駆動される。
タイミングＰ２３において、例えば、タイミングＰ１４
で駆動された画素の画像信号に対応する正極性の電圧Ｖ
２がセットされ、その画素容量に対応するゲートライン
にゲートパルスが印加されると、対応するＴＦＴがオン
し、対応する画素電極と液晶駆動端ＯＵＴは導通状態と
なる（Ｐ２４）。

【００３４】この瞬間の液晶駆動端ＯＵＴの電圧Ｖ２の
値はＶ１より低い。従って演算増幅器５の出力電圧は下
降する。

【００３５】すると、演算増幅器５の出力端に接続され
たトランジスタ２、３のゲートの電圧が下降する。この
ためトランジスタ２はオン状態に近づき、一方トランジ
スタ３はオフ状態に近づく。

【００３６】この結果、液晶駆動端ＯＵＴは負電源端子
ＶＨと導通した状態となり、画素電極には、ＴＦＴを介
して正電圧が印加される。そして液晶駆動端ＯＵＴの電
圧は、画素容量Ｃ_LCに正電荷が充電されるにつれ上昇す
る。そして画素電極の電圧がＶ２にほぼ等しくなると、
演算増幅器５は両入力端の電圧の一致を検出して、その
出力電圧の下降を止める。そして、該当画素の選択期間
が経過すると、ゲートパルスがオフし、ＴＦＴがオフさ
れる（Ｐ２５）。このとき画素容量Ｃ_LCに保持される電
圧はＶ２にほぼ等しい。

【００３７】この２フレーム目の描画動作も各ラインの
液晶表示素子について行われる。後続のフレームも、演
算増幅器５の非反転入力端に印加する画像信号Ｖ_iが、
共通電極電圧Ｖ_comに対し負極性の値及び正極性の値を
１フレーム毎に交互に繰り返すように設定され、且つ、
画像信号の極性の反転に先立ち必ず一旦ＯＥをローにす
るよう駆動される。こうすることにより、ＯＥがハイレ
ベルの間は、トランジスタＴ２及びＴ３のいずれか一方
のみがオンとなって、各画素、即ち、画素容量Ｃ_LCの充
放電（画像信号の書き込み）が行われる。このような液
晶表示素子駆動装置によれば、極性制御信号により第１
と第４のトランジスタの何れか一方がオフするので、負
電源端子から正電源端子に通じる電流路が必ずオフ状態
になり、貫通電流が遮断され、消費電力が節減される。
また、同一画素容量についての充電（画像信号の書き込
み）は、フレーム毎に極性を変えて行われるので、各フ
レームにおける液晶表示素子の充電が、次のサイクルの
プリチャージを兼ね、選択期間全体で書き込みを行うこ
とができるので、高い書き込み率が達成される。

【００３８】なお、４個のトランジスタ１〜４の各々
は、以上の説明通りのチャネル型のものである必要はな
い。例えば、トランジスタ１と３をｐＭＯＳに、トラン
ジスタ２と４をｎＭＯＳにしてもよい。ただしチャネル
型を入れ替える場合、論理回路部分の構成及び演算増幅
器５の入力端子の極性は、用いた素子のスイッチング特
性に対応した構成とする。例えば、ＭＯＳＦＥＴのチャ
ネル型を上述のように入れ替えた場合は、全体の構成
を、例えば、図３に示すようなものとする。

【００３９】また、４個のトランジスタ１〜４はＭＯＳ
ＦＥＴに限定されず、任意に選択可能である。例えば、
図４に示すように、トランジスタ１と３をＮＰＮ型バイ
ポーラトランジスタとし、且つトランジスタ２と４をＰ
ＮＰ型バイポーラトランジスタとしてもよい。ただし、
バイポーラトランジスタを用いる場合、バイポーラトラ
ンジスタを駆動するＡＮＤゲート７及びＮＡＮＤゲート
８は、バイポーラトランジスタをオン状態とするに十分
な電流供給能力を備えたものを用いる。

【００４０】（第２の実施の形態）以下、モノクローム
動画を表示するＴＦＴ液晶表示装置を例に、この発明の
第２の実施の形態を説明する。図５は、この発明の第２
の実施の形態にかかるＴＦＴ液晶表示装置の構成の一例
を示す。図示するように、この液晶表示装置は、ＴＦＴ
液晶表示素子１０と、コントローラ１１と、極性反転回
路１２と、シフトレジスタ１３ａ、１３ｂと、サンプル
ホールド回路１４ａ、１４ｂと、データドライバアレイ
１５と、ゲートドライバ１６と、共通電極電圧発生器１
７と、セレクタ１８とより構成される。

【００４１】ＴＦＴ液晶表示素子１０は、第１の実施の
形態の動作の説明の際述べたものと同一のものである。

【００４２】コントローラ１１は、入力された垂直同期
信号及び水平同期信号に基づいて、１フレーム単位で輝
度信号の極性を反転させるための極性制御信号を生成す
る。この極性制御信号は、極性反転回路１２に供給され
る。この極性制御信号は、データドライバアレイ１５に
も供給され、データドライバアレイ１５を制御するため
に用いられる。

【００４３】コントローラ１１は、垂直同期信号及び前
記水平同期信号に基づいて、ゲートドライバ１６が液晶
表示素子のそれぞれを１ラインずつ選択駆動するための
ゲート制御信号を生成する。

【００４４】コントローラ１１はさらに、シフトレジス
タ１３ａ、１３ｂのシフト動作をスタートさせるための
スタートパルスと、該シフトレジスタがサンプルホール
ド回路１４ａ、１４ｂに送るサンプリングパルスを順次
シフトさせるためのシフト信号を生成する。

【００４５】極性反転回路１２は、入力される極性制御
信号がハイであるときは入力される輝度信号をそのまま
通過させ、極性制御信号がローであるとき、輝度信号の
極性を、ＴＦＴ液晶表示素子１０の共通電極電圧Ｖ_com
を中心として反転させる。極性の反転により、例えば、
輝度信号は、共通電極電圧Ｖ_comに対して＋Ｖ_i又は−Ｖ
_iとなる。

【００４６】シフトレジスタ１３ａ、１３ｂは、ＴＦＴ
液晶表示素子１０の１水平走査線上の画素数と同数の段
を有し、スタート信号を最初のビットに取り込んで、以
後、シフトパルスに従って各段から１段ずつ周期的にサ
ンプリングパルスを発生させていく。

【００４７】サンプルホールド回路１４ａ、１４ｂは、
１個のサンプリング入力端と、１個の入出力制御端と、
ＴＦＴ液晶表示素子１０の１走査線上の画素数と同数の
サンプリング制御端及び出力端を有する。

【００４８】サンプルホールド回路１４ａ、１４ｂは、
入出力制御端の入力信号がハイレベルのときは、各サン
プリング制御端にサンプリングパルスが入力された時点
のサンプリング入力端の電圧値を対応するチャンネルに
記憶し、一方で各出力端は電気的に切り離された状態
（入力モード）となる。入出力制御端の入力がローレベ
ルのときは、各サンプリング制御端に対応するチャンネ
ルの記憶内容が対応する出力端に出力され、サンプリン
グ入力端は電気的に切り離された状態（出力モード）と
なる。

【００４９】データドライバアレイ１５は、図１に示す
本発明の第１の実施の形態のデータドライバと同一のも
のが、ＴＦＴ液晶表示素子１０のデータラインＤＬの数
（１水平走査線上の画素数）と同数配列されたものより
構成される。データドライバアレイ１５の各入力端はサ
ンプルホールド回路１４の対応する出力端に接続され、
各出力端はＴＦＴ液晶表示素子１０の対応するデータラ
インＤＬに接続されている。各極性制御端子及び各出力
イネーブル端子は、それぞれ結合されて１個の共通の極
性制御端子及び１個の共通の出力イネーブル端子をなし
ている。

【００５０】ゲートドライバ１６は、ゲート制御信号に
従って、ＴＦＴ液晶表示素子１０のゲートラインＧＬに
ゲートパルスを順次印加し、ゲートパルスが印加された
ゲートラインＧＬに接続されたＴＦＴをオンする。

【００５１】共通電極電圧発生器１７は、極性反転信号
に応答して、共通電極電圧Ｖ_comとして、高低２種類の
値の直流電圧を出力する。この出力電圧は、極性反転信
号がハイであるときは低い方の値をとり、ローであると
きは高い方の値をとる。

【００５２】セレクタ１８は、パルスの入力がある度
に、２個の出力の論理値を交互に反転させることによ
り、サンプルホールド回路１４ａと１４ｂの動作モード
を、入力モードと出力モードとの間で交互に切り換え
る。

【００５３】次に、このＴＦＴ液晶表示装置の動作を説
明する。まず、画像信号（輝度信号）が極性反転回路１
２に、また垂直同期信号及び水平同期信号がコントロー
ラ１１に入力される。コントローラ１１は、入力された
垂直同期信号及び水平同期信号を基にして、まずデータ
ドライバイネーブル信号をローレベルとする。データド
ライバイネーブル信号は、データドライバアレイ１５の
共通の出力イネーブル端子に供給される。このため、デ
ータドライバアレイ１５の各データドライバのトランジ
スタ１及び４がオフ状態となる。

【００５４】次いでコントローラ１１は、極性制御信号
をローレベルとする。極性反転回路１２に入力された画
像信号は、極性制御信号がローレベルであるため、その
極性を反転され、サンプルホールド回路１４のサンプリ
ング入力端へ送られる。また極性制御信号は、データド
ライバアレイ１５の共通の極性制御端子にも供給され
る。

【００５５】極性制御信号は、共通電極電圧発生器１７
にも入力される。共通電極電圧発生器１７からは、予め
設定された２種の値の直流電圧のうち、高い方の値が出
力され、該直流電圧は、ＴＦＴ液晶表示素子１０の共通
電極に、共通電極電圧Ｖ_comとして印加される。

【００５６】次いで、コントローラ１１は、データドラ
イバイネーブル信号をハイレベルに設定する。すると、
データドライバアレイ１５の各データドライバのトラン
ジスタ１がオフ状態のまま、トランジスタ４がオン状態
となる。次にコントローラ１１は、スタートパルスとシ
フトパルスを生成する。

【００５７】生成されたスタートパルスとシフトパルス
は、シフトレジスタ１３ａ、１３ｂへ送られる。シフト
レジスタ１３ａ、１３ｂは、スタートパルスを最初のビ
ットに取り込み、シフトパルスに従ってこれをシフトす
ることにより、複数ビットを順番にオンしていき、出力
パルスを、それぞれサンプルホールド回路１４ａ又は１
４ｂの対応する制御端へ送る。

【００５８】一方、スタートパルスはセレクタ１８にも
入力され、セレクタ１８は、サンプルホールド回路１４
ａ及び１４ｂの動作モードを交替させる。

【００５９】セレクタ１８により出力モードに変えられ
た方のサンプルホールド回路１４ａ又は１４ｂは、シフ
トレジスタ１３ａ又は１３ｂの出力パルスが制御端に順
次入力されるのに応じ、その時点のサンプリング入力端
の電圧値を対応するチャンネルに順次記憶する。

【００６０】他方のサンプルホールド回路１４ｂ又は１
４ａは、現在の記憶内容をデータドライバアレイ１５の
対応する信号入力端に出力する。

【００６１】一方、ゲートドライバ１６は、コントロー
ラ１１からのゲート制御信号に応答し、ＴＦＴ液晶表示
素子１０のゲートラインＧＬに順次ほぼ１水平走査期間
のパルス幅を有するゲートパルスを印加する。ゲートパ
ルスが印加されたゲートラインＧＬに接続されているＴ
ＦＴはオンする。

【００６２】データドライバアレイ１５の各データドラ
イバは、対応するデータラインＤＬに電圧を印加し、選
択された前記ラインの各液晶表示素子の画素電極の電圧
を、サンプルホールド回路１４ａ又は１４ｂの対応する
各出力の値にほぼ等しくする。このとき、該データドラ
イバに入力される電圧は必ず共通電極の電圧より低くな
っているから、画素容量Ｃ_LCに対しては、専らトランジ
スタ３及びトランジスタ４を通じた正電荷の放電及び負
電荷の充電の動作を行う。

【００６３】選択期間が経過し、ゲートパルスがオフす
ると、該ゲートラインＧＬに接続されている各ＴＦＴは
オフし、データドライバアレイ１５による画素容量Ｃ_LC
の充放電は停止する。

【００６４】次いでコントローラ１１は垂直同期信号及
び水平同期信号を基に、再びスタートパルス及びシフト
パルスを生成する。セレクタ１８はスタートパルスを受
けて、サンプルホールド回路１４ａ及び１４ｂの動作モ
ードを再び交替させる。この結果、次の１ラインの書き
込み動作に関しては、走査期間にデータをサンプリング
した方のサンプルホールド回路が記憶値を出力する。他
方のサンプルホールド回路は、次のラインの各ドットの
画像信号を順次記憶する。

【００６５】以上の動作が、全ライン分繰り返される
と、１フレーム分の描画が終了する。このときコントロ
ーラ１１は描画終了に同期して、データドライバイネー
ブル信号をローにする。この結果、データドライバアレ
イ１５の各データドライバのトランジスタ１及びトラン
ジスタ４は共にオフ状態となる。

【００６６】次いでコントローラ１１は極性制御信号を
ハイにし、極性反転回路１２が画像信号の反転を行わず
そのまま出力し、且つ、データドライバアレイ１５の各
データドライバのトランジスタ１がオン状態となるよう
に設定する。また共通電極電圧発生器１７は、前述の２
種の値の直流電圧のうち、低い方の値を出力して、ＴＦ
Ｔ液晶表示素子１０の共通電極に印加する。

【００６７】次いでコントローラ１１はデータドライバ
イネーブル信号をハイにする。この結果、データドライ
バアレイ１５の各データドライバのトランジスタ４がオ
フ状態のまま、トランジスタ１がオン状態となる。

【００６８】そしてコントローラ１１は、スタートパル
ス及びシフトパルスを生成して、前述と同様の動作によ
る第２フレームの描画を開始する。第２フレームで、デ
ータドライバにより各画素電極に印加される電圧は、直
前の電圧より高い電圧となるので、画素容量Ｃ_LCに対し
ては、専らトランジスタ１と２を通じた負電荷の放電及
び正電荷の充電の動作が行われる。

【００６９】以下、前述と同様の動作により、１フレー
ム毎に画像信号が反転されながら各フレームが描画さ
れ、結果としてモノクローム動画が生成される。

【００７０】

【発明の効果】以上説明したように、この発明によれ
ば、大容量の画素容量を有する液晶表示素子を高効率且
つ低消費電力で駆動することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態にかかるデータド
ライバの一例を示す回路図。

【図２】この発明の第１の実施の形態にかかるデータド
ライバの動作を示すタイミング図。

【図３】この発明の第１の実施の形態にかかるデータド
ライバであって、各トランジスタのチャネル型が図１に
示す例と異なる例を示す回路図。

【図４】この発明の第１の実施の形態にかかるデータド
ライバであって、バイポーラトランジスタを用いる例を
示す回路図。

【図５】この発明の第２の実施の形態にかかるＴＦＴ液
晶表示装置の基本構成を示すブロック図。

【図６】従来のデータドライバの一例を示す回路図。

【符号の説明】

１〜４・・・トランジスタ、５・・・演算増幅器、６・
・・電源、７・・・ＡＮＤゲート、８・・・ＮＡＮＤゲ
ート、９・・・インバータ、１０・・・ＴＦＴ液晶表示
素子、１１・・・コントローラ、１２・・・極性反転回
路、１３ａ、１３ｂ・・・シフトレジスタ、１４ａ、１
４ｂ・・・サンプルホールド回路、１５・・・データド
ライバアレイ、１６・・・ゲートドライバ、１７・・・
共通電極電圧発生器、１８・・・セレクタ

Claims

【特許請求の範囲】

【請求項１】複数の画素電極と該画素電極に液晶を介し
て対向する共通電極とを備え、前記複数の画素電極と前
記共通電極と前記液晶とにより形成される画素容量に電
荷を充電することにより、前記液晶の配向を制御して画
像を表示する液晶表示素子の駆動装置であって、各前記画素電極にスイッチング素子を介して接続される
出力ノードと、電流路の一端が前記出力ノードに接続された第１のトラ
ンジスタと、電流路の一端が前記出力ノードに接続された第２のトラ
ンジスタと、前記液晶表示素子の表示階調を指示する表示信号の電位
と前記出力ノードの電位とに従って、前記第１と第２の
トランジスタの制御端に制御信号を印加する充電制御手
段と、電流路の一端が前記第１のトランジスタの電流路の他端
に接続され、該電流路の他端に第１の電圧が印加される
第３のトランジスタと、電流路の一端が前記第２のトランジスタの電流路の他端
に接続され、該電流路の他端に前記第１の電圧よりも低
い第２の電圧が印加される第４のトランジスタと、前記表示信号の電圧の前記共通電極の電圧に対する極性
を示す信号を受け、前記表示信号の電圧の前記共通電極
の電圧に対する極性が正極性のとき、前記第４のトラン
ジスタをオフし、前記第１のトランジスタにより前記画
素容量を充電し、前記表示信号の電圧の前記共通電極の
電圧に対する極性が負極性のとき、前記第３のトランジ
スタをオフし、前記第２のトランジスタにより前記画素
容量を充電する極性制御手段と、を備えることを特徴とする液晶表示素子駆動装置。
【請求項２】前記共通電極の電圧を前記表示信号の極性
の変化に応じて変化させる手段を備える、ことを特徴とする請求項１に記載の液晶表示素子駆動装
置。
【請求項３】前記充電制御手段は、前記表示信号の電圧が前記共通電極の電圧に対して正極
性のとき、前記第３のトランジスタを介して前記第１の
トランジスタから前記出力ノードに流れる電流を制御し
て、前記画素容量を充電し、前記表示信号の電圧が前記共通電極の電圧に対して負極
性のとき、前記出力ノードから前記第２のトランジスタ
と前記第４のトランジスタを介して流れる電流を制御し
て、前記画素容量を充電する、ことを特徴とする請求項１又は２に記載の液晶表示素子
駆動装置。
【請求項４】前記制御信号に応答し、前記極性を示す信
号にかかわらず、前記第３と第４のトランジスタをオフ
することにより、この液晶表示素子駆動装置を前記出力
ノードから実質的に電気的に分離する手段をさらに備え
る、ことを特徴とする請求項１乃至３のいずれか１項に記載
の液晶表示素子駆動装置。