JP3305470B2 - 液晶表示装置の信号線駆動回路 - Google Patents
液晶表示装置の信号線駆動回路Info
- Publication number
- JP3305470B2 JP3305470B2 JP34767593A JP34767593A JP3305470B2 JP 3305470 B2 JP3305470 B2 JP 3305470B2 JP 34767593 A JP34767593 A JP 34767593A JP 34767593 A JP34767593 A JP 34767593A JP 3305470 B2 JP3305470 B2 JP 3305470B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal line
- liquid crystal
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアクティブマトリクス型
の液晶表示装置の駆動回路に関し、特に信号線駆動回路
に関する。
の液晶表示装置の駆動回路に関し、特に信号線駆動回路
に関する。
【０００２】
【従来の技術】第２図はアクティブマトリクス型アナロ
グ階調線順次駆動の液晶表示装置の例である。アクティ
ブマトリクス型の液晶表示装置は大まかに画素マトリク
ス部、信号線駆動回路、走査線駆動回路の３つに分割で
きる。以下図面に基づき動作を説明していく。
グ階調線順次駆動の液晶表示装置の例である。アクティ
ブマトリクス型の液晶表示装置は大まかに画素マトリク
ス部、信号線駆動回路、走査線駆動回路の３つに分割で
きる。以下図面に基づき動作を説明していく。
【０００３】画素マトリクスは信号線と走査線をマトリ
クス状に配置し、その交点部分に画素ＴＦＴを配置し、
画素ＴＦＴのゲートは走査線に、ソースは信号線に、ド
レインは画素電極に接続している。また、一般に画素電
極と対向電極の間の液晶容量は大きな値をとりえないた
め、画素電極の近傍に電荷を保持する保持容量を配置す
ることが行われる。走査線にＴＦＴのスレッショルド電
圧を越える電圧が印加され、ＴＦＴがオンすると、ＴＦ
Ｔのドレインとソースはショート状態となり、信号線の
電圧が画素電極に印加され液晶と保持容量に充電され
る。ＴＦＴがオフとなるとドレインは開放状態となり、
液晶と保持容量に蓄えられた電荷はつぎにＴＦＴがオン
するまで保持される。
クス状に配置し、その交点部分に画素ＴＦＴを配置し、
画素ＴＦＴのゲートは走査線に、ソースは信号線に、ド
レインは画素電極に接続している。また、一般に画素電
極と対向電極の間の液晶容量は大きな値をとりえないた
め、画素電極の近傍に電荷を保持する保持容量を配置す
ることが行われる。走査線にＴＦＴのスレッショルド電
圧を越える電圧が印加され、ＴＦＴがオンすると、ＴＦ
Ｔのドレインとソースはショート状態となり、信号線の
電圧が画素電極に印加され液晶と保持容量に充電され
る。ＴＦＴがオフとなるとドレインは開放状態となり、
液晶と保持容量に蓄えられた電荷はつぎにＴＦＴがオン
するまで保持される。
【０００４】第３図に信号線駆動回路の一例を示す。信
号線駆動回路はシフトレジスタ回路、サンプリング回
路、トランスファ回路、アナログバッファ回路で構成さ
れる。アナログ階調の場合、信号線駆動回路に入力され
る階調信号は時間的に連続なビデオ信号が用いられ、液
晶がノーマルホワイトの場合電圧の絶対値が大きいほど
表示は黒表示に近づくように、設定される。シフトレジ
スタにはビデオ信号に同期したスタートパルスが入力端
子３０２に入力され、クロックパルスによって順次シフ
トされる。シフトレジスタの出力はインバータ形式のバ
ッファ回路３０８〜３１３を介してサンプリング回路に
入力される、サンプリング回路は第４図に示すようにＮ
チャンネルとＰチャンネルのＴＦＴを組み合わせたトラ
ンスミッションゲートと呼ばれるスイッチ３１４〜３１
６と保持容量３１７〜３１９で構成される、トランスミ
ッションゲートは前記のバッファ回路によってオン、オ
フが制御され、オン状態ではビデオ信号線と保持容量３
１７〜３１９がショートされ、保持容量に電荷が蓄電さ
れる。スタートパルスがシフトレジスタを通過するとバ
ッファ回路の出力は反転し、スイッチはオフとなる。保
持容量の電荷はそのまま保持され、次にスイッチがオン
になるまで、電位は保たれる。
号線駆動回路はシフトレジスタ回路、サンプリング回
路、トランスファ回路、アナログバッファ回路で構成さ
れる。アナログ階調の場合、信号線駆動回路に入力され
る階調信号は時間的に連続なビデオ信号が用いられ、液
晶がノーマルホワイトの場合電圧の絶対値が大きいほど
表示は黒表示に近づくように、設定される。シフトレジ
スタにはビデオ信号に同期したスタートパルスが入力端
子３０２に入力され、クロックパルスによって順次シフ
トされる。シフトレジスタの出力はインバータ形式のバ
ッファ回路３０８〜３１３を介してサンプリング回路に
入力される、サンプリング回路は第４図に示すようにＮ
チャンネルとＰチャンネルのＴＦＴを組み合わせたトラ
ンスミッションゲートと呼ばれるスイッチ３１４〜３１
６と保持容量３１７〜３１９で構成される、トランスミ
ッションゲートは前記のバッファ回路によってオン、オ
フが制御され、オン状態ではビデオ信号線と保持容量３
１７〜３１９がショートされ、保持容量に電荷が蓄電さ
れる。スタートパルスがシフトレジスタを通過するとバ
ッファ回路の出力は反転し、スイッチはオフとなる。保
持容量の電荷はそのまま保持され、次にスイッチがオン
になるまで、電位は保たれる。
【０００５】１ライン分のサンプリングが終了し、次の
サンプリングが開始されるまでの間に、トランスファ信
号入力端子３０４よりトランスファ信号が入力される、
これによってスイッチ３２０〜３２２がオンになり、保
持容量３１７〜３１９と保持容量３２３〜３２５がショ
ートされ、保持容量３２３〜３２５に電位が伝達され
る。スイッチ３２０〜３２２もスイッチ３１４〜３１６
と同様にトランスミッションゲートで構成される。この
とき保持容量３２３〜３２５の値が保持容量３１７〜３
１９の値より十分小さければ保持容量をショートしたこ
とによる電位の変化は小さい。スイッチ３２０〜３２２
がオフになると保持容量３２３〜３２５に電位は保持さ
れる。保持容量３２３〜３２５にはアナログバッファが
接続され、アナログバッファを介して信号線は駆動され
る。アナログバッファ回路は保持容量の電位に影響を与
えずに信号線を駆動するために必要である。
サンプリングが開始されるまでの間に、トランスファ信
号入力端子３０４よりトランスファ信号が入力される、
これによってスイッチ３２０〜３２２がオンになり、保
持容量３１７〜３１９と保持容量３２３〜３２５がショ
ートされ、保持容量３２３〜３２５に電位が伝達され
る。スイッチ３２０〜３２２もスイッチ３１４〜３１６
と同様にトランスミッションゲートで構成される。この
とき保持容量３２３〜３２５の値が保持容量３１７〜３
１９の値より十分小さければ保持容量をショートしたこ
とによる電位の変化は小さい。スイッチ３２０〜３２２
がオフになると保持容量３２３〜３２５に電位は保持さ
れる。保持容量３２３〜３２５にはアナログバッファが
接続され、アナログバッファを介して信号線は駆動され
る。アナログバッファ回路は保持容量の電位に影響を与
えずに信号線を駆動するために必要である。
【０００６】第５図に走査線駆動回路の一例を示す。走
査線駆動回路はシフトレジスタとＮＡＮＤ回路インバー
タ型バッファによって構成され、垂直同期信号に同期し
たスタートパルスと水平同期信号に同期したクロックを
入力し、順次走査線を駆動していく。
査線駆動回路はシフトレジスタとＮＡＮＤ回路インバー
タ型バッファによって構成され、垂直同期信号に同期し
たスタートパルスと水平同期信号に同期したクロックを
入力し、順次走査線を駆動していく。
【０００７】
【発明が解決しようとする問題点】従来の信号線駆動回
路では、前記したようにサンプリング回路にトランスミ
ッションゲート等のアナログスイッチを使用していた
が、このサンプリング回路等は一般に高速性が求めら
れ、使用するＴＦＴには高い移動度や小さい容量などの
性能が求められていた。ところがこれらの特性はＴＦＴ
の耐圧等の特性と背反することが多く、耐圧を確保しよ
うとすると高速性を犠牲にせざるをえなかった。
路では、前記したようにサンプリング回路にトランスミ
ッションゲート等のアナログスイッチを使用していた
が、このサンプリング回路等は一般に高速性が求めら
れ、使用するＴＦＴには高い移動度や小さい容量などの
性能が求められていた。ところがこれらの特性はＴＦＴ
の耐圧等の特性と背反することが多く、耐圧を確保しよ
うとすると高速性を犠牲にせざるをえなかった。
【０００８】第６図はサンプリング回路を抜き出したも
のであり、第７図（ａ）（ｂ）（ｃ）に階調信号入力端
子６０３、保持容量接続端子６０４、制御端子６０５の
電圧波形をしめす。液晶は直流電圧を長時間かけると特
性が劣化するという問題点があり、（ａ）に示すような
交流波形が印加される。第７図の例では１４Ｖｐｐの交
流信号を印加している。制御端子６０５にはパルス信号
が（ｃ）のように印加され、パルスがハイのときサンプ
リングが行われ、保持容量６０２にそのときの電圧が印
加される。パルス信号がロウになるとスイッチ６０１は
開放となり保持容量６０２に蓄えられた電荷はつぎにサ
ンプリングが行われるまで維持される。
のであり、第７図（ａ）（ｂ）（ｃ）に階調信号入力端
子６０３、保持容量接続端子６０４、制御端子６０５の
電圧波形をしめす。液晶は直流電圧を長時間かけると特
性が劣化するという問題点があり、（ａ）に示すような
交流波形が印加される。第７図の例では１４Ｖｐｐの交
流信号を印加している。制御端子６０５にはパルス信号
が（ｃ）のように印加され、パルスがハイのときサンプ
リングが行われ、保持容量６０２にそのときの電圧が印
加される。パルス信号がロウになるとスイッチ６０１は
開放となり保持容量６０２に蓄えられた電荷はつぎにサ
ンプリングが行われるまで維持される。
【０００９】そのため、階調信号入力端子６０３と保持
容量接続端子６０４の間には交流信号の振幅と同じだけ
の電圧が印加されることがあり、したがって、スイッチ
を構成するＴＦＴはその電圧に十分耐えなければならな
い。よって、前記したように、高速性を犠牲にするとい
った問題点をまねいていた。
容量接続端子６０４の間には交流信号の振幅と同じだけ
の電圧が印加されることがあり、したがって、スイッチ
を構成するＴＦＴはその電圧に十分耐えなければならな
い。よって、前記したように、高速性を犠牲にするとい
った問題点をまねいていた。
【００１０】
【問題を解決するための手段】本発明ではサンプリング
または選択の手段として、二つのスイッチを直列に接続
し、その接続点を抵抗器を介して固定電位に接続してい
る。
または選択の手段として、二つのスイッチを直列に接続
し、その接続点を抵抗器を介して固定電位に接続してい
る。
【００１１】
【作用】第８図は本発明の概略図である。サンプリング
時には、スイッチ８０１と８０２が同時にオンとなり、
スイッチ８０１のオン抵抗が抵抗器８０３の抵抗値より
十分小さければ、階調信号入力端子８０６の電位と保持
容量接続端子８０８の電位が等しくなり、保持容量８０
４に階調信号が印加される。非サンプリング時にはスイ
ッチ８０１と８０２はオフとなる。保持容量８０４はス
イッチ８０２が開放になるため、次のサンプリングまで
の期間電荷を維持する。また抵抗器８０３は定電圧端子
８０７に接続しているため、スイッチ８０１、８０２の
接続点は端子８０７の電位に固定される。ここで、端子
８０７の電位を対向電極の電位に等しくなるように設定
すれば、第７図で示すような、交流信号が印加された場
合、スイッチ８０１、８０２に印加される電圧を交流振
幅の半分の７Ｖとすることができる。
時には、スイッチ８０１と８０２が同時にオンとなり、
スイッチ８０１のオン抵抗が抵抗器８０３の抵抗値より
十分小さければ、階調信号入力端子８０６の電位と保持
容量接続端子８０８の電位が等しくなり、保持容量８０
４に階調信号が印加される。非サンプリング時にはスイ
ッチ８０１と８０２はオフとなる。保持容量８０４はス
イッチ８０２が開放になるため、次のサンプリングまで
の期間電荷を維持する。また抵抗器８０３は定電圧端子
８０７に接続しているため、スイッチ８０１、８０２の
接続点は端子８０７の電位に固定される。ここで、端子
８０７の電位を対向電極の電位に等しくなるように設定
すれば、第７図で示すような、交流信号が印加された場
合、スイッチ８０１、８０２に印加される電圧を交流振
幅の半分の７Ｖとすることができる。
【００１２】
【実施例】第１図に本発明の第一の実施例を示す。本発
明を信号線駆動回路のサンプリング回路に適応した場合
の例である。サンプリング時にはインバータ型バッファ
１０７の出力によってスイッチ１０８、１０９がオンと
なり、ビデオ信号線１０３の電位は保持容量１１６に保
持される、非サンプリング時にはスイッチ１０８、１０
９はオフとなる。抵抗器１１０は定電圧線１０４に接続
されているため、スイッチ１０８とスイッチ１０９の接
続点は定電圧線１０４の電位と等しくなる。ここで定電
圧線に印加する電位を対向電極の電位とすれば、スイッ
チ１０８、１０９に加わる電圧をビデオ信号の振幅の半
分以下にすることができる。また、同様にトランスファ
回路のスイッチ１１１、１１２についても印加電圧を低
減することが可能である。
明を信号線駆動回路のサンプリング回路に適応した場合
の例である。サンプリング時にはインバータ型バッファ
１０７の出力によってスイッチ１０８、１０９がオンと
なり、ビデオ信号線１０３の電位は保持容量１１６に保
持される、非サンプリング時にはスイッチ１０８、１０
９はオフとなる。抵抗器１１０は定電圧線１０４に接続
されているため、スイッチ１０８とスイッチ１０９の接
続点は定電圧線１０４の電位と等しくなる。ここで定電
圧線に印加する電位を対向電極の電位とすれば、スイッ
チ１０８、１０９に加わる電圧をビデオ信号の振幅の半
分以下にすることができる。また、同様にトランスファ
回路のスイッチ１１１、１１２についても印加電圧を低
減することが可能である。
【００１３】第９図は本発明を４階調のデジタル階調の
信号線駆動回路の階調電圧信号選択回路に適応した場合
の例である。デジタル階調の信号線駆動回路ではスイッ
チ回路が階調電圧線９０４、９０５、９０６、９０７の
うちのいずれかを選択し、信号線９２５にショートする
役割をもつ。ここで、階調信号線９０４を選択する場
合、スイッチ９１３、９１４がオンとなり、スイッチ９
１６、９１７、９１９、９２０、９２２、９２３がオフ
となる。定電圧端子９０８の電圧を階調電圧線９０４、
９０５、９０６、９０７のとりうる電圧の間の適切な電
圧に設定しておけば、オフしているスイッチ９１６、９
１７、９１９、９２０、９２２、９２３の両端に印加さ
れる電圧を低減することが可能である。
信号線駆動回路の階調電圧信号選択回路に適応した場合
の例である。デジタル階調の信号線駆動回路ではスイッ
チ回路が階調電圧線９０４、９０５、９０６、９０７の
うちのいずれかを選択し、信号線９２５にショートする
役割をもつ。ここで、階調信号線９０４を選択する場
合、スイッチ９１３、９１４がオンとなり、スイッチ９
１６、９１７、９１９、９２０、９２２、９２３がオフ
となる。定電圧端子９０８の電圧を階調電圧線９０４、
９０５、９０６、９０７のとりうる電圧の間の適切な電
圧に設定しておけば、オフしているスイッチ９１６、９
１７、９１９、９２０、９２２、９２３の両端に印加さ
れる電圧を低減することが可能である。
【００１４】
【発明の効果】以上説明したように、本発明にはスイッ
チを構成するＴＦＴに印加される電圧を低減し、高耐圧
性を要求しないため、スイッチにおいて高速なトランジ
スタをしようできるという効果がある。
チを構成するＴＦＴに印加される電圧を低減し、高耐圧
性を要求しないため、スイッチにおいて高速なトランジ
スタをしようできるという効果がある。
【図１】 本発明を使用したアナログ階調信号線駆動回
路を示す。
路を示す。
【図２】 従来のアクティブマトリクス型液晶表示装置
を示す。
を示す。
【図３】 従来の信号線駆動回路のブロック図を示す。
【図４】 トランスミッションゲートの等価回路を示
す。
す。
【図５】 走査線駆動回路のブロック図を示す。
【図６】 従来のサンプリング回路の概念図を示す。
【図７】 従来のサンプリング回路の電圧波形を示す。
【図８】 本発明のサンプリング回路の概念図を示す。
【図９】 本発明を使用したデジタル階調信号線駆動回
路を示す。
路を示す。
クロック入力端子 ：１０１ スタートパルス入力端子 ：１０２ ビデオ信号入力端子 ：１０３ 定電圧入力端子 ：１０４ トランスファ信号入力端子：１０５ 信号線接続端子 ：１１８ インバータ型バッファ ：１０６、１０７ スイッチ ：１０８〜１１３ 保持容量 ：１１６、１１７ 抵抗器 ：１１０、１１３ 画素マトリクス ：２００ 信号線 ：２０１〜２０３ 走査線 ：２０４〜２０６ ＴＦＴ ：２０７〜２１０ 液晶 ：２１１〜２１４ 保持容量 ：２１５〜２１８ クロック入力端子 ：３０１ スタートパルス入力端子 ：３０２ ビデオ信号入力端子 ：３０３ トランスファ信号入力端子：３０４ 信号線接続端子 ：３０５〜３０７ インバータ型バッファ ：３０８〜３１３ スイッチ ：３１４〜３１６ ３２０〜３２２ 保持容量 ：３１７〜３１９ ：３２３〜３２５ 制御端子 ：４０１ 入力端子 ：４０２ 出力端子 ：４０３ Ｎｃｈトランジスタ ：４０４ Ｐｃｈトランジスタ ：４０５ インバータ ：４０６ クロック入力端子 ：５０１ スタートパルス入力端子 ：５０２ ＮＡＮＤ ：５０３、５０４ インバータ型バッファ ：５０５、５０６ 走査線接続端子 ：５０７、５０８ スイッチ ：６０１ 保持容量接続端子 ：６０４階調 信号入力端子 ：６０３ 制御信号入力端子 ：６０５ 保持容量 ：６０２階調 信号波形 （ａ） 保持容量電圧波形 （ｂ） 制御電圧波形 （ｃ） スイッチ ：８０１、８０２ 保持容量接続端子 ：８０８階調 信号入力端子 ：８０６ 制御信号入力端子 ：８０９ 保持容量 ：８０４ 定電圧入力端子 ：８０７ 抵抗器 ：８０３ クロック入力端子 ：９０１ スタートパルス入力端子 ：９０２、９０３階調 信号入力端子 ：９０４〜９０７ 定電圧入力端子 ：９０８ スイッチ ：９１３、９１４、９１６、
９１７、９１９、９２０、９２２、９２３ 信号線出力端子 ：９２５ 抵抗器 ：９１５、９１８、９２１、
９２４
９１７、９１９、９２０、９２２、９２３ 信号線出力端子 ：９２５ 抵抗器 ：９１５、９１８、９２１、
９２４
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 G02F 1/133 505 - 580 H04N 5/66 - 5/74
Claims (3)
- 【請求項１】階調信号をサンプリングし、画素に出力す
るサンプリング回路を有し、 前記サンプリング回路は、 前記階調信号が入力される階調信号入力端子と、 前記階調信号を保持する保持容量と、 前記保持容量の一方の電極に接続された保持容量接続端
子と、 前記階調信号入力端子と前記保持容量接続端子との間に
順に直列接続され、同時にオン状態またはオフ状態とな
る第１のスイット及び第２のスイッチと、 前記第１のスイッチと前記第２のスイッチの接続点に一
方の端子が接続された抵抗器と、 前記抵抗器の他方の端子が接続され、第１の電位に保た
れた定電圧端子と、 を有する液晶表示装置の信号線駆動回路であって、 オン状態での前記第１のスイッチの抵抗値は、前記抵抗
器の抵抗値よりも小さいことを特徴とする液晶表示装置
の信号線駆動回路。 - 【請求項２】前記画素は、 前記階調信号が入力される第１の電極と、 第２の電位に保たれる第２の電極と、 を有する液晶素子を有し、 前記第１の電位は、前記第２の電位に等しいことを特徴
とする請求項１の液晶表示装置の信号線駆動回路。 - 【請求項３】前記第１のスイッチ及び前記第２のスイッ
チは、それぞれ少なくとも一つの薄膜トランジスタで構
成されることを特徴とする請求項１または請求項２の液
晶表示装置の信号線駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34767593A JP3305470B2 (ja) | 1993-12-25 | 1993-12-25 | 液晶表示装置の信号線駆動回路 |
| US08/361,034 US5570105A (en) | 1993-12-25 | 1994-12-21 | Driving circuit for driving liquid crystal display device |
| KR1019940036155A KR100373941B1 (ko) | 1993-12-25 | 1994-12-23 | 디스플레이장치및그구동회로와샘플링회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34767593A JP3305470B2 (ja) | 1993-12-25 | 1993-12-25 | 液晶表示装置の信号線駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07191641A JPH07191641A (ja) | 1995-07-28 |
| JP3305470B2 true JP3305470B2 (ja) | 2002-07-22 |
Family
ID=18391821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34767593A Expired - Fee Related JP3305470B2 (ja) | 1993-12-25 | 1993-12-25 | 液晶表示装置の信号線駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3305470B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| JP2012256012A (ja) * | 2010-09-15 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 表示装置 |
-
1993
- 1993-12-25 JP JP34767593A patent/JP3305470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07191641A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| US6977635B2 (en) | Image display device | |
| US5708454A (en) | Matrix type display apparatus and a method for driving the same | |
| EP0957491B1 (en) | Bi-directional shift register without stage to stage signal attenuation suitable as driving circuit for a display device and associated image sensing apparatus | |
| US5570105A (en) | Driving circuit for driving liquid crystal display device | |
| KR100670494B1 (ko) | 액정표시장치의 구동회로 및 구동방법 | |
| JPH0772511A (ja) | 画像表示装置 | |
| JPH08101669A (ja) | 表示装置駆動回路 | |
| JPH08251518A (ja) | 駆動回路 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH11509937A (ja) | アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ | |
| JPH0210436B2 (ja) | ||
| US6897846B2 (en) | Circuit and method of driving liquid crystal display | |
| JP4145988B2 (ja) | アナログバッファおよび表示装置 | |
| JP3305470B2 (ja) | 液晶表示装置の信号線駆動回路 | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP3637075B2 (ja) | アクティブマトリクス型液晶表示装置の信号線駆動回路 | |
| JPH04142513A (ja) | 液晶表示装置 | |
| JPH10197848A (ja) | 液晶表示素子駆動装置 | |
| JP3160143B2 (ja) | 液晶表示装置 | |
| JP2001100177A (ja) | 表示駆動装置 | |
| JP2962338B2 (ja) | 液晶表示装置の駆動方法を実現するデータ出力回路 | |
| JPH0363077B2 (ja) | ||
| JPH05313609A (ja) | 液晶駆動装置 | |
| JP3149084B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |