JPH11509937A - アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ - Google Patents

Abstract

(57)【要約】 アクティブマトリックス液晶ディスプレイ用ソースドライバであって、入力ビデオ信号の連続するラインをサンプリングするためのサンプルおよびホールド回路と、サンプルおよびホールド回路によりサンプリングされた入力ビデオ信号の連続するラインをアクティブマトリックス液晶ディスプレイの連続するソースラインに印加するためのソースフォロワであって、所定の閾値電圧により特徴付けられるソースフォロワと、入力ビデオ信号の連続するラインのそれぞれの後で、連続するソースラインをリセットするためのリセット回路と、閾値電圧の変動が連続するソースラインに印加されるビデオ信号に影響を与えないように、ビデオ信号から閾値信号を相殺するための自動ゼロ調整回路とを含むソースドライバ。

Description

【発明の詳細な説明】 アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ 技術分野 本発明は、概してアクティブ−マトリックス液晶ディスプレイ（ＡＭＬＣＤ） に関し、特に、ＡＭＬＣＤの上に直接集積化されたアナログソースドライバに関 する。 背景技術 シリコン集積回路は、ＬＣＤを駆動するための技術において周知である。ＬＣ Ｄから分離して製造された先行技術のドライバは、十分適切に適合させることが できるトランジスタ特性で製造され、また、演算増幅器型帰還回路を、チャンネ ル間の利得およびオフセット変動を減少させるために使用することができる。 ＡＭＬＣＤ用のドライバをＬＣＤガラスの上に直接組み込むことも先行技術に おいて知られている。集積化ドライバは、高価な先行技術の分離されたドライバ 集積回路（ＩＣ）と、ドライバとＡＭＬＣＤとの間の信頼性が低いエッジ相互接 続を排除し、これによりＡＭＬＣＤを組み込む光ヘッドの全体のシステムコスト とサイズを減少させるように設計されている。 しかしながら、そのような集積化ドライバを設計するのは簡単なことではない 。なぜなら、出力段は電力レールを横切って直列に接続された複数のＴＦＴから 構成することが必要であるので、ＴＦＴ演算増幅器を製造することが困難である からである。そのような集積化ドライバ上のＴＦＴの全ての直列対が同時に導通 することを防止することは不可能であろう。これは不均一性を生じる結果となり 、また、或る場合には劣った性能が電源を短絡させることになる。 集積化ＴＦＴ（薄膜トランジスタ）ゲートドライバの設計のために、先行技術 において幾つかのアプローチが提案されてきた。ゲートドライバは、基本的には シフトレジスタとして機能する。したがって、先行技術の集積化ゲートドライバ は、ＣＭＯＳ装置に通常関連するものと同程度のＮＭＯＳ ＣｄＳｅ ＴＦＴに おける低消費電力を達成するためにドレインクロッキング回路を使用して設計さ れてきた。一つのそのような先行技術のドライバは、“Ａｎ Ｉｎｔｅｇｒａｔ ｅｄ ４−ｂｉｔ Ｇｒａｙ−Ｓｃａｌｅ Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ ｆｏ ｒ ＴＶ ＡＭＬＣＤ’ｓ”，１９９４ ＳＩＤ Ｄｉｇｅｓｔ（Ｓｏｃｉｅｔ ｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）と題されたＳｃｈｌｅ ｕｐｅｎ，Ｋ．他の文献で提案されている。 しかしながら、先行技術においては、ＡＭＬＣＤ用のＴＦＴソースドライバの 設計について一般的な同意を得る上での進歩は少なかった。実際のところ、現在 ではソースドライバの設計に対してデジタルとアナログの二つの異なったアプロ ーチがある。既存のデジタルソースドライバは、多数ビット出力を提供すること で知られており（たとえば、４ビットデジタルドライバは、４個の大きなコンデ ンサと２１個のＴＦＴを使用して実施することができる）、これは航空機計器あ るいは簡単なオン／オフチェックリストディスプレイのような低解像度の用途に ついては十分である。デジタルドライバは多数のビットに拡張可能であるが、装 置のサイズが追加されたビットごとにほぼ２倍になる。これに対して、単一のア ナログドライバは、どのようなサイズのディスプレイにも適合するように設計す ることができる。そのような設計は抵抗器を使用するべきではなく、ＮＭＯＳエ ンハンスメントモードで実施することが可能でなければならず、また、アクティ ブマトリックスＴＦＴとの適合性（すなわち、半導体材料の同一の厚み）がなけ ればならない。 ソースドライバは、三つの基本的な機能ブロック、すなわち、入力ビデオマル チプレクサ、記憶装置、および出力駆動段を含む。入力ビデオマルチプレクサお よび記憶装置は直列に接続することができ、また、二重に緩衝されたサンプルお よびホールド（Ｓ／Ｈ）が設けられる場合には、並列に効率的に接続することが できる。 並列の関係にある実施態様においては、各Ｓ／Ｈ当たり一つのＴＦＴを必要と する、出力ライン当たり二つ以上のＳ／Ｈが、ディスプレイの画素フォーマット およびビデオ入力フォーマットに従って交互のラインに書き込んで、他のライン から読み出すためにアドレスされる。Ｓ／Ｈの出力は、最小限の実施のために四 つのＴＦＴを必要とする、Ｓ／Ｈ当たり一つの追加のＴＦＴにより一つの出力ド ライバに多重化される。 直列の関係にある実施態様については、入力Ｓ／Ｈは順次ロードされ、その後 に、格納されたデータはアナログレジスタとして機能する別の並列Ｓ／Ｈに広い 幅でロードされる。直列の実施態様は、最小限実施させるために、装置の入力容 量を減少させ、二つのＴＦＴしか必要としないが、第１のＳ／Ｈへの電荷が、増 幅なしで第２のＳ／Ｈも駆動しなければならないので、ドライバへの電圧が減少 する。ＴＦＴの第１列は転送が完了するまで再度信号を受信することができない ので、第２のＴＦＴは、スイッチングの間の短い不感時間で電荷を転送するため の低い抵抗により特徴付けられなければならない。直列Ｓ／Ｈ技術における容量 は、１ラインの期間だけ駆動電流を提供するのに十分なサイズでありさえすれば よい。なぜなら、それが必要とされる全蓄積時間であるからである。しかしなが ら、二つの直列段の存在は、スイッチングノイズの増加を招く傾向がある。一つ のラインの初めにロードされたデータは次のラインの終わりまで保持されなけれ ばならないので、二重に緩衝されたＳ／Ｈは２倍の容量を必要とする。 出力駆動段の設計は、ディスプレイとの集積化のための要求により決定される 多数の基準および制限を考慮しなければならない。出力ドライバ段の不可欠の特 徴は、ＴＦＴ閾値電圧の独立性を維持しながら、どのロードについても正確な出 力を提供しなければならないことである。 容量性出力駆動を使用するデジタルおよびアナログドライバが提案されている 。しかしながら、出力コンデンサは、（アレイＴＦＴの一つのラインがオンの状 態の）ソースライン容量と画素容量の合成容量よりもかなり大きくなけばならな いので、これらの先行技術の設計は、異なった直視型の用途には適用できない。 したがって、これらの先行技術のソースドライバは、投射型あるいはヘルメット サイズの直視型のいずれにしても非常に小型のディスプレイと共に使用すること に制限される。 発明の開示 本発明によれば、最も少ない数のＴＦＴおよびコンデンサ（好適な実施態様に おいては、１４個のＮＭＯＳ ＴＦＴおよび３個のコンデンサ）を使用し、且つ 、 抵抗器あるいは他の形式の装置なしで実施することができる集積化アナログソー スドライバが提供される。本発明の集積化アナログソースドライバは、どのよう な付加的な処理ステップも必要とすることなく、ディスプレイのアクティブマト リックス装置と同時に製造することができる。本発明の集積化アナログソースド ライバの出力インピーダンスは、投射／ヘルメットディスプレイからワークステ ーションディスプレイにわたる広い選択範囲のディスプレイを駆動するのに十分 に低い。本発明によれば、ドライバの特性は、新規な回路構成の使用によりＴＦ Ｔ特性とは独立にされる。 好適な実施態様の集積化アナログソースドライバは、二つのＳ／Ｈ段を有し、 一つは標準ＲＧＢ型情報を含む正極性のアナログビデオ信号に接続され、他方は 逆極性のアナログビデオ信号に接続される。隣接するビデオラインは、反対極性 のビデオ信号に接続され、また、ビデオの極性がチェッカー盤のように、列およ び行方向に交互に切り換えることができるように、各々のラインの後で切り換え られて、ＬＣＤ流体を転移させ、アライメント層を分極させる傾向があるＤＣ信 号成分を最小化する（但し、列反転、行反転、フレーム反転等のような、チェッ カー盤極性法に対する別案を使用することができる）。この切り換えは、フレー ム毎に更に反転される。ソースドライバ当たり二つのＳ／Ｈ出力は、一方のＳ／ Ｈが現在のラインについての信号で出力段を駆動し、他方のＳ／Ｈが次のライン についての信号を獲得するように、ソースフォロワＴＦＴのゲートで多重化され る。出力段は、一つのアクティブマトリックスソースラインを駆動するソースフ ォロワであり、トーテムポール出力段における頂部ＴＦＴである。トーテムポー ルの底部装置は、そのドレインが出力ソースラインにも接続されたりリセットＴ ＦＴである。ソースフォロワおよびリセットＴＦＴは、第２のゲートによりある いは、リセットＴＦＴが導通している間にその供給電圧を取り除くことにより、 ソースフォロワをオフに切り換えることによって、同時に電流が流れるのが防止 される。 出力ソースフォロワＴＦＴに対するＴＦＴ閾値電圧の影響を相殺するために出 力段に自動ゼロ調整回路が接続される。自動ゼロ調整回路は、出力電圧が信号レ ベルまで駆動され、次いで、アクティブマトリックスが（全てのマトリックスゲ ートを不動作状態に駆動することにより）動作不能とされた後に最も負の電圧に リセットされる。ソースフォロワゲートは、次いで接地され、ソースラインにお ける出力電圧は、その他方の端子が接地されたコンデンサに蓄積される。このコ ンデンサの電圧は、反対側を接地することにより反転され、この電圧は、次いで 、現在出力を駆動しているＳ／Ｈコンデンサに直列に加えられる。出力は再度リ セットされ、次いでＳ／Ｈゲート信号は、コンデンサの自動ゼロ調整値に直列に 接続される。この結合された信号は、次のラインのためのソースフォロワを駆動 するために印加される。このような自動ゼロ調整は、ＴＦＴの閾値電圧の変化が 出力に影響を与えないように、出力ソースフォロワＴＦＴのオフセットを相殺す る。フォロワ段の利得は１よりも僅かに低いので、ＴＦＴの変動にかかわらず、 利得較正は必要ではない。 図面の簡単な説明 好適な実施態様の詳細な説明が、図面を参照して以下に行われる。 図１は、本発明による集積化アナログソースドライバの概略図である。 図２は、図１に示されドライバの要素の動作の順序を示すタイミング図である 。 発明の好ましい実施態様 図１に示された集積化アナログソースドライバは、シフトレジスタ（図示され ていないが、周知の設計のものである）により駆動された二重緩衝された入力Ｓ ／Ｈ（Ｑ１，Ｃ１およびＱ３，Ｃ２）を使用する。シフトレジスタは、図２に示 されたＱ１およびＱ３のゲート信号を発生させる。ＴＦＴ Ｑ１かＴＦＴ Ｑ３ のいずれか一方が導通するとき、アナログビデオ信号（＋ＶＩＤＥＯ，−ＶＩＤ ＥＯ）の対応する一方が、関連する蓄積コンデンサＣ１あるいはＣ２によりサン プリングされる。しかしながら、Ｃ１あるいはＣ２の信号をサンプリングするた めに、ＴＦＴ Ｑ１１あるいはＴＦＴ Ｑ１２は、それぞれ、コンデンサの下方 端子を接地するように導通しなければならない。二重緩衝されたＳ／Ｈ出力は、 図２に示されたようにＱ２およびＱ４についてのタイミング信号に従って、二つ のＴＦＴ Ｑ２およびＴＦＴ Ｑ４によりドライバ段（Ｑ１４およびＱ１５）に 多重化される。リセットＴＦＴ Ｑ１３は、出力（ソースライン）に大きな画素 容量が存在するときに出力信号をリセットするために必要である。 Ｃ１あるいはＣ２に蓄積された電荷は、ソースフォロワＱ１４の閾値電圧（Ｖ ｔ）を総裁するためにこれと等しい電荷まで更に加えられなければならず、これ により、さもなければ発生することになる、ソースラインに印加された信号に重 畳された閾値に依存する非均一性を排除する。したがって、以下に詳細に説明さ れたように、自動ゼロ調整回路は、直列接続されたコンデンサＣ３を経由して、 ソースフォロワＴＦＴ Ｑ１４のＴＦＴ閾値電圧（Ｖｔ）を相殺するのに十分な 電荷でコンデンサＣ１およびＣ２をバイアスするために組み込まれる。 このように、図２に示されたように、ビデオライン当たり四つの動作フェーズ がある。最初に、正（あるいは逆）極性のビデオ信号がソースラインに印加され る（図２においてはＬＩＮＥ Ｏ／Ｐで示される）。ＡＭＬＣＤ ＴＦＴアレイ のゲートは、ソースラインに接続されたアレイ画素電極（図示せず）を経由して 必要なビデオ信号を発生させるために、ＬＩＮＥ Ｏ／Ｐの期間に通常の方法で オンおよびオフに切り換えられる。 以下に詳細に説明されるように、次に、第１のリセット（図２においてＲＳＴ で示される）が実行され、これに前述の自動ゼロ調整が続き（図２においてＡＺ ）、最後に第２の短いリセット（ＲＳＴ）が実行される。 二重緩衝された入力Ｓ／Ｈ設計は、挿入損失および必要入力電圧を減少させ、 また、余分な切り換えなしにライン単位のビデオの反転を可能にする。画素単位 の反転は、逆位相のビデオソース（＋ＶＩＤＥＯおよび−ＶＩＤＥＯ）により同 じ列の交互のＳ／Ｈを駆動することにより達成することができる。外部的な反転 は必要ではない。 上に示したように、ドライバ段は、スイッチングのためだけに使用される上側 カスコードゲート（Ｑ１５）と共に図１に示されたソースフォロワＴＦＴ（Ｑ１ ４）を含む。代替案として、二つの別々のＴＦＴ Ｑ１４およびＴＦＴ Ｑ１５ を使用することができ、あるいは、Ｖ⁺供給は、ＴＦＴ Ｑ１５を必要とするこ となく外部的にゲートすることができる。また、上述したように、リセットＴＦ Ｔ（Ｑ１３）は、自動ゼロ調整コンデンサＣ３が充電される前および後に、出力 ライン電圧を最小電圧（Ｖ^-）に引き下げるために、出力（ソースライン）に接 続される。第１および第２のリセットは、ＬＩＮＥ Ｏ／Ｐフェーズの間の“不 感時 間”の期間に生じ、また、ソースライン容量（典型的には、数百ｐＦ）を放電す ることができなければならない。ＡＭＬＣＤの各々の画素は、その一つ上（すな わち前）に対して反対極性のビデオ信号により駆動されるので、最大信号電圧に 最小電圧を続けることが可能である。したがって、第１のリセットは、ソースラ イン容量を放電することができるように、十分持続されなくてはならない。自動 ゼロ調整の後ではソースライン電圧は接地電圧より下であるので、（自動ゼロ調 整の後の）第２のリセットは第１のリセットの半分の長さしかない。この設計は 抵抗器を含んでいないので、容量性負荷は負のレール（Ｖ^-）にリセットされ、 また、ＲＳＴ信号が放出された後に、ソースフォロワは出力（ソースライン）を サンプリングされた信号レベルまで駆動する。 図１に示された自動ゼロ調整回路は、８個のＴＦＴ（Ｑ５、Ｑ６、Ｑ７、Ｑ８ 、Ｑ９、Ｑ１０、Ｑ１１、およびＱ１２）と一つのコンデンサ（Ｃ３）を使用す る。動作中は、ドライバ入力は、自動ゼロ調整（ＡＺ）信号でＴＦＴ Ｑ５をオ ンに切り換えることにより接地される。これに応答して、ＡＺ信号がＴＦＴ Ｑ ７およびＴＦＴ Ｑ８をオンに切り換える一方、非ゼロ信号（ＵＮＺ）がＴＦＴ Ｑ６をオフに維持し、論理的にローのゲート信号がＴＦＴ Ｑ９およびＴＦＴ Ｑ１０をオフ状態に維持する結果として、出力電圧（負であり、且つ、ＴＦＴ 閾値電圧Ｖｔの大きさにほぼ等しい）は、コンデンサＣ３に蓄積される。したが って、蓄積された電圧の極性は、Ｑ６およびＱ７に接続されたコンデンサの電極 板がＱ８、Ｑ９、およびＱ１０に接続された電極板に対して負であるようになる 。コンデンサ３は、次いで、Ｑ７およびＱ８をオフに切り換えることにより電気 的に切り離される（ＡＺの立ち下がりエッジ）。コンデンサ３は、次いで、ＴＦ Ｔ Ｑ６と、Ｑ９あるいはＱ１０のいずれか一つ（図２においては、Ｑ９がオン されたとして示される）をオンに切り換えることにより電気的に再接続される（ ＵＮＺの立ち上がりエッジ）。Ｑ６およびＱ７に接続された電極板は、Ｑ８、Ｑ ９、およびＱ１０に接続された電極板に対して電気的に負のままであるが、閾値 電圧ＶｔがＣ１あるいはＣ２に蓄積された信号から減じらるのではなくて、加え られるように電気的に接続される。ソースフォロワの利得はほぼ１であるので、 ＴＦＴ Ｑ６と、ＴＦＴ Ｑ９あるいはＱ１０のいずれか一つにより電圧が反転 されて フォロワトランジスタＱ１４のゲートに加えられたときに、それは出力（ソース ライン）をＶｔの実際の値に無関係にゼロボルトに駆動する。 図２から判るように、本発明のドライバを動作させるために必要な切り換えは 、基本的なＳ／Ｈ回路がソースフォロワＴＦＴ Ｑ１４のゲートを接地するため の四つのＴＦＴ（Ｑ１、Ｑ２、Ｑ３、およびＱ４）と一つのトランジスタ（Ｑ５ ）と、Ｑ９、Ｑ１０、Ｑ１１、およびＱ１２を通しての、接地と自動ゼロ調整コ ンデンサＣ３の間のＳ／ＨコンデンサＣ１およびＣ２の底部端子の双投スイッチ ングを必要とするので、幾分複雑である。Ｃ１あるいはＣ２の一方が自動ゼロ調 整コンデンサＣ３に接続されたときに、他のＳ／Ｈコンデンサは入力ビデオ信号 を蓄積するために接地されなければならないので、二重緩衝入力の各々の側は、 別々に自動ゼロ調整コンデンサＣ３に接続されなければならない。自動ゼロ調整 するために使用されたＴＦＴ（Ｑ５〜Ｑ１２）およびコンデンサＣ３は、好まし くは、Ｓ／Ｈ ＴＦＴおよびコンデンサと同じ（小さな）サイズである。 図１の汎用アナログドライバを実施するための１４（あるいは１５）個のＴＦ Ｔと３個のコンデンサの総部品個数は、上述されたＳｃｈｌｅｕｐｅｎ，Ｋ．他 の文献で説明された先行技術の４ビットの拡張性がないスイチッドキャパシタド ライバで使用された２１個のＴＦＴトランジスタと８個のコンデンサと比べると 優れている。この部品個数は、Ｓ／Ｈ入力をアドレスするためのシフトレジスタ （図示せず）で使用されたＴＦＴを含んでおらず、また、Ｑ１およびＱ３切り換 え波形を発生させるために使用されたゲート（図示せず）も含んでいないことに 注意すべきである。入力Ｓ／Ｈ回路（チャンネル当たり二つより多くのＳ／Ｈ回 路が存在することがある）の構造に依存して、いずれかの極性のビデオ信号によ り供給されたＳ／Ｈ回路は、各々の入力毎に活性化されなければならない。どの Ｓ／Ｈ回路が活性化されるかは、出力に印加される信号の極性に依存する。図示 された実施態様においては、Ｑ１あるいはＱ３のいずかれが選択されることにな る。したがって、これは、Ｑ１あるいはＱ３のどちらがオンになるかを選択する 出力ゲート動作を備えた一対のシフトレジスタを使用することにより達成される 。この選択論理は、シフトレジスタ出力において、あるいは、入力サンプリング 装置としてカスコードＴＦＴを使用することにより、多重化すべきサンプリング パ ルスを必要とすることになる。Ｑ１およびＱ３についての二重ゲート装置は余分 なスイッチングノイズを注入しがちであるのに対して、シフトレジスタ出力にお けるゲート動作は信号の完全性を劣化させないので、前者が好ましい。シフトレ ジスタおよび追加の切り換えゲートは、先行技術の一部を形成し、それらは副次 的なものであり、以下の請求項で述べられる本発明の実際の回路の一部を形成し ないので、図示されていない。 要約すると、本発明の集積化アナログソースドライバは、任意のサイズのディ スプレイに対して“一つのサイズで全てに適合する”解決法のように適切である ドライバを提供することにより、容量性駆動を使用し、また、小さなディスプレ イにのみ適している先行技術のｐ−ＳｉおよびＣｄＳｅの集積化ソースドライバ 設計の利点を克服する。ＴＦＴ閾値特性から独立した線形電流増幅を得る手段と して自動ゼロ調整を使用することは、今までは先行技術においては知られていな いと思われる。更に、ドライバは、アレイＴＦＴと同時に処理（すなわち製造） され、したがって、新しいあるいは余分な処理ステップは必要とせず、電流増幅 が提供される。少数の回路素子（ＴＦＴおよびコンデンサであり抵抗器はない） は、本発明のドライバを小さな画素ピッチで使用する既存のドライバより小さく 作ることを可能にし、これは高解像度のヘルメットおよび投射ディスプレイ用途 に関して重要な商業的な考慮事項である。本発明の集積化ドライバの出力インピ ーダンスは、大型のディスプレイパネルのソースライン容量を駆動するのに十分 低く、また、ドライバ入力インピーダンスは高い。ドライバ速度は、ビデオ入力 と適合性がある。広帯域のビデオについては、必要な帯域幅を減少させるために 複数の別々の入力が設けられることもある。また、ビデオ反転を簡単に実施する こともできる。 本発明の他の実施態様および変形例が可能である。たとえば、入力回路は、異 なった入力および画素配置および極性構成に適合するために各種の設計に従って 作ることができる。また、ドライバは、セレン化カドミウムと同様に、アモルフ ァスシリコン、多結晶シリコン、単結晶シリコン、ガリウム砒素、ゲルマニウム −シリコンのような多数の適当な半導体材料から製造することもできる。全ての そのような代替実施態様および変形例は、ここに添付した請求の範囲に関して本 発明の範囲内にあると思われる。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９７年２月２０日 【補正内容】 【図２】

Claims (1)

1. 【特許請求の範囲】 １．アクティブマトリックス液晶ディスプレイ用ソースドライバであって、 ａ）入力ビデオ信号の連続するラインをサンプリングするためのサンプルおよ びホールド回路と、 ｂ）前記サンプルおよびホールド回路によりサンプリングされた前記入力ビデ オ信号の前記連続するラインを、前記アクティブマトリックス液晶ディスプレイ の連続するソースラインに印加するためのソースフォロワであって、所定の閾値 電圧により特徴付けられるソースフォロワと、 ｃ）前記入力ビデオ信号の前記連続するラインのそれぞれの後で、前記連続す るソースラインをリセットするためのリセット回路と、 ｄ）前記連続するソースラインに印加されるビデオ信号に閾値電圧の変動が影 響を与えないように、前記ビデオ信号から前記閾値信号を相殺するための自動ゼ ロ調整回路と を含むソースドライバ。 ２．前記サンプルおよびホールド回路が、前記ビデオ信号を受信するための第 １のサンプルおよびホールド段と、前記ビデオ信号の反転されたものを受信する ために前記第１のサンプルおよびホールド段に並列に接続された第２のサンプル およびホールド段とを更に含み、前記第１のサンプルおよびホールド段は、ビデ オ信号の前記ラインの交互のものをサンプリングするためにアドレスされ、前記 第２のサンプルおよびホールド段は、ビデオ信号の前記ラインの中間の交互のも のをサンプリングするためにアドレスされる請求項１に記載のソースドライバ。 ３．ビデオ信号の極性が、チェッカー盤のように前記アクティブマトリックス 液晶ディスプレイの列方向および行方向の両方で互い違いになるように、前記サ ンプルおよびホールド回路によりサンプリングされた反対極性のビデオ信号を前 記ソースフォロワに印加するためのマルチプレクサを更に含む請求項２に記載の ソースドライバ。 ４．前記第１のサンプルおよびホールド段が、第１のコンデンサと、前記ビデ オ信号を前記第１のコンデンサにゲートするために前記第１のコンデンサの両端 に接続された第１の対のスイッチングトランジスタとを含み、前記第２のサンプ ルおよびホールド段が、第２のコンデンサと、前記ビデオ信号の反転されたもの を前記第２のコンデンサにゲートするために前記第２のコンデンサの両端に接続 された第２の対のスイッチングトランジスタとを含む請求項３に記載のソースド ライバ。 ５．前記マルチプレクサが、前記第２のサンプルおよびホールド段がビデオ信 号の前記ラインの前記中間の交互のものをサンプリングする間に、前記第１のコ ンデンサに蓄積されたビデオ信号の前記ラインの前記交互のものを前記ソースフ ォロワにゲートするための第１の付加スイッチングトランジスタと、前記第１の サンプルおよびホールド段がビデオ信号の前記ラインの前記交互のものをサンプ リングする間に、前記第２のコンデンサに蓄積されたビデオ信号の前記ラインの 前記中間の交互のものを前記ソースフォロワにゲートするための第２の付加スイ ッチングトランジスタとを含む請求項４に記載のソースドライバ。 ６．前記ソースフォロワが、前記第１および第２の付加スイッチングトランジ スタに接続された信号入力と、正電圧供給源に接続された第１の信号端子と、前 記ソースラインに接続された第２の信号端子とを有するリニアトランジスタを更 に含む請求項５に記載のソースドライバ。 ７．前記リセット回路が、前記リニアトランジスタと負電圧供給源の間にトー テムポール構成で接続された第３の付加スイッチングトランジスタを更に含む請 求項６に記載のソースドライバ。 ８．前記自動ゼロ調整回路が、前記リニアトランジスタの前記信号入力を接地 するための第４の付加スイッチングトランジスタと、前記ソースラインの出力電 圧を前記第３のコンデンサに蓄積するために第３のコンデンサの第１および第２ の端子に接続された第５および第６の付加トランジスタであって、前記出力電圧 が前記閾値電圧に等価であるものと、前記第３のコンデンサの前記第１の端子に 接続された第７のスイッチングトランジスタと、前記第３のコンデンサを第１お よび第２のコンデンサのそれぞれに直列に接続してこれにより前記閾値電圧を相 殺するために、前記第３のトランジスタの第２の端子に、また、第１のコンデン サおよび第２のコンデンサにそれぞれ接続された第８および第９のスイッチング トランジスタとを更に含む請求項７に記載のソースドライバ。