JP4214179B2 - アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ - Google Patents

Description

本発明は、概してアクティブ−マトリックス液晶ディスプレイ（ＡＭＬＣＤ）に関し、特に、ＡＭＬＣＤの上に直接集積化されたアナログソースドライバに関する。

シリコン集積回路は、ＬＣＤを駆動するための技術において周知である。ＬＣＤから分離して製造された先行技術のドライバは、十分適切に適合させることができるトランジスタ特性で製造され、また、演算増幅器型帰還回路を、チャンネル間の利得およびオフセット変動を減少させるために使用することができる。

ＡＭＬＣＤ用のドライバをＬＣＤガラスの上に直接組み込むことも先行技術において知られている。集積化ドライバは、高価な先行技術の分離されたドライバ集積回路（ＩＣ）と、ドライバとＡＭＬＣＤとの間の信頼性が低いエッジ相互接続を排除し、これによりＡＭＬＣＤを組み込む光ヘッドの全体のシステムコストとサイズを減少させるように設計されている。

しかしながら、そのような集積化ドライバを設計するのは簡単なことではない。なぜなら、出力段は電力レールを横切って直列に接続された複数のＴＦＴから構成することが必要であるので、ＴＦＴ演算増幅器を製造することが困難であるからである。そのような集積化ドライバ上のＴＦＴの全ての直列対が同時に導通することを防止することは不可能であろう。これは不均一性を生じる結果となり、また、或る場合には劣った性能が電源を短絡させることになる。

集積化ＴＦＴ（薄膜トランジスタ）ゲートドライバの設計のために、先行技術において幾つかのアプローチが提案されてきた。ゲートドライバは、基本的にはシフトレジスタとして機能する。したがって、先行技術の集積化ゲートドライバは、ＣＭＯＳ装置に通常関連するものと同程度のＮＭＯＳ ＣｄＳｅ ＴＦＴにおける低消費電力を達成するためにドレインクロッキング回路を使用して設計されてきた。一つのそのような先行技術のドライバは、“Ａｎ Ｉｎｔｅｇｒａｔｅｄ ４−ｂｉｔ Ｇｒａｙ−Ｓｃａｌｅ Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ ｆｏｒ ＴＶ ＡＭＬＣＤ’ｓ”，１９９４ ＳＩＤ Ｄｉｇｅｓｔ（Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）と題されたＳｃｈｌｅｕｐｅｎ，Ｋ．他の文献で提案されている。

しかしながら、先行技術においては、ＡＭＬＣＤ用のＴＦＴソースドライバの設計について一般的な同意を得る上での進歩は少なかった。実際のところ、現在ではソースドライバの設計に対してデジタルとアナログの二つの異なったアプローチがある。既存のデジタルソースドライバは、多数ビット出力を提供することで知られており（たとえば、４ビットデジタルドライバは、４個の大きなコンデンサと２１個のＴＦＴを使用して実施することができる）、これは航空機計器あるいは簡単なオン／オフチェックリストディスプレイのような低解像度の用途については十分である。デジタルドライバは多数のビットに拡張可能であるが、装置のサイズが追加されたビットごとにほぼ２倍になる。これに対して、単一のアナログドライバは、どのようなサイズのディスプレイにも適合するように設計することができる。そのような設計は抵抗器を使用するべきではなく、ＮＭＯＳエンハンスメントモードで実施することが可能でなければならず、また、アクティブマトリックスＴＦＴとの適合性（すなわち、半導体材料の同一の厚み）がなければならない。

ソースドライバは、三つの基本的な機能ブロック、すなわち、入力ビデオマルチプレクサ、記憶装置、および出力駆動段を含む。入力ビデオマルチプレクサおよび記憶装置は直列に接続することができ、また、二重に緩衝されたサンプルおよびホールド（Ｓ／Ｈ）が設けられる場合には、並列に効率的に接続することができる。

並列の関係にある実施態様においては、各Ｓ／Ｈ当たり一つのＴＦＴを必要とする、出力ライン当たり二つ以上のＳ／Ｈが、ディスプレイの画素フォーマットおよびビデオ入力フォーマットに従って交互のラインに書き込んで、他のラインから読み出すためにアドレスされる。Ｓ／Ｈの出力は、最小限の実施のために四つのＴＦＴを必要とする、Ｓ／Ｈ当たり一つの追加のＴＦＴにより一つの出力ドライバに多重化される。

直列の関係にある実施態様については、入力Ｓ／Ｈは順次ロードされ、その後に、格納されたデータはアナログレジスタとして機能する別の並列Ｓ／Ｈに広い幅でロードされる。直列の実施態様は、最小限実施させるために、装置の入力容量を減少させ、二つのＴＦＴしか必要としないが、第１のＳ／Ｈへの電荷が、増幅なしで第２のＳ／Ｈも駆動しなければならないので、ドライバへの電圧が減少する。ＴＦＴの第１列は転送が完了するまで再度信号を受信することができないので、第２のＴＦＴは、スイッチングの間の短い不感時間で電荷を転送するための低い抵抗により特徴付けられなければならない。直列Ｓ／Ｈ技術における容量は、１ラインの期間だけ駆動電流を提供するのに十分なサイズでありさえすればよい。なぜなら、それが必要とされる全蓄積時間であるからである。しかしながら、二つの直列段の存在は、スイッチングノイズの増加を招く傾向がある。一つのラインの初めにロードされたデータは次のラインの終わりまで保持されなければならないので、二重に緩衝されたＳ／Ｈは２倍の容量を必要とする。

出力駆動段の設計は、ディスプレイとの集積化のための要求により決定される多数の基準および制限を考慮しなければならない。出力ドライバ段の不可欠の特徴は、ＴＦＴ閾値電圧の独立性を維持しながら、どのロードについても正確な出力を提供しなければならないことである。

容量性出力駆動を使用するデジタルおよびアナログドライバが提案されている。しかしながら、出力コンデンサは、（アレイＴＦＴの一つのラインがオンの状態の）ソースライン容量と画素容量の合成容量よりもかなり大きくなければならないので、これらの先行技術の設計は、異なった直視型の用途には適用できない。したがって、これらの先行技術のソースドライバは、投射型あるいはヘルメットサイズの直視型のいずれにしても非常に小型のディスプレイと共に使用することに制限される。
"Ａｎ Ｉｎｔｅｇｒａｔｅｄ ４−ｂｉｔ Ｇｒａｙ−Ｓｃａｌｅ Ｃｏｌｕｍｎ Ｄｒｉｖｅｒ ｆｏｒ ＴＶ ＡＭＬＣＤ’ｓ"，１９９４ ＳＩＤ Ｄｉｇｅｓｔ（Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、Ｓｃｈｌｅｕｐｅｎ，Ｋ．他

本発明によれば、最も少ない数のＴＦＴおよびコンデンサ（好適な実施態様においては、１４個のＮＭＯＳ ＴＦＴおよび３個のコンデンサ）を使用し、且つ、抵抗器あるいは他の形式の装置なしで実施することができる集積化アナログソースドライバが提供される。本発明の集積化アナログソースドライバは、どのような付加的な処理ステップも必要とすることなく、ディスプレイのアクティブマトリックス装置と同時に製造することができる。本発明の集積化アナログソースドライバの出力インピーダンスは、投射／ヘルメットディスプレイからワークステーションディスプレイにわたる広い選択範囲のディスプレイを駆動するのに十分に低い。本発明によれば、ドライバの特性は、新規な回路構成の使用によりＴＦＴ特性とは独立にされる。

好適な実施態様の集積化アナログソースドライバは、二つのＳ／Ｈ段を有し、一つは標準ＲＧＢ型情報を含む正極性のアナログビデオ信号に接続され、他方は逆極性のアナログビデオ信号に接続される。隣接するビデオラインは、反対極性のビデオ信号に接続され、また、ビデオの極性がチェッカー盤のように、列および行方向に交互に切り換えることができるように、各々のラインの後で切り換えられて、ＬＣＤ流体を転移させ、アライメント層を分極させる傾向があるＤＣ信号成分を最小化する（但し、列反転、行反転、フレーム反転等のような、チェッカー盤極性法に対する別案を使用することができる）。この切り換えは、フレーム毎に更に反転される。ソースドライバ当たり二つのＳ／Ｈ出力は、一方のＳ／Ｈが現在のラインについての信号で出力段を駆動し、他方のＳ／Ｈが次のラインについての信号を獲得するように、ソースフォロワＴＦＴのゲートで多重化される。出力段は、一つのアクティブマトリックスソースラインを駆動するソースフォロワであり、トーテムポール出力段における頂部ＴＦＴである。トーテムポールの底部装置は、そのドレインが出力ソースラインにも接続されるリセットＴＦＴである。ソースフォロワおよびリセットＴＦＴは、第２のゲートによりあるいは、リセットＴＦＴが導通している間にその供給電圧を取り除くことにより、ソースフォロワをオフに切り換えることによって、同時に電流が流れるのが防止される。

出力ソースフォロワＴＦＴに対するＴＦＴ閾値電圧の影響を相殺するために出力段に自動ゼロ調整回路が接続される。自動ゼロ調整回路は、出力電圧が信号レベルまで駆動され、次いで、アクティブマトリックスが（全てのマトリックスゲートを不動作状態に駆動することにより）動作不能とされた後に最も負の電圧にリセットされる。ソースフォロワゲートは、次いで接地され、ソースラインにおける出力電圧は、その他方の端子が接地されたコンデンサに蓄積される。このコンデンサの電圧は、反対側を接地することにより反転され、この電圧は、次いで、現在出力を駆動しているＳ／Ｈコンデンサに直列に加えられる。出力は再度リセットされ、次いでＳ／Ｈゲート信号は、コンデンサの自動ゼロ調整値に直列に接続される。この結合された信号は、次のラインのためのソースフォロワを駆動するために印加される。このような自動ゼロ調整は、ＴＦＴの閾値電圧の変化が出力に影響を与えないように、出力ソースフォロワＴＦＴのオフセットを相殺する。フォロワ段の利得は１よりも僅かに低いので、ＴＦＴの変動にかかわらず、利得較正は必要ではない。

好適な実施態様の詳細な説明が、図面を参照して以下に行われる。
図１に示された集積化アナログソースドライバは、シフトレジスタ（図示されていないが、周知の設計のものである）により駆動された二重緩衝された入力Ｓ／Ｈ（Ｑ１，Ｃ１およびＱ３，Ｃ２）を使用する。シフトレジスタは、図２に示されたＱ１およびＱ３のゲート信号を発生させる。ＴＦＴ Ｑ１かＴＦＴ Ｑ３のいずれか一方が導通するとき、アナログビデオ信号（＋ＶＩＤＥＯ，−ＶＩＤＥＯ）の対応する一方が、関連する蓄積コンデンサＣ１あるいはＣ２によりサンプリングされる。しかしながら、Ｃ１あるいはＣ２の信号をサンプリングするために、ＴＦＴ Ｑ１１あるいはＴＦＴ Ｑ１２は、それぞれ、コンデンサの下方端子を接地するように導通しなければならない。二重緩衝されたＳ／Ｈ出力は、図２に示されたようにＱ２およびＱ４についてのタイミング信号に従って、二つのＴＦＴ Ｑ２およびＴＦＴ Ｑ４によりドライバ段（Ｑ１４およびＱ１５）に多重化される。リセットＴＦＴ Ｑ１３は、出力（ソースライン）に大きな画素容量が存在するときに出力信号をリセットするために必要である。

Ｃ１あるいはＣ２に蓄積された電荷は、ソースフォロワＱ１４の閾値電圧（Ｖｔ）を総裁するためにこれと等しい電荷まで更に加えられなければならず、これにより、さもなければ発生することになる、ソースラインに印加された信号に重畳された閾値に依存する非均一性を排除する。したがって、以下に詳細に説明されたように、自動ゼロ調整回路は、直列接続されたコンデンサＣ３を経由して、ソースフォロワＴＦＴ Ｑ１４のＴＦＴ閾値電圧（Ｖｔ）を相殺するのに十分な電荷でコンデンサＣ１およびＣ２をバイアスするために組み込まれる。

このように、図２に示されたように、ビデオライン当たり四つの動作フェーズがある。最初に、正（あるいは逆）極性のビデオ信号がソースラインに印加される（図２においてはＬＩＮＥ Ｏ／Ｐで示される）。ＡＭＬＣＤ ＴＦＴアレイのゲートは、ソースラインに接続されたアレイ画素電極（図示せず）を経由して必要なビデオ信号を発生させるために、ＬＩＮＥ Ｏ／Ｐの期間に通常の方法でオンおよびオフに切り換えられる。

以下に詳細に説明されるように、次に、第１のリセット（図２においてＲＳＴで示される）が実行され、これに前述の自動ゼロ調整が続き（図２においてＡＺ）、最後に第２の短いリセット（ＲＳＴ）が実行される。

二重緩衝された入力Ｓ／Ｈ設計は、挿入損失および必要入力電圧を減少させ、また、余分な切り換えなしにライン単位のビデオの反転を可能にする。画素単位の反転は、逆位相のビデオソース（＋ＶＩＤＥＯおよび−ＶＩＤＥＯ）により同じ列の交互のＳ／Ｈを駆動することにより達成することができる。外部的な反転は必要ではない。

上に示したように、ドライバ段は、スイッチングのためだけに使用される上側カスコードゲート（Ｑ１５）と共に図１に示されたソースフォロワＴＦＴ（Ｑ１４）を含む。代替案として、二つの別々のＴＦＴ Ｑ１４およびＴＦＴ Ｑ１５を使用することができ、あるいは、Ｖ＋供給は、ＴＦＴ Ｑ１５を必要とすることなく外部的にゲートすることができる。また、上述したように、リセットＴＦＴ（Ｑ１３）は、自動ゼロ調整コンデンサＣ３が充電される前および後に、出力ライン電圧を最小電圧（Ｖ-）に引き下げるために、出力（ソースライン）に接続される。第１および第２のリセットは、ＬＩＮＥ Ｏ／Ｐフェーズの間の“不感時間”の期間に生じ、また、ソースライン容量（典型的には、数百ｐＦ）を放電することができなければならない。ＡＭＬＣＤの各々の画素は、その一つ上（すなわち前）に対して反対極性のビデオ信号により駆動されるので、最大信号電圧に最小電圧を続けることが可能である。したがって、第１のリセットは、ソースライン容量を放電することができるように、十分持続されなくてはならない。自動ゼロ調整の後ではソースライン電圧は接地電圧より下であるので、（自動ゼロ調整の後の）第２のリセットは第１のリセットの半分の長さしかない。この設計は抵抗器を含んでいないので、容量性負荷は負のレール（Ｖ-）にリセットされ、また、ＲＳＴ信号が放出された後に、ソースフォロワは出力（ソースライン）をサンプリングされた信号レベルまで駆動する。

図１に示された自動ゼロ調整回路は、８個のＴＦＴ（Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１、およびＱ１２）と一つのコンデンサ（Ｃ３）を使用する。動作中は、ドライバ入力は、自動ゼロ調整（ＡＺ）信号でＴＦＴ Ｑ５をオンに切り換えることにより接地される。これに応答して、ＡＺ信号がＴＦＴ Ｑ７およびＴＦＴ Ｑ８をオンに切り換える一方、非ゼロ信号（ＵＮＺ）がＴＦＴ Ｑ６をオフに維持し、論理的にローのゲート信号がＴＦＴ Ｑ９およびＴＦＴ Ｑ１０をオフ状態に維持する結果として、出力電圧（負であり、且つ、ＴＦＴ閾値電圧Ｖｔの大きさにほぼ等しい）は、コンデンサＣ３に蓄積される。したがって、蓄積された電圧の極性は、Ｑ６およびＱ７に接続されたコンデンサの電極板がＱ８、Ｑ９、およびＱ１０に接続された電極板に対して負であるようになる。コンデンサ３は、次いで、Ｑ７およびＱ８をオフに切り換えることにより電気的に切り離される（ＡＺの立ち下がりエッジ）。コンデンサ３は、次いで、ＴＦＴ Ｑ６と、Ｑ９あるいはＱ１０のいずれか一つ（図２においては、Ｑ９がオンされたとして示される）をオンに切り換えることにより電気的に再接続される（ＵＮＺの立ち上がりエッジ）。Ｑ６およびＱ７に接続された電極板は、Ｑ８、Ｑ９、およびＱ１０に接続された電極板に対して電気的に負のままであるが、閾値電圧ＶｔがＣ１あるいはＣ２に蓄積された信号から減じられるのではなくて、加えられるように電気的に接続される。ソースフォロワの利得はほぼ１であるので、ＴＦＴ Ｑ６と、ＴＦＴ Ｑ９あるいはＱ１０のいずれか一つにより電圧が反転されてフォロワトランジスタＱ１４のゲートに加えられたときに、それは出力（ソースライン）をＶｔの実際の値に無関係にゼロボルトに駆動する。

図２から判るように、本発明のドライバを動作させるために必要な切り換えは、基本的なＳ／Ｈ回路がソースフォロワＴＦＴ Ｑ１４のゲートを接地するための四つのＴＦＴ（Ｑ１、Ｑ２、Ｑ３、およびＱ４）と一つのトランジスタ（Ｑ５）と、Ｑ９、Ｑ１０、Ｑ１１、およびＱ１２を通しての、接地と自動ゼロ調整コンデンサＣ３の間のＳ／ＨコンデンサＣ１およびＣ２の底部端子の双投スイッチングを必要とするので、幾分複雑である。Ｃ１あるいはＣ２の一方が自動ゼロ調整コンデンサＣ３に接続されたときに、他のＳ／Ｈコンデンサは入力ビデオ信号を蓄積するために接地されなければならないので、二重緩衝入力の各々の側は、別々に自動ゼロ調整コンデンサＣ３に接続されなければならない。自動ゼロ調整するために使用されたＴＦＴ（Ｑ５〜Ｑ１２）およびコンデンサＣ３は、好ましくは、Ｓ／Ｈ ＴＦＴおよびコンデンサと同じ（小さな）サイズである。

図１の汎用アナログドライバを実施するための１４（あるいは１５）個のＴＦＴと３個のコンデンサの総部品個数は、上述されたＳｃｈｌｅｕｐｅｎ，Ｋ．他の文献で説明された先行技術の４ビットの拡張性がないスイチッドキャパシタドライバで使用された２１個のＴＦＴトランジスタと８個のコンデンサと比べると優れている。この部品個数は、Ｓ／Ｈ入力をアドレスするためのシフトレジスタ（図示せず）で使用されたＴＦＴを含んでおらず、また、Ｑ１およびＱ３切り換え波形を発生させるために使用されたゲート（図示せず）も含んでいないことに注意すべきである。入力Ｓ／Ｈ回路（チャンネル当たり二つより多くのＳ／Ｈ回路が存在することがある）の構造に依存して、いずれかの極性のビデオ信号により供給されたＳ／Ｈ回路は、各々の入力毎に活性化されなければならない。どのＳ／Ｈ回路が活性化されるかは、出力に印加される信号の極性に依存する。図示された実施態様においては、Ｑ１あるいはＱ３のいずかれが選択されることになる。したがって、これは、Ｑ１あるいはＱ３のどちらがオンになるかを選択する出力ゲート動作を備えた一対のシフトレジスタを使用することにより達成される。この選択論理は、シフトレジスタ出力において、あるいは、入力サンプリング装置としてカスコードＴＦＴを使用することにより、多重化すべきサンプリングパルスを必要とすることになる。Ｑ１およびＱ３についての二重ゲート装置は余分なスイッチングノイズを注入しがちであるのに対して、シフトレジスタ出力におけるゲート動作は信号の完全性を劣化させないので、前者が好ましい。シフトレジスタおよび追加の切り換えゲートは、先行技術の一部を形成し、それらは副次的なものであり、以下の請求項で述べられる本発明の実際の回路の一部を形成しないので、図示されていない。

要約すると、本発明の集積化アナログソースドライバは、任意のサイズのディスプレイに対して“一つのサイズで全てに適合する”解決法のように適切であるドライバを提供することにより、容量性駆動を使用し、また、小さなディスプレイにのみ適している先行技術のｐ−ＳｉおよびＣｄＳｅの集積化ソースドライバ設計の利点を克服する。ＴＦＴ閾値特性から独立した線形電流増幅を得る手段として自動ゼロ調整を使用することは、今までは先行技術においては知られていないと思われる。更に、ドライバは、アレイＴＦＴと同時に処理（すなわち製造）され、したがって、新しいあるいは余分な処理ステップは必要とせず、電流増幅が提供される。少数の回路素子（ＴＦＴおよびコンデンサであり抵抗器はない）は、本発明のドライバを小さな画素ピッチで使用する既存のドライバより小さく作ることを可能にし、これは高解像度のヘルメットおよび投射ディスプレイ用途に関して重要な商業的な考慮事項である。本発明の集積化ドライバの出力インピーダンスは、大型のディスプレイパネルのソースライン容量を駆動するのに十分低く、また、ドライバ入力インピーダンスは高い。ドライバ速度は、ビデオ入力と適合性がある。広帯域のビデオについては、必要な帯域幅を減少させるために複数の別々の入力が設けられることもある。また、ビデオ反転を簡単に実施することもできる。

本発明の他の実施態様および変形例が可能である。たとえば、入力回路は、異なった入力および画素配置および極性構成に適合するために各種の設計に従って作ることができる。また、ドライバは、セレン化カドミウムと同様に、アモルファスシリコン、多結晶シリコン、単結晶シリコン、ガリウム砒素、ゲルマニウム−シリコンのような多数の適当な半導体材料から製造することもできる。全てのそのような代替実施態様および変形例は、ここに添付した請求の範囲に関して本発明の範囲内にあると思われる。

本発明による集積化アナログソースドライバの概略図である。 図１に示されドライバの要素の動作の順序を示すタイミング図である。

符号の説明

Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ９、Ｑ１０、Ｑ１１、Ｑ１２ 薄膜トランジスタ
Ｃ３ コンデンサ

Claims (4)

1. アクティブマトリックス液晶ディスプレイ用ソースドライバであって、
   ａ）複数のラインのうちの１つのライン上の入力ビデオ信号を第１のコンデンサにサンプリングするためのサンプルおよびホールド回路と、
   ｂ）該サンプルおよびホールド回路によりサンプリングされた前記入力ビデオ信号が印加されるゲート、および該印加された入力ビデオ信号を、前記アクティブマトリックス液晶ディスプレイの複数のソースラインのうちの１つに出力するソースを有するソースフォロワトランジスタと、
   ｃ）前記印加された入力ビデオ信号が前記ソースフォロワトランジスタの前記ソースから前記ソースラインに出力された後、前記ソースラインをリセット電圧に電気的に接続することにより、前記ソースラインをリセットするためのリセット回路と、
   ｄ）自動ゼロ調整信号により前記ソースフォロワトランジスタの前記ゲートを接地するための薄膜トランジスタ、および第１の電極板および第２の電極板から成る第２のコンデンサを有する自動ゼロ調整回路であって、前記薄膜トランジスタにより前記ソースフォロワトランジスタの前記ゲートが接地されたときに、前記第１の電極板は前記ソースフォロワトランジスタの前記ソースに電気的に接続されかつ前記第２の電極板は接地され、これにより、前記ソースフォロワトランジスタのゲート−ソース間の電圧が前記第２のコンデンサに蓄積され、前記第２のコンデンサは、前記サンプルおよびホールド回路が次の新しい入力ビデオ信号を前記第１のコンデンサにサンプリングしている間に前記ソースフォロワトランジスタのゲート−ソース間の前記蓄積された電圧を保持し、そして次に、前記第１の電極板を接地し前記第２の電極板を前記第１のコンデンサの接地側の電極板に電気的に接続し、これにより、前記第１のコンデンサにサンプリングされた前記次の新しい入力ビデオ信号に、前記第２のコンデンサに保持された前記蓄積された電圧が追加されるようにした前記自動ゼロ調整回路と、
   を備えたソースドライバ。
2. アクティブマトリックス液晶ディスプレイ用ソースドライバであって、
   ａ）第１の信号ライン上の第１の入力ビデオ信号を第１のコンデンサにサンプリングし、第２の信号ライン上の第２の入力ビデオ信号を第２のコンデンサにサンプリングするためのサンプルおよびホールド回路と、
   ｂ）該サンプルおよびホールド回路によりサンプリングされた前記第１および第２の入力ビデオ信号が印加されるゲート、および印加された前記第１の入力ビデオ信号および印加された前記第２の入力ビデオ信号をそれぞれ、前記アクティブマトリックス液晶ディスプレイの複数のソースラインのうちの１つに出力するソースを有するソースフォロワトランジスタと、
   ｃ）印加された前記第１の入力ビデオ信号が前記ソースフォロワトランジスタの前記ソースから前記ソースラインに出力された後、前記ソースラインをリセット電圧に電気的に接続することにより、前記ソースラインをリセットするためのリセット回路と、
   ｄ）自動ゼロ調整信号により前記ソースフォロワトランジスタの前記ゲートを接地するための薄膜トランジスタ、および第１の電極板および第２の電極板から成る第３のコンデンサを有する自動ゼロ調整回路であって、前記薄膜トランジスタにより前記ソースフォロワトランジスタの前記ゲートが接地されたときに、前記第１の電極板は前記ソースフォロワトランジスタの前記ソースに電気的に接続されかつ前記第２の電極板は接地され、これにより、前記ソースフォロワトランジスタのゲート−ソース間の電圧が前記第３のコンデンサに蓄積され、前記サンプルおよびホールド回路が前記第２の入力ビデオ信号を前記第２のコンデンサにサンプリングしている間に、前記ソースフォロワトランジスタの前記ソースが、印加された前記第１の入力ビデオ信号を出力する、前記自動ゼロ調整回路と、
   を備えたソースドライバ。
3. 印加された前記第１の入力ビデオ信号は、前記第１の入力ビデオ信号および前記電圧の合計に応答する請求項２に記載のソースドライバ。
4. 前記第１の入力ビデオ信号は、前記第２の入力ビデオ信号と反対の極性を有する請求項２に記載のソースドライバ。