JP3149084B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3149084B2 JP3149084B2 JP18652691A JP18652691A JP3149084B2 JP 3149084 B2 JP3149084 B2 JP 3149084B2 JP 18652691 A JP18652691 A JP 18652691A JP 18652691 A JP18652691 A JP 18652691A JP 3149084 B2 JP3149084 B2 JP 3149084B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frame signal
- switching means
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示パネルの映像信
号駆動回路を改良した表示駆動装置および表示装置に関
する。
号駆動回路を改良した表示駆動装置および表示装置に関
する。
【０００２】
【従来の技術】図６は従来の駆動回路一体型のアクティ
ブマトリクス液晶表示パネルの駆動回路を示す。即ち、
駆動回路一体型のアクティブマトリクス液晶表示パネル
はデータラインＬ２０１，Ｌ２０２……と共通電位Ｖ
COM との間に薄膜トランジスタＴＦＴ及び負荷容量ＬＣ
が直列に接続され、前記各薄膜トランジスタＴＦＴのゲ
ートはゲートラインＬ３０１，Ｌ３０２………に接続さ
れる。このゲートラインＬ３０１，Ｌ３０２………はイ
ンバータＩＮを介して走査用シフトレジスタ４に接続さ
れ、この走査用シフトレジスタ４には外部回路５から垂
直同期信号φV 及び垂直用クロック信号ＣＰＶが加えら
れる。この垂直同期信号φV 及び垂直用クロック信号Ｃ
ＰＶにより走査用シフトレジスタ４はゲートラインＬ３
０１，Ｌ３０２………に水平走査信号を加えて、液晶表
示パネルの画素である薄膜トランジスタＴＦＴをオンに
する水平走査を行う。前記各データラインＬ２０１，Ｌ
２０２……と映像信号ラインＬ１との間にはスイッチン
グ用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２…
…が接続され、この各薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……と前記各データラインＬ２０１，Ｌ２
０２……との接続点にはそれぞれ負荷容量ＣL １０１，
ＣL １０２……が接続される。前記映像信号ラインＬ１
には外部回路５から映像信号が加えられる。前記スイッ
チング用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０
２……のゲートはデータ用シフトレジスタ６に接続さ
れ、このデータ用シフトレジスタ６には外部回路５から
水平同期信号φH 及び水平用クロック信号ＣＰＨが加え
られる。この水平同期信号φH及び水平用クロック信号
ＣＰＨによりデータ用シフトレジスタ６はスイッチング
用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２……
をオンして負荷容量ＣL １０１，ＣL １０２……に信号
電荷を蓄積する。
ブマトリクス液晶表示パネルの駆動回路を示す。即ち、
駆動回路一体型のアクティブマトリクス液晶表示パネル
はデータラインＬ２０１，Ｌ２０２……と共通電位Ｖ
COM との間に薄膜トランジスタＴＦＴ及び負荷容量ＬＣ
が直列に接続され、前記各薄膜トランジスタＴＦＴのゲ
ートはゲートラインＬ３０１，Ｌ３０２………に接続さ
れる。このゲートラインＬ３０１，Ｌ３０２………はイ
ンバータＩＮを介して走査用シフトレジスタ４に接続さ
れ、この走査用シフトレジスタ４には外部回路５から垂
直同期信号φV 及び垂直用クロック信号ＣＰＶが加えら
れる。この垂直同期信号φV 及び垂直用クロック信号Ｃ
ＰＶにより走査用シフトレジスタ４はゲートラインＬ３
０１，Ｌ３０２………に水平走査信号を加えて、液晶表
示パネルの画素である薄膜トランジスタＴＦＴをオンに
する水平走査を行う。前記各データラインＬ２０１，Ｌ
２０２……と映像信号ラインＬ１との間にはスイッチン
グ用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２…
…が接続され、この各薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……と前記各データラインＬ２０１，Ｌ２
０２……との接続点にはそれぞれ負荷容量ＣL １０１，
ＣL １０２……が接続される。前記映像信号ラインＬ１
には外部回路５から映像信号が加えられる。前記スイッ
チング用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０
２……のゲートはデータ用シフトレジスタ６に接続さ
れ、このデータ用シフトレジスタ６には外部回路５から
水平同期信号φH 及び水平用クロック信号ＣＰＨが加え
られる。この水平同期信号φH及び水平用クロック信号
ＣＰＨによりデータ用シフトレジスタ６はスイッチング
用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２……
をオンして負荷容量ＣL １０１，ＣL １０２……に信号
電荷を蓄積する。
【０００３】而して、映像信号は映像信号ラインＬ１を
通りスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……のうち、ゲート信号が加えられてオン
された薄膜トランジスタを通って、負荷容量ＣL １０
１，ＣL １０２……に信号電荷を蓄積していた。このよ
うにして負荷容量ＣL １０１，ＣL １０２……に信号電
荷を蓄積する処理を全データラインＬ２０１，Ｌ２０２
……について逐次行い、１走査ライン分の負荷容量ＣL
１０１，ＣL １０２……に信号電荷を蓄積する処理を完
了した時点で走査用シフトレジスタ４からゲートライン
Ｌ３０１，Ｌ３０２………に水平走査信号を加えて選択
された画素すなわち薄膜トランジスタＴＦＴに信号電荷
を伝送していた。
通りスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……のうち、ゲート信号が加えられてオン
された薄膜トランジスタを通って、負荷容量ＣL １０
１，ＣL １０２……に信号電荷を蓄積していた。このよ
うにして負荷容量ＣL １０１，ＣL １０２……に信号電
荷を蓄積する処理を全データラインＬ２０１，Ｌ２０２
……について逐次行い、１走査ライン分の負荷容量ＣL
１０１，ＣL １０２……に信号電荷を蓄積する処理を完
了した時点で走査用シフトレジスタ４からゲートライン
Ｌ３０１，Ｌ３０２………に水平走査信号を加えて選択
された画素すなわち薄膜トランジスタＴＦＴに信号電荷
を伝送していた。
【０００４】
【発明が解決しようとする課題】しかしながら、映像信
号をスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……及び負荷容量ＣL １０１，ＣL １０２
……によりサンプリングするタイミングが先の画面の左
側の薄膜トランジスタＴＦＴ１０１及び負荷容量ＣL １
０１は１走査ライン分のサンプリングが完了するまでに
薄膜トランジスタＴＦＴ１０１のオフ電流により負荷容
量ＣL １０１に蓄積された信号電荷が薄膜トランジスタ
ＴＦＴ１０１を通して映像信号ラインＬ１に放電し、他
のデータラインＬ２０２……への信号に影響を与えるい
わゆるクロストークが発生する虞れがあった。したがっ
て、１走査ライン分のサンプリングが完了するまで負荷
容量ＣL １０１，ＣL １０２……に信号電荷を保持して
おかなければならず、この為、スイッチング用の薄膜ト
ランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電流
は極めて微小にすると共に、負荷容量ＣL １０１，ＣL
１０２……は許される限り大きくする必要があった。し
かしながら、駆動回路一体型のアクティブマトリクス液
晶表示パネルの駆動回路は通常ポリシリコンでスイッチ
ング用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２
……が作られる為、オフ電流の制御は極めて困難であっ
た。また、負荷容量ＣL １０１，ＣL １０２……を大き
くすることはスイッチング用の薄膜トランジスタＴＦＴ
１０１，ＴＦＴ１０２……の電流駆動能力を高めること
が必要であり、結局、技術的にはスイッチング用の薄膜
トランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電
流を小さくすることと、電流駆動能力を高めることはト
レードオフの関係がある為、極めて製造上困難であっ
た。
号をスイッチング用の薄膜トランジスタＴＦＴ１０１，
ＴＦＴ１０２……及び負荷容量ＣL １０１，ＣL １０２
……によりサンプリングするタイミングが先の画面の左
側の薄膜トランジスタＴＦＴ１０１及び負荷容量ＣL １
０１は１走査ライン分のサンプリングが完了するまでに
薄膜トランジスタＴＦＴ１０１のオフ電流により負荷容
量ＣL １０１に蓄積された信号電荷が薄膜トランジスタ
ＴＦＴ１０１を通して映像信号ラインＬ１に放電し、他
のデータラインＬ２０２……への信号に影響を与えるい
わゆるクロストークが発生する虞れがあった。したがっ
て、１走査ライン分のサンプリングが完了するまで負荷
容量ＣL １０１，ＣL １０２……に信号電荷を保持して
おかなければならず、この為、スイッチング用の薄膜ト
ランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電流
は極めて微小にすると共に、負荷容量ＣL １０１，ＣL
１０２……は許される限り大きくする必要があった。し
かしながら、駆動回路一体型のアクティブマトリクス液
晶表示パネルの駆動回路は通常ポリシリコンでスイッチ
ング用の薄膜トランジスタＴＦＴ１０１，ＴＦＴ１０２
……が作られる為、オフ電流の制御は極めて困難であっ
た。また、負荷容量ＣL １０１，ＣL １０２……を大き
くすることはスイッチング用の薄膜トランジスタＴＦＴ
１０１，ＴＦＴ１０２……の電流駆動能力を高めること
が必要であり、結局、技術的にはスイッチング用の薄膜
トランジスタＴＦＴ１０１，ＴＦＴ１０２……のオフ電
流を小さくすることと、電流駆動能力を高めることはト
レードオフの関係がある為、極めて製造上困難であっ
た。
【０００５】本発明は上記の実情に鑑みてなされたもの
で、クロストークが少なく、設計が容易で安定動作を得
ることができる表示駆動装置および表示装置を提供する
ことを目的とする。
で、クロストークが少なく、設計が容易で安定動作を得
ることができる表示駆動装置および表示装置を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するために、フレーム周期毎に高電圧と
低電圧とに交互に変化し、表示信号ラインから供給され
るフレーム信号を選択的に出力するフレーム信号出力手
段と、 前記フレーム信号の高電圧と低電圧との間の電位
である共通電位信号を選択的に出力するスイッチング手
段と、 前記フレーム信号の出力を指令する電圧値データ
と非出力を指令する電圧値データから構成される映像信
号を順次取り込んで保持し、出力端より前記フレーム信
号出力手段及び前記スイッチング手段に所定期間出力し
て前記映像信号の値に応じて前記フレーム信号出力手段
からの前記フレーム信号の出力と前記スイッチング手段
の共通電位信号の出力とのいずれかを選択する選択手段
と、 前記フレーム信号出力手段からの前記フレーム信号
又は前記スイッチング手段からの前記共通電位信号が選
択的に書き込まれる複数の画素を有する表示駆動素子マ
トリクス回路部と、 を有することを特徴とするものであ
る。
上記課題を解決するために、フレーム周期毎に高電圧と
低電圧とに交互に変化し、表示信号ラインから供給され
るフレーム信号を選択的に出力するフレーム信号出力手
段と、 前記フレーム信号の高電圧と低電圧との間の電位
である共通電位信号を選択的に出力するスイッチング手
段と、 前記フレーム信号の出力を指令する電圧値データ
と非出力を指令する電圧値データから構成される映像信
号を順次取り込んで保持し、出力端より前記フレーム信
号出力手段及び前記スイッチング手段に所定期間出力し
て前記映像信号の値に応じて前記フレーム信号出力手段
からの前記フレーム信号の出力と前記スイッチング手段
の共通電位信号の出力とのいずれかを選択する選択手段
と、 前記フレーム信号出力手段からの前記フレーム信号
又は前記スイッチング手段からの前記共通電位信号が選
択的に書き込まれる複数の画素を有する表示駆動素子マ
トリクス回路部と、 を有することを特徴とするものであ
る。
【０００７】
【作用】本発明は上記手段により、従来のいわゆるサン
プルホールド回路の様なダイナミック回路を用いない
で、論理回路よりなるスタテックな回路でデータライン
駆動回路を構成することにより、クロストークが少な
く、製造条件が緩和されるため、より設計が容易で、安
定な動作を得ることができる。
プルホールド回路の様なダイナミック回路を用いない
で、論理回路よりなるスタテックな回路でデータライン
駆動回路を構成することにより、クロストークが少な
く、製造条件が緩和されるため、より設計が容易で、安
定な動作を得ることができる。
【０００８】
【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
説明する。
【０００９】図４は本発明の一実施例である駆動回路一
体型のアクティブマトリクス液晶表示パネルの駆動回路
を示す概略ブロック図である。即ち、表示駆動素子マト
リクス回路部１１は信号線駆動回路部１２及び走査線駆
動回路部１３により駆動される。尚、これらのすべての
回路は薄膜トランジスタにより構成することができ、す
べての回路を一枚の基板上に形成することができる。
体型のアクティブマトリクス液晶表示パネルの駆動回路
を示す概略ブロック図である。即ち、表示駆動素子マト
リクス回路部１１は信号線駆動回路部１２及び走査線駆
動回路部１３により駆動される。尚、これらのすべての
回路は薄膜トランジスタにより構成することができ、す
べての回路を一枚の基板上に形成することができる。
【００１０】図５は図４の信号線駆動回路部１２の一例
を示すブロック図である。即ち、映像信号供給手段１４
は映像信号を順次取り込んで保持し、各出力端より所定
期間出力する。表示信号出力手段１６は前記映像信号供
給手段１４の各出力ラインと所定周期毎に高電圧と低電
圧に交互に切換わる表示信号（フレーム信号）が供給さ
れる表示信号ライン１５に接続されており、前記映像信
号供給手段１４から出力される出力信号に制御されて表
示信号に対応する信号を出力する。スイッチング手段１
７は前記映像信号供給手段１４の各出力端から出力され
る出力信号に制御されて共通電位との接続をオン・オフ
する。尚、前記映像信号供給手段１４，表示信号出力手
段１６およびスイッチング手段１７を薄膜トランジスタ
を用いて構成するようにしてもよい。
を示すブロック図である。即ち、映像信号供給手段１４
は映像信号を順次取り込んで保持し、各出力端より所定
期間出力する。表示信号出力手段１６は前記映像信号供
給手段１４の各出力ラインと所定周期毎に高電圧と低電
圧に交互に切換わる表示信号（フレーム信号）が供給さ
れる表示信号ライン１５に接続されており、前記映像信
号供給手段１４から出力される出力信号に制御されて表
示信号に対応する信号を出力する。スイッチング手段１
７は前記映像信号供給手段１４の各出力端から出力され
る出力信号に制御されて共通電位との接続をオン・オフ
する。尚、前記映像信号供給手段１４，表示信号出力手
段１６およびスイッチング手段１７を薄膜トランジスタ
を用いて構成するようにしてもよい。
【００１１】図１は図４の駆動回路の具体例の一部を示
し、図２及び図３は図１の各部の信号のタイムチャート
を示す。尚、図２は表示信号（フレーム信号）φf がハ
イレベルの時に対応し、図３は表示信号（フレーム信
号）φf がローレベルの時に対応する。即ち、駆動回路
一体型のアクティブマトリクス液晶表示パネルはデータ
ラインＤ１，Ｄ２………と共通電位ＶCOM との間に薄膜
トランジスタＴＦＴ及び負荷容量ＬＣが直列に接続さ
れ、前記各薄膜トランジスタＴＦＴのゲートはゲートラ
インＧ１，Ｇ２，Ｇ３………に接続される。このゲート
ラインＧ１，Ｇ２，Ｇ３………はアンドゲートＡＮＤの
出力端に接続され、このアンドゲートＡＮＤは一方の入
力端に信号ＯＥが供給されると共に他方の入力端は走査
用シフトレジスタ４に接続され、この走査用シフトレジ
スタ４には外部回路５０から垂直同期信号φV 及び垂直
用クロック信号ＣＰＶが加えられる。この垂直同期信号
φV 及び垂直用クロック信号ＣＰＶにより走査用シフト
レジスタ４はゲートラインＧ１，Ｇ２，Ｇ３………に水
平走査信号を加えて、液晶表示パネルの画素である薄膜
トランジスタＴＦＴをオンにする水平走査を行う。
し、図２及び図３は図１の各部の信号のタイムチャート
を示す。尚、図２は表示信号（フレーム信号）φf がハ
イレベルの時に対応し、図３は表示信号（フレーム信
号）φf がローレベルの時に対応する。即ち、駆動回路
一体型のアクティブマトリクス液晶表示パネルはデータ
ラインＤ１，Ｄ２………と共通電位ＶCOM との間に薄膜
トランジスタＴＦＴ及び負荷容量ＬＣが直列に接続さ
れ、前記各薄膜トランジスタＴＦＴのゲートはゲートラ
インＧ１，Ｇ２，Ｇ３………に接続される。このゲート
ラインＧ１，Ｇ２，Ｇ３………はアンドゲートＡＮＤの
出力端に接続され、このアンドゲートＡＮＤは一方の入
力端に信号ＯＥが供給されると共に他方の入力端は走査
用シフトレジスタ４に接続され、この走査用シフトレジ
スタ４には外部回路５０から垂直同期信号φV 及び垂直
用クロック信号ＣＰＶが加えられる。この垂直同期信号
φV 及び垂直用クロック信号ＣＰＶにより走査用シフト
レジスタ４はゲートラインＧ１，Ｇ２，Ｇ３………に水
平走査信号を加えて、液晶表示パネルの画素である薄膜
トランジスタＴＦＴをオンにする水平走査を行う。
【００１２】一方、外部回路５０から水平同期信号φH
及び水平用クロック信号ＣＰＨが加えられるデータ用シ
フトレジスタ６の出力端はラッチＬＡ１０１，ＬＡ１０
２………の制御端子Ｌに接続され、このラッチＬＡ１０
１，ＬＡ１０２………の入力端子Ｉは映像信号ラインＬ
１００に接続され、この映像信号ラインＬ１００には外
部回路５０から二値映像信号ＤＡＴＡが印加される。前
記ラッチＬＡ１０１，ＬＡ１０２………の出力端子Ｏは
トライステートＴＳ１０１，ＴＳ１０２………の制御端
子、トランスファゲートＴＧ１０１，ＴＧ１０２………
のＰ側制御端子及びインバータＩ１０１，Ｉ１０２……
…の入力端子Ｉにそれぞれ接続される。このインバータ
Ｉ１０１，Ｉ１０２………の出力端子は前記トランスフ
ァゲートＴＧ１０１，ＴＧ１０２………のＮ側制御端子
に接続される。前記トライステートＴＳ１０１，ＴＳ１
０２………は入力端子が表示信号（フレーム信号）ライ
ン１５に接続され、出力端子がデータラインＤ１，Ｄ２
………に接続される。このデータラインＤ１，Ｄ２……
…と共通電位ＶCOM との間には前記トランスファゲート
ＴＧ１０１，ＴＧ１０２………が接続される。前記共通
電位ＶCOM は接地端子ＧＮＤに接続される。
及び水平用クロック信号ＣＰＨが加えられるデータ用シ
フトレジスタ６の出力端はラッチＬＡ１０１，ＬＡ１０
２………の制御端子Ｌに接続され、このラッチＬＡ１０
１，ＬＡ１０２………の入力端子Ｉは映像信号ラインＬ
１００に接続され、この映像信号ラインＬ１００には外
部回路５０から二値映像信号ＤＡＴＡが印加される。前
記ラッチＬＡ１０１，ＬＡ１０２………の出力端子Ｏは
トライステートＴＳ１０１，ＴＳ１０２………の制御端
子、トランスファゲートＴＧ１０１，ＴＧ１０２………
のＰ側制御端子及びインバータＩ１０１，Ｉ１０２……
…の入力端子Ｉにそれぞれ接続される。このインバータ
Ｉ１０１，Ｉ１０２………の出力端子は前記トランスフ
ァゲートＴＧ１０１，ＴＧ１０２………のＮ側制御端子
に接続される。前記トライステートＴＳ１０１，ＴＳ１
０２………は入力端子が表示信号（フレーム信号）ライ
ン１５に接続され、出力端子がデータラインＤ１，Ｄ２
………に接続される。このデータラインＤ１，Ｄ２……
…と共通電位ＶCOM との間には前記トランスファゲート
ＴＧ１０１，ＴＧ１０２………が接続される。前記共通
電位ＶCOM は接地端子ＧＮＤに接続される。
【００１３】即ち、先ず図２の表示信号（フレーム信
号）φf がハイレベルの場合について説明する。データ
用シフトレジスタ６は外部回路５０から水平同期信号φ
H 及び水平用クロック信号ＣＰＨが加えられて信号ＤＳ
Ｒ１，ＤＳＲ２………を出力し、ラッチＬＡ１０１，Ｌ
Ａ１０２………の制御端子Ｌに供給される。このラッチ
ＬＡ１０１，ＬＡ１０２………の入力端子Ｉには映像信
号ＤＡＴＡが供給される。したがって、信号ＤＳＲ１が
ハイレベルのとき、映像信号ＤＡＴＡがハイレベルであ
ればラッチＬＡ１０１，ＬＡ１０２………の出力Ｏはハ
イレベルになる。一方、信号ＤＳＲ１がハイレベルのと
き、映像信号ＤＡＴＡがローレベルであればラッチＬＡ
１０１，ＬＡ１０２………の出力Ｏはローレベルにな
る。このラッチＬＡ１０１，ＬＡ１０２………の出力Ｏ
はトライステートＴＳ１０１，ＴＳ１０２………の制御
端子、トランスファゲートＴＧ１０１，ＴＧ１０２……
…のＰ側制御端子及びインバータＩ１０１，Ｉ１０２…
……の入力端子Ｉにそれぞれ供給される。このインバー
タＩ１０１，Ｉ１０２………の出力は前記トランスファ
ゲートＴＧ１０１，ＴＧ１０２………のＮ側制御端子に
供給される。また、前記トライステートＴＳ１０１，Ｔ
Ｓ１０２………の入力端子にはハイレベルの表示信号
（フレーム信号）φf が供給される。したがって、ラッ
チＬＡ１０１，ＬＡ１０２………の出力Ｏがハイレベル
であれば、トランスファゲートＴＧ１０１，ＴＧ１０２
………はオフとなり、トライステートＴＳ１０１，ＴＳ
１０２………はアクティブになる為、トライステートＴ
Ｓ１０１，ＴＳ１０２………の出力であるデータライン
Ｄ１，Ｄ２………はハイレベル（表示）となる。一方、
ラッチＬＡ１０１，ＬＡ１０２………の出力Ｏがローレ
ベルであれば、トライステートＴＳ１０１，ＴＳ１０２
………はオフとなり、トランスファゲートＴＧ１０１，
ＴＧ１０２………はアクティブになる為、データライン
Ｄ１，Ｄ２………は液晶表示パネルの走査電極と同電位
の共通電位ＶCOM （非表示）となる。
号）φf がハイレベルの場合について説明する。データ
用シフトレジスタ６は外部回路５０から水平同期信号φ
H 及び水平用クロック信号ＣＰＨが加えられて信号ＤＳ
Ｒ１，ＤＳＲ２………を出力し、ラッチＬＡ１０１，Ｌ
Ａ１０２………の制御端子Ｌに供給される。このラッチ
ＬＡ１０１，ＬＡ１０２………の入力端子Ｉには映像信
号ＤＡＴＡが供給される。したがって、信号ＤＳＲ１が
ハイレベルのとき、映像信号ＤＡＴＡがハイレベルであ
ればラッチＬＡ１０１，ＬＡ１０２………の出力Ｏはハ
イレベルになる。一方、信号ＤＳＲ１がハイレベルのと
き、映像信号ＤＡＴＡがローレベルであればラッチＬＡ
１０１，ＬＡ１０２………の出力Ｏはローレベルにな
る。このラッチＬＡ１０１，ＬＡ１０２………の出力Ｏ
はトライステートＴＳ１０１，ＴＳ１０２………の制御
端子、トランスファゲートＴＧ１０１，ＴＧ１０２……
…のＰ側制御端子及びインバータＩ１０１，Ｉ１０２…
……の入力端子Ｉにそれぞれ供給される。このインバー
タＩ１０１，Ｉ１０２………の出力は前記トランスファ
ゲートＴＧ１０１，ＴＧ１０２………のＮ側制御端子に
供給される。また、前記トライステートＴＳ１０１，Ｔ
Ｓ１０２………の入力端子にはハイレベルの表示信号
（フレーム信号）φf が供給される。したがって、ラッ
チＬＡ１０１，ＬＡ１０２………の出力Ｏがハイレベル
であれば、トランスファゲートＴＧ１０１，ＴＧ１０２
………はオフとなり、トライステートＴＳ１０１，ＴＳ
１０２………はアクティブになる為、トライステートＴ
Ｓ１０１，ＴＳ１０２………の出力であるデータライン
Ｄ１，Ｄ２………はハイレベル（表示）となる。一方、
ラッチＬＡ１０１，ＬＡ１０２………の出力Ｏがローレ
ベルであれば、トライステートＴＳ１０１，ＴＳ１０２
………はオフとなり、トランスファゲートＴＧ１０１，
ＴＧ１０２………はアクティブになる為、データライン
Ｄ１，Ｄ２………は液晶表示パネルの走査電極と同電位
の共通電位ＶCOM （非表示）となる。
【００１４】又、走査用シフトレジスタ４は外部回路５
０から垂直同期信号φV 及び垂直用クロック信号ＣＰＶ
が加えられて信号ＧＳＲ１，ＧＳＲ２………を出力し、
アンドゲートＡＮＤの他方の入力端に供給され、このア
ンドゲートＡＮＤの一方の入力端には信号ＯＥが供給さ
れる。したがって、信号ＧＳＲ１，ＧＳＲ２………及び
信号ＯＥが両方ハイレベルであるときのみ、アンドゲー
トＡＮＤの出力であるゲートラインＧ１，Ｇ２，Ｇ３…
……がハイレベルとなり、その他の場合はゲートライン
Ｇ１，Ｇ２，Ｇ３………がローレベルとなる。
０から垂直同期信号φV 及び垂直用クロック信号ＣＰＶ
が加えられて信号ＧＳＲ１，ＧＳＲ２………を出力し、
アンドゲートＡＮＤの他方の入力端に供給され、このア
ンドゲートＡＮＤの一方の入力端には信号ＯＥが供給さ
れる。したがって、信号ＧＳＲ１，ＧＳＲ２………及び
信号ＯＥが両方ハイレベルであるときのみ、アンドゲー
トＡＮＤの出力であるゲートラインＧ１，Ｇ２，Ｇ３…
……がハイレベルとなり、その他の場合はゲートライン
Ｇ１，Ｇ２，Ｇ３………がローレベルとなる。
【００１５】次に、図３の表示信号（フレーム信号）φ
f がローレベルの場合について説明する。トライステー
トＴＳ１０１，ＴＳ１０２………の入力端子にはローレ
ベルの表示信号（フレーム信号）φf が供給される。し
たがって、ラッチＬＡ１０１，ＬＡ１０２………の出力
Ｏがハイレベルであれば、トランスファゲートＴＧ１０
１，ＴＧ１０２………はオフとなり、トライステートＴ
Ｓ１０１，ＴＳ１０２………はアクティブになる為、ト
ライステートＴＳ１０１，ＴＳ１０２………の出力であ
るデータラインＤ１，Ｄ２………はローレベル（表示）
となる。一方、ラッチＬＡ１０１，ＬＡ１０２………の
出力Ｏがローレベルであれば、トライステートＴＳ１０
１，ＴＳ１０２………はオフとなり、トランスファゲー
トＴＧ１０１，ＴＧ１０２………はアクティブになる
為、データラインＤ１，Ｄ２………は液晶表示パネルの
走査電極と同電位の共通電位ＶCOM （非表示）となる。
その他の動作は図２の表示信号（フレーム信号）φf が
ハイレベルの場合と同様である。従って、表示の場合に
液晶に印加される電圧の正・負は図２と図３とでは逆と
なっており、交流駆動となっている。
f がローレベルの場合について説明する。トライステー
トＴＳ１０１，ＴＳ１０２………の入力端子にはローレ
ベルの表示信号（フレーム信号）φf が供給される。し
たがって、ラッチＬＡ１０１，ＬＡ１０２………の出力
Ｏがハイレベルであれば、トランスファゲートＴＧ１０
１，ＴＧ１０２………はオフとなり、トライステートＴ
Ｓ１０１，ＴＳ１０２………はアクティブになる為、ト
ライステートＴＳ１０１，ＴＳ１０２………の出力であ
るデータラインＤ１，Ｄ２………はローレベル（表示）
となる。一方、ラッチＬＡ１０１，ＬＡ１０２………の
出力Ｏがローレベルであれば、トライステートＴＳ１０
１，ＴＳ１０２………はオフとなり、トランスファゲー
トＴＧ１０１，ＴＧ１０２………はアクティブになる
為、データラインＤ１，Ｄ２………は液晶表示パネルの
走査電極と同電位の共通電位ＶCOM （非表示）となる。
その他の動作は図２の表示信号（フレーム信号）φf が
ハイレベルの場合と同様である。従って、表示の場合に
液晶に印加される電圧の正・負は図２と図３とでは逆と
なっており、交流駆動となっている。
【００１６】このように、データラインＤ１，Ｄ２……
…の信号に対応して、ゲートラインＧ１，Ｇ２，Ｇ３…
……に水平走査信号を加えて選択された液晶表示パネル
の画素である薄膜トランジスタＴＦＴに信号電荷を伝送
することによって表示ができる。
…の信号に対応して、ゲートラインＧ１，Ｇ２，Ｇ３…
……に水平走査信号を加えて選択された液晶表示パネル
の画素である薄膜トランジスタＴＦＴに信号電荷を伝送
することによって表示ができる。
【００１７】尚、上記実施例では駆動回路一体型のアク
ティブマトリクス液晶表示パネルの駆動回路としたが、
図５に示す信号線駆動回路部１２を表示駆動素子マトリ
クス回路部１１とは別の基板に形成した駆動回路分離型
としてもよい。
ティブマトリクス液晶表示パネルの駆動回路としたが、
図５に示す信号線駆動回路部１２を表示駆動素子マトリ
クス回路部１１とは別の基板に形成した駆動回路分離型
としてもよい。
【００１８】
【発明の効果】以上述べたように本発明によれば、従来
のいわゆるサンプルホールド回路の様なダイナミック回
路を用いないで、論理回路よりなるスタテックな回路で
データライン駆動回路を構成することにより、クロスト
ークが少なく、製造条件が緩和されるため、より設計が
容易で、安定な動作を得ることができ、ＯＡ機器等のデ
ィスプレイに応用できる。
のいわゆるサンプルホールド回路の様なダイナミック回
路を用いないで、論理回路よりなるスタテックな回路で
データライン駆動回路を構成することにより、クロスト
ークが少なく、製造条件が緩和されるため、より設計が
容易で、安定な動作を得ることができ、ＯＡ機器等のデ
ィスプレイに応用できる。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の各部の信号の一例を示す波形図である。
【図３】図１の各部の信号の他の例を示す波形図であ
る。
る。
【図４】本発明の一実施例を示す概略構成説明図であ
る。
る。
【図５】図４の信号線駆動回路部を示す構成説明図であ
る。
る。
【図６】従来の映像表示装置の一部を示す回路図であ
る。
る。
４…走査用シフトレジスタ、６…データ用シフトレジス
タ、５０…外部回路、ＴＦＴ…薄膜トランジスタ、ＬＣ
…負荷容量、Ｄ１，Ｄ２……データライン、Ｇ１，Ｇ２
……ゲートライン、ＬＡ１０１，ＬＡ１０２……ラッ
チ、ＴＳ１０１，ＴＳ１０２……トライステート、ＴＧ
１０１，ＴＧ１０２………トランスファゲート、Ｉ１０
１，Ｉ１０２……インバータ、ＡＮＤ…アンドゲート。
タ、５０…外部回路、ＴＦＴ…薄膜トランジスタ、ＬＣ
…負荷容量、Ｄ１，Ｄ２……データライン、Ｇ１，Ｇ２
……ゲートライン、ＬＡ１０１，ＬＡ１０２……ラッ
チ、ＴＳ１０１，ＴＳ１０２……トライステート、ＴＧ
１０１，ＴＧ１０２………トランスファゲート、Ｉ１０
１，Ｉ１０２……インバータ、ＡＮＤ…アンドゲート。
Claims (4)
- 【請求項１】 フレーム周期毎に高電圧と低電圧とに交
互に変化し、表示信号ラインから供給されるフレーム信
号を選択的に出力するフレーム信号出力手段と、 前記フレーム信号の高電圧と低電圧との間の電位である
共通電位信号を選択的に出力するスイッチング手段と、 前記フレーム信号の出力を指令する電圧値データと非出
力を指令する電圧値データから構成される映像信号を順
次取り込んで保持し、出力端より前記フレーム信号出力
手段及び前記スイッチング手段に所定期間出力して前記
映像信号の値に応じて前記フレーム信号出力手段からの
前記フレーム信号の出力と前記スイッチング手段の共通
電位信号の出力とのいずれかを選択する選択手段と、 前記フレーム信号出力手段からの前記フレーム信号又は
前記スイッチング手段からの前記共通電位信号が選択的
に書き込まれる複数の画素を有する表示駆動素子マトリ
クス回路部と、 を有することを特徴とする表示装置。 - 【請求項２】 前記選択手段、前記フレーム信号出力手
段及び前記スイッチング手段を薄膜トランジスタを用い
て構成することを特徴とする請求項１記載の表示装置。 - 【請求項３】 前記選択手段、前記フレーム信号出力手
段、前記スイッチング手段及び前記表示駆動素子マトリ
クス回路部を一枚の基板上に形成することを特徴とする
請求項１記載の表示装置。 - 【請求項４】 前記表示駆動素子マトリクス回路部を薄
膜トランジスタを用いて構成することを特徴とする請求
項１記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652691A JP3149084B2 (ja) | 1991-07-25 | 1991-07-25 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18652691A JP3149084B2 (ja) | 1991-07-25 | 1991-07-25 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0527713A JPH0527713A (ja) | 1993-02-05 |
| JP3149084B2 true JP3149084B2 (ja) | 2001-03-26 |
Family
ID=16190039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18652691A Expired - Lifetime JP3149084B2 (ja) | 1991-07-25 | 1991-07-25 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149084B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766256B2 (ja) * | 1986-09-17 | 1995-07-19 | 三洋電機株式会社 | 画像表示装置 |
| JPH0752329B2 (ja) * | 1987-03-13 | 1995-06-05 | 日本電気株式会社 | アクテイブマトリツクス表示装置の駆動ｉｃ |
| JP2515564B2 (ja) * | 1987-12-04 | 1996-07-10 | ホシデン株式会社 | 液晶表示パネルの駆動方法 |
| JPH0216596A (ja) * | 1988-07-05 | 1990-01-19 | Hitachi Ltd | 液晶ディスプレイ装置 |
-
1991
- 1991-07-25 JP JP18652691A patent/JP3149084B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0527713A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564222B2 (ja) | 液晶マトリックス表示装置用制御回路 | |
| US5581273A (en) | Image display apparatus | |
| JP2783412B2 (ja) | マトリクス表示装置 | |
| US6683591B2 (en) | Method for driving liquid crystal display device | |
| US5021774A (en) | Method and circuit for scanning capacitive loads | |
| US5598180A (en) | Active matrix type display apparatus | |
| US4736137A (en) | Matrix display device | |
| JPS61112188A (ja) | 表示装置及びその駆動法 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JP4145988B2 (ja) | アナログバッファおよび表示装置 | |
| JP3192547B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3149084B2 (ja) | 表示装置 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JPH0675204A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10115839A (ja) | 液晶表示装置 | |
| JP3376088B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP2776073B2 (ja) | 表示駆動装置および表示装置 | |
| JP2718835B2 (ja) | 液晶表示装置 | |
| JP3305470B2 (ja) | 液晶表示装置の信号線駆動回路 | |
| JPH0731321B2 (ja) | 容量性負荷の走査方法 | |
| CN101465104A (zh) | 电子装置、显示装置及其驱动电路 | |
| JP3666920B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH09251282A (ja) | 表示装置の駆動装置、液晶表示装置及び液晶表示装置の駆動方法 | |
| JP2780211B2 (ja) | 液晶駆動回路および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |