JP2515564B2 - 液晶表示パネルの駆動方法 - Google Patents
液晶表示パネルの駆動方法Info
- Publication number
- JP2515564B2 JP2515564B2 JP62308465A JP30846587A JP2515564B2 JP 2515564 B2 JP2515564 B2 JP 2515564B2 JP 62308465 A JP62308465 A JP 62308465A JP 30846587 A JP30846587 A JP 30846587A JP 2515564 B2 JP2515564 B2 JP 2515564B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pixel
- liquid crystal
- display panel
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はアクティブ液晶表示パネルの駆動方法の改
良に関する。
良に関する。
「従来の技術」 アクティブ液晶表示パネルにおいては第５図に示すよ
うに、表示パネル１内に画素電極２がｍ行、ｎ列のマト
リクス状に配列され、その各画素電極２に１つのTFTト
ランジスタ３が対応して設けられ、そのTFTトランジス
タ３のドレインが画素電極に接続される。上記マトリク
スの任意のｉ行、ｊ列に対応して１つのゲートバス4i及
び１つのソースバス5jが設けられ、そのゲートバス4iに
は対応するTFTのゲートが接続され、そのソースバス5j
には対応するTFTのソースが接続されている。
うに、表示パネル１内に画素電極２がｍ行、ｎ列のマト
リクス状に配列され、その各画素電極２に１つのTFTト
ランジスタ３が対応して設けられ、そのTFTトランジス
タ３のドレインが画素電極に接続される。上記マトリク
スの任意のｉ行、ｊ列に対応して１つのゲートバス4i及
び１つのソースバス5jが設けられ、そのゲートバス4iに
は対応するTFTのゲートが接続され、そのソースバス5j
には対応するTFTのソースが接続されている。
表示パネル１のｎ列と対応してｎ段のシフトレジスタ
１が設けられ、その初段のデータ入端子Ｄに端子12より
パルス状の水平起動信号STH（第６図Ａ）が供給され、
続いて端子13より１水平時間分の水平ドットクロックCP
Hが各段のクロック端子CKに与えられると、水平起動信
号STHは水平ドットクロックCPH毎に１段ずつ右にシフト
されて、１水平時間（1H）の間に各段の出力パルスが順
次出力され、それぞれ第１ラッチ回路14j（ｊ＝１〜
ｎ）のクロック端子CKに与えられる。一方、各第１ラッ
チ回路14jのデータ入力端子Ｄには端子15より１水平時
間分つまり１行分のデータ信号DSが与えられていて、シ
フトレジスタ11の各ｊ段の出力パルスにより順次対応す
るｊ段の画像データDSjがラッチされる。
１が設けられ、その初段のデータ入端子Ｄに端子12より
パルス状の水平起動信号STH（第６図Ａ）が供給され、
続いて端子13より１水平時間分の水平ドットクロックCP
Hが各段のクロック端子CKに与えられると、水平起動信
号STHは水平ドットクロックCPH毎に１段ずつ右にシフト
されて、１水平時間（1H）の間に各段の出力パルスが順
次出力され、それぞれ第１ラッチ回路14j（ｊ＝１〜
ｎ）のクロック端子CKに与えられる。一方、各第１ラッ
チ回路14jのデータ入力端子Ｄには端子15より１水平時
間分つまり１行分のデータ信号DSが与えられていて、シ
フトレジスタ11の各ｊ段の出力パルスにより順次対応す
るｊ段の画像データDSjがラッチされる。
各第１ラッチ回路14jにラッチされるのとほぼ同時に
各列の画像データDSjは対応する各第２ラッチ回路16jの
データ入力端子Ｄに出力され、次の水平起動信号STHに
よって一斉に第２ラッチ回路16jにラッチされる。それ
とほぼ同時にラッチされた各列の画素データDSjは出力
されて対応する各デユーダ17jの一方の入力端子に与え
られる。各列の画素データDSjが画素列信号とも言い、
例えば第６図Ｂに示す波形となる。その各デコーダ17j
の他方の入力端子には端子18より交流化指令信号Ｍ（第
６図Ｃ）が与えられている。
各列の画像データDSjは対応する各第２ラッチ回路16jの
データ入力端子Ｄに出力され、次の水平起動信号STHに
よって一斉に第２ラッチ回路16jにラッチされる。それ
とほぼ同時にラッチされた各列の画素データDSjは出力
されて対応する各デユーダ17jの一方の入力端子に与え
られる。各列の画素データDSjが画素列信号とも言い、
例えば第６図Ｂに示す波形となる。その各デコーダ17j
の他方の入力端子には端子18より交流化指令信号Ｍ（第
６図Ｃ）が与えられている。
液晶素子は寿命の点より直流駆動ができないため、画
素データが１であるとき交流化指令信号Ｍ（表示画面の
１フィールド毎に２値符号１又は０を交互にとる）の値
に従って、基準電圧Vrに対し正又は負の電圧（互に大き
さは等しい）を画素電極に印加する必要がある。なお基
準電圧Vrは画素の共通電極（図示せず）に印加される。
素データが１であるとき交流化指令信号Ｍ（表示画面の
１フィールド毎に２値符号１又は０を交互にとる）の値
に従って、基準電圧Vrに対し正又は負の電圧（互に大き
さは等しい）を画素電極に印加する必要がある。なお基
準電圧Vrは画素の共通電極（図示せず）に印加される。
各ソースバス5jを駆動するために、液晶駆動回路には
第１電圧V1、第２電圧V2、及び第３電圧V3を出力する電
圧源21が設けられる。ここでV1＞V2＞V3,Vr＝（V1＋
V3）/2とされ、電圧V2は前記の基準電圧Vrとされる。表
示パネル１より外部に導出された各ソースバス5jにはス
イッチ素子Sj1，Sj2，Sj3の一端が接続され、これらの
スイッチ素子の各他端はそれぞれ電圧線21の第１電圧
V1、第２電圧V2及び第３電圧V3の出力端子に接続され
る。
第１電圧V1、第２電圧V2、及び第３電圧V3を出力する電
圧源21が設けられる。ここでV1＞V2＞V3,Vr＝（V1＋
V3）/2とされ、電圧V2は前記の基準電圧Vrとされる。表
示パネル１より外部に導出された各ソースバス5jにはス
イッチ素子Sj1，Sj2，Sj3の一端が接続され、これらの
スイッチ素子の各他端はそれぞれ電圧線21の第１電圧
V1、第２電圧V2及び第３電圧V3の出力端子に接続され
る。
各デコーダ17jは、交流化指令信号ＭがＭ＝１の場合
は、DSj＝１又は０に応じてそれぞれスイッチ素子Sj1又
はSj2をオンに制御する。これによりソースバス5jには
それぞれ電圧V1又はV2が与えられる。また各デコーダ17
jは、交流化指令信号ＭがＭ＝０の場合は、DSj＝１又は
０に応じてそれぞれスイッチ素子Sj3又はSj2をオンに制
御する。これによりソースバス5jにはそれぞれ電圧V3又
はV2が与えられる。１水平時間分つまり１行分の画素デ
ータが第１ラッチ回路141〜14nに順次ラッチされ、次の
水平起動信号STHで、これらラッチされた各画素データ
は第２ラッチ回路161〜16nに一斉にラッチされ、それに
続いて、次の行の画素データが第１ラッチ回路141〜14n
に順次ラッチされる。以後、以上のことが繰返される。
このようにして各１行分の画素データが水平起動信号ST
H毎にソースバス51〜5nに一斉に出力される。その信号
レベルは既に述べたように、交流指令信号Ｍの値によっ
てV1とV2又はV3とV2に選定される。ソースバス5jには画
素列信号DSjの値に応じて例えば第６図Ｄに示すソース
バス駆動信号VSjが出力される。
は、DSj＝１又は０に応じてそれぞれスイッチ素子Sj1又
はSj2をオンに制御する。これによりソースバス5jには
それぞれ電圧V1又はV2が与えられる。また各デコーダ17
jは、交流化指令信号ＭがＭ＝０の場合は、DSj＝１又は
０に応じてそれぞれスイッチ素子Sj3又はSj2をオンに制
御する。これによりソースバス5jにはそれぞれ電圧V3又
はV2が与えられる。１水平時間分つまり１行分の画素デ
ータが第１ラッチ回路141〜14nに順次ラッチされ、次の
水平起動信号STHで、これらラッチされた各画素データ
は第２ラッチ回路161〜16nに一斉にラッチされ、それに
続いて、次の行の画素データが第１ラッチ回路141〜14n
に順次ラッチされる。以後、以上のことが繰返される。
このようにして各１行分の画素データが水平起動信号ST
H毎にソースバス51〜5nに一斉に出力される。その信号
レベルは既に述べたように、交流指令信号Ｍの値によっ
てV1とV2又はV3とV2に選定される。ソースバス5jには画
素列信号DSjの値に応じて例えば第６図Ｄに示すソース
バス駆動信号VSjが出力される。
ソースバス駆動信号SVjの各ビット水平起動信号STH毎
に第１行の画素から第ｍ行の画素迄順次印加するため
に、ゲートバス41〜4mを順次駆動するゲートバス駆動回
路30が設けられる。即ちゲートバス駆動回路30には端子
31より垂直同期信号VSが与えられると共に端子12より水
平起動信号STHが与えられ、ゲートバス駆動回路30はVS
に同期して１垂直時間の間にゲートバス41〜4mを順次１
水平時間づつSTHに同期して駆動する。これにより１〜
ｍ行のTFTが順次オンに制御され、画素列信号VSjの各ビ
ットと対応する電圧V1，V2又はV3がｊ列の対応する画素
電極21j〜2mjに順印加される。画素列信号DSjがDSj＝０
で基準電圧Vr（＝V2）に等しいソースバス駆動信号DSj
が画素電極２に印加された画素は、ノーマリ白色（黒
色）モードの液晶では白色（黒色）を表示し、従って画
面の背景の色は白色（黒色）とされる。画素の共通電極
と画素電極との間に印加される電圧の大きさにより画面
のコントラストの強さが決定されるので、コントラスト
が最適となるような値に第１電圧V1又は第３電圧V3の基
準電圧Vrに対する大きさが前以って実験的に設計の段階
で決定され、製品化された回路ではV1，V3の大きさはそ
の値に固定され、特に調製機能は持っていない。
に第１行の画素から第ｍ行の画素迄順次印加するため
に、ゲートバス41〜4mを順次駆動するゲートバス駆動回
路30が設けられる。即ちゲートバス駆動回路30には端子
31より垂直同期信号VSが与えられると共に端子12より水
平起動信号STHが与えられ、ゲートバス駆動回路30はVS
に同期して１垂直時間の間にゲートバス41〜4mを順次１
水平時間づつSTHに同期して駆動する。これにより１〜
ｍ行のTFTが順次オンに制御され、画素列信号VSjの各ビ
ットと対応する電圧V1，V2又はV3がｊ列の対応する画素
電極21j〜2mjに順印加される。画素列信号DSjがDSj＝０
で基準電圧Vr（＝V2）に等しいソースバス駆動信号DSj
が画素電極２に印加された画素は、ノーマリ白色（黒
色）モードの液晶では白色（黒色）を表示し、従って画
面の背景の色は白色（黒色）とされる。画素の共通電極
と画素電極との間に印加される電圧の大きさにより画面
のコントラストの強さが決定されるので、コントラスト
が最適となるような値に第１電圧V1又は第３電圧V3の基
準電圧Vrに対する大きさが前以って実験的に設計の段階
で決定され、製品化された回路ではV1，V3の大きさはそ
の値に固定され、特に調製機能は持っていない。
「発明が解決しようとする問題点」 従来の液晶駆動回路により駆動されたアクティブ液晶
表示パネルは表示画面のコントラストが固定されてお
り、使用者が変化させることができなかった。また同液
晶表示パネルを前方斜めから見ると表示した文字や線に
影ができて二重に見え、画素を低下させる問題があっ
た。液晶表示パネルは第７図に示すように、反射板40の
上にガラス板41が重ね合され、そのガラス板41上に画素
42が形成されている。図ではマトリクス状に形成された
多数の画素の１つを示している。いま、平行な入射光l0
〜l4が前方斜めより表示パネルに入射する場合を考える
と、l0〜l1間の光は反射板40で反射され、画素42を透過
して前方に達する。l1〜l2間の光は画素42に入射し、そ
の一部は表面で反射され、その他の光は画素を透過し、
反射板40で反射され、再たび画素を透過して前方に達す
る。l2〜l3間の光は画素の表面で一部反射され、他の光
は画素を透過し反射板40で反射されて前方に達する。い
ま画素42が黒を表示していると、反射板40上には画素の
影43が作られ、その影の部分で反射される光の内、再た
び画素を透過する光は、画素（実像）の表面で反射され
る光と重なるので問題にならないが、画素を通らないで
直接目に入る光、即ち同図のL2〜L3間の反射光によっ
て、黒表示画素の影43の一部が感知されることになり、
像が２重に見える原因となるのである。
表示パネルは表示画面のコントラストが固定されてお
り、使用者が変化させることができなかった。また同液
晶表示パネルを前方斜めから見ると表示した文字や線に
影ができて二重に見え、画素を低下させる問題があっ
た。液晶表示パネルは第７図に示すように、反射板40の
上にガラス板41が重ね合され、そのガラス板41上に画素
42が形成されている。図ではマトリクス状に形成された
多数の画素の１つを示している。いま、平行な入射光l0
〜l4が前方斜めより表示パネルに入射する場合を考える
と、l0〜l1間の光は反射板40で反射され、画素42を透過
して前方に達する。l1〜l2間の光は画素42に入射し、そ
の一部は表面で反射され、その他の光は画素を透過し、
反射板40で反射され、再たび画素を透過して前方に達す
る。l2〜l3間の光は画素の表面で一部反射され、他の光
は画素を透過し反射板40で反射されて前方に達する。い
ま画素42が黒を表示していると、反射板40上には画素の
影43が作られ、その影の部分で反射される光の内、再た
び画素を透過する光は、画素（実像）の表面で反射され
る光と重なるので問題にならないが、画素を通らないで
直接目に入る光、即ち同図のL2〜L3間の反射光によっ
て、黒表示画素の影43の一部が感知されることになり、
像が２重に見える原因となるのである。
この発明の目的は、ソース印加電圧の振幅及びペデス
タルレベルを可変にすることにより、パネルの表示画面
をノーマリ白色モードの時、（ａ）黒色表示画素及びそ
の他の画素つまり背景となる画素共表示色が淡い（従っ
て画面のコントラストは低い）状態から（ｂ）黒色表示
画素の表示色が濃く、背景となる画素の表示色が淡い
（従って画素のコントラストは高い）状態に、更には
（ｃ）黒色表示画素及び背景となる画素共表示色が濃い
（従って画面のコントラストは低い）状態というよう
に、画面の濃さを連続的に変化させることにより、使用
者の好みのコントラストに調整可能なようにすること及
び黒表示画素の影によって像が２重に見えることのない
ように、液晶駆動方法を改良しようとするものである。
タルレベルを可変にすることにより、パネルの表示画面
をノーマリ白色モードの時、（ａ）黒色表示画素及びそ
の他の画素つまり背景となる画素共表示色が淡い（従っ
て画面のコントラストは低い）状態から（ｂ）黒色表示
画素の表示色が濃く、背景となる画素の表示色が淡い
（従って画素のコントラストは高い）状態に、更には
（ｃ）黒色表示画素及び背景となる画素共表示色が濃い
（従って画面のコントラストは低い）状態というよう
に、画面の濃さを連続的に変化させることにより、使用
者の好みのコントラストに調整可能なようにすること及
び黒表示画素の影によって像が２重に見えることのない
ように、液晶駆動方法を改良しようとするものである。
「問題点を解決するための手段」 この発明によれば、基準電圧Vr、第１電圧V1，第２電
圧V2、第３電圧V3及び第４電圧V4（しかし、V1＞V2≧Vr
≧V3＞V4,Vr＝（V1＋V4）/2＝（V2＋V3）/2とする）を
発生する電圧減が設けられ、交流化指令信号の値に応じ
て上記第１電圧V1と第２電圧V2とより成る第１組か又は
第４電圧V4と第３電圧V3とより成る第２組の各電圧が選
択され、画素データ信号の値に応じて上記第１組又は第
２組の２つの電圧の内のいずれかが対応するソースバス
に印加され、上記電圧源の第１電圧V1と第４電圧V4，及
び／又は第２電圧V2と第３電圧V3の基準電圧Vrに対する
大きさがレベル調整手段により調整される。
圧V2、第３電圧V3及び第４電圧V4（しかし、V1＞V2≧Vr
≧V3＞V4,Vr＝（V1＋V4）/2＝（V2＋V3）/2とする）を
発生する電圧減が設けられ、交流化指令信号の値に応じ
て上記第１電圧V1と第２電圧V2とより成る第１組か又は
第４電圧V4と第３電圧V3とより成る第２組の各電圧が選
択され、画素データ信号の値に応じて上記第１組又は第
２組の２つの電圧の内のいずれかが対応するソースバス
に印加され、上記電圧源の第１電圧V1と第４電圧V4，及
び／又は第２電圧V2と第３電圧V3の基準電圧Vrに対する
大きさがレベル調整手段により調整される。
「実施例」 この発明の駆動回路の実施例を第１図に、第５図と対
応する部分には同じ符号を付して示し、重複説明は省略
する。電圧減21からは基準電圧Vr、第１電圧V1，第２電
圧V2，第３電圧V3及び第４電圧V4が発生される。（以下
単にVr,V1，V2，V3，V4とも言う。）しかしこれらの電
圧の間には V1＞V2≧Vr≧V3＞V4 （１） なる関係が与えられる。第２図の電圧軸にVr及びV1〜V4
の大きさの一例を示してある。Vrは基準にして、V1とV4
の大きさは等しく、極性が逆であり、V2とV3についても
同様である。可変抵抗器RVを可変することにより、Vrに
大するV1とV4及びV2とV3の大さきを可変することができ
る。即ちこの例では可変抵抗器RVがレベル調整手段を構
成している。
応する部分には同じ符号を付して示し、重複説明は省略
する。電圧減21からは基準電圧Vr、第１電圧V1，第２電
圧V2，第３電圧V3及び第４電圧V4が発生される。（以下
単にVr,V1，V2，V3，V4とも言う。）しかしこれらの電
圧の間には V1＞V2≧Vr≧V3＞V4 （１） なる関係が与えられる。第２図の電圧軸にVr及びV1〜V4
の大きさの一例を示してある。Vrは基準にして、V1とV4
の大きさは等しく、極性が逆であり、V2とV3についても
同様である。可変抵抗器RVを可変することにより、Vrに
大するV1とV4及びV2とV3の大さきを可変することができ
る。即ちこの例では可変抵抗器RVがレベル調整手段を構
成している。
基準電圧Vrは従来と同様に液晶表示パネル１の共通電
極に供給される。電圧V1〜V4はそれぞれスイッチ素子S
j1，Sj2，Sj3，Sj4（ｊ＝１〜ｎ）を介して共通のソー
スバス5jに接続される。
極に供給される。電圧V1〜V4はそれぞれスイッチ素子S
j1，Sj2，Sj3，Sj4（ｊ＝１〜ｎ）を介して共通のソー
スバス5jに接続される。
デコーダ17jは第３図に示すように、（a1）交流化指
定信号Ｍ＝１、画像列信号DSj＝１のとき第１スイッチ
素子Sj1をオンに制御し、（a2）Ｍ＝1,DSj＝０のとき第
２スイッチ素子Sj2をオンに制御し（b1）Ｍ＝0,DSj＝１
のとき、第４スイッチ素子Sj4をオンに制御し、（b2）
Ｍ＝0,DSj＝０のとき第３スイッチ素子Sj3をオンに制御
する。従って各ソースバス5jには例えば第２図Ｄに示す
ソースバス駆動信号VSjが印加される。第２図A,B,Cはそ
れぞれ水平起動信号STH、画素列信号DSj、交流化指令信
号Ｍを示すもので、第６図に示したものと同様である。
定信号Ｍ＝１、画像列信号DSj＝１のとき第１スイッチ
素子Sj1をオンに制御し、（a2）Ｍ＝1,DSj＝０のとき第
２スイッチ素子Sj2をオンに制御し（b1）Ｍ＝0,DSj＝１
のとき、第４スイッチ素子Sj4をオンに制御し、（b2）
Ｍ＝0,DSj＝０のとき第３スイッチ素子Sj3をオンに制御
する。従って各ソースバス5jには例えば第２図Ｄに示す
ソースバス駆動信号VSjが印加される。第２図A,B,Cはそ
れぞれ水平起動信号STH、画素列信号DSj、交流化指令信
号Ｍを示すもので、第６図に示したものと同様である。
既に述べたように、画素列信号DSjがDSj＝０の場合に
は対応する画素電極にはV2又はV3が印加される。従って
その画素は白と黒の中間の灰色を表示する。灰色の濃さ
はV2又はV3の大きさにより変化される。即ち、背景の色
は灰色とされ、その濃さは可変抵抗器RVにより調整され
る。既に述べたように、液晶表示パネルを斜めに見たと
き、実像と共にその影が見えて、像が２重に見える場合
があったが、黒色表示画素の濃さ及び背景の灰色の濃さ
を調整することにより、影がほとんど目につかなくな
る。しかし画面のコントラストは多少低下するから、画
面全体として最も見易いように可変抵抗器RVにより調整
する。
は対応する画素電極にはV2又はV3が印加される。従って
その画素は白と黒の中間の灰色を表示する。灰色の濃さ
はV2又はV3の大きさにより変化される。即ち、背景の色
は灰色とされ、その濃さは可変抵抗器RVにより調整され
る。既に述べたように、液晶表示パネルを斜めに見たと
き、実像と共にその影が見えて、像が２重に見える場合
があったが、黒色表示画素の濃さ及び背景の灰色の濃さ
を調整することにより、影がほとんど目につかなくな
る。しかし画面のコントラストは多少低下するから、画
面全体として最も見易いように可変抵抗器RVにより調整
する。
第１図の実施例ではデコーダ17jと第１〜第４スイッ
チ素子Sj1〜Sj4を用いて構成したが、これらを用いず第
４図に示すように構成することもできる。即ち交流指令
信号Ｍの“1"又は“0"によりスイッチ素子S0をそれぞれ
電圧V1，V2又はV3，V4を選択する側に切替えると共に、
画素列信号DSjの“1"又は“0"によりスイッチ素子Sjを
それぞれV1（又はV4），V2（又はV3）を選択する側に切
替えるようにした場合である。
チ素子Sj1〜Sj4を用いて構成したが、これらを用いず第
４図に示すように構成することもできる。即ち交流指令
信号Ｍの“1"又は“0"によりスイッチ素子S0をそれぞれ
電圧V1，V2又はV3，V4を選択する側に切替えると共に、
画素列信号DSjの“1"又は“0"によりスイッチ素子Sjを
それぞれV1（又はV4），V2（又はV3）を選択する側に切
替えるようにした場合である。
「発明の効果」 この発明によれば、液晶表示パネルのコントラストを
使用者がレベル調整手段により自分の好みのコントラス
トに調整することが可能である。また液晶表示パネルが
表示する画面の黒色表示画素の濃さを調整すること、も
しくは画面の背景となる色を灰色とし、その濃さを調整
することにより、画面を斜めより見た場合の黒色表示画
素の影を目立たないようにして、画質を従来より大幅に
向上することができる。
使用者がレベル調整手段により自分の好みのコントラス
トに調整することが可能である。また液晶表示パネルが
表示する画面の黒色表示画素の濃さを調整すること、も
しくは画面の背景となる色を灰色とし、その濃さを調整
することにより、画面を斜めより見た場合の黒色表示画
素の影を目立たないようにして、画質を従来より大幅に
向上することができる。
第１図はこの発明の液晶駆動回路の実施例を示す回路
図、第２図は第１図の要部の信号の波形図、第３図は第
１図のデコーダ17jの動作を説明するためのモード別動
作図、第４図は外の実施例の要部を示す回路図、第５図
は従来の液晶駆動回路の回路図、第６図は第５図の腰部
の信号の波形図、第７図は液晶表示パネルを斜めから見
た場合、黒表示画素（実像）とその影が二重に見える様
子を説明するための原理的断面図である。
図、第２図は第１図の要部の信号の波形図、第３図は第
１図のデコーダ17jの動作を説明するためのモード別動
作図、第４図は外の実施例の要部を示す回路図、第５図
は従来の液晶駆動回路の回路図、第６図は第５図の腰部
の信号の波形図、第７図は液晶表示パネルを斜めから見
た場合、黒表示画素（実像）とその影が二重に見える様
子を説明するための原理的断面図である。
Claims (1)
- 【請求項１】複数のソースバスと複数のゲートバスとが
交差して形成され、１本のソースバスと１本のゲートバ
スとを駆動してそのソースバス及びゲートバスの交差点
におけるアクティブ液晶画素を駆動する液晶表示パネル
の駆動方法であって、 基準電圧Vr、第１電圧V1、第２電圧V2、第３電圧V3及び
第４電圧V4（しかし、V1＞V2≧Vr≧V3＞V4,Vr＝（V1＋V
4）/2＝（V2＋V3）/2とする） を発生する電圧源を設け、 交流化指定信号の値に応じて上述第１電圧V1と第２電圧
V2とより成る第１組か又は第４電圧V4と第３電圧V3とよ
り成る第２組の各電圧を選択し、 画素データ信号の値に応じて上記第１組又は第２組の２
つの電圧の内のいずれかを対応するソースバスに印加
し、 上記電圧源の第１電圧V1と第４電圧V4，及び／又は第２
電圧V2と第３電圧V3の基準電圧Vrに対する大きさをレベ
ル調製手段により調整する、ことを特徴とする液晶表示
パネルの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308465A JP2515564B2 (ja) | 1987-12-04 | 1987-12-04 | 液晶表示パネルの駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62308465A JP2515564B2 (ja) | 1987-12-04 | 1987-12-04 | 液晶表示パネルの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01147525A JPH01147525A (ja) | 1989-06-09 |
| JP2515564B2 true JP2515564B2 (ja) | 1996-07-10 |
Family
ID=17981350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62308465A Expired - Lifetime JP2515564B2 (ja) | 1987-12-04 | 1987-12-04 | 液晶表示パネルの駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2515564B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3149084B2 (ja) * | 1991-07-25 | 2001-03-26 | カシオ計算機株式会社 | 表示装置 |
| JP2780211B2 (ja) * | 1991-10-04 | 1998-07-30 | カシオ計算機株式会社 | 液晶駆動回路および液晶表示装置 |
| JP3212352B2 (ja) * | 1992-04-09 | 2001-09-25 | カシオ計算機株式会社 | 表示駆動装置 |
| KR0140041B1 (ko) | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
-
1987
- 1987-12-04 JP JP62308465A patent/JP2515564B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01147525A (ja) | 1989-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100507128B1 (ko) | 액정표시장치 | |
| CN100426060C (zh) | 液晶显示器及其驱动方法 | |
| TWI228186B (en) | Liquid crystal display device | |
| KR101100890B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US7336325B2 (en) | Liquid crystal display and method and apparatus for driving the same comprising of color filters and colored backlights | |
| CN101233556B (zh) | 显示装置及其驱动电路与驱动方法 | |
| TWI313850B (en) | Electro-optical device, method of driving electro-optical device, and electronic apparatus | |
| JP2002196731A (ja) | マルチフレーム反転機能を有する液晶表示装置とその駆動装置及び方法 | |
| JP2001183622A (ja) | 表示装置および光源装置 | |
| US7215310B2 (en) | Liquid crystal display device | |
| JP2003022058A (ja) | 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器 | |
| US7602360B2 (en) | Liquid crystal display and a driving method thereof | |
| JP2515564B2 (ja) | 液晶表示パネルの駆動方法 | |
| TWI396173B (zh) | Control circuit of color sequential liquid crystal display device and scanning method thereof | |
| JPH11109313A (ja) | アクティブマトリクス形液晶表示装置、その駆動方法、駆動回路および液晶表示システム | |
| KR20010036308A (ko) | 이종 반전 구동법을 갖는 액정 표시 장치 및 이의 구동 방법 | |
| KR100303449B1 (ko) | 플리커링을 줄이기 위한 액정 표시 장치 및 이의 구동 방법 | |
| JP4050383B2 (ja) | 液晶表示装置の駆動方法、液晶表示装置および電子機器 | |
| JP2007171567A (ja) | 液晶表示装置 | |
| JP3318667B2 (ja) | 液晶表示装置 | |
| JP2516351B2 (ja) | アクテイブマトリクス型液晶パネルの駆動方法 | |
| JP2004157544A (ja) | 無関係のスイッチの排除によるモノクロｌｃｄドライバの電力節約 | |
| KR20040042402A (ko) | 액정표시장치 및 그 구동방법 | |
| KR100878273B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR101298402B1 (ko) | 액정패널 및 그를 포함하는 액정표시장치 |