JP2014048652A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2014048652A JP2014048652A JP2012194448A JP2012194448A JP2014048652A JP 2014048652 A JP2014048652 A JP 2014048652A JP 2012194448 A JP2012194448 A JP 2012194448A JP 2012194448 A JP2012194448 A JP 2012194448A JP 2014048652 A JP2014048652 A JP 2014048652A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- signal line
- pixel electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134381—Hybrid switching mode, i.e. for applying an electric field with components parallel and orthogonal to the substrates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【課題】製造コストの高騰及び開口率の低下を招くこと無しに縦クロストークの発生を低減することができる液晶表示装置を提供する。
【解決手段】液晶表示装置は、信号線Sと、画素電極と、半導体層を有した薄膜トランジスタと、を有したアレイ基板と、共通電極を有した対向基板と、液晶層と、HV反転駆動を行う信号線駆動回路と、を備える。信号線駆動回路は、1水平走査期間毎に、信号線Sに映像信号を与える前に、正極性の映像信号と負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を信号線Sに与える。
【選択図】図11
【解決手段】液晶表示装置は、信号線Sと、画素電極と、半導体層を有した薄膜トランジスタと、を有したアレイ基板と、共通電極を有した対向基板と、液晶層と、HV反転駆動を行う信号線駆動回路と、を備える。信号線駆動回路は、1水平走査期間毎に、信号線Sに映像信号を与える前に、正極性の映像信号と負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を信号線Sに与える。
【選択図】図11
Description
本発明の実施形態は、液晶表示装置に関する。
一般に、画像表示装置として、液晶表示装置が用いられている。液晶表示装置は、薄型、軽量、低消費電力の特徴を活かして、携帯電話、スマートフォン、PDA(パーソナル・デジタル・アシスタント)、パーソナルコンピュータ用のディスプレイ等に利用されている。液晶表示装置は、アレイ基板と、アレイ基板に対向配置された対向基板と、アレイ基板及び対向基板間に挟持された液晶層とを備えている。アレイ基板には、複数の走査線、複数の信号線、複数の補助容量線、画素スイッチング用の複数のTFT(薄膜トランジスタ)や複数の補助容量素子等が形成されている。
液晶表示装置において、容量結合駆動(CC駆動)が提案されている。CC駆動では、補助容量線の電位を変化させ、補助容量素子を通して画素電極に重畳電圧を与える。上記CC駆動を採用することにより、信号線に与える映像信号の振幅(電圧値)を低減することができる。
また、液晶表示装置において、ドット反転駆動が提案されている。上記ドット反転駆動を採用することにより、横クロストークの発生を低減することができる。
ところで、上記ドット反転駆動を採用した場合、縦クロストークが発生し易いと言う課題がある。このため、縦クロストークの発生を低減することができる技術が求められている。しかも、製造コストの高騰及び開口率の低下を招くこと無しに上記課題を解決することができる技術が求められている。
この発明は以上の点に鑑みなされたもので、その目的は、製造コストの高騰及び開口率の低下を招くこと無しに縦クロストークの発生を低減することができる液晶表示装置を提供することにある。
一実施形態に係る液晶表示装置は、
信号線と、画素電極と、前記信号線に電気的に接続されたソース領域及び前記画素電極に電気的に接続されたドレイン領域を含んだ半導体層を有した薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記信号線に電気的に接続され前記信号線に正極性及び負極性の映像信号を与えHV反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、1水平走査期間毎に、前記信号線に前記映像信号を与える前に、前記正極性の映像信号と前記負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を前記信号線に与える。
信号線と、画素電極と、前記信号線に電気的に接続されたソース領域及び前記画素電極に電気的に接続されたドレイン領域を含んだ半導体層を有した薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記信号線に電気的に接続され前記信号線に正極性及び負極性の映像信号を与えHV反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、1水平走査期間毎に、前記信号線に前記映像信号を与える前に、前記正極性の映像信号と前記負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を前記信号線に与える。
また、一実施形態に係る液晶表示装置は、
第1乃至第3信号線と、第1乃至第3画素電極と、前記第1信号線に電気的に接続されたソース領域及び前記第1画素電極に電気的に接続されたドレイン領域を含んだ第1半導体層を有した第1薄膜トランジスタと、前記第2信号線に電気的に接続されたソース領域及び前記第2画素電極に電気的に接続されたドレイン領域を含んだ第2半導体層を有した第2薄膜トランジスタと、前記第3信号線に電気的に接続されたソース領域及び前記第3画素電極に電気的に接続されたドレイン領域を含んだ第3半導体層を有した第3薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記第1乃至第3画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記第1乃至第3信号線に電気的に接続され、前記第1信号線に正極性及び負極性の第1映像信号を与え、前記第2信号線に正極性及び負極性の第2映像信号を与え、前記第3信号線に正極性及び負極性の第3映像信号を与え、HV反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、1水平走査期間毎に、
前記第1乃至第3信号線に前記第1乃至第3映像信号を与える前に、前記正極性の第1乃至第3映像信号と前記負極性の第1乃至第3映像信号との中間の電圧値とは異なる電圧レベルを持つ同一極性のプリチャージ信号を前記第1乃至第3信号線に同時に与え、
前記プリチャージ信号を与えた後、前記第1信号線に前記第1映像信号を与え、
前記第1信号線に前記第1映像信号を与えた後、前記第2信号線に前記第2映像信号を与え、
前記第2信号線に前記第2映像信号を与えた後、前記第3信号線に前記第3映像信号を与える。
第1乃至第3信号線と、第1乃至第3画素電極と、前記第1信号線に電気的に接続されたソース領域及び前記第1画素電極に電気的に接続されたドレイン領域を含んだ第1半導体層を有した第1薄膜トランジスタと、前記第2信号線に電気的に接続されたソース領域及び前記第2画素電極に電気的に接続されたドレイン領域を含んだ第2半導体層を有した第2薄膜トランジスタと、前記第3信号線に電気的に接続されたソース領域及び前記第3画素電極に電気的に接続されたドレイン領域を含んだ第3半導体層を有した第3薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記第1乃至第3画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記第1乃至第3信号線に電気的に接続され、前記第1信号線に正極性及び負極性の第1映像信号を与え、前記第2信号線に正極性及び負極性の第2映像信号を与え、前記第3信号線に正極性及び負極性の第3映像信号を与え、HV反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、1水平走査期間毎に、
前記第1乃至第3信号線に前記第1乃至第3映像信号を与える前に、前記正極性の第1乃至第3映像信号と前記負極性の第1乃至第3映像信号との中間の電圧値とは異なる電圧レベルを持つ同一極性のプリチャージ信号を前記第1乃至第3信号線に同時に与え、
前記プリチャージ信号を与えた後、前記第1信号線に前記第1映像信号を与え、
前記第1信号線に前記第1映像信号を与えた後、前記第2信号線に前記第2映像信号を与え、
前記第2信号線に前記第2映像信号を与えた後、前記第3信号線に前記第3映像信号を与える。
以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。図1は、一実施形態に係る液晶表示装置の構成及び回路を概略的に示す図である。図2は、図1に示したアレイ基板ARの概略構成を示す平面図である。図3は、図2に示した画素PXを示す等価回路図である。
図1乃至図3に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに所定の隙間を置いて対向配置された第2基板である対向基板CTと、アレイ基板AR及び対向基板CT間に挟持された液晶層LQと、を備えている。その他、液晶表示装置は、映像信号出力部としての信号線駆動回路90と、制御部100と、FPC(flexible printed circuit)110とを備えている。液晶表示パネルLPNは、画像を表示する表示領域R1を備えている。
表示領域R1は、アレイ基板AR、対向基板CT及び液晶層LQに重なっている。表示領域R1において、アレイ基板AR及び対向基板CT間には、複数の画素PXが位置している。複数の画素PXは、列方向Y及び行方向Xにマトリクス状に設けられ、m×n個配置されている(但し、m及びnは正の整数である)。
表示領域R1の外側の非表示領域R2において、アレイ基板AR側には、切替え回路13、走査線駆動回路31及びアウタリードボンディング(outer lead bonding)のパッド群(以下、OLBパッド群と称する)pGrが形成されている。
液晶表示パネルLPNは、表示領域R1において、n本の走査線G(G1〜Gn)、n本の補助容量線C(C1〜Cn)、m本の信号線S(S1〜Sm)などを備えている。走査線G及び補助容量線Cは、例えば、行方向Xに沿って略直線的に延出している。これらの走査線G及び補助容量線Cは、行方向Xに交差する列方向Yに沿って交互に並列配置されている。ここでは、行方向Xと列方向Yとは互いに略直交している。
信号線Sは、走査線G及び補助容量線Cと交差している。信号線Sは、列方向Yに沿って略直線的に延出している。なお、走査線G、補助容量線C及び信号線Sは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。走査線G、補助容量線C及び信号線Sは、表示領域R1の外側に引き出されている。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CEなどを備えている。保持容量CSは、例えば補助容量線Cと、補助容量線Cに絶縁膜を介して対向配置された画素電極PEとの間に形成されている。この場合、補助容量線C及び画素電極PEが補助容量素子を形成している。
又は、保持容量CSは、補助容量線Cと、補助容量線Cに絶縁膜を介して対向配置され画素電極PEに接続された図示しない補助容量電極との間に形成されている。この場合、補助容量線C及び補助容量電極が補助容量素子を形成している。
なお、本実施形態においては、液晶表示パネルLPNは、画素電極PEがアレイ基板ARに形成される一方で共通電極CEの少なくとも一部が対向基板CTに形成された構成であり、これらの画素電極PEと共通電極CEとの間に形成される電界を主に利用して液晶層LQの液晶分子をスイッチングする。画素電極PEと共通電極CEとの間に形成される電界は、行方向Xと列方向Yとで規定されるX−Y平面あるいは基板主面に対してわずかに傾いた斜め電界(あるいは、基板主面にほぼ平行な横電界)である。
スイッチング素子SWは、例えば、nチャネル型の薄膜トランジスタ(TFT)によって構成されている。このスイッチング素子SWは、走査線G及び信号線Sと電気的に接続されている。このようなスイッチング素子SWは、トップゲート型TFTあるいはボトムゲート型TFTのいずれであっても良い。また、スイッチング素子SWの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンによって形成されていても良い。
画素電極PEは、各画素PXに配置され、スイッチング素子SWに電気的に接続されている。共通電極CEは、液晶層LQを介して複数の画素PXの画素電極PEに対して共通に配置されている。このような画素電極PE及び共通電極CEは、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの光透過性を有する導電材料によって形成されているが、アルミニウムなどの他の金属材料によって形成されても良い。
アレイ基板ARは、共通電極CEに電圧(コモン電圧)を印加するための給電部VSを備えている。この給電部VSは、例えば、非表示領域R2に形成されている。共通電極CEは、表示領域R1の外側に引き出され、図示しない導電部材を介して、給電部VSと電気的に接続されている。
図4は、図1に示した液晶表示パネルLPNを対向基板CT側から見たときの一画素PXの構造例を概略的に示す平面図である。ここでは、X−Y平面における平面図を示している。
図4に示すように、画素PXは、破線で示したように、行方向Xに沿った長さが列方向Yに沿った長さよりも短い長方形状である。この実施形態において、画素PXは、列方向に平行な長軸を有している。但し、画素PXは、この実施形態に限定されるものではなく、列方向又は行方向に平行な長軸を有していればよい。
走査線G1及び走査線G2は、行方向Xに沿って延出している。補助容量線C1は、隣接する走査線G1と走査線G2との間に配置され、行方向Xに沿って延出している。補助容量線C1の幅は、例えば15.5μmである。信号線S1及び信号線S2は、列方向Yに沿って延出している。画素電極PEは、隣接する信号線S1と信号線S2との間に配置されている。また、この画素電極PEは、走査線G1と走査線G2との間に位置している。
図示した例では、画素PXにおいて、信号線S1は左側端部に配置され、信号線S2は右側端部に配置されている。厳密には、信号線S1は当該画素PXとその左側に隣接する画素との境界に跨って配置され、信号線S2は当該画素PXとその右側に隣接する画素との境界に跨って配置されている。また、画素PXにおいて、走査線G1は上側端部に配置され、走査線G2は下側端部に配置されている。厳密には、走査線G1は当該画素PXとその上側に隣接する画素との境界に跨って配置され、走査線G2は当該画素PXとその下側に隣接する画素との境界に跨って配置されている。補助容量線C1は、画素の略中央部に配置されている。
スイッチング素子SWは、図示した例では、走査線G1及び信号線S1に電気的に接続されている。このスイッチング素子SWは、走査線G1と信号線S1の交点に設けられ、そのドレイン配線は信号線S1及び補助容量線C1に沿って延長され、補助容量線C1と重なる領域に形成されたコンタクトホールCHを介して画素電極PEと電気的に接続されている。このようなスイッチング素子SWは、信号線S1及び補助容量線C1と重なる領域に設けられ、信号線S1及び補助容量線C1と重なる領域からほとんどはみ出すことはなく、表示に寄与する開口部の面積の低減を抑制している。
複数の画素電極PEは、行方向X及び列方向Yに間隔を置いて並べられている。複数の画素電極PEは、それぞれ画素PXの長軸に沿った方向に延出した主画素電極PAを含んでいる。この実施形態において、主画素電極PAは、列方向Yに沿って延出して形成されている。
また、この実施形態において、画素電極PEは、互いに電気的に接続された主画素電極PA及びコンタクト部PCを含んでいる。主画素電極PAは、コンタクト部PCから画素PXの上側端部付近及び下側端部付近まで列方向Yに沿って直線的に延出している。このような主画素電極PAは、行方向Xに沿って略同一の幅を有する帯状に形成されている。コンタクト部PCは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子SWと電気的に接続されている。このコンタクト部PCは、主画素電極PAよりも幅広に形成されている。
このような画素電極PEは、信号線S1と信号線S2との略中間の位置、つまり、画素PXの中央に配置されている。信号線S1と画素電極PEとの行方向Xに沿った間隔は、信号線S2と画素電極PEとの行方向Xに沿った間隔と略同等である。
共通電極CEは、対向基板CT側に形成された複数の主共通電極CAを含んでいる。一対の主共通電極CAは、画素PXの長軸に直交した方向に主画素電極PAを挟んで位置し画素PXの長軸に沿った方向に延出している。
この実施形態において、複数の主共通電極CAは、X−Y平面内において、行方向Xに間隔を置いて並べられ、行方向Xに複数の主画素電極PAを挟み、それぞれ主画素電極PAと略平行な列方向Yに沿って直線的に延出している。あるいは、主共通電極CAは、信号線Sとそれぞれ対向するとともに主画素電極PAと略平行に延出している。このような主共通電極CAは、帯状に形成され、行方向Xに沿って略同一の幅を有する。
図示した例では、主共通電極CAは、行方向Xに沿って2本平行に並んでおり、画素PXの左右両端部にそれぞれ配置されている。以下では、これらの主共通電極CAを区別するために、図中の左側の主共通電極をCALと称し、図中の右側の主共通電極をCARと称する。主共通電極CALは信号線S1と対向し、主共通電極CARは信号線S2と対向している。
画素PXにおいて、主共通電極CALは左側端部に配置され、主共通電極CARは右側端部に配置されている。厳密には、主共通電極CALは当該画素PXとその左側に隣接する画素との境界に跨って配置され、主共通電極CARは当該画素PXとその右側に隣接する画素との境界に跨って配置されている。
画素電極PEと主共通電極CAとの位置関係に着目すると、画素電極PEと主共通電極CAとは、行方向Xに沿って交互に配置されている。これらの画素電極PEと主共通電極CAとは、互いに略平行に配置されている。このとき、X−Y平面内において、主共通電極CAのいずれも画素電極PEとは重ならない。
すなわち、隣接する主共通電極CAL及び主共通電極CARの間には、1本の画素電極PEが位置している。換言すると、一対の主共通電極(主共通電極CAL及び主共通電極CAR)は、画素電極PEの直上の位置を挟んだ両側に配置されている。あるいは、画素電極PEは、主共通電極CALと主共通電極CARとの間に配置されている。このため、主共通電極CAL、主画素電極PA、及び、主共通電極CARは、行方向Xに沿ってこの順に配置されている。
これらの画素電極PEと共通電極CEとの行方向Xに沿った間隔は略一定である。すなわち、主共通電極CALと主画素電極PAとの行方向Xに沿った間隔は、主共通電極CARと主画素電極PAとの行方向Xに沿った間隔と略同等である。
図5は、図4に示した液晶表示パネルLPNをV−V線で切断したときの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な箇所のみを図示している。
図5に示すように、液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライトユニット4が配置されている。バックライトユニット4としては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
図5に示すように、液晶表示パネルLPNを構成するアレイ基板ARの背面側には、バックライトユニット4が配置されている。バックライトユニット4としては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
アレイ基板ARは、光透過性を有する第1絶縁基板10を用いて形成されている。信号線Sは、第1層間絶縁膜11の上に形成され、第2層間絶縁膜12によって覆われている。なお、図示しない走査線や補助容量線は、例えば、第1絶縁基板10と第1層間絶縁膜11の間に配置されている。画素電極PEは、第2層間絶縁膜12の上に形成されている。この画素電極PEは、隣接する信号線Sのそれぞれの直上の位置よりもそれらの内側に位置している。
第1配向膜AL1は、アレイ基板ARの対向基板CTと対向する面に配置され、表示領域R1の略全体に亘って延在している。この第1配向膜AL1は、画素電極PEなどを覆っており、第2層間絶縁膜12の上にも配置されている。この実施形態において、第1配向膜AL1は、水平配向性を示す材料によって形成されている。
なお、アレイ基板ARは、さらに、共通電極CEの一部を備えていても良い。
なお、アレイ基板ARは、さらに、共通電極CEの一部を備えていても良い。
対向基板CTは、光透過性を有する第2絶縁基板20を用いて形成されている。この対向基板CTは、ブラックマトリクスBM、カラーフィルタCF、オーバーコート層OC、共通電極CE、第2配向膜AL2などを備えている。
ブラックマトリクスBMは、各画素PXを区画し、画素電極PEと対向する開口部APを形成する。すなわち、ブラックマトリクスBMは、信号線S、走査線、補助容量線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスBMは、列方向Yに沿って延出した部分のみが図示されているが、行方向Xに沿って延出した部分を備えていてもよい。このブラックマトリクスBMは、第2絶縁基板20のアレイ基板ARに対向する内面20Aに配置されている。
カラーフィルタCFは、各画素PXに対応して配置されている。すなわち、カラーフィルタCFは、第2絶縁基板20の内面20Aにおける開口部APに配置されるとともに、その一部がブラックマトリクスBMに乗り上げている。行方向Xに隣接する画素PXにそれぞれ配置されたカラーフィルタCFは、互いに色が異なる。例えば、カラーフィルタCFは、赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。
赤色に着色された樹脂材料からなる赤色カラーフィルタCFRは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタCFBは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタCFGは、緑色画素に対応して配置されている。これらのカラーフィルタCF同士の境界は、ブラックマトリクスBMと重なる位置にある。この実施形態において、j列の画素PXは赤色画素であり、j+1列の画素PXは緑色画素であり、j+2列の画素PXは青色画素である。
オーバーコート層OCは、カラーフィルタCFを覆っている。このオーバーコート層OCは、カラーフィルタCFの表面の凹凸の影響を緩和する。
共通電極CEは、オーバーコート層OCのアレイ基板ARと対向する側に形成されている。この共通電極CEと画素電極PEとの垂直方向Zに沿った間隔は略一定である。垂直方向Zとは、行方向X及び列方向Yに直交する方向、あるいは、液晶表示パネルLPNの法線方向である。
第2配向膜AL2は、対向基板CTのアレイ基板ARと対向する面に配置され、表示領域R1の略全体に亘って延在している。この第2配向膜AL2は、共通電極CE及びオーバーコート層OCなどを覆っている。この実施形態において、第2配向膜AL2は、水平配向性を示す材料によって形成されている。
これらの第1配向膜AL1及び第2配向膜AL2には、液晶層LQの液晶分子を初期配向させるための配向処理(例えば、ラビングや光配向処理)がなされている。第1配向膜AL1が液晶分子を初期配向させる第1配向処理方向PD1、及び、第2配向膜AL2が液晶分子を初期配向させる第2配向処理方向PD2は、互いに平行であって、互いに逆向きあるいは同じ向きである。例えば、これらの第1配向処理方向PD1及び第2配向処理方向PD2は、図2に示したように、列方向Yと略平行であって、同じ向きである。
この実施形態において、第1配向膜AL1及び第2配向膜AL2は、それぞれ付近の液晶分子を列方向Yに初期配向させることができる。
上述したようなアレイ基板ARと対向基板CTとは、それぞれの第1配向膜AL1及び第2配向膜AL2が対向するように配置されている。このとき、アレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサにより、所定のセルギャップ、例えば2〜7μmのセルギャップが形成される。アレイ基板ARと対向基板CTとは、所定のセルギャップが形成された状態で、表示領域R1の外側のシール材SBによって貼り合わせられている。
液晶層LQは、アレイ基板ARと対向基板CTとの間に形成されたセルギャップに保持され、第1配向膜AL1と第2配向膜AL2との間に配置されている。このような液晶層LQは、例えば、正の誘電率異方性を有し、すなわちp型液晶で形成されている。
また、主画素電極PAと主共通電極CAとの行方向Xの間隔は、液晶層LQの厚み(セルギャップ)よりも大きく、主画素電極PAと主共通電極CAとの間隔は、液晶層LQの厚み(セルギャップ)の2倍以上の大きさを持つ。
アレイ基板ARの外面、つまり、アレイ基板ARを構成する第1絶縁基板10の外面10Bには、第1光学素子OD1が接着剤などにより貼付されている。この第1光学素子OD1は、液晶表示パネルLPNのバックライトユニット4と対向する側に位置しており、バックライトユニット4から液晶表示パネルLPNに入射する入射光の偏光状態を制御する。この第1光学素子OD1は、第1偏光軸(あるいは第1吸収軸)AX1を有する第1偏光板PL1を含んでいる。
対向基板CTの外面、つまり、対向基板CTを構成する第2絶縁基板20の外面20Bには、第2光学素子OD2が接着剤などにより貼付されている。この第2光学素子OD2は、液晶表示パネルLPNの表示面側に位置しており、液晶表示パネルLPNから出射した出射光の偏光状態を制御する。この第2光学素子OD2は、第2偏光軸(あるいは第2吸収軸)AX2を有する第2偏光板PL2を含んでいる。
第1偏光軸AX1と、第2偏光軸AX2とは、例えば、直交する位置関係にあるため、第1偏光板PL1及び第2偏光板PL2はクロスニコル配置されている。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第1配向処理方向PD1あるいは第2配向処理方向PD2と平行または直交するように配置されている。初期配向方向が列方向Yと平行である場合、一方の偏光板の偏光軸は、列方向Yと平行、あるいは、行方向Xと平行である。
図4において、(a)で示した例では、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向(列方向Y)に対して直交する(つまり、行方向Xに平行となる)ように配置され、また、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向に対して平行となる(つまり、列方向Yと平行となる)ように配置されている。
また、図4において、(b)で示した例では、第2偏光板PL2は、その第2偏光軸AX2が液晶分子LMの初期配向方向(列方向Y)に対して直交する(つまり、行方向Xに平行となる)ように配置され、また、第1偏光板PL1は、その第1偏光軸AX1が液晶分子LMの初期配向方向に対して平行となる(つまり、列方向Yと平行となる)ように配置されている。
次に、上記構成の液晶表示パネルLPNの動作について説明する。
図4及び図5に示すように、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態(OFF時)には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。
図4及び図5に示すように、液晶層LQに電圧が印加されていない状態、つまり、画素電極PEと共通電極CEとの間に電界が形成されていない状態(OFF時)には、液晶層LQの液晶分子LMは、その長軸が第1配向膜AL1の第1配向処理方向PD1及び第2配向膜AL2の第2配向処理方向PD2を向くように配向している。このようなOFF時が初期配向状態に相当し、OFF時の液晶分子LMの配向方向が初期配向方向に相当する。
なお、厳密には、液晶分子LMは、X−Y平面に平行に配向しているとは限らず、プレチルトしている場合が多い。このため、ここでの液晶分子LMの初期配向方向とは、OFF時の液晶分子LMの長軸をX−Y平面に正射影した方向である。以下では、説明を簡略にするために、液晶分子LMは、X−Y平面に平行に配向しているものとし、X−Y平面と平行な面内で回転するものとして説明する。
ここでは、第1配向処理方向PD1及び第2配向処理方向PD2は、ともに列方向Yと略平行な方向である。OFF時においては、液晶分子LMは、図4に破線で示したように、その長軸が列方向Yと略平行な方向に初期配向する。つまり、液晶分子LMの初期配向方向は、列方向Yと平行(あるいは、列方向Yに対して0°)である。
図示した例のように、第1配向処理方向PD1及び第2配向処理方向PD2が平行且つ同じ向きである場合、液晶層LQの断面において、液晶分子LMは、液晶層LQの中間部付近で略水平(プレチルト角が略ゼロ)に配向し、ここを境界として第1配向膜AL1の近傍及び第2配向膜AL2の近傍において対称となるようなプレチルト角を持って配向する(スプレイ配向)。
ここで、第1配向膜AL1を第1配向処理方向PD1に配向処理した結果、第1配向膜AL1の近傍における液晶分子LMは第1配向処理方向PD1に初期配向され、第2配向膜AL2を第2配向処理方向PD2に配向処理した結果、第2配向膜AL2の近傍における液晶分子LMは第2配向処理方向PD1に初期配向される。そして、第1配向処理方向PD1と第2配向処理方向PD2は互いに平行で且つ同じ向きである場合には、上述のように液晶分子LMはスプレイ配向になり、上記したように液晶層LQの中間部を境界として、アレイ基板AR上の第1配向膜AL1の近傍での液晶分子LMの配向と対向基板CT上の第2配向膜AL2の近傍での液晶分子LMの配向は、上下で対称となる。このため、基板の法線方向から傾いた方向においても光学的に補償される。したがって、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行、且つ、同じ向きである場合には、黒表示の場合に光漏れが少なく、高コントラスト比を実現することができ、表示品位を向上することが可能となる。
なお、第1配向処理方向PD1及び第2配向処理方向PD2が互いに平行且つ逆向きである場合、液晶層LQの断面において、液晶分子LMは、第1配向膜AL1の近傍、第2配向膜AL2の近傍、及び、液晶層LQの中間部において略均一なプレチルト角を持って配向する(ホモジニアス配向)。
バックライトユニット4からのバックライトは、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光の偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態によって異なる。OFF時においては、液晶層LQを通過した光は、第2偏光板PL2によって吸収される(黒表示)。
一方、液晶層LQに電圧が印加された状態、つまり、画素電極PEと共通電極CEとの間に電界が形成された状態(ON時)では、画素電極PEと共通電極CEとの間に基板と略平行な横電界(あるいは斜め電界)が形成される。液晶分子LMは、電界の影響を受け、その長軸が図中の実線で示したようにX−Y平面と略平行な平面内で回転する。
図4に示した例では、画素電極PEと主共通電極CALとの間の領域内の液晶分子LMは、列方向Yに対して時計回りに回転し、図中の左下を向くように配向する。画素電極PEと主共通電極CARとの間の領域内の液晶分子LMは、列方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。
このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、液晶分子LMの配向方向は、画素電極PEを境界として複数の方向に分かれ、それぞれの配向方向でドメインを形成する。つまり、一画素PXには、複数のドメインが形成される。
このようなON時には、バックライトユニット4から液晶表示パネルLPNに入射したバックライトは、その一部が第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶層LQに入射したバックライトは、その偏光状態が変化する。このようなON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する(白表示)。
図6は、図4に示した液晶表示パネルLPNにおける画素電極PEと共通電極CEとの間に形成される電界、及び、この電界による液晶分子LMのダイレクタと透過率との関係を説明するための図である。
図6に示すように、OFF状態では、液晶分子LMは、列方向Yに略平行な方向に初期配向している。画素電極PEと共通電極CEとの間に電位差が形成されたON状態では、液晶分子LMのダイレクタ(あるいは液晶分子LMの長軸方向)が、X−Y平面内で、第1偏光板PL1の第1偏光軸AX1及び第2偏光板PL2の第2偏光軸AX2に対して概ね45°ずれた状態となったときに、液晶の光学的な変調率が最も高くなる(つまり、開口部での透過率が最大となる)。
図示した例では、ON状態となったとき、主共通電極CALと画素電極PEとの間の液晶分子LMのダイレクタはX−Y平面内で45°−225°の方位と略平行となり、主共通電極CARと画素電極PEとの間の液晶分子LMのダイレクタはX−Y平面内で135°−315°の方位と略平行となり、ピーク透過率が得られる。このとき、一画素あたりの透過率分布に着目すると、画素電極PE上及び共通電極CE上においては透過率が略ゼロとなる一方で、画素電極PEと共通電極CEとの間の電極間隙では、略全域に亘って高い透過率が得られる。
なお、信号線S1の直上に位置する主共通電極CAL及び信号線S2の直上に位置する主共通電極CARは、それぞれブラックマトリクスBMと対向しているが、これらの主共通電極CAL及び主共通電極CARは、ともにブラックマトリクスBMの行方向Xに沿った幅と同等以下の幅を有しており、ブラックマトリクスBMと重なる位置よりも画素電極PEの側に延在していない。このため、一画素あたり、表示に寄与する開口部は、ブラックマトリクスBMの間もしくは信号線S1と信号線S2との間の領域のうち、画素電極PEと主共通電極CAL及び主共通電極CARとの間の領域に相当する。
次に、OLBパッド群pGr、切替え回路13、信号線駆動回路90及び走査線駆動回路31について説明する。なお、これらは、表示領域R1の外側に配置されている。OLBパッド群pGr、切替え回路13及び走査線駆動回路31などを形成する際、画素PX等の形成時に同一材料を用いて同時に形成することができる。
図2に示すように、OLBパッド群pGrは、アレイ基板AR(第1絶縁基板10)の周縁に沿って列状に配置された複数のパッドで形成されている。共通電極CEは間接的にパッドに接続され、パッドを介して定電圧であるコモン電圧が共通電極CEに印加される。
図7は、アレイ基板ARの表示領域R1の外側を示す拡大平面図であり、切替え回路13を示す回路図である。
図1、図2及び図7に示すように、切替え回路13は、複数の切替え素子群55を有し、切替え素子群55はそれぞれ複数の切替え素子56を有している。この実施形態において、切替え素子群55はそれぞれ3つの切替え素子56を有している。切替え回路13は、1/3マルチプレクサ回路である。この実施形態では、切替え素子56は、例えばnチャネル型のTFTで形成されている。
図1、図2及び図7に示すように、切替え回路13は、複数の切替え素子群55を有し、切替え素子群55はそれぞれ複数の切替え素子56を有している。この実施形態において、切替え素子群55はそれぞれ3つの切替え素子56を有している。切替え回路13は、1/3マルチプレクサ回路である。この実施形態では、切替え素子56は、例えばnチャネル型のTFTで形成されている。
切替え回路13は、複数の信号線Sに接続されている。また、切替え回路13は、接続配線57を介して信号線駆動回路90に接続されている。ここでは、接続配線57の本数は、信号線Sの本数の1/3である。
信号線駆動回路90の出力(接続配線57)1つ当たり3本の信号線Sを時分割駆動するよう、切替え素子56は、制御信号ASW1、ASW2、ASW3により、オン/オフが切替えられる。これら制御信号ASW1乃至ASW3は、制御部100から、図示しない複数のパッド及びこれらのパッドに接続された複数の制御配線58を介して切替え素子56にそれぞれ与えられる。そして、制御部100は、1水平走査期間(1H)に、切替え素子56にオン(ハイレベル)の制御信号ASW1乃至ASW3を与え、行方向Xに並んだ画素PXに所望の映像信号を書き込むものである。
なお、上記切替え回路13は一例を示すものである。切替え回路13は種々変形可能である。信号線Sの選択数は3に限定されるものではない。
信号線駆動回路90は、IC(集積回路)で構成され、第1絶縁基板10上に実装(COG実装)されている。上述したことから分かるように、信号線駆動回路90は、間接的に複数の信号線Sに接続されている。信号線駆動回路90は複数のパッドにも接続されている。信号線駆動回路90は、複数のパッドを介して与えられる映像信号を切替え回路13に伝達する。
図8は、本実施形態に係る液晶表示装置に関する図であり、1水平走査期間(1H)における信号ASWR、ASWG、ASWBを示すタイミングチャートである。図10は、比較例に係る液晶表示装置に関する図であり、1水平走査期間における信号ASWR、ASWG、ASWBを示すタイミングチャートである。
図10に示すように、比較例に係る液晶表示装置において、1水平走査期間に、書き込み期間PR、PG、PBが設けられている。書き込み期間PRは、赤表示用の画素PXが接続された信号線Sに映像信号を与える期間である。書き込み期間PGは、緑表示用の画素PXが接続された信号線Sに映像信号を与える期間である。書き込み期間PBは、青表示用の画素PXが接続された信号線Sに映像信号を与える期間である。
信号ASWRは、書き込み期間PRに赤表示用の画素PXに与えられる映像信号として機能している。信号ASWGは、書き込み期間PGに緑表示用の画素PXに与えられる映像信号として機能している。信号ASWBは、書き込み期間PBに緑表示用の画素PXに与えられる映像信号として機能している。
図8に示すように、本実施形態に係る液晶表示装置において、1水平走査期間に、書き込み期間PR、PG、PBが設けられ、さらに上記書き込み期間の前にプリチャージ期間PPが設けられている。上記比較例に比べて書き込み期間PR、PG、PBを短くすることにより、プリチャージ期間PPを確保している。
信号ASWRは、プリチャージ期間PPにプリチャージ信号として機能し、書き込み期間PRに赤表示用の画素PXに与えられる映像信号として機能している。信号ASWGは、プリチャージ期間PPにプリチャージ信号として機能し、書き込み期間PGに緑表示用の画素PXに与えられる映像信号として機能している。信号ASWBは、プリチャージ期間PPにプリチャージ信号として機能し、書き込み期間PBに青表示用の画素PXに与えられる映像信号として機能している。
図7、図8及び図9に示すように、すなわち、プリチャージ期間PPに、ハイレベルの制御信号ASW1乃至ASW3を制御配線58に同時に与え、切替え素子56をオン状態に同時に切替える。これにより、信号線駆動回路90は、信号ASWR、ASWG、ASWB(プリチャージ信号)を全ての信号線Sに与える。なお、プリチャージ期間PPの直後、制御信号ASW1乃至ASW3は、ローレベルに切替えられる。
次いで、書き込み期間PRに、制御信号ASW1、ASW2はローレベルのままであるが制御信号ASW3はハイレベルに切替えられる。これにより、信号線駆動回路90は、制御信号ASW3によりオン状態に切替えられた複数の切替え素子56に接続された複数の信号線Sに信号ASWR(映像信号)を与える。なお、書き込み期間PRの直後、制御信号ASW3はローレベルに切替えられる。
続いて、書き込み期間PGに、制御信号ASW1、ASW3はローレベルのままであるが制御信号ASW2はハイレベルに切替えられる。これにより、信号線駆動回路90は、制御信号ASW2によりオン状態に切替えられた複数の切替え素子56に接続された複数の信号線Sに信号ASWG(映像信号)を与える。なお、書き込み期間PGの直後、制御信号ASW2はローレベルに切替えられる。
その後、書き込み期間PBに、制御信号ASW2、ASW3はローレベルのままであるが制御信号ASW1はハイレベルに切替えられる。これにより、信号線駆動回路90は、制御信号ASW1によりオン状態に切替えられた複数の切替え素子56に接続された複数の信号線Sに信号ASWB(映像信号)を与える。なお、書き込み期間PBの直後、制御信号ASW1はローレベルに切替えられる。
上記のように、信号線駆動回路90は、信号線Sに映像信号を与える前のプリチャージ期間PPに、プリチャージ信号を信号線Sに与えている。信号線駆動回路90は、1水平走査期間毎にプリチャージ期間PPを設けている。
ここで、本実施形態において、液晶表示装置はノーマリーブラックモードを採っている。共通電極CEは、共通電圧Vcomが与えられることにより、定電位に設定されている。例えば、共通電極CEは、接地電位又は接地電位付近の電位に設定することができる。映像信号の電圧値は、共通電圧Vcomを基準に正極性、負極性の電圧が設定されている。この実施形態において、正極性の映像信号の電圧値は0.2乃至4.6Vであり、負極性の映像信号の電圧値は−0.2乃至−4.6Vである。
図11は、本実施形態に係る液晶表示装置の採る2H1V反転駆動を説明する概略図である。図11に示すように、信号線駆動回路90はHV反転駆動を行う。この実施形態において、信号線駆動回路90は2H1V反転駆動を行う。なお、信号線駆動回路90は3H1V反転駆動や4H1V反転駆動を行ってもよい。2H1V反転駆動において、複数の画素電極PEの極性を、行方向Xに1列単位で反転させ、列方向Yに2行単位で反転させる。HV反転駆動を採用することにより、各行書き込み時に正負極性が混在することになり、例えば信号線Sから共通電極CEへのカップリングが正負極性で相殺されるため、横クロストークが改善されるという利点がある。なお、図11において、任意の1フレーム期間における複数の画素電極PEの極性を+又は−で示している。連続する2フレーム期間における複数の画素電極PEの極性は反転する。
ここで、プリチャージ信号について説明する。
プリチャージ信号は、正極性の映像信号と負極性の映像信号との中間(センター)の電圧値とは異なる電圧レベルを持っていればよい。好ましくは、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値(4.6V、白電圧)から、負極性の映像信号の最も深い電圧値(−4.6V、白電圧)の範囲内である。なお、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値(4.6V)及び負極性の映像信号の最も深い電圧値(−4.6V)の何れか一方であればよい。
プリチャージ信号は、正極性の映像信号と負極性の映像信号との中間(センター)の電圧値とは異なる電圧レベルを持っていればよい。好ましくは、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値(4.6V、白電圧)から、負極性の映像信号の最も深い電圧値(−4.6V、白電圧)の範囲内である。なお、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値(4.6V)及び負極性の映像信号の最も深い電圧値(−4.6V)の何れか一方であればよい。
この実施形態において、プリチャージ信号の電圧値は4.6V及び−4.6Vである。なお、図11において、プリチャージ信号の極性を(+)、(−)で示している。上記のように、液晶表示装置はノーマリーブラックモードを採るため、プリチャージ信号の持つ電圧レベルは、白表示用の映像信号の電圧値である。また、この実施形態において、4行単位でバランスが取れるようにプリチャージ信号の極性を決定している。
ここで、正極性の映像信号の電圧値が最も高いとは、|(正極性の映像信号の電圧値−共通電圧Vcom|が最も大きいことを表す。このため、|(正極性の映像信号の電圧値−共通電圧Vcom|が小さくなることを、正極性の映像信号の電圧値が低くなると言うことができる。
また、負極性の映像信号の電圧値が最も深いとは、|(共通電圧Vcom−負極性の映像信号の電圧値|が最も大きいことを表す。このため、|(共通電圧Vcom−負極性の映像信号の電圧値|が小さくなることを、負極性の映像信号の電圧値が浅くなると言うことができる。
ここで、図11において、複数の画素PX(画素電極PE)のうち、j列の4k−3行目の画素PXを第1画素、j列の4k−2行目の画素PXを第2画素、j列の4k−1行目の画素PXを第3画素、j列の4k行目の画素PXを第4画素とする。j、kは自然数である。
次いで、第1乃至第4画素の駆動例として、任意の1フレーム期間における、信号線駆動回路90の動作について説明する。信号線駆動回路90は、切替え回路13とともに画素を駆動する。
信号線駆動回路90は、4k−3行目の1水平走査期間に、j列目の信号線Sj(S)に、正極性のプリチャージ信号を与える。その後、信号線駆動回路90は、正極性の映像信号を信号線Sjに与え、そして第1画素に与える。
信号線駆動回路90は、4k−2行目の1水平走査期間に、j列目の信号線Sjに、負極性のプリチャージ信号を与える。その後、信号線駆動回路90は、正極性の映像信号を信号線Sjに与え、そして第2画素に与える。
信号線駆動回路90は、4k−1行目の1水平走査期間に、j列目の信号線Sjに、正極性のプリチャージ信号を与える。その後、信号線駆動回路90は、負極性の映像信号を信号線Sjに与え、そして第3画素に与える。
信号線駆動回路90は、4k行目の1水平走査期間に、j列目の信号線Sjに、負極性のプリチャージ信号を与える。その後、信号線駆動回路90は、負極性の映像信号を信号線Sjに与え、そして第4画素に与える。
ここで、図11において、複数の画素PX(画素電極PE)のうち、j+1列の4k−3行目の画素PXを第5画素、j+2列の4k−3行目の画素PXを第6画素とする。
次いで、第1、第5及び第6画素の駆動例として、4k−3行目の1水平走査期間における、信号線駆動回路90の動作について説明する。信号線駆動回路90は、切替え回路13とともに画素第1、第5及び第6画素PXを以下のように駆動する。
次いで、第1、第5及び第6画素の駆動例として、4k−3行目の1水平走査期間における、信号線駆動回路90の動作について説明する。信号線駆動回路90は、切替え回路13とともに画素第1、第5及び第6画素PXを以下のように駆動する。
4k−3行目の1水平走査期間において、第1乃至第3信号線Sj、Sj+1、Sj+2に第1乃至第3映像信号を与える前に、ハイレベルの制御信号ASW1乃至ASW3を制御配線58に同時に与え、切替え素子56をオン状態に同時に切替える。これにより、信号線駆動回路90は、信号ASWR、ASWG、ASWB(プリチャージ信号)を第1乃至第3信号線Sj、Sj+1、Sj+2に与える。すなわち、同一極性のプリチャージ信号を第1乃至第3信号線Sj、Sj+1、Sj+2に同時に与える。
プリチャージ信号を与えた後、書き込み期間PRに、制御信号ASW1、ASW2はローレベルであるが制御信号ASW3はハイレベルに切替えられる。これにより、信号線駆動回路90は、制御信号ASW3によりオン状態に切替えられた切替え素子56に接続された信号線Sjに信号ASWR(第1映像信号)を与える。
第1信号線Sjに第1映像信号を与えた後、書き込み期間PGに、制御信号ASW1、ASW3はローレベルであるが制御信号ASW2はハイレベルに切替えられる。これにより、信号線駆動回路90は、制御信号ASW2によりオン状態に切替えられた切替え素子56に接続された信号線Sj+1に信号ASWG(第2映像信号)を与える。
第2信号線Sj+1に第2映像信号を与えた後、書き込み期間PBに、制御信号ASW2、ASW3はローレベルであるが制御信号ASW1はハイレベルに切替えられる。これにより、信号線駆動回路90は、制御信号ASW1によりオン状態に切替えられた切替え素子56に接続された信号線Sj+2に信号ASWB(第3映像信号)を与える。
次に、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置の縦クロストーク率について説明する。図12は、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置の縦クロストーク率(%)をグラフで示した図である。ここで、縦クロストーク率を求める際、中間調輝度を白表示の約2.7%とした。なお、クロストーク率の算出方法については後述する。
本実施形態に係る液晶表示装置は、1水平走査期間にプリチャージ期間PPを設け、信号線Sにプリチャージ信号を与えている。プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値(4.6V)及び負極性の映像信号の最も深い電圧値(−4.6V)である。比較例の液晶表示装置は、1水平走査期間にプリチャージ期間を設け、信号線Sにプリチャージ信号を与えている。プリチャージ信号の持つ電圧レベルは、映像信号の中間の電圧値であり、0V(GND)である。他の比較例の液晶表示装置は、プリチャージ期間を設けておらず、信号線Sにプリチャージ信号を与えるように構成されていない。
図12に示すように、本実施形態に係る液晶表示装置の縦クロストーク率は0.3%であった。比較例の液晶表示装置の縦クロストーク率は1.6%であった。他の比較例の液晶表示装置の縦クロストーク率は1.5%であった。
上記のことから、1水平走査期間にプリチャージ期間PPを設け、電圧レベルが正極性の映像信号の最も高い電圧値(4.6V)及び負極性の映像信号の最も深い電圧値(−4.6V)であるプリチャージ信号を信号線Sに与えることにより、縦クロストークの発生を低減できることが分かる。
次に、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置におけるBL輝度に対するクロストーク率について説明する。ここで、BL輝度は、バックライトユニット4が液晶表示パネルLPNに出射するバックライトの輝度レベルを示している。
図13は、本実施形態に係る液晶表示装置におけるBL輝度に対する縦クロストーク率の変化をグラフで示した図である。図14は、比較例の液晶表示装置におけるBL輝度に対する縦クロストーク率の変化をグラフで示した図である。図15は、他の比較例の液晶表示装置におけるBL輝度に対する縦クロストーク率の変化をグラフで示した図である。
図13に示すように、本実施形態に係る液晶表示装置の縦クロストーク率は、BL輝度によらず0.5%以下であり、良好な値であることが分かる。これは、上記プリチャージ信号を信号線Sに与えることで、スイッチング素子SW(半導体層)に生じるリーク電流による悪影響が低減されるためである。
なお、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置は、半導体層(スイッチング素子SW)とバックライトユニット4との間に遮光層を設ける構成ではないため、半導体層にバックライトが照射されることにより、半導体層にリーク電流が生じるものである。
図14に示すように、比較例の液晶表示装置の縦クロストーク率は、BL輝度が高い程増加することが分かる。これは、BL輝度が高い程、スイッチング素子SWの半導体層に生じるリーク電流が増大するためである。図15に示すように、他の比較例の液晶表示装置の縦クロストーク率は、BL輝度が高い程増加し、図14と同等の結果になることが分かる。
次に、本実施形態に係る液晶表示装置、比較例の液晶表示装置及び他の比較例の液晶表示装置におけるBL輝度に対するクロストーク率について説明する。また、上記クロストーク率の検証の手法及び結果について説明する。なお、正極性フレーム、負極性フレーム、液晶に印加する電圧を平均化している。
図16は、クロストーク率の定義を説明するための図であり、縦クロストーク測定画面を示す図である。図17は、クロストーク率の定義を説明するための他の図であり、参照画面を示す図である。
図16に示すように、縦クロストーク測定画面において、図示した測定個所Aの画素電極PEの電圧レベルを測定する。測定する際、矢印の方向に走査する。図17に示すように、参照画面において、図示した測定個所A(図16と同一個所)の画素電極PEの電圧レベルを測定する。測定する際、矢印の方向に走査する。
図18は、他の比較例の液晶表示装置の縦クロストーク測定画面において、測定個所Aの画素電極PEの電圧レベルの変化をグラフで示す図である。図19は、他の比較例の液晶表示装置の参照画面において、測定個所Aの画素電極PEの電圧レベルの変化をグラフで示す図である。ここで、画素電極PEの電圧レベルは、|画素電極PEの電圧値−共通電圧Vcom|を示している。
図18に示すように、中間調書込み期間(中間調表示期間)では、一定の傾きで画素リークが生じることから電圧ロスが大きくなる。すなわち、スイッチング素子SWに生じるリーク電流の悪影響により、画素電極PEの電圧レベルが下がる割合が増大する。なお、正極性の画素PXにおいては画素電極PEの電圧レベルが低下する割合が増大する。負極性の画素PXにおいては画素電極PEの電圧レベルが浅くなる割合が増大する。言い換えると、|画素電極PEの電圧値−共通電圧Vcom|が小さくなる。
白書込み期間(白表示期間)では、傾きが緩やかになることから電圧ロスが小さくなる。すなわち、スイッチング素子SWに生じるリーク電流の悪影響があっても、画素電極PEの電圧レベルが下がる割合が減少する。
ここで、図18の斜線で示す面積をSc1とする。期間Paは、1垂直走査期間(1フレーム期間)に相当する期間である。
ここで、図18の斜線で示す面積をSc1とする。期間Paは、1垂直走査期間(1フレーム期間)に相当する期間である。
図19に示すように、参照画面の測定個所Aの画素PXには中間調表示用の映像信号の書込みのみとなる。このため、中間調書込み期間(期間Pa)では、一定の傾きで画素リークが生じることから電圧ロスが大きくなる。すなわち、画素電極PEの電圧レベルが下がる割合が増大する。
ここで、図19の斜線で示す面積をSc2とする。
ここで、図19の斜線で示す面積をSc2とする。
上記の場合、クロストーク率を以下の式で定義することができる。
クロストーク率=(Sc1−Sc2)/Sc2×100
他の比較例の液晶表示装置では、Sc1>Sc2であるため、クロストーク率が高くなることが分かる。すなわち、他の比較例の液晶表示装置では、参照画面の輝度レベルに比べ、縦クロストーク測定画面の輝度レベルが高くなるため、クロストークが顕在化する。
他の比較例の液晶表示装置では、Sc1>Sc2であるため、クロストーク率が高くなることが分かる。すなわち、他の比較例の液晶表示装置では、参照画面の輝度レベルに比べ、縦クロストーク測定画面の輝度レベルが高くなるため、クロストークが顕在化する。
図20は、本実施形態に係る液晶表示装置の縦クロストーク測定画面において、測定個所Aの画素電極PEの電圧レベルの変化をグラフで示す図である。図21は、本実施形態に係る液晶表示装置の参照画面において、測定個所Aの画素電極PEの電圧レベルの変化をグラフで示す図である。
図20に示すように、中間調書込み期間(中間調表示期間)では、上記プリチャージ信号を信号線Sに与えることによる効果(プリチャージ効果)が得られる。画素電極PEの電圧レベルの傾きが緩やかになることから電圧ロスが小さくなる。すなわち、スイッチング素子SWに生じるリーク電流の悪影響があっても、画素電極PEの電圧レベルが下がる割合が減少する。
ここで、図20の斜線で示す面積をSe1とする。
ここで、図20の斜線で示す面積をSe1とする。
図21に示すように、参照画面の測定個所Aの画素PXには中間調表示用の映像信号の書込みのみとなる。ここでも、上記プリチャージ効果が得られるため、画素電極PEの電圧レベルの傾きが緩やかになり、電圧ロスが小さくなる。すなわち、スイッチング素子SWに生じるリーク電流の悪影響があっても、画素電極PEの電圧レベルが下がる割合が減少する。
ここで、図21の斜線で示す面積をSe2とする。
ここで、図21の斜線で示す面積をSe2とする。
上記の場合、クロストーク率を以下の式で定義することができる。
クロストーク率=(Se1−Se2)/Se2×100
本実施形態に係る液晶表示装置では、Se1≒Se2であるため、クロストーク率がほぼ0.0%になることが分かる。すなわち、本実施形態に係る液晶表示装置では、プリチャージ信号の持つ電圧レベルを映像信号の最も高い電圧値(4.6V)及び負極性の映像信号の最も深い電圧値(−4.6V)としたことにより、縦クロストーク測定画面と、参照画面の2画面間の輝度差が小さくなるため、クロストークが見えなくなる。
本実施形態に係る液晶表示装置では、Se1≒Se2であるため、クロストーク率がほぼ0.0%になることが分かる。すなわち、本実施形態に係る液晶表示装置では、プリチャージ信号の持つ電圧レベルを映像信号の最も高い電圧値(4.6V)及び負極性の映像信号の最も深い電圧値(−4.6V)としたことにより、縦クロストーク測定画面と、参照画面の2画面間の輝度差が小さくなるため、クロストークが見えなくなる。
上記のように構成された一実施形態に係る液晶表示装置は、アレイ基板ARと、対向基板CTと、液晶層LQと、信号線駆動回路90と、を備えている。アレイ基板ARは、信号線Sと、画素電極PEと、スイッチング素子SWとを有している。スイッチング素子SWは、信号線Sに電気的に接続されたソース領域及び画素電極PEに電気的に接続されたドレイン領域を含んだ半導体層を有したTFTである。
対向基板CTは、定電位に設定される共通電極CEを有し、アレイ基板ARに隙間を置いて対向配置されている。液晶層LQは、アレイ基板AR及び対向基板CT間に挟持され、画素電極PEと共通電極CEとの間に形成される電界が作用される。信号線駆動回路90は、信号線Sに電気的に接続され、信号線Sに正極性及び負極性の映像信号を与え、2H1V反転駆動を行う。
信号線駆動回路90は、1水平走査期間(1H)毎に、信号線Sに映像信号を与える前に、プリチャージ信号を信号線Sに与える。プリチャージ信号は、正極性の映像信号と負極性の映像信号との中間の電圧値とは異なる電圧レベルを持っている。この実施形態において、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値(4.6V)及び負極性の映像信号の最も深い電圧値(−4.6V)である。
上記のように、プリチャージ信号を信号線Sに与えることにより、半導体層(スイッチング素子SW)にバックライトが照射されるように構成された液晶表示装置であっても、縦クロストークの発生を低減することができる。すなわち、半導体層に生じるリーク電流を低減させるため、半導体層(スイッチング素子SW)とバックライトユニット4との間に遮光層を設ける必要がないため、製造コストの高騰を抑制することができる。
また、補助容量線C1の幅を大きくするなどし、画素PXの保持容量CSを大きくしなくとも、縦クロストークの発生を低減することができる。このため、開口率の低下を抑制することができる。
また、本実施形態によれば、画素電極PEと共通電極CEとの間の電極間隙において高い透過率が得られるため、一画素あたりの透過率を十分に高くするためには、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することで対応することが可能となる。また、画素ピッチが異なる製品仕様に対しては、電極間距離を変更する(つまり、画素PXの略中央に配置された画素電極PEに対して主共通電極CAの配置位置を変更する)ことで、図6に示したような透過率分布のピーク条件を利用することが可能となる。つまり、本実施形態の表示モードにおいては、比較的画素ピッチが大きな低解像度の製品仕様から比較的画素ピッチが小さい高解像度の製品仕様まで、微細な電極加工を必ずしも必要とせず、電極間距離の設定により種々の画素ピッチの製品を提供することが可能となる。したがって、高透過率且つ高解像度の要求を容易に実現することが可能となる。
また、本実施形態によれば、図6に示したように、ブラックマトリクスBMと重なる領域での透過率分布に着目すると、透過率が十分に低下している。これは、共通電極CEの位置よりも当該画素の外側に電界の漏れが発生せず、また、ブラックマトリクスBMを挟んで隣接する画素間で不所望な横電界が生じないため、ブラックマトリクスBMと重なる領域の液晶分子がOFF時(あるいは黒表示時)と同様に初期配向状態を保っているためである。したがって、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
また、アレイ基板ARと対向基板CTとの合わせずれが生じた際に、画素電極PEを挟んだ両側の共通電極CEとの水平電極間距離に差が生じることがある。しかしながら、このような合わせずれは、全ての画素PXに共通に生じるため、画素PX間での電界分布に相違はなく、画像の表示に及ぼす影響はきわめて小さい。また、例えアレイ基板ARと対向基板CTとの間で合わせズレが生じたとしても、隣接する画素への不所望な電界の漏れを抑制することが可能となる。このため、隣接する画素間でカラーフィルタの色が異なる場合であっても、混色の発生を抑制することが可能となり、色再現性の低下やコントラスト比の低下を抑制することが可能となる。
また、本実施形態によれば、主共通電極CAは、それぞれ信号線Sと対向している。特に、主共通電極CAL及び主共通電極CARがそれぞれ信号線S1及び信号線S2の直上に配置されている場合には、主共通電極CAL及び主共通電極CARが信号線S1及び信号線S2よりも画素電極PE側に配置された場合と比較して、開口部APを拡大することができ、画素PXの透過率を向上することが可能となる。
また、主共通電極CAL及び主共通電極CARをそれぞれ信号線S1及び信号線S2の直上に配置することによって、画素電極PEと主共通電極CAL及び主共通電極CARとの間の電極間距離を拡大することが可能となり、より水平に近い横電界を形成することが可能となる。このため、従来の構成であるIPSモード等の利点である広視野角化も維持することが可能となる。また、上記液晶表示装置は、高速応答性に優れ、上述したように配向安定性にも特化したものである。
また、本実施形態によれば、一画素内に複数のドメインを形成することが可能となる。このため、複数の方向で視野角を光学的に補償することができ、広視野角化が可能となる。
なお、ON時においても、画素電極PE上あるいは共通電極CE上では、横電界(斜め電界)はほとんど形成されない(あるいは、液晶分子LMを駆動するのに十分な電界が形成されない)ため、液晶分子LMは、OFF時と同様に初期配向方向からほとんど動かない。このため、画素電極PE及び共通電極CEがITOなどの光透過性の導電材料によって形成されていても、これらの領域ではバックライト光がほとんど透過せず、ON時において表示にほとんど寄与しない。したがって、画素電極PE及び共通電極CEは、必ずしも透明な導電材料によって形成される必要はなく、アルミニウムや銀、銅などの導電材料を用いて形成しても良い。
上記のことから、製造コストの高騰及び開口率の低下を招くこと無しに縦クロストークの発生を低減することができる液晶表示装置を得ることができる。
上記のことから、製造コストの高騰及び開口率の低下を招くこと無しに縦クロストークの発生を低減することができる液晶表示装置を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、プリチャージ信号の極性は、上記実施形態に限定されるものではなく、種々変形可能である。
図22は、上記実施形態に係る液晶表示装置の採る2H1V反転駆動の変形例を説明する概略図であり、プリチャージ信号の極性の変形例を示す図である。図22に示すように、信号線駆動回路90は、4k−3行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与え、4k−2行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与え、4k−1行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与え、4k行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与えてもよい。
図22は、上記実施形態に係る液晶表示装置の採る2H1V反転駆動の変形例を説明する概略図であり、プリチャージ信号の極性の変形例を示す図である。図22に示すように、信号線駆動回路90は、4k−3行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与え、4k−2行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与え、4k−1行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与え、4k行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与えてもよい。
図23は、上記実施形態に係る液晶表示装置の採る2H1V反転駆動の他の変形例を説明する概略図であり、プリチャージ信号の極性の他の変形例を示す図である。図23に示すように、信号線駆動回路90は、1水平走査期間毎に信号線Sに正極性のプリチャージ信号のみを与えてもよい。
図24は、上記実施形態に係る液晶表示装置の採る2H1V反転駆動の他の変形例を説明する概略図であり、プリチャージ信号の極性の他の変形例を示す図である。図24に示すように、信号線駆動回路90は、1水平走査期間毎に信号線Sに負極性のプリチャージ信号のみを与えてもよい。
上述したように、HV反転駆動は、2H1V反転駆動に限らず種々変形可能であり、例えば1H1V反転駆動であってもよい。
図25は、上記実施形態に係る液晶表示装置の変形例の採る1H1V反転駆動を説明する概略図である。図25に示すように、信号線駆動回路90は1H1V反転駆動を行う。1H1V反転駆動において、複数の画素電極PEの極性を、行方向Xに1列単位で反転させ、列方向Yに1行単位で反転させる。
図25は、上記実施形態に係る液晶表示装置の変形例の採る1H1V反転駆動を説明する概略図である。図25に示すように、信号線駆動回路90は1H1V反転駆動を行う。1H1V反転駆動において、複数の画素電極PEの極性を、行方向Xに1列単位で反転させ、列方向Yに1行単位で反転させる。
信号線駆動回路90は、4k−3行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与え、4k−2行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与え、4k−1行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与え、4k行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与えてもよい。
図26は、上記実施形態に係る液晶表示装置の変形例の採る1H1V反転駆動を説明する概略図であり、プリチャージ信号の極性の変形例を示す図である。図26に示すように、例えば、プリチャージ信号の極性は、図25に示した例に限定されるものではなく、種々変形可能である。例えば、信号線駆動回路90は、4k−3行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与え、4k−2行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与え、4k−1行目の1水平走査期間に信号線Sに負極性のプリチャージ信号を与え、4k行目の1水平走査期間に信号線Sに正極性のプリチャージ信号を与えてもよい。
上述した実施形態では、液晶分子LMの初期配向方向が列方向Yと平行である場合について説明したが、液晶分子LMの初期配向方向は、図4に示したように、列方向Yを斜めに交差する斜め方向Dであっても良い。ここで、列方向Yに対する初期配向方向Dのなす角度θ1は、0°より大きく45°より小さい角度である。なお、角度θ1については、5°〜30°程度、より望ましくは20°以下とすることが液晶分子LMの配向制御の観点で極めて有効である。つまり、液晶分子LMの初期配向方向は、列方向Yに対して0°乃至20°の範囲内の方向と略平行であることが望ましい。
また、上記の例では、液晶層LQが正(ポジ型)の誘電率異方性を有する液晶材料によって構成された場合について説明したが、液晶層LQは、負の誘電率異方性を有し、すなわちn型液晶で形成されていてもよい。この場合、少なくとも画素電極PEが、行方向Xに延出して形成された副画素電極を有することにより、電界によって極角及び方位角の両方を規定でき、液晶分子の配向規制力を強くすることができるため、プーリングの発生を抑えることができる。但し、詳しい説明は省略するが、誘電率異方性が正負逆となる関係上、n型液晶の場合、上記角度θ1が45°〜90°、望ましくは70°以上とすることが好ましい。
画素PXの構造は、図4に示した例に限定されるものではなく種々変形可能である。
図27は、図4に示した画素PXの構造例の変形例を示す図であり、液晶表示パネルLPNを対向基板CT側から見たときの一画素PXの他の構造例を概略的に示す平面図である。
図27は、図4に示した画素PXの構造例の変形例を示す図であり、液晶表示パネルLPNを対向基板CT側から見たときの一画素PXの他の構造例を概略的に示す平面図である。
図27に示すように、この構造例は、図4に示した構造例と比較して、画素電極PEが十字状に形成された点、及び、共通電極CEが一画素PXを取り囲むように格子状に形成された点で相違している。
すなわち、画素電極PEは、互いに電気的に接続された主画素電極PA及び副画素電極PFを備えている。主画素電極PAは、列方向Yに長手方向を持ち、副画素電極PFから画素PXの上側端部付近及び下側端部付近まで列方向Yに沿って直線的に延出している。副画素電極PFは、行方向Xに沿って延出している。この副画素電極PFは、補助容量線C1と重なる領域に位置し、コンタクトホールCHを介してスイッチング素子と電気的に接続されている。図示した例では、副画素電極PFが画素PXの略中央に設けられ、画素電極PEは十字状に形成されている。
共通電極CEは、上記した主共通電極CAの他に、列方向Yに副画素電極PFを挟んで位置し行方向Xに延出して形成された一対の副共通電極CBを有している。これらの主共通電極CA及び副共通電極CBは、一体的あるいは連続的に形成されている。副共通電極CBは、走査線Gの各々と対向している。図示した例では、副共通電極CBは行方向Xに沿って2本平行に並んでおり、以下では、これらを区別するために、図中の上側の副共通電極をCBUと称し、図中の下側の副共通電極をCBBと称する。副共通電極CBUは、画素PXの上側端部に配置され、走査線G1と対向している。つまり、副共通電極CBUは、当該画素PXとその上側に隣接する画素との境界に跨って配置されている。また、副共通電極CBBは、画素PXの下側端部に配置され、走査線G2と対向している。つまり、副共通電極CBBは、当該画素PXとその下側に隣接する画素との境界に跨って配置されている。
画素電極PEと共通電極CEとの位置関係に着目すると、主画素電極PAと主共通電極CAとは行方向Xに沿って交互に配置され、副画素電極PFと副共通電極CBとは列方向Yに沿って交互に配置されている。すなわち、隣接する主共通電極CAL及び主共通電極CARの間には、1本の主画素電極PAが位置し、行方向Xに沿って主共通電極CAL、主画素電極PA、及び主共通電極CARの順に並んでいる。また、隣接する副共通電極CBB及び副共通電極CBUの間には、1本の副画素電極PFが位置し、列方向Yに沿って副共通電極CBB、副画素電極PF、及び、副共通電極CBUの順に並んでいる。液晶層LQはp型液晶で形成されている。
このような構造例によれば、OFF時において列方向Yに初期配向していた液晶分子LMは、ON時に画素電極PEと共通電極CEとの間に形成される電界の影響を受け、その長軸が図中の実線で示したようにX−Y平面と略平行な平面内で回転する。画素電極PEと主共通電極CAL及び副共通電極CBBとで囲まれた領域内の液晶分子LMは、列方向Yに対して時計回りに回転し、図中の左下を向くように配向する。画素電極PEと主共通電極CAR及び副共通電極CBBとで囲まれた領域内の液晶分子LMは、列方向Yに対して反時計回りに回転し、図中の右下を向くように配向する。画素電極PEと主共通電極CAL及び副共通電極CBUとで囲まれた領域内の液晶分子LMは、列方向Yに対して反時計回りに回転し、図中の左上を向くように配向する。画素電極PEと主共通電極CAR及び副共通電極CBUとで囲まれた領域内の液晶分子LMは、列方向Yに対して時計回りに回転し、図中の右上を向くように配向する。
このように、各画素PXにおいて、画素電極PEと共通電極CEとの間に電界が形成された状態では、図4に示した例よりも多くのドメインを形成することが可能となり、視野角を拡大することが可能となり、また、図4に示した例よりも液晶分子の配向規制力を強くすることができる。
また、図27に示した画素PXの構成では、液晶層LQをn型液晶で形成してもよく、この場合も、十分に強い液晶分子の配向規制力を得ることができる。
また、図27に示した画素PXの構成では、液晶層LQをn型液晶で形成してもよく、この場合も、十分に強い液晶分子の配向規制力を得ることができる。
共通電極CEは、さらに電極を備えていてもよい。例えば、図4及び図5に示す画素PXを例に説明すると、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられ主共通電極CAと対向する(あるいは信号線Sと対向する)第2主共通電極(シールド電極)を備えていても良い。この第2主共通電極は、主共通電極CAと略平行に延出し、しかも、主共通電極CAと同電位である。このような第2主共通電極を設けることにより、信号線Sからの不所望な電界をシールドすることが可能である。
また、共通電極CEは、対向基板CTに備えられた主共通電極CAに加えて、アレイ基板ARに備えられ走査線Gや補助容量線Cと対向する副共通電極(シールド電極)を備えていても良い。この副共通電極は、主共通電極CAと交差する方向に延出し、しかも、主共通電極CAと同電位である。このような副共通電極を設けたことにより、走査線Gや補助容量線Cからの不所望な電界をシールドすることが可能である。このような第2主共通電極や副共通電極を備えた構成によれば、更なる表示品位の劣化を抑制することが可能となる。
上記の例では、IPS(In-Plane Switching)モードとは異なる手法にて横電界モードあるいは斜め電界モードを採る液晶表示装置について説明したが、液晶表示装置の表示モードは上記の例に限定されるものではなく種々変形可能である。例えば、液晶表示装置は、VMW(Versatile Mobile Window)モード、FFS(Fringe Field Switching)モード、TN(Twisted Nematic)モードを採用することも可能であり、この場合も上述した効果を得ることができる。
液晶表示装置はノーマリーホワイトモードを採っていても上述した効果を得ることができる。この場合、プリチャージ信号の持つ電圧レベルは、黒表示用の映像信号の電圧値である。
プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値より高くとも、負極性の映像信号の最も深い電圧値より深くとも、縦クロストークの発生を低減することができる。また、縦クロストークの発生を低減する効果が上述した実施形態ほど得られない恐れがあるが、プリチャージ信号の持つ電圧レベルは、正極性の映像信号の最も高い電圧値より低くとも、負極性の映像信号の最も深い電圧値より浅くとも、縦クロストークの発生を低減することができる。
LPN…液晶表示パネル、AR…アレイ基板、G…走査線、C…補助容量線、S…信号線、SW…スイッチング素子、PE…画素電極、PA…主画素電極、PF…副画素電極、CT…対向基板、CE…共通電極、CA,CAL,CAR…主共通電極、LQ…液晶層、AP…開口部、4…バックライトユニット、13…切替え回路、31…走査線駆動回路、56…切替え素子、90…信号線駆動回路、PP…プリチャージ期間、PR,PG,PB…書き込み期間。
Claims (8)
- 信号線と、画素電極と、前記信号線に電気的に接続されたソース領域及び前記画素電極に電気的に接続されたドレイン領域を含んだ半導体層を有した薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記信号線に電気的に接続され前記信号線に正極性及び負極性の映像信号を与えHV反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、1水平走査期間毎に、前記信号線に前記映像信号を与える前に、前記正極性の映像信号と前記負極性の映像信号との中間の電圧値とは異なる電圧レベルを持つプリチャージ信号を前記信号線に与える液晶表示装置。 - 前記プリチャージ信号の持つ電圧レベルは、前記正極性の映像信号の最も高い電圧値から前記負極性の映像信号の最も深い電圧値の範囲内である請求項1に記載の液晶表示装置。
- 前記プリチャージ信号の持つ電圧レベルは、前記正極性の映像信号の最も高い電圧値、及び前記負極性の映像信号の最も深い電圧値の何れか一方である請求項2に記載の液晶表示装置。
- ノーマリーブラックモードを採る液晶表示装置であって、
前記プリチャージ信号の持つ電圧レベルは、白表示用の前記映像信号の電圧値である請求項1に記載の液晶表示装置。 - 前記画素電極は、長軸を有した主画素電極を有し、
前記共通電極は、前記長軸に直交した方向に前記主画素電極を挟んで位置し前記長軸に沿った方向に延出した一対の主共通電極を有する、請求項1に記載の液晶表示装置。 - 前記画素電極は、前記主画素電極に接続され前記長軸に直交した方向に延出した副画素電極をさらに有している請求項5に記載の液晶表示装置。
- 前記主画素電極及び副画素電極は、互いに交差し十字状に形成されている請求項6に記載の液晶表示装置。
- 第1乃至第3信号線と、第1乃至第3画素電極と、前記第1信号線に電気的に接続されたソース領域及び前記第1画素電極に電気的に接続されたドレイン領域を含んだ第1半導体層を有した第1薄膜トランジスタと、前記第2信号線に電気的に接続されたソース領域及び前記第2画素電極に電気的に接続されたドレイン領域を含んだ第2半導体層を有した第2薄膜トランジスタと、前記第3信号線に電気的に接続されたソース領域及び前記第3画素電極に電気的に接続されたドレイン領域を含んだ第3半導体層を有した第3薄膜トランジスタと、を有したアレイ基板と、
定電位に設定される共通電極を有し、前記アレイ基板に隙間を置いて対向配置された対向基板と、
前記アレイ基板及び対向基板間に挟持され、前記第1乃至第3画素電極と前記共通電極との間に形成される電界が作用される液晶層と、
前記第1乃至第3信号線に電気的に接続され、前記第1信号線に正極性及び負極性の第1映像信号を与え、前記第2信号線に正極性及び負極性の第2映像信号を与え、前記第3信号線に正極性及び負極性の第3映像信号を与え、HV反転駆動を行う信号線駆動回路と、を備え、
前記信号線駆動回路は、1水平走査期間毎に、
前記第1乃至第3信号線に前記第1乃至第3映像信号を与える前に、前記正極性の第1乃至第3映像信号と前記負極性の第1乃至第3映像信号との中間の電圧値とは異なる電圧レベルを持つ同一極性のプリチャージ信号を前記第1乃至第3信号線に同時に与え、
前記プリチャージ信号を与えた後、前記第1信号線に前記第1映像信号を与え、
前記第1信号線に前記第1映像信号を与えた後、前記第2信号線に前記第2映像信号を与え、
前記第2信号線に前記第2映像信号を与えた後、前記第3信号線に前記第3映像信号を与える液晶表示装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194448A JP2014048652A (ja) | 2012-09-04 | 2012-09-04 | 液晶表示装置 |
US14/016,503 US9135873B2 (en) | 2012-09-04 | 2013-09-03 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012194448A JP2014048652A (ja) | 2012-09-04 | 2012-09-04 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014048652A true JP2014048652A (ja) | 2014-03-17 |
Family
ID=50186894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012194448A Pending JP2014048652A (ja) | 2012-09-04 | 2012-09-04 | 液晶表示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9135873B2 (ja) |
JP (1) | JP2014048652A (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016142880A (ja) | 2015-01-30 | 2016-08-08 | 株式会社ジャパンディスプレイ | 表示装置 |
CN105261342A (zh) * | 2015-11-17 | 2016-01-20 | 深圳市华星光电技术有限公司 | Tft基板的驱动方法、驱动电路及显示装置 |
JP6773054B2 (ja) * | 2016-02-02 | 2020-10-21 | ソニー株式会社 | 表示装置、電子機器および投射型表示装置 |
JP2018136495A (ja) * | 2017-02-23 | 2018-08-30 | 株式会社ジャパンディスプレイ | 表示ドライバ及び表示装置 |
US10930709B2 (en) | 2017-10-03 | 2021-02-23 | Lockheed Martin Corporation | Stacked transparent pixel structures for image sensors |
US10510812B2 (en) | 2017-11-09 | 2019-12-17 | Lockheed Martin Corporation | Display-integrated infrared emitter and sensor structures |
US10838250B2 (en) | 2018-02-07 | 2020-11-17 | Lockheed Martin Corporation | Display assemblies with electronically emulated transparency |
US10129984B1 (en) | 2018-02-07 | 2018-11-13 | Lockheed Martin Corporation | Three-dimensional electronics distribution by geodesic faceting |
US10690910B2 (en) | 2018-02-07 | 2020-06-23 | Lockheed Martin Corporation | Plenoptic cellular vision correction |
US10979699B2 (en) | 2018-02-07 | 2021-04-13 | Lockheed Martin Corporation | Plenoptic cellular imaging system |
US10652529B2 (en) | 2018-02-07 | 2020-05-12 | Lockheed Martin Corporation | In-layer Signal processing |
US10951883B2 (en) | 2018-02-07 | 2021-03-16 | Lockheed Martin Corporation | Distributed multi-screen array for high density display |
US11616941B2 (en) | 2018-02-07 | 2023-03-28 | Lockheed Martin Corporation | Direct camera-to-display system |
US10594951B2 (en) | 2018-02-07 | 2020-03-17 | Lockheed Martin Corporation | Distributed multi-aperture camera array |
JP2019184856A (ja) * | 2018-04-12 | 2019-10-24 | シャープ株式会社 | 表示装置およびその駆動方法 |
US10770019B2 (en) * | 2018-08-31 | 2020-09-08 | Chongqing Hkc Optoelectronics Co., Ltd. | Method and device for driving display panel with two pulse signals for precharging pixel drive cells |
US10866413B2 (en) | 2018-12-03 | 2020-12-15 | Lockheed Martin Corporation | Eccentric incident luminance pupil tracking |
US10698201B1 (en) | 2019-04-02 | 2020-06-30 | Lockheed Martin Corporation | Plenoptic cellular axis redirection |
JP7348808B2 (ja) * | 2019-10-24 | 2023-09-21 | シャープ株式会社 | 液晶表示装置 |
CN110910845A (zh) * | 2019-11-18 | 2020-03-24 | 福建华佳彩有限公司 | Dot显示的驱动方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05134628A (ja) * | 1991-11-11 | 1993-05-28 | Seiko Epson Corp | 液晶表示体駆動装置 |
JPH07319429A (ja) * | 1994-05-30 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置の駆動方法および液晶画像表示装置 |
JPH11295764A (ja) * | 1998-01-23 | 1999-10-29 | Hitachi Ltd | 液晶表示装置 |
JP2002149125A (ja) * | 2000-11-10 | 2002-05-24 | Nec Corp | パネル表示装置のデータ線駆動回路 |
JP2007140296A (ja) * | 2005-11-21 | 2007-06-07 | Nec Electronics Corp | 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法 |
JP2009192822A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222397A (ja) | 1993-01-25 | 1994-08-12 | Sony Corp | 液晶表示装置 |
JPH07159807A (ja) | 1993-12-06 | 1995-06-23 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
TW454101B (en) | 1995-10-04 | 2001-09-11 | Hitachi Ltd | In-plane field type liquid crystal display device comprising liquid crystal molecules with more than two different kinds of reorientation directions and its manufacturing method |
JPH09160041A (ja) | 1995-12-08 | 1997-06-20 | Toshiba Corp | 液晶表示素子 |
JPH09160042A (ja) | 1995-12-08 | 1997-06-20 | Toshiba Corp | 液晶表示素子 |
JPH09160061A (ja) | 1995-12-08 | 1997-06-20 | Toshiba Corp | 液晶表示素子 |
JPH1026765A (ja) | 1996-07-10 | 1998-01-27 | Toshiba Corp | 液晶表示素子、投影型液晶表示装置及び基板 |
JP3644653B2 (ja) | 1996-08-07 | 2005-05-11 | 三菱電機株式会社 | 液晶表示装置 |
JPH1090708A (ja) | 1996-09-17 | 1998-04-10 | Toshiba Corp | 液晶表示素子 |
JP4364332B2 (ja) | 1998-06-23 | 2009-11-18 | シャープ株式会社 | 液晶表示装置 |
JP4107978B2 (ja) | 2003-02-21 | 2008-06-25 | スタンレー電気株式会社 | 液晶表示素子 |
JP2005003802A (ja) | 2003-06-10 | 2005-01-06 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
JP4088619B2 (ja) | 2004-01-28 | 2008-05-21 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
KR100617040B1 (ko) | 2004-03-16 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자 및 그 제조방법 |
JP2005292515A (ja) | 2004-03-31 | 2005-10-20 | Sharp Corp | 液晶表示装置およびその駆動方法ならびに電子機器 |
JP2006003877A (ja) | 2004-05-19 | 2006-01-05 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP4584131B2 (ja) * | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
KR101247113B1 (ko) | 2005-11-22 | 2013-04-01 | 삼성디스플레이 주식회사 | 표시장치 |
KR101258082B1 (ko) * | 2005-12-30 | 2013-04-25 | 엘지디스플레이 주식회사 | 액정표시소자 및 제조방법 |
JP2008015179A (ja) * | 2006-07-05 | 2008-01-24 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
TW200813535A (en) | 2006-09-12 | 2008-03-16 | Wintek Corp | Liquid crystal panel and liquid crystal display |
KR101413275B1 (ko) | 2007-01-29 | 2014-06-30 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 이의 제조 방법 |
KR20080071231A (ko) | 2007-01-30 | 2008-08-04 | 삼성전자주식회사 | 액정 표시 장치 |
KR101427708B1 (ko) | 2007-02-01 | 2014-08-11 | 삼성디스플레이 주식회사 | 액정 표시 패널 |
JP2012189767A (ja) * | 2011-03-10 | 2012-10-04 | Panasonic Liquid Crystal Display Co Ltd | 液晶表示装置 |
JP5647955B2 (ja) * | 2011-08-24 | 2015-01-07 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
-
2012
- 2012-09-04 JP JP2012194448A patent/JP2014048652A/ja active Pending
-
2013
- 2013-09-03 US US14/016,503 patent/US9135873B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05134628A (ja) * | 1991-11-11 | 1993-05-28 | Seiko Epson Corp | 液晶表示体駆動装置 |
JPH07319429A (ja) * | 1994-05-30 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置の駆動方法および液晶画像表示装置 |
JPH11295764A (ja) * | 1998-01-23 | 1999-10-29 | Hitachi Ltd | 液晶表示装置 |
JP2002149125A (ja) * | 2000-11-10 | 2002-05-24 | Nec Corp | パネル表示装置のデータ線駆動回路 |
JP2007140296A (ja) * | 2005-11-21 | 2007-06-07 | Nec Electronics Corp | 液晶表示装置の動作方法、液晶表示装置、表示パネルドライバ、及び表示パネルの駆動方法 |
JP2009192822A (ja) * | 2008-02-14 | 2009-08-27 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20140062984A1 (en) | 2014-03-06 |
US9135873B2 (en) | 2015-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9135873B2 (en) | Liquid crystal display device | |
JP5530987B2 (ja) | 液晶表示装置 | |
JP5504215B2 (ja) | 液晶表示装置 | |
JP6104548B2 (ja) | 液晶表示装置 | |
US9025097B2 (en) | Liquid crystal display device | |
US9424786B2 (en) | Liquid crystal display device | |
JP5647955B2 (ja) | 液晶表示装置 | |
US10768495B2 (en) | Display device having a first electrode with an opening overlapping with a second electrode | |
JP5883721B2 (ja) | 液晶表示装置 | |
US9733533B2 (en) | Liquid crystal display device | |
JP6039914B2 (ja) | 液晶表示装置 | |
JP2014021196A (ja) | 液晶表示装置 | |
JP5903309B2 (ja) | 液晶表示装置 | |
JP5572603B2 (ja) | 液晶表示装置 | |
JP2013064800A (ja) | 液晶表示装置 | |
JP2013040990A (ja) | 液晶表示装置 | |
JP5677923B2 (ja) | 液晶表示装置 | |
JP2013029784A (ja) | 液晶表示装置 | |
JP5771501B2 (ja) | 液晶表示装置 | |
JP5759871B2 (ja) | 液晶表示装置 | |
JP2013072954A (ja) | 液晶表示装置 | |
JP2013068848A (ja) | 液晶表示装置 | |
JP5945479B2 (ja) | 液晶表示装置 | |
JP2013195686A (ja) | 液晶表示装置 | |
JP2013064889A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161220 |