JP2018136495A - 表示ドライバ及び表示装置 - Google Patents

Abstract

【課題】 液晶の応答性能を向上して、液晶応答不足に起因する映像表示不良を低減することができる表示ドライバ及び表示装置を提供する。【解決手段】 一実施形態に係る表示ドライバＤＤＲは、アクティブマトリクス型の表示装置ＤＳＰの表示動作を制御する表示ドライバであって、表示装置は、液晶画素ＰＸがマトリクス状に配置された表示領域ＤＡと、液晶画素が配列した行に沿って配置された複数の走査線Ｇと、液晶画素が配列した列に沿って配置された複数の信号線Ｓと、走査線と信号線とが交差した位置近傍に配置された複数のスイッチング素子ＳＷと、表示領域を照射するバックライトＢＬＴと、を有し、表示ドライバは、所定階調の信号を液晶画素に書込む予備書込みを制御した後に液晶画素に対して映像信号の順次書込みを制御し、予備書込みから所定時間経過時にバックライトを点灯させる表示ドライバである。【選択図】図７

Description

本発明は、表示ドライバ及び表示装置に関する。

液晶表示装置は、薄型、軽量かつ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎にトランジスタを配置したアクティブマトリクス型液晶表示装置は、テレビ受像機、カーナビゲーション装置等の車載用ディスプレイ、ノートパソコン、タブレット型ＰＣ、携帯電話、スマートフォンなどモバイル用端末等、様々な機器のディスプレイとして普及している。

昨今の液晶表示デバイスの多方面への応用展開に伴い、これまで以上に高品位な表示性能が求められるようになってきている。特に表示の応答特性については、液晶デバイスの動作原理が、その表示素子の大元たる液晶分子による光シャッター動作に依存していることもあって、物理的な動作部位を伴わないＯＬＥＤ等の自発光デバイスに比較して応答が遅い事がデメリットとなっていた。

一方で現在の市場では、ＶＲ（Virtual Reality）やＡＲ（Augmented Reality）に代表される新しい製品形態が急速に普及しつつある。このような製品に用いられる表示デバイスでは、例えばＶＲ使用時の不快な酔い症状等の悪影響を可能な限り排除する必要性から、表示品位の内でも特に応答特性について非常に高いレベルが要求されている。そのため、上述の用途への液晶表示デバイスの適用は、応答特性の良好なＯＬＥＤ等の自発光デバイスに比較すると不利な状況にあった。

このようなデメリットを改善すべく、実際に表示に使われる映像信号よりも大きい振幅の電圧を、オーバードライブとして各画素に供給する方法が提案されている。一方、表示の視認性を向上するため、バックライトの点灯動作をコントロールして、バックライトの点灯時間を短縮する事で、液晶の応答時間内はバックライトを消灯状態に維持し、実質的に液晶の応答動作が視認されないように制限する等の方法も提案されている。

特開２００６−３３０３１１号公報

しかしながらオーバードライブを用いる方法では、オーバードライブで画素に書き込んだ電圧を、バックライト点灯に合わせて所望の電圧に設定されるよう面内で均一に調整する事が難しいという問題があった。またバックライトの点灯を制御する場合であっても、画面の精細度が向上してさらに高速な応答性が必要となるにしたがって、書込み動作の後半に書き込まれた画素では、液晶の応答動作がバックライト点灯中に視認される可能性が高くなるという問題があった。

本発明は、液晶の応答性能を向上して、液晶応答不足に起因する映像表示不良を低減することができる表示ドライバ及び表示装置を提供することを目的とする。

一実施形態に係る表示ドライバは、アクティブマトリクス型の表示装置の表示動作を制御する表示ドライバにおいて、前記表示装置は、液晶画素がマトリクス状に配置された表示領域と、前記液晶画素が配列した行に沿って配置された複数の走査線と、前記液晶画素が配列した列に沿って配置された複数の信号線と、前記走査線と前記信号線とが交差した位置近傍に配置された複数のスイッチング素子と、前記表示領域を照射するバックライトと、を有し、前記表示ドライバは、所定階調の信号を前記液晶画素に書込む予備書込みを制御した後に前記液晶画素に対して映像信号の順次書込みを制御し、前記予備書込みから所定時間経過時に前記バックライトを点灯させる表示ドライバである。

第１の実施の形態の表示装置の概略の構成を示す図。 第１の実施の形態の表示装置の構造をより詳細に示す断面図。 図２に示した第２電極に適用可能な形状の一例を模式的に示す図。 第１の実施の形態の表示装置の検討に先立って検討した液晶応答と初期電圧の関係を示す図。 第１の実施の形態の表示装置の検討に先立って検討した液晶応答例を示す図。 第１の実施の形態の表示装置の液晶応答と初期電圧の関係を示す図。 第１の実施の形態の表示装置の液晶応答例を示す図。 第１の実施の形態バリエーションの表示装置の液晶応答と初期電圧の関係を示す図。 第２の実施の形態の表示装置の液晶応答例を示す図。 第３の実施の形態の表示装置の液晶応答例を示す図。 第４の実施の形態の表示装置の概略の構成を示す図。 第４の実施の形態の表示装置の液晶応答例を示す図。 実施の形態の表示装置の予備書込み電圧を選択する方法について説明するための図。 実施の形態の表示装置の予備書込み電圧を選択する際に使用する液晶応答と初期電圧の関係を示す図。 実施の形態の表示装置の視認性を損なわない予備書込み電圧を選択する方法について説明するための図。 実施の形態の表示装置の視認性を損なわない予備書込み電圧を選択する際に使用する液晶応答と初期電圧の関係を示す図。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

以下、表示装置として液晶表示装置を例として各実施の形態を説明する。

[第１の実施の形態]
図１は、第１の実施の形態の表示装置ＤＳＰの概略の構成を示す図である。

表示装置ＤＳＰは、表示パネルＰＮＬと、表示パネルＰＮＬを背面側から照明するバックライトＢＬＴと、を備えている。そして表示パネルＰＮＬには、マトリクス状に配置された単位画素ＰＸを含む表示領域ＤＡが設けられている。

図１に示すように、表示領域ＤＡにおいては、複数の単位画素ＰＸが配列する行に沿って延びる走査線Ｇ（Ｇ１、Ｇ２…）と、複数の単位画素ＰＸが配列する列に沿って延びる信号線Ｓ（Ｓ１、Ｓ２…）と、走査線Ｇと信号線Ｓが交差する位置近傍に配置されたスイッチング素子ＳＷとが備えられている。

スイッチング素子ＳＷは薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を備えている。スイッチング素子ＳＷのゲート電極は対応する走査線Ｇと電気的に接続されている。スイッチング素子ＳＷのソース電極は対応する信号線Ｓと電気的に接続されている。スイッチング素子ＳＷのドレイン電極は対応する画素電極ＰＥ（後述する第２電極Ｅ２）と電気的に接続されている。

また、複数の単位画素ＰＸを駆動する駆動手段として、ゲートドライバＧＤ（左側ＧＤ−Ｌおよび右側ＧＤ−Ｒ）とソースドライバＳＤとが設けられている。複数の走査線ＧはゲートドライバＧＤの出力端子と電気的に接続されている。複数の信号線ＳはソースドライバＳＤの出力端子と電気的に接続されている。

ゲートドライバＧＤとソースドライバＳＤとは、表示領域ＤＡの周囲の領域（額縁）に配置されている。ゲートドライバＧＤは複数の走査線Ｇにオン電圧を順次印加して、選択された走査線Ｇに電気的に接続されたスイッチング素子ＳＷのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給されたスイッチング素子ＳＷの、ソース電極−ドレイン電極間が導通する。ソースドライバＳＤは、複数の信号線Ｓのそれぞれに対応する出力信号を供給する。信号線Ｓに供給された信号は、ソース電極−ドレイン電極間が導通したスイッチング素子ＳＷを介して対応する画素電極ＰＥに印加される。

ゲートドライバＧＤとソースドライバＳＤとは、表示パネルＰＮＬの外部に配置された表示ドライバＤＤＲにより動作を制御される。また表示ドライバＤＤＲは、共通電極（後述する第１電極Ｅ１）に共通電圧Ｖｃｏｍを供給している。さらに表示ドライバＤＤＲは、バックライトＢＬＴの動作を制御する。

図２は、第１の実施の形態の表示装置ＤＳＰの構造をより詳細に示す断面図である。

上述のように表示パネルＰＮＬは、画像を表示するための表示領域ＤＡにおいて、多数の単位画素ＰＸを備えている。単位画素ＰＸは、表示領域ＤＡに表示されるカラー画像を構成する最小単位であり、異なる色に対応する複数の副画素ＳＰＸを含む。図２の例においては、赤、緑、青にそれぞれ対応する副画素ＳＰＸＲ，ＳＰＸＧ，ＳＰＸＢが第１方向Ｘに並んだ単位画素ＰＸの構造を示している。なお、単位画素ＰＸは、副画素ＳＰＸＲ，ＳＰＸＧ，ＳＰＸＢの他に、例えば白に対応する副画素ＳＰＸなどを含んでいても良い。

表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された対向基板ＣＴと、これらアレイ基板ＡＲと対向基板ＣＴとの間に封入された液晶層ＬＱと、を備えている。本実施形態において、液晶層ＬＱに含まれる液晶分子は、誘電率異方性が正（ポジ型）である。

アレイ基板ＡＲは、光透過性を有するガラス基板や樹脂基板などの第１絶縁基板１０を備えている。第１絶縁基板１０は、対向基板ＣＴと対向する側の第１主面１０Ａと、第１主面１０Ａの反対側の第２主面１０Ｂと、を有している。さらに、アレイ基板ＡＲは、第１絶縁基板１０の第１主面１０Ａの側に、スイッチング素子ＳＷと、第１電極Ｅ１（下側電極）と、第２電極Ｅ２（上側電極）と、第１絶縁層１１と、第２絶縁層１２と、第１配向膜ＡＬ１と、を備えている。

スイッチング素子ＳＷは、副画素ＳＰＸにそれぞれ配置されている。スイッチング素子ＳＷは、第１絶縁基板１０の第１主面１０Ａに設けられ、第１絶縁層１１によって覆われている。第１電極Ｅ１は、第１絶縁層１１の上に形成されている。

図２の例において、第１電極Ｅ１は副画素ＳＰＸＲ，ＳＰＸＧ，ＳＰＸＢに亘って共通に設けられており、第２電極Ｅ２は副画素ＳＰＸＲ，ＳＰＸＧ，ＳＰＸＢに対して１つずつ設けられている。また、第１電極Ｅ１は、副画素ＳＰＸＲ，ＳＰＸＧ，ＳＰＸＢの第２電極Ｅ２に対向する位置において、それぞれ開口部７を有している。

第１電極Ｅ１は、第２絶縁層１２によって覆われている。第２電極Ｅ２は、第２絶縁層１２の上に形成され、第１電極Ｅ１と対向している。図２の例において、第２電極Ｅ２は、複数のスリットＳＬを有している。

第２電極Ｅ２は、開口部７、第１絶縁層１１に設けられたコンタクトホールＣＨ１、及び、第２絶縁層１２に設けられたコンタクトホールＣＨ２を通じて、それぞれ副画素ＳＰＸＲ，ＳＰＸＧ，ＳＰＸＢのスイッチング素子ＳＷと電気的に接続されている。

第１電極Ｅ１は、コンタクトホールＣＨ１，ＣＨ２に対応する位置に、上述の開口部７を有している。これら開口部７を除き、第１電極Ｅ１は、スリット等を有さない連続した形状である。

本実施形態において、第１電極Ｅ１はコモン電圧が供給される共通電極として機能し、第２電極Ｅ２は副画素ＳＰＸごとに選択的に電圧が供給される画素電極として機能する。第１電極Ｅ１及び第２電極Ｅ２は、例えば、インジウム錫酸化物（Indium Tin Oxide：ＩＴＯ）やインジウム亜鉛酸化物（Indium Zinc Oxide：ＩＺＯ）などの透明な導電材料で形成されている。

第１配向膜ＡＬ１は、第２電極Ｅ２を覆い、液晶層ＬＱと接している。第１配向膜ＡＬ１には、ラビング処理或いは光配向処理などの配向処理が施されている。

一方、対向基板ＣＴは、光透過性を有するガラス基板や樹脂基板などの第２絶縁基板２０を備えている。第２絶縁基板２０は、アレイ基板ＡＲと対向する側の第１主面２０Ａと、第１主面２０Ａの反対側の第２主面２０Ｂと、を有している。さらに、対向基板ＣＴは、第２絶縁基板２０の第１主面２０Ａの側に、カラーフィルタ２１Ｒ，２１Ｇ，２１Ｂと、ブラックマトリクス２２と、オーバーコート層２３と、第２配向膜ＡＬ２と、を備えている。

カラーフィルタ２１Ｒは、例えば赤色に着色された樹脂材料によって形成され、赤色の副画素ＳＰＸＲに配置されている。カラーフィルタ２１Ｇは、例えば緑色に着色された樹脂材料によって形成され、緑色の副画素ＳＰＸＧに配置されている。カラーフィルタ２１Ｂは、例えば青色に着色された樹脂材料によって形成され、青色の副画素ＳＰＸＢに配置されている。

ブラックマトリクス２２は、副画素ＳＰＸＲ，ＳＰＸＧ，ＳＰＸＢを区画する。カラーフィルタ２１Ｒ，２１Ｇ，２１Ｂの境界は、ブラックマトリクス２２に重なっている。オーバーコート層２３は、カラーフィルタ２１Ｒ，２１Ｇ，２１Ｂを覆うとともに、これらカラーフィルタ２１Ｒ，２１Ｇ，２１Ｂの表面を平坦化している。

第２配向膜ＡＬ２は、オーバーコート層２３を覆っており、液晶層ＬＱと接している。第２配向膜ＡＬ２には、第１配向膜ＡＬ１と同じく、ラビング処理或いは光配向処理などの配向処理が施されている。

アレイ基板ＡＲの外面、すなわち第１絶縁基板１０の第２主面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面、すなわち第２絶縁基板２０の第２主面２０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸（あるいは第１吸収軸）と第２偏光板ＰＬ２の第２偏光軸（あるいは第２吸収軸）とは、互いに直交するクロスニコルの位置関係にある。

このような構成の表示装置ＤＳＰは、第１光学素子ＯＤ１の側から入射する光を副画素ＳＰＸごとに選択的に透過させることで、表示領域ＤＡに画像を表示する。

図３は、図２に示した第２電極Ｅ２に適用可能な形状の一例を模式的に示す図である。この図に示す第２電極Ｅ２は、第１方向Ｘと交わる第２方向Ｙに沿って延びる接続部３と、この接続部３の一方の側辺部から延出した複数の櫛歯電極４と、接続部３の一方の端部に設けられたコンタクト部５と、を有している。図３の例において、第２方向Ｙは、第１方向Ｘと直交する方向である。

櫛歯電極４は、いずれも第１方向Ｘと平行に延びるとともに、第２方向Ｙに沿って一定の間隔を空けて並んでいる。図３の例においては、先端に向けて先細る台形状の櫛歯電極４を示しているが、櫛歯電極は矩形状など他の形状であってもよい。隣り合う櫛歯電極４の間の空間が、上述のスリットＳＬに相当する。これらのスリットＳＬは、櫛歯電極４と同じく、第１方向Ｘと平行に延びている。接続部３は、複数の櫛歯電極４のうち第２方向Ｙにおける最端（図中の下側の端）に配置された櫛歯電極４Ｅよりも第２方向Ｙに突出した突出部分３ａを有している。

図２に示した第１配向膜ＡＬ１は、第１方向Ｘと平行な配向処理方向ＡＤに沿って配向処理が施されている。一方、第２配向膜ＡＬ２は、配向処理方向ＡＤ或いは配向処理方向ＡＤと反対の方向に配向処理が施されている。すなわち、本実施形態に係る液晶表示装置ＤＳＰにおいては、櫛歯電極４及びスリットＳＬの延出方向と、配向処理方向ＡＤ（或いは液晶分子の初期配向方向）とが略一致している。

このように、第２絶縁層１２を介して第１電極Ｅ１及び第２電極Ｅ２を対向させるとともに、液晶層ＬＱ側に位置する第２電極Ｅ２に櫛歯電極４を設け、且つこの櫛歯電極４及びスリットＳＬの延出方向と配向処理方向ＡＤとを一致させることにより、一般的なＦＦＳモードとは異なる応答速度の速い高速横電界モードを実現することができる。

続いて、従来の液晶駆動方法における映像表示不良内容について説明する。
図４は、第１の実施の形態の表示装置ＤＳＰの検討に先立って検討した液晶応答と初期電圧の関係を示す図である。
図４に示す表には、液晶に電圧を印加して、スタートレベル（start level）に示す階調（開始階調）を、ターゲットレベル（target level）に示す階調（到達階調）に変化させるに必要な時間（応答時間）を示している。なお、この表に示す値は液晶の応答速度を測定して求めた値である。

この表を参照すると、特に中間階調に到達するまでの応答時間が長いことがわかる。例えば、開始階調が０（黒）の場合、到達階調が１１８〜１４５（中間階調）のときの応答時間は、到達階調が２５５（白）のときの応答時間よりも大きくなっている。他の開始階調（４５〜２５５）についても同様である。このため、液晶の応答時間として、標準的に採用されている、黒（０）→白（２５５）→黒（０）の応答時間を用いて駆動方式の設計を行った場合は設計値よりも応答時間がかかることによって、動画表示の画質低下を生じる恐れがある。

図５は、第１の実施の形態の表示装置ＤＳＰの検討に先立って検討した液晶応答例を示す図である。
図５に示す座標の縦軸は表示領域ＤＡにおける単位画素ＰＸの行数を表している。即ち、走査線Ｇの番号を表している。図５に示す座標の横軸は１フレームの時間を表している。

座標のＸ軸上にある走査線Ｇ１について説明する。時刻ｔ１において走査線Ｇ１から出力されるゲート信号がオンする。ゲート信号がオンとなる期間Ｔａにおいて映像信号の書込みが行われる。期間Ｔａが終了した時点では画素電極ＰＥは映像信号に対応した電位に設定されるが、液晶は応答を終了していない。時刻ｔ１〜時刻ｔ２までの期間Ｔｂは、液晶が応答を終了するのに必要な期間（遷移期間）である。

時刻ｔ３においてバックライトＢＬＴが点灯を開始し、時刻ｔ４でバックライトＢＬＴは消灯する。時刻ｔ４が１フレーム周期に対応する。そのため、走査線Ｇ１で駆動される単位画素ＰＸでは、液晶が応答を終了した後でバックライトＢＬＴが点灯するため、所望の階調が表示される。

上述の駆動動作は走査線Ｇ１、Ｇ２、・・・Ｇ１９２０について順次行われるが、走査線Ｇｎ〜Ｇ１９２０で駆動される液晶では、液晶が応答を終了する前にバックライトＢＬＴが点灯している。このような現象は、例えば、標準的に採用されている黒→白→黒の応答時間を用いて駆動方式の設計を行った場合、設計に用いた応答時間よりも中間階調に到達するまでの応答時間が大きいときに発生する可能性がある。このような不具合は、応答特性について高いレベルが要求されて、フレーム周期を短縮する場合に顕在化する。

図５に示すケースは、バックライト点灯中に液晶の応答状態（透過率が変動する状態）が視認されるため、静止画表示では許容できるとしても動画を表示するには不適である。一方、このような状態が発生しないよう、バックライト点灯開始時間を遅らせることも考えられるが、バックライト点灯時間が短くなるため、輝度を増加することによる消費電力の増加を招く結果となる。

図６は、第１の実施の形態の表示装置ＤＳＰの液晶応答と初期電圧の関係を示す図である。
この表を参照すると、中間階調を開始階調とすると、従来駆動で特に問題であった液晶応答時間を大幅に改善できることがわかる。特に、開始階調を１４５階調とした場合は、液晶応答時間は２０〜２５％程度改善されている。

図７は、第１の実施の形態の表示装置ＤＳＰの液晶応答例を示す図である。
図７に示す座標の縦軸は表示領域ＤＡにおける単位画素ＰＸの行数を表している。即ち、走査線Ｇの番号を表している。図７に示す座標の横軸は１フレームの時間を表している。

時刻ｔ０において、全信号線Ｓに中間階調（＝１４５階調）の映像信号がセットされた後、全走査線Ｇ１〜Ｇ１９２０のゲート信号がオンされる。全ゲート信号がオンとなる期間Ｔｐにおいて中間階調の映像信号の書込み（予備書込み）が行われる。期間Ｔｐ経過後、全走査線Ｇ１〜Ｇ１９２０のゲート信号はオフされ、次に映像信号の順次書込み動作が行われる。

座標のＸ軸上にある走査線Ｇ１について説明する。時刻ｔ１において走査線Ｇ１から出力されるゲート信号がオンする。ゲート信号がオンとなる期間Ｔａにおいて映像信号の書込みが行われる。期間Ｔａが終了した時点では画素電極ＰＥは映像信号に対応した電位に設定されるが、液晶は応答を終了していない。時刻ｔ１〜時刻ｔ２までの期間Ｔｂは、液晶が応答を終了するのに必要な期間（遷移期間）である。

時刻ｔ３においてバックライトＢＬＴが点灯を開始し、時刻ｔ４でバックライトＢＬＴは消灯する。そのため、走査線Ｇ１で駆動される単位画素ＰＸでは、液晶が応答を終了した後でバックライトＢＬＴが点灯するため、所望の階調が表示される。

上述の駆動動作は走査線Ｇ１、Ｇ２、・・・Ｇ１９２０について順次行われ、走査線Ｇｎ〜Ｇ１９２０で駆動される全ての液晶では、予備書込みによって液晶の応答時間が短くなっているためバックライトＢＬＴが点灯する時刻ｔ３までには所望の階調への応答が終了する。なお、図７中の時刻ｔ２を起点とする点線は、図５に示す従来の駆動方法における液晶が応答を終了する時刻を表し、時刻ｔ２を起点とする実線が、第１の実施の形態の駆動方法における液晶が所望の階調への応答を終了する時刻を表している。

ここで、走査線Ｇで駆動される画素では、予備書込みによって中間階調の映像信号が書き込まれた後、正規の映像信号の書込みが行われるが、走査線Ｇで駆動される画素の駆動順が後になるほど、当該画素では予備書込みによる液晶分子の配向変化が収束して安定化している。即ち、駆動順が後の画素ほど、予備書込みよる液晶の透過率（階調）がより所定の透過率に近い値となっているため、液晶応答時間の改善が図れている。図７に示すように、液晶が応答を終了するのに必要な期間（遷移期間）Ｔｂは、予備書き込みを行わない従来の方式と比較して、予備書込みによる応答改善期間Ｔｃだけ短い値となっている。

次に、上述の機能を実現するための表示装置ＤＳＰの動作を図１を参照して説明する。

予備書込み動作においては、表示ドライバＤＤＲが予備書き込み用階調電圧をソースドライバＳＤに出力する。ソースドライバＳＤは、全信号線Ｓに予備書き込み用階調電圧を出力する。出力する予備書込み用階調電圧は、予め外部（不図示）から設定された値であっても良く、また表示ドライバＤＤＲが、例えば図４に示すテーブルを用いて算出した値であっても良い。適正な予備書込み用階調電圧を算出する方法については後で詳細に説明する。

次に、表示ドライバＤＤＲは、ゲートドライバＧＤに対して全ゲート線Ｇのゲート信号をオンするように制御する信号を出力する。例えば、ゲートドライバＧＤ内に組み込まれた全ゲート線Ｇのゲート信号をオンする回路（不図示）に信号を出力する。そして所定時間（Ｔｐ）経過後、表示ドライバＤＤＲはゲートドライバＧＤに対して全ゲート線Ｇのゲート信号をオフするように制御する信号を出力する。

続いて、表示ドライバＤＤＲは、映像表示動作を行うように制御する。映像表示動作では、表示ドライバＤＤＲは、ゲートドライバＧＤにスタート信号と垂直同期信号を出力し、ソースドライバＳＤに映像信号と水平同期信号を出力して、順次行毎の単位画素ＰＸに映像信号を保持させる。そして、全ての単位画素ＰＸに映像信号を保持させた後、表示ドライバＤＤＲは、予備書込み動作開始から所定時間（ｔ３）経過後にバックライトＢＬＴを点灯し、所定時間（ｔ４）経過後にバックライトＢＬＴを消灯する。

なお、表示ドライバＤＤＲが制御する、予備書込み動作開始からバックライトＢＬＴ消灯までの時間（１フレーム周期）は、従来よりも短い時間である。表示ドライバＤＤＲが制御する所定時間（ｔ３又はｔ４）は、予め外部（不図示）から設定された値であっても良く、また表示ドライバＤＤＲが例えば図４に示すテーブルを用いて算出した値であっても良い。

[第１の実施の形態のバリエーション]
第１の実施の形態では、予備書込みを行う階調を中間階調としたが、予備書込みは中間階調に限定されず、表示モード、画素の種類に応じて適切な階調を選択することができる。

図８は、第１の実施の形態バリエーションの表示装置ＤＳＰの液晶応答と初期電圧の関係を示す図である。図８では、画素電極ＰＥ及び共通電極を異なる層に配置して、これらの電極間に発生するフリンジ電界を利用して液晶分子の配向を制御するＦＦＳ（Fringe Field Switching）モード液晶についての応答を表している。

図６に示す液晶応答特性と同様に、開始階調が０（黒）の場合、到達階調が２５５（白）のときの応答時間よりも、到達階調が７９〜１４５（中間階調）のときの応答時間が大きくなっている。しかし、図８に示す液晶応答特性では、開始階調を２５５（白）とした場合、液晶応答時間は約６０％と大幅な改善が期待できることがわかる。

従って、開始階調として常に中間階調を採用するのがベストの選択という訳ではない。このように開始階調をどのような値にするかは、画素の構造、使用する材料などによって適切な値が定められる。但し、予備書込みのための開始階調として高階調を選択した場合、バックライトＢＬＴが点灯するタイミングまでに、正規の映像信号に対応した状態に液晶が応答していない場合が発生し得る。例えば画面全体を黒表示しようとする場合に、十分に黒い画面が表示されない視認性の劣る現象として顕著に視認されるケースがある。このケースに対応する方法については後に詳細に説明する。

[第２の実施の形態]
第２の実施の形態では、映像表示のための信号書込み方法が第１の実施の形態と異なっている。第１の実施の形態と同一あるいは同様の部位には同一の符号を付してその詳細の説明は省略する。

図９は、第２の実施の形態の表示装置ＤＳＰの液晶応答例を示す図である。
図９に示す座標の縦軸は表示領域ＤＡにおける単位画素ＰＸの行数を表している。即ち、走査線Ｇの番号を表している。図９に示す座標の横軸は１フレームの時間を表している。

時刻ｔ０において、全信号線Ｓに中間階調（＝１４５階調）の映像信号がセットされた後、全走査線Ｇ１〜Ｇ１９２０のゲート信号がオンされる。全ゲート信号がオンとなる期間Ｔｐにおいて中間階調の映像信号の書込み（予備書込み）が行われる。期間Ｔｐ経過後、全走査線Ｇ１〜Ｇ１９２０のゲート信号はオフされる。

第２の実施の形態では、表示領域ＤＡを上下に２分割し、分割されたそれぞれの領域において同時に（並行して）表示動作が行われる（上下二分割スキャン）。

時刻ｔ１において、走査線Ｇ９６０と走査線Ｇ９６１とから出力されるゲート信号がオンする。ゲート信号がオンとなる期間Ｔａにおいて映像信号の書込みが行われる。期間Ｔａが終了した時点では対応する画素電極ＰＥは映像信号に対応した電位に設定されるが、液晶は応答を終了していない。時刻ｔ１〜時刻ｔ２までの期間Ｔｂは、Ｇ９６０とＧ９６１に接続する液晶が応答を終了するのに必要な期間（遷移期間）である。時刻ｔ３においてバックライトＢＬＴが点灯を開始し、時刻ｔ４でバックライトＢＬＴは消灯する。

走査線Ｇ９６０から開始される駆動動作は、Ｇ９６０、Ｇ９５９、・・・Ｇ１と画面の中央から下方に向かって行われる。走査線Ｇ９６１から開始される駆動動作は、Ｇ９６０、Ｇ９６１、・・・Ｇ１９２０と画面の中央から上方に向かって行われる。全ての走査線Ｇ１〜Ｇ１９２０で駆動される液晶では予備書込みによって液晶の応答時間が短くなっているため、バックライトＢＬＴが点灯する時刻ｔ３までには所望の階調への応答が終了する。

第２の実施の形態によれば、予備書込みと上下二分割スキャンとを組み合わせることでバックライトＢＬＴ点灯時間を増加させることができるため消費電力を低減することができる。また、第１の実施の形態よりも、１フレーム周期を短縮することができるため、応答性能を高めることができる。

次に、上述の第２の実施の形態の機能を実現するための表示装置ＤＳＰの動作を図１を参照して説明する。

予備書込み動作は、第１の実施の形態と同じであるためその説明は省略する。また、バックライトＢＬＴ点灯動作は、第１の実施の形態と同じであるためその説明は省略する。

映像表示動作では、表示ドライバＤＤＲはゲートドライバＧＤにスタート信号と垂直同期信号を出力する。ゲートドライバＧＤは、上半分の画面にゲート信号Ｇを出力する回路（不図示）と、下半分の画面にゲート信号Ｇを出力する回路（不図示）とを備えている。ソースドライバＳＤは、第１の実施の形態と異なり上半分の画面に映像信号を出力するソース線Ｓと下半分の画面に映像信号を出力するソース線Ｓとを有している。

表示ドライバＤＤＲは、水平同期信号と、上半分の画面用の映像信号と、下半分の画面用の映像信号とをソースドライバＳＤに出力する。そして、画面の中心からそれぞれ上方向、下方向に向けて順次単位画素ＰＸに映像信号を保持させる。

[第３の実施の形態]
第３の実施の形態では、映像表示のための信号書込み方法が第１の実施の形態と異なっている。第１の実施の形態と同一あるいは同様の部位には同一の符号を付してその詳細の説明は省略する。

図１０は、第３の実施の形態の表示装置ＤＳＰの液晶応答例を示す図である。
図１０に示す座標の縦軸は表示領域ＤＡにおける単位画素ＰＸの行数を表している。即ち、走査線Ｇの番号を表している。図１０に示す座標の横軸は１フレームの時間を表している。

時刻ｔ０において、全信号線Ｓに中間階調（＝１４５階調）の映像信号がセットされた後、全走査線Ｇ１〜Ｇ１９２０のゲート信号がオンされる。全ゲート信号がオンとなる期間Ｔｐにおいて中間階調の映像信号の書込み（予備書込み）が行われる。期間Ｔｐ経過後、全走査線Ｇ１〜Ｇ１９２０のゲート信号はオフされる。

第３の実施の形態では、表示領域ＤＡを上下に４分割し、分割されたそれぞれの領域において同時に並行して表示動作が行われる（上下４分割スキャン）。４分割されたそれぞれの領域の境界にある４本の走査線を走査線Ｇ１、Ｇ９６０、Ｇ９６１、Ｇｊ（ｊ≧９６２）とする。ここで、表示領域ＤＡの中央部分にある領域（走査線Ｇｉ〜Ｇｊで囲まれる領域）は、視線に正対する、最も視認される割合の高い領域とする。

時刻ｔ１において、走査線Ｇ１、Ｇ９６０、Ｇ９６１、Ｇｊのゲート信号がオンされる。ゲート信号がオンとなる期間Ｔａにおいて映像信号の書込みが行われる。期間Ｔａが終了した時点では対応する画素電極ＰＥは映像信号に対応した電位に設定されるが、液晶は応答を終了していない。時刻ｔ１〜時刻ｔ２までの期間Ｔｂは、液晶が応答を終了するのに必要な期間（遷移期間）である。時刻ｔ３においてバックライトＢＬＴが点灯を開始し、時刻ｔ４でバックライトＢＬＴは消灯する。

走査線Ｇ９６０から開始される駆動動作は、Ｇ９６０、Ｇ９５９、・・・Ｇｉ＋１と画面の中央から下方に向かって行われる。走査線Ｇｉから開始される駆動動作は、Ｇｉ、Ｇｉ−１、・・・Ｇ１と下方に向かって行われる。走査線Ｇ９６１から開始される駆動動作は、Ｇ９６０、Ｇ９６１、・・・Ｇｊ−１と画面の中央から上方に向かって行われる。走査線Ｇｊから開始される駆動動作は、Ｇｊ＋１、Ｇｊ＋２、・・・Ｇ１９２０と画面の上方に向かって行われる。

中央の２つの領域にある走査線Ｇｉ＋１〜Ｇｊ−１で駆動される液晶では、予備書込みによって液晶の応答時間が短くなっているため、バックライトＢＬＴが点灯する時刻ｔ３までには所望の階調への応答が終了する。上下端側の２つの領域にある走査線Ｇ１〜Ｇｊ、走査線Ｇｊ＋１〜Ｇ１９２０で駆動される液晶については、バックライトＢＬＴが点灯する時刻ｔ３までに所望の階調への応答が終了していなくても良い。上下端側の画素領域は、視線の中心から外れた位置にあるため、端部の画像の応答が遅れたとしても視認されにくいからである。

ここで、全画素を対象として予備書込みを行ったが、中央の２つの領域にある走査線Ｇｉ＋１〜Ｇｊ−１で駆動される液晶に対してのみ予備書き込みを行い、上下端側の２つの領域にある走査線Ｇ１〜Ｇｊ、走査線Ｇｊ＋１〜Ｇ１９２０で駆動される液晶については予備書込みを行わないとすることができる。上下端側の画素領域は、視線の中心から外れた位置にあるため、予備書込みを行わず端部の画像の応答が遅れたとしても視認されにくいからである。従って、全画素を対象として予備書込みを行うか、中央の２つの領域にある液晶に対してのみ予備書き込みを行うかは、ハードウエアの構成などを勘案して決定することができる。

なお、中央の領域の大きさについては、感応試験の結果、全表示面積の５０％以上（望ましくは７０％以上）の面積を備えていれば、視認性が損なわれないことが確認されている。

第３の実施の形態によれば、予備書込みと上下４分割スキャンとを組み合わせることでバックライトＢＬＴ点灯時間を増加させることができるため消費電力を低減することができる。また、第１の実施の形態に対して、１フレーム周期を短縮することができるため、応答性能を高めることができる。

次に、上述の第３の実施の形態の機能を実現するための表示装置ＤＳＰの動作を図１を参照して説明する。

予備書込み動作は、第１の実施の形態と同じであるためその説明は省略する。また、バックライトＢＬＴ点灯動作は、第１の実施の形態と同じであるためその説明は省略する。

第３の実施の形態では、ゲートドライバＧＤが４つに分割されたそれぞれの画面にゲート信号Ｇを出力する４つの回路（不図示）を有し、ソースドライバＳＤは４つに分割されたそれぞれの画面に映像信号を出力する４種のソース線を有している点が第２の実施の形態と異なっている。なお、映像表示動作は、第２の実施の形態と同様であるため、その説明は省略する。

[第４の実施の形態]
第４の実施の形態では、全画素に対する予備書込みの前段階として、全信号線を短絡するスイッチを設けている点が第１の実施の形態と異なっている。第１の実施の形態と同一あるいは同様の部位には同一の符号を付してその詳細の説明は省略する。

図１１は、第４の実施の形態の表示装置ＤＳＰの概略の構成を示す図である。第４の実施の形態では、全画素ショートスイッチＳＴＳＷが設けられている。全画素ショートスイッチＳＴＳＷは、表示ドライバＤＤＲからの信号によって動作して全信号線を短絡（ショート）させる。

全画素ショートスイッチＳＴＳＷは、信号線Ｓ毎に設けられた単位スイッチＵＳＷｉ（ｉ＝１〜ｎ）が単位画素ＰＸの配列する行方向に直列に接続された構成である。単位スイッチＵＳＷは、ＮｃｈトランジスタとＰｃｈトランジスタとが並列に接続されたトランスファゲートで構成されている。単位スイッチＵＳＷｉ（ｉ＝１〜ｎ）の入力端子には信号線Ｓｉ（ｉ＝１〜ｎ）が電気的に接続され、単位スイッチＵＳＷｉの出力端子は次段の単位スイッチＵＳＷｉ＋１の入力端子に接続している。そして、Ｐｃｈトランジスタのゲートにはスイッチ線ＳＷＬが電気的に接続し、Ｎｃｈトランジスタのゲートにはスイッチ線／ＳＷＬが電気的に接続している。ここで、スイッチ線ＳＷＬとスイッチ線／ＳＷＬの信号とは互いに逆相の信号である。

続いて、全画素ショートスイッチＳＴＳＷの動作について説明する。上述の全画素に対して予備書込みを行う前の段階において、表示ドライバＤＤＲは、それぞれスイッチ線ＳＷＬとスイッチ線／ＳＷＬに対してトランスファゲートのＰｃｈトランジスタとＮｃｈトランジスタを導通する信号を出力する。全画素ショートスイッチＳＴＳＷのトランスファゲートが導通して全ての信号線Ｓが電気的に接続される。

この結果、信号線Ｓに滞留していた電荷が平均化される。カラム反転、ライン反転などの反転駆動によって表示動作が実行されていた場合は、電荷の平均化によって信号線Ｓは概略コモン電圧にリセットされる。これによって、逆極性の電圧から予備書込みの階調電圧にまで一気に変更することがなくなるため、予備書込みに必要な時間、予備書込みに要する消費電力を大幅に削減することができる。

図１２は、第４の実施の形態の表示装置ＤＳＰの液晶応答例を示す図である。図１２では、第２の実施の形態の上下二分割スキャンを例として記載している。

時刻ｔｓにおいて全画素ショートスイッチＳＴＳＷが動作する。時刻ｔ０において、中間階調の予備書込みを開始する。予備書込み期間Ｔｐは、上述の全画素ショートスイッチＳＴＳＷによる信号線Ｓの短絡動作によって、全画素ショートスイッチＳＴＳＷを用いない場合に比べて期間Ｔｄだけ短縮されている。この結果、走査線Ｇ９６０と走査線Ｇ９６１とから開始される駆動動作も期間Ｔｄだけ早くなる。更に、予備書込み期間Ｔｐが短くなった場合であっても予備書込みによる応答改善期間Ｔｃは従来と同じで変化はない。

第４の実施の形態によれば、全画素ショートスイッチＳＴＳＷを全画素予備書き込みの前段階として動作させることによって、第１〜第３の実施形態での応答性能をより高めることができる。

[予備書込み電圧の決定方法]
次に、例えば図４、図８に示すような、液晶応答と初期電圧の関係が与えられた場合に、予備書き込みに使用する最適な階調を求める方法について説明する。

図１３は、実施の形態の表示装置ＤＳＰの予備書込み電圧を選択する方法について説明するための図である。図１４は、実施の形態の表示装置ＤＳＰの予備書込み電圧を選択する際に使用する液晶応答と初期電圧の関係を示す図である。

＜予備書込み無しの場合＞
対象となる表示装置ＤＳＰは、ＦＨＤ（Full High Definition）パネル（行数：１９２０行）であり、９０Ｈｚ（１フレーム周期：１１．１１ｍｓ）で駆動される。１Ｈ（水平）期間＝２．７５μｓ、バックライト点灯時間＝２．６ｍｓとする。表示画面は、黒を背景として中間調の物体が移動する状況を想定する。

図１３では、まず座標のＸ軸上にある走査線Ｇ１について説明する。時刻ｔ０において予備書込みが行われ、その後、時刻ｔ１において走査線Ｇ１のゲート信号がオンされ映像信号の書込みが行われる。映像信号の書込み後、時刻ｔ１〜時刻ｔ２で、液晶は応答を終了する。走査線Ｇ２以降の走査線Ｇに接続する液晶の応答終了時刻は、直線Ａ上の点で表される。時刻ｔ３においてバックライトＢＬＴが点灯を開始し、時刻ｔ４でバックライトＢＬＴは消灯する。直線Ａと時刻ｔ３の表すＹ軸に平行な直線との交点が存在した場合は、液晶の応答中の状態が視認されることになる。

図１４に示す液晶応答と初期電圧の関係から、開始階調を０とし目標到達階調を４５〜２０７の範囲と仮定すると、この到達階調の範囲の液晶応答時間の最大値は５．３ｍｓである。そうすると、図１３において、直線Ａと時刻ｔ３の表すＹ軸に平行な直線とが最初に交わる点ｘに対応する表示行をＸ行とすると予備書込み無しの場合は、次の式が成立する。

２．７５μｓ＊Ｘ行＋５．３ｍｓ＋２．６ｍｓ＝１１．１１ｍｓ
この式から Ｘ≒１１６７．３が得られる。この値は、表示開始行から６０．８％（＝１１６７．３／１９２０）の位置に相当する。

従って、予備書込み無しの場合は、画面の６０．８％までの領域では液晶の応答が完了するが、残りの３９．２％の領域では液晶の応答中の状態が視認される。目標とする画面の７５％以上が応答終了となるためには予備書込みを行うことが必要となる。

＜予備書込み有りの場合＞
上記と同様に目標到達階調を４５〜２０７の範囲と仮定して、バックライトＢＬＴが点灯するまでに、画面中央に位置する表示領域ＤＡの７５％の領域内において液晶が応答終了となるための開始階調を求める。画面中央に位置する表示領域ＤＡの７５％の領域の上端の行は走査線Ｇ１から数えて８７．５％（＝７５＋２５／２）の位置にある、１６８０行（＝１９２０＊０．８７５）である。１６８０行を表すＸ軸に平行な直線と、時刻ｔ３の表すＹ軸に平行な直線との交点を点ｙとする。Ｘ軸上の時刻ｔ２を表す点と点ｙとを結ぶ直線Ｂが、改善された液晶応答終了の特性直線を表している。

点ｙを通りＸ軸と平行な直線上でそれぞれの動作に必要な時間を考えると、次の式が成立する。
１フレーム周期（１１．１１ｍｓ）＝α＋β＋γ＋δ
α：予備書込み時間（０．１ｍｓ）
β：ゲートスキャン開始までの待ち時間（２．７５μＳ＊１６８０）
δ：液晶応答完了までの時間
γ：バックライトＢＬＴ点灯時間（２．６ｍｓ）
この式に数値を代入して、δ：液晶応答完了までの時間＝３．７９ｍｓを得る。

図１４を参照し、目標到達階調が４５〜２０７の範囲であって応答時間が３．８ｍｓ以下となる開始階調を調べると階調１１８、１４５が得られる。一方、予備書込みを行った場合、本書込みが始まるまでに予備書込みの液晶応答が完了していることが必要となる。従って、開始階調０から予備書込みの階調への応答が、α＋β（＝４．７２ｍｓ）以下となることが必要である。開始階調０から目標到達階調１１８への応答時間は４．７ｍｓで条件を充足するが、開始階調０から目標到達階調１４５への応答時間は５．３ｍｓで条件を充足しない。従って、予備書込みのための開始階調は１１８となる。

＜黒表示対応の予備書込みの場合＞
対象となる表示装置ＤＳＰは、ＦＨＤ（Full High Definition）パネル（行数：１９２０行）であり、９０Ｈｚ（１フレーム周期：１１．１１ｍｓ）で駆動される。１Ｈ（水平）期間＝２．７５μｓ、バックライト点灯時間＝２．６ｍｓとする。表示画面は、全画面黒表示を想定する。

表示画面のほとんど全面が１色（例えば、黒）である場合がある。例えば、スタート画面では、ほぼ黒一色の画面、あるいは黒の背景に中央部分にのみ小さく白抜きの文字が表されている画面などが使用されている。このような画面では、画面の一部であっても所望の階調になっていない部分が存在すると、視認性を大きく損なうことになる。上述の予備書込み電圧においては応答性を重視した選択が行われたため、画面の一部に所望の階調になっていない部分が存在する可能性もあった。以下の実施例では、応答性を高めると共に視認性を損なわない予備書込み階調を設定する方法について説明する。

図１５は、実施の形態の表示装置ＤＳＰの視認性を損なわない予備書込み電圧を選択する方法について説明するための図である。図１６は、実施の形態の表示装置ＤＳＰの視認性を損なわない予備書込み電圧を選択する際に使用する液晶応答と初期電圧の関係を示す図である。

図１５では、まず座標のＸ軸上にある走査線Ｇ１について説明する。初期状態では表示画面は全画面黒表示である。時刻ｔ０において予備書込みが行われる。この予備書込みで書き込まれる階調は黒（０）でないため、画面は黒表示でなくなる。時刻ｔ１において走査線Ｇ１のゲート信号がオンされ、黒（０）の映像信号の書込みが行われる。映像信号の書込み後、時刻ｔ１〜時刻ｔ２で、液晶は応答を終了する。

走査線Ｇ２以降についての液晶の応答終了時刻は、例えば直線Ｃ、直線Ｄ上の点で表される。ここで、映像信号は黒階調（０）であるため、画面は黒→灰→黒に変化することになる。ところで画面上で走査線Ｇの行数が小さい領域では、予備書込みによる黒→灰への液晶配向の変化が進んでいない状態から再度黒に戻ることになる。そのため、画面上で走査線Ｇの行数が小さい領域ほど液晶応答時間は短くなる。

時刻ｔ３においてバックライトＢＬＴが点灯を開始し、時刻ｔ４でバックライトＢＬＴは消灯する。そのため、直線Ｄで示されるように、応答完了線と時刻ｔ３の表すＹ軸に平行な直線との間に交点が存在した場合はその行以降の画面には、黒でない色（灰色）が表示されるため均一な黒表示とならず視認性が大きく低下する。

目標到達階調を０として、バックライトＢＬＴが点灯するまでに、走査線Ｇ１９２０に位置する表示領域ＤＡにおいて液晶が応答終了となるための開始階調を求める。走査線Ｇ１９２０の位置を表すＸ軸に平行な直線上でそれぞれの動作に必要な時間を考えると、次の式が成立する。
１フレーム周期（１１．１１ｍｓ）＝α＋β＋γ＋δ
α：予備書込み時間（０．１ｍｓ）
β：ゲートスキャン開始までの待ち時間（２．７５μＳ＊１９２０）
δ：液晶応答完了までの時間
γ：バックライトＢＬＴ点灯時間（２．６ｍｓ）
この式に数値を代入して、δ：液晶応答完了までの時間＝３．１２ｍｓを得る。

図１６を参照し、目標到達階調が黒（０）であって応答時間が３．１２ｍｓ以下となる開始階調を調べると階調４５、７９が得られる。従って、予備書込みを７９階調以下の階調で行うことによって視認性の良い画面を得ることができる。図１５に示す直線Ｃは予備書込みを７９階調で行った場合の応答を示し、直線ｄは書込みを１１８階調で行った場合の応答を示している。

以上説明したように、予備書込みを行って液晶を駆動する方式を採用する際、液晶の応答時間を初期電圧（開始階調）と到達電圧（目標階調）との組み合わせ毎に表した液晶応答テーブルを用いて予備書込み電圧を設定することによって液晶表示の応答性能を高めることができる。また、液晶応答テーブルを用いて予備書込み電圧を設定することによって応答性能が良く、かつ視認性の良い（黒）表示画面を得ることができる。

本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

また、第１の実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＢＬＴ…バックライト、ＰＸ…単位画素、ＤＡ…表示領域、Ｇ…走査線、Ｓ…信号線、ＳＷ…スイッチング素子、ＰＥ…画素電極、ＧＤ…ゲートドライバ、ＳＤ…ソースドライバ、ＤＤＲ…表示ドライバ、Ｖｃｏｍ…共通電圧、ＳＰＸ…副画素、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、Ｅ１…電極、Ｅ２…電極、ＳＬ…スリット、ＳＴＳＷ…全画素ショートスイッチ、ＵＳＷ…単位スイッチ、Ｔｐ…予備書込み期間。

Claims (11)

1. アクティブマトリクス型の表示装置の表示動作を制御する表示ドライバにおいて、
   前記表示装置は、
   液晶画素がマトリクス状に配置された表示領域と、
   前記液晶画素が配列した行に沿って配置された複数の走査線と、
   前記液晶画素が配列した列に沿って配置された複数の信号線と、
   前記走査線と前記信号線とが交差した位置近傍に配置された複数のスイッチング素子と、
   前記表示領域を照射するバックライトと、を有し、
   前記表示ドライバは、
   所定階調の信号を前記液晶画素に書込む予備書込みを制御した後に前記液晶画素に対して映像信号の順次書込みを制御し、
   前記予備書込みから所定時間経過時に前記バックライトを点灯させる
   表示ドライバ。
2. 前記所定階調から中間階調への階調変化に対する前記液晶画素の応答時間は、
   ０階調から前記中間階調への階調変化に対する前記液晶画素の応答時間よりも小さい、請求項１に記載の表示ドライバ。
3. 前記予備書込みにおいて前記所定階調の信号が書き込まれた前記表示領域の中央部の領域にある液晶画素では、前記バックライトが点灯するまでに前記映像信号に対応する階調変化が終了する、請求項２に記載の表示ドライバ。
4. 前記表示ドライバは、前記表示領域の上端又は下端のいずれか一方端の液晶画素から他方端の液晶画素に向けた前記映像信号の順次書込みを制御する、請求項３に記載の表示ドライバ。
5. 前記表示ドライバは、前記表示領域を上下に２分割したそれぞれの領域において、前記映像信号の順次書込みを並行して制御する、請求項３に記載の表示ドライバ。
6. 前記表示ドライバは、前記表示領域を上下に４分割したそれぞれの領域において、前記映像信号の順次書込みを並行して制御し、
   前記予備書込みにおいて前記所定階調の信号が書き込まれた前記表示領域の中央部分の２つの分割領域にある液晶画素では、前記バックライトが点灯するまでに前記映像信号に対応する階調変化が終了する、請求項２に記載の表示ドライバ。
7. 前記表示ドライバは、前記予備書込みに先行して、前記液晶画素に映像信号を供給する全信号線を短絡する動作を制御する、請求項２に記載の表示ドライバ。
8. 略全面が０階調で構成される画面を表示する際、前記予備書込みにおいて前記所定階調の信号が書き込まれた液晶画素では、前記バックライトが点灯するまでに前記映像信号に対応する階調変化が終了する、請求項２に記載の表示ドライバ。
9. 前記表示ドライバは、
   前記表示領域の所定の行について、液晶画素への映像信号書込みから液晶応答完了までの許容時間を当該表示装置の駆動条件から求め、
   前記液晶画素で使用される液晶についての、それぞれの開始階調がそれぞれの到達階調に変化するに要する応答時間に関するデータに基づいて、応答時間が前記許容時間以下となる開始階調を求め、
   求めた開始階調を前記予備書込みにおける前記所定階調とする、請求項２に記載の表示ドライバ。
10. 前記表示ドライバは、
    略全面が０階調で構成される画面を表示する際、
    映像信号の順次書込みで最後に駆動する行について、液晶画素への映像信号書込みから液晶応答完了までの許容時間を当該表示装置の駆動条件から求め、
    前記液晶画素で使用される液晶についての、それぞれの開始階調がそれぞれの到達階調に変化するに要する応答時間に関するデータに基づいて、応答時間が前記許容時間以下となる開始階調を求め、
    求めた開始階調を前記予備書込みにおける前記所定階調とする、請求項２に記載の表示ドライバ。
11. 液晶画素がマトリクス状に配置された表示領域と、
    前記液晶画素が配列した行に沿って配置された複数の走査線と、
    前記液晶画素が配列した列に沿って配置された複数の信号線と、
    前記走査線と前記信号線とが交差した位置近傍に配置された複数のスイッチング素子と、
    前記表示領域を照射するバックライトと、
    前記表示領域への表示動作を制御する請求項１乃至１０のいずれか１項に記載の表示ドライバと、
    を備えたアクティブマトリクス型の表示装置。

Images