KR101348755B1 - 디스플레이장치 및 그 제어방법 - Google Patents

디스플레이장치 및 그 제어방법 Download PDF

Info

Publication number
KR101348755B1
KR101348755B1 KR1020070033492A KR20070033492A KR101348755B1 KR 101348755 B1 KR101348755 B1 KR 101348755B1 KR 1020070033492 A KR1020070033492 A KR 1020070033492A KR 20070033492 A KR20070033492 A KR 20070033492A KR 101348755 B1 KR101348755 B1 KR 101348755B1
Authority
KR
South Korea
Prior art keywords
gate line
electrode
voltage
pixel electrode
transmittance
Prior art date
Application number
KR1020070033492A
Other languages
English (en)
Other versions
KR20080090229A (ko
Inventor
엄윤성
유재진
박승범
성동기
김강우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020070033492A priority Critical patent/KR101348755B1/ko
Priority to US12/026,929 priority patent/US8174018B2/en
Publication of KR20080090229A publication Critical patent/KR20080090229A/ko
Priority to US13/344,382 priority patent/US8427467B2/en
Application granted granted Critical
Publication of KR101348755B1 publication Critical patent/KR101348755B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0205—Simultaneous scanning of several lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Abstract

본 발명은 디스플레이장치 및 그 제어방법에 관한 것이다. 본 발명에 따른 디스플레이장치는 나란히 연장되어 있는 제1게이트선 및 제2게이트선과; 상기 제1게이트선 및 상기 제2게이트선과 교차하여 화소영역을 형성하는 데이터선과; 상기 제1게이트선 및 상기 데이터선에 연결되어 있는 메인화소전극 및 서브화소전극을 가지며, 상기 화소영역에 형성되어 있는 화소전극과; 상기 제2게이트선 및 상기 서브화소전극에 연결되어 있는 제어박막트랜지스터와; 제1시간 동안 상기 제1게이트선과 상기 제2게이트선을 활성화 시키고, 상기 제1시간 후 제2시간 동안 상기 제1게이트선을 활성화시키는 게이트 신호를 상기 제1게이트선 및 상기 제2게이트선에 출력하는 게이트 구동부를 포함한다. 이에 의해 시인성 및 투과율 특성이 향상되는 디스플레이장치 및 그 제어방법이 제공된다.

Description

디스플레이장치 및 그 제어방법{DISPLAY DEVICE AND METHOD OF THE SAME}
도 1은 본 발명의 일 실시예에 따른 디스플레이장치의 제어블럭도이고,
도 2는 도1의 디스플레이장치의 화소의 등가회로도이고
도 3a는 도1의 디스플레이장치에 따른 화소의 평면도이고,
도 3b는 도1의 디스플레이장치에 따른 공통전극 절개패턴을 도시한 도면이고,
도 4는 도 2a의 Ⅳ-Ⅳ에 따른 단면도이고,
도 5는 도 1의 디스플레이장치의 제어방법을 설명하기 위한 신호파형도이고,
도 6은 도 1의 디스플레이장치의 투과율을 설명하기 위한 그래프이고,
도 7은 도 1의 디스플레이장치의 제1실시예에 따른 화소 전압을 설명한 도면이고,
도 8는 도 1의 디스플레이장치의 제2실시예에 따른 화소 전압을 설명하기 위한 도면이고,
도 9은 도1의 디스플레이장치에 따른 제어방법을 설명하기 위한 제어흐름도이고,
도 10은 도 1의 디스플레이장치에 따른 제어전압을 생성하는 방법을 설명하기 위한 제어흐름도이고,
도 11a는 본 발명의 다른 실시예에 따른 디스플레이장치의 평면도이고,
도 11b는 도11a에 따른 화소의 등가회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 표시패널 500 : 패널 구동부
510 : 게이트 구동부 520 : 구동전압 생성부
530 : 데이터 구동부 540 : 계조전압 생성부
550 : 신호 제어부
본 발명은 디스플레이장치 및 그 제어방법에 관한 것으로서, 보다 상세하게는 투과율이 다른 복수의 화소전극을 포함하는 액정표시장치에 관한 것이다.
액정표시장치는 박막트랜지스터가 형성되어 있는 박막트랜지스터 기판과 컬러필터층이 형성되어 있는 컬러필터 기판, 그리고 이들 사이에 액정층이 위치하고 있는 액정표시패널을 포함한다. 액정표시패널은 비발광소자이기 때문에 박막 트랜지스터 기판의 후면에는 빛을 조사하기 위한 백라이트 유닛이 위치할 수 있다.
액정표시패널은 박형, 소형, 저소비 전력에는 유리하나, 시야각에 있어서는 약점이 있다. 액정표시패널의 단점인 광시야각 보상을 위해 PVA(patterned vertically aligned) 모드가 개발되었는데, PVA 모드는 VA(vertically aligned) 모드 중 화소전극과 공통전극에 각각 절개패턴을 형성한 것을 가리킨다. 그러나, PVA 모드는 액정이 수직 거동하므로 정면과 측면에서 관찰할 때 액정 분자를 통과하는 광의 위상 지연(retardation) 값의 차이가 시야각에 따라 크게 변한다. 이로 인해 측면에서의 액정 방향자(director) 왜곡으로 인한 감마 왜곡량이 커지게 되며, 측면에서 낮은 계조의 휘도가 급격히 상승하여 대비비(contrast ratio) 저하를 수반한 시인성 저하를 유발시키는 문제가 있다.
이를 개선하기 위하여 화소전극을 서로 상이한 전압이 인가되는 메인화소전극과 서브화소전극으로 나누는 SPVA(super-PVA) 모드가 개발되었다. SPAV 모드 중 상이한 전압을 인가하기 위하여 전기적 용량을 조절하는 커플링 캐패시터(coupling capacitance) 모드의 경우 전압 인가를 위한 개별적인 박막트랜지스터를 포함하는 모드에 비하여 투과율 및 시인성이 낮은 문제점이 있다.
따라서, 본 발명의 목적은 시인성 및 투과율 특성이 향상되는 디스플레이장치 및 그 제어방법을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 디스플레이장치에 있어서, 나란히 연장되어 있는 제1게이트선 및 제2게이트선과; 상기 제1게이트선 및 상기 제2게이트선과 교차하여 화소영역을 형성하는 데이터선과; 상기 제1게이트선 및 상기 데이터선에 연결되어 있는 메인화소전극 및 서브화소전극을 가지며, 상기 화소영역에 형성되어 있는 화소전극과; 상기 제2게이트선 및 상기 서브화소전극에 연결되어 있는 제어박막트랜지스터와; 제1시간 동안 상기 제1게이트선과 상기 제2게이트선을 활성화 시 키고, 상기 제1시간 후 제2시간 동안 상기 제1게이트선을 활성화시키는 게이트 신호를 상기 제1게이트선 및 상기 제2게이트선에 출력하는 게이트 구동부를 포함하는 디스플레이장치에 의해 달성된다.
제어단이 상기 제1게이트선에 연결되어 있고, 출력단이 상기 메인화소전극에 접촉되어 있는 제1박막트랜지스터와; 제어단이 상기 제1게이트선에 연결되어 있고, 출력단이 상기 서브화소전극에 접촉되어 있는 제2박막트랜지스터를 더 포함하며, 상기 메인화소전극과 상기 서브화소전극은 화소전극 절개패턴에 의하여 분할되어 있으며, 상기 제어박막트랜지스터의 제어단은 상기 제2게이트선에 연결되어 있고, 입력단은 상기 서브화소전극에 접촉되어 있다.
상기 제1시간은 상기 제1시간 및 상기 제2시간 합의 0.1~0.9배인 것이 바람직하다.
상기 화소전극에 소정의 전압을 인가하는 데이터 구동부를 더 포함하고, 상기 데이터 구동부는 상기 제1시간 동안 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비를 조절하는 제어전압을 제어전압을 인가하고, 상기 제2시간 동안 데이터 전압을 인가할 수 있다.
상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 영상신호의 계조에 따라 변경되는 것이 바람직하다.
상기 제어전압과 상기 데이터 전압의 평균값을 보상값이라고 하는 경우, 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 상기 데이터 전압에 대한 상기 보상값의 비율이다.
시인성을 위하여 중간계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 최고 계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비보다 작은 것이 바람직하다.
시인성을 위하여 중간계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 최저 계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비보다 작은 것이 바람직하다.
약 0 내지 80%의 투과율에 해당하는 데이터 전압이 화소전극에 인가되는 경우, 상기 데이터 구동부는 상기 데이터 전압과 상이한 상기 제어전압을 인가하는 것이 바람직하다.
소정의 기준전압으로부터 상기 제어전압의 차이는 상기 기준전압으로부터 상기 데이터 전압의 차이보다 낮은 것이 바람직하다.
상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 약 0.5~0.9일 수 있다.
약 80 내지 100%의 투과율에 해당하는 데이터 전압이 화소전극에 인가되는 경우, 상기 데이터 구동부는 상기 데이터 전압과 동일한 상기 제어전압을 인가하는 것이 바람직하다.
약 0 내지 10%의 투과율에 해당하는 데이터 전압이 화소전극에 인가되는 경우, 상기 데이터 구동부는 상기 데이터 전압과 동일한 상기 제어전압을 인가하는 것이 바람직하다.
상기 제어박막트랜지스터는 드레인 전극을 더 포함하고, 상기 드레인 전극과 중첩되어 있는 유지전극을 더 포함할 수 있다.
상기 제어박막트랜지스터는 상기 메인화소전극과 소정의 보호막을 사이에 두고 중첩되어 있는 드레인 전극을 더 포함할 수 있다.
한편, 상기 목적은, 본 발명에 따라, 나란히 연장되어 있는 제1게이트선 및 제2게이트선과, 상기 제1게이트선 및 상기 제2게이트선과 교차하는 데이터선과, 상기 제1게이트선과 상기 데이터선에 연결되어 있는 메인화소전극와 서브화소전극을 갖는 화소와, 상기 제2게이트선 및 상기 서브화소전극에 연결되어 있는 제어박막트랜지스터를 포함하는 디스플레이장치의 제어방법에 있어서, 영상신호의 계조에 따라 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비를 변경시키는 제어전압을 생성하는 단계와; 제1시간 동안 상기 제1게이트선 및 상기 제2게이트선을 활성화 시키고, 상기 제1시간 이후 제2시간 동안 상기 제1게이트선을 활성화시키는 게이트 신호를 상기 제1게이트선 및 상기 제2게이트선에 인가하는 단계와; 상기 제1시간 동안 제어전압을 인가하는 단계와; 상기 제2시간 동안 데이터 전압을 인가하는 단계를 포함하는 디스플레이장치의 제어방법에 의해서도 달성될 수 있다.
이하에서는 첨부도면을 참조하여 본 발명에 대하여 설명한다.
여러 실시예에 있어서 동일한 구성요소에 대하여는 동일한 참조번호를 부여하였으며, 동일한 구성요소에 대하여는 제1실시예에서 대표적으로 설명하고 다른 실시예에서는 생략될 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이장치의 제어블럭도이다.
도시된 바와 같이, 본 실시예에 따른 디스플레이장치는 표시패널(100) 및 표 시패널(100)을 구동시키는 패널구동부(500)를 포함한다. 표시패널(100)에는 행렬 형태로 배열되어 있는 복수의 화소(Ⅰ)가 형성되어 있다. 표시패널(100)은 액정패널을 포함하며, 후술되는 제1기판, 제2기판 및 양 기판 사이에 형성되어 있는 액정층을 포함한다. 표시패널(100)의 종류는 액정패널로 한정되지 않으며, 화소(Ⅰ)를 형성하는 박막트랜지스터기판 및 이를 구동하기 위한 패널 구동부를 구비한다면 다른 표시패널에도 본원 발명이 적용될 수 있을 것이다. 다른 실시예에 따르면 표시패널는 유기 발광층을 포함하는 OLED(Organic Light Emitting Diode) 패널일 수 있다. 패널 구동부(500)는 게이트 구동부(510), 구동전압 생성부(520), 데이터 구동부(530) 및 계조전압 생성부(540) 및 이들을 제어하는 신호 제어부(550)를 포함한다.
도2는 본 실시예에 따른 화소(Ⅰ)의 등가회로도이다. 도시된 바와 같이 하나의 화소(Ⅰ)는 나란하게 연장되어 있는 제1게이트선(G1) 및 제2게이트선(G2)과 제1게이트선(G1) 및 제2게이트선(G2)과 교차하는 데이터선(D)을 포함한다. 또한, 화소(Ⅰ)는 세 개의 박막트랜지스터(T1, T2, T3)를 포함하며, 제1박막트랜지스터(T1)와 제2박막트랜지스터(T2)의 제어단은 제1게이트선(G1)에 연결되어 있으며, 제3박막트랜지스터(T3)의 제어단은 제2게이트선(G2)에 연결되어 있다. 제1박막트랜지스터(T1)와 제2박막트랜지스터(T2)의 입력단은 데이터선(D)에 연결되어 있으나, 제3박막트랜지스터(T3)의 입력단은 제2박막트랜지스터(T2)의 출력단과 연결되어 있다. 제1박막트랜지스터(T1)와 제2박막트랜지스터(T2)의 출력단은 각각 액정층에 특정 전압을 인가하기 위한 상이한 화소전극에 연결된다. 제1박막트랜지스터(T1)는 메인 화소전극에 연결되어 메인액정용량(M-Cst)을 형성하고, 제2박막트랜지스터(T2)는 서브화소전극에 연결되어 서브액정용량(S-Cst)을 형성한다. 또한, 제1박막트랜지스터(T1)와 제2박막트랜지스터(T2)에는 액정용량을 유지하기 위한 제1유지용량(C1) 및 제2유지용량(C2)이 연결되어 있다.
제3박막트랜지스터(T3)의 입력단은 제2박막트랜지스터(T2)의 출력단에 연결되고, 출력단은 제3유지용량(C3)에 연결되어 있다.
도3a 내지 도4을 참조하여 표시패널(100)에 형성되어 있는 화소(Ⅰ)에 대하여 구체적으로 설명한다. 도 3a는 본 실시예에 따른 따른 화소의 평면도이고, 도 3b는 화소의 공통전극 절개패턴을 도시한 도면이고, 도4는 도 3a의 Ⅳ-Ⅳ에 따른 단면도이다. 도시되어 있는 바와 같이, 하나의 화소(Ⅰ)는 제1게이트선(220), 제2게이트선(221) 및 데이터선(250)으로 구획된 화소영역으로 정의되며 장방형 형상을 갖는다. 하나의 화소(Ⅰ)는 상술한 바와 같이3개의 박막트랜지스터(T1, T2, T3)를 포함하며, 제1박막트랜지스터(T1)는 메인화소전극(271)을 구동하고, 제2박막트랜지스터(T2)는 서브화소전극(272)을 구동하고, 제3박막트랜지스터(T3)는 메인화소전극(271)과 서브화소전극(272)의 투과율을 상이하게 조절하는 제어박막트랜지스터이다.
이하 제1기판(200)에 대하여 설명하면 다음과 같다.
제1절연기판(210) 위에 게이트 배선(220, 221, 222a, 222b, 222c, 226)이 형성되어 있다. 게이트 배선(220, 221, 222a, 222b, 222c,226)은 금속 단일층 또는 다중층일 수 있다. 게이트 배선(220, 221, 222a, 222b, 222c, 226)은 가로 방향으 로 뻗어 있는 제1게이트선(220), 제2게이트선(221), 제1게이트선(220) 및 제2 게이트선(221)에 연결되어 있는 게이트 전극(222a, 222b, 222c), 및 다른 금속층과 중첩되어 유지용량을 형성하는 유지전극패드(226)를 포함한다. 게이트 전극(222a, 222b, 222c)은 제1박막트랜지스터(T1)의 제1게이트 전극(222a), 제2박막트랜지스터(T2)의 제2게이트 전극(222b) 및 제3박막트랜지스터(T3)의 제3게이트 전극(222c)을 포함한다. 제1게이트 전극(222a) 및 제2게이트 전극(222b)은 제1게이트선(220) 상에 또는 제1게이트선(220)으로부터 연장된 부분에 형성될 수 있다. 제3게이트 전극(222c)은 제2게이트선(221)의 일부로 구성된다.
유지전극패드(226)는 메인화소전극(271)와 중첩되어 제1유지용량(C1)을 형성하는 제1유지전극패드(223), 서브화소전극(272)과 중첩되어 제2유지용량(C2)을 형성하는 제2유지전극패드(224) 및 제3박막트랜지스터(T3)의 드레인 전극(255)과 중첩되어 제3용량을 형성하는 제3유지전극패드(225)를 포함한다. 제1유지전극패드(223) 및 제2유지전극패드(224)의 일부는 데이터선(250)의 연장방향에 나란하게 형성되어 있다. 유지전극패드(226)의 형상 및 위치는 도시된 것에 한정되지 않고 다양하게 설계될 수 있다.
제1절연기판(210)위에는 실리콘 질화물(SiNx) 등으로 이루어진 게이트 절연막(230)이 게이트 배선(220, 221, 222a, 222b, 222c, 226)을 덮고 있다.
게이트 전극(222a, 222b, 222c)의 게이트 절연막(230) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(241)이 형성되어 있으며, 반도체층(241)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어진 저항 접촉층(242)이 형성되어 있다. 도4의 제3박막트랜지스터를 참조하면, 소스 전극(254)과 드레인 전극(255) 사이에서는 저항 접촉층(242)이 제거되어 있다.
저항 접촉층(242) 및 게이트 절연막(230) 위에는 데이터 배선(250, 251, 252, 253, 254, 255)이 형성되어 있다. 데이터 배선(250, 251, 252, 253, 254, 255) 역시 금속층으로 이루어진 단일층 또는 다중층일 수 있다. 데이터 배선(250, 251, 252, 253, 254, 255)은 세로 방향으로 형성되어 게이트선(220, 221)과 교차하여 화소(Ⅰ)를 형성하는 데이터선(250), 소스 전극(251, 254), 소스 전극(251, 254)와 분리되어 있으며 소스 전극(251, 254)의 반대쪽 저항 접촉층(242) 상부에 형성되어 있는 드레인 전극(252, 253, 255)을 포함한다.
제1박막트랜지스터(T1) 및 제2박막트랜지스터(T2)의 입력단에 해당하는 제1소스전극(251)은 데이터선(250)으로부터 분지되어 화소(Ⅰ)의 상부에 위치하고, 제3박막트랜지스터(T3)의 입력단에 해당하는 제2소스 전극(254)은 제3게이트 전극(222c)의 상부에서 서브화소전극(272) 방향으로 연장되어 있다.
제1드레인 전극(252)은 메인화소전극(271)과 제1접촉구(10)를 통하여 연결되어 있으며, 제2드레인 전극(253)은 서브화소전극(272)와 제2접촉구(20)를 통하여 연결되어 있다. 제3드레인 전극(255)은 제3유지전극패드(225)와 접촉구 없이, 개재되어 있는 보호막(260)을 사이에 두고 제3유지용량(C3)을 통하여 연결되어 있다.
데이터 배선(250, 251, 252, 253, 254, 255) 및 이들이 가리지 않는 반도체층(241)의 상부에는 보호막(260)이 형성되어 있다. 보호막(260)에는 제1드레인 전 극(252), 제2드레인 전극(253) 및 제3소스전극(254)를 드러내는 접촉구(10, 20, 30)가 형성되어 있다. 본 실시예에 따른 보호막(260)은 유기막, 무기막 또는 유기막과 무기막의 다중막으로 형성될 수 있다. 메인화소전극(271) 및 서브화소전극(272)과 같이 하나의 화소(Ⅰ)가 복수의 화소전극(271, 272)을 포함할 경우 두꺼운 유기막으로 보호막을 형성하는 것이 일반적이다. 이는 복수의 화소전극을 구동시키기 위한 게이트 배선 및 데이터 배선이 증가하고 이들 배선과 화소전극 간의 전기적 간섭을 방지하기 위해서 이다. 하지만, 본 실시예에 따를 경우, 메인화소전극(271) 및 서브화소전극(272)을 구동시키기 위하여 하나의 게이트선(220) 및 데이터선(250)이 요구되기 때문에 유기막이 아닌 무기막만으로 보호막(260)을 형성할 수 있다.
보호막(260)의 상부에는 화소전극(270)이 형성되어 있다. 화소전극(270)은 통상 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 화소전극(270)은 제1접촉구(10)를 통해 제1드레인 전극(252)와 전기적으로 연결되어 있는 메인화소전극(271)과, 제2접촉구(20)를 통해 제2드레인 전극(253)와 전기적으로 연결되어 있는 서브화소전극(272)을 포함한다. 서브화소전극(272)는 제3접촉구(30)을 통하여 제3박막트랜지스터(T3)의 제2소스전극(254)와 연결되어 있다.
메인화소전극(271)과 서브화소전극(272)은 제 1화소전극 절개패턴(273)에 의하여 분리되어 있으며, 서브화소전극(272)에는 제 2화소전극 절개패턴(274)이 형성되어 있다. 제1화소전극 절개패턴(273)은 게이트선(220, 221)에 대하여 약 45°또 는 135°만큼 기울어져 있는 부분을 포함하며, 제 2화소전극 절개패턴(274)은 게이트선(220, 221)과 나란하게 형성되어 있다. 화소전극(270)의 화소전극 절개패턴들(273, 274)은 후술하는 공통전극 절개패턴(351)과 함께 액정층(400)을 다수의 영역으로 분할한다. 이에 의해, 다중영역(multi-domain)이 마련됨으로써 시야각을 향상시킬 수 있다.
이어 제2기판(300)에 대하여 설명하겠다.
제2절연기판(310) 위에 블랙 매트릭스(320)가 형성되어 있다. 블랙 매트릭스(320)는 일반적으로 적색, 녹색 및 청색 필터 사이를 구분하며, 제1기판(200)에 위치하는 박막 트랜지스터로의 직접적인 광조사를 차단하는 역할을 한다. 블랙 매트릭스(320)는 통상 검은색 안료가 첨가된 감광성 유기물질로 이루어져 있다. 상기 검은색 안료로는 카본블랙이나 티타늄 옥사이드 등을 사용한다.
컬러필터층(330)은 블랙 매트릭스(320)를 경계로 하여 적색, 녹색 및 청색 필터가 반복되어 형성된다. 컬러필터층(330)은 백라이트 유닛(도시하지 않음)으로부터 조사되어 액정층(400)을 통과한 빛에 색상을 부여하는 역할을 한다. 컬러필터층(330)은 통상 감광성 유기물질로 이루어져 있다.
컬러필터층(330)과 컬러필터층(330)이 덮고 있지 않은 블랙 매트릭스(320)의 상부에는 오버코트막(340)이 형성되어 있다. 오버코트막(340)은 컬러필터층(330)을 평탄화하면서, 컬러필터층(330)을 보호하는 역할을 하며 통상 아크릴계 에폭시 재료가 많이 사용된다.
오버코트막(340)의 상부에는 공통전극(350)이 형성되어 있다. 공통전극(350) 은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전물질로 이루어진다. 공통전극(350)은 박막 트랜지스터 기판의 화소전극(270)과 함께 액정층(400)에 직접 전압을 인가한다. 공통전극(350)에는 공통전극 절개패턴(351)이 형성되어 있다. 공통전극 절개패턴(351)은 제 1화소전극 절개패턴(273)의 경사진 부분과 나란하게 즉 게이트선(220, 221)에 대하여 약 45°또는 135°만큼 기울어져 있다. 공통전극 절개패턴(351)은 화소전극(270)의 화소전극 절개패턴(273, 274)들과 함께 액정층(400)을 다수의 영역으로 나누는 역할을 한다.
화소전극 절단패턴들(273, 274)과 공통전극 절개패턴(351)은 실시예에 한정되지 않고 다양한 형상으로 형성될 수 있다.
제1 기판(200)과 제2 기판(300)의 사이에 액정분자(401)를 포함하는 액정층(400)이 위치한다. 액정층(400)은 VA(vertically aligned)모드로서, 액정분자는 전압이 가해지지 않은 상태에서는 길이방향이 수직을 이루고 있다. 전압이 가해지면 액정분자는 유전율 이방성이 음이기 때문에 전기장에 대하여 수직방향으로 눕는다. 그런데 각 패턴(273, 274, 351)이 형성되어 있지 않으면, 액정분자는 눕는 방위각이 결정되지 않아서 여러 방향으로 무질서하게 배열하게 되고, 배향 방향이 다른 경계면에서 전경선(disclination line)이 생긴다. 각 패턴(273, 274, 351)은 액정층(400)에 전압이 걸릴 때 프린지 필드를 만들어 액정 배향의 방위각을 결정해 준다. 또한 액정층(400)은 각 패턴(273, 274, 351)의 배치에 따라 다중영역으로 나누어진다. 이에 의해, 광시야각을 구현함과 동시에, 시인성이 향상되며 빛샘현상을 최소화 하여 대비비(Contrast ratio)가 좋아진 표시패널(100)을 제공할 수 있다.
다시 1로 돌아가서 패널구동부(500)를 살펴보면 다음과 같다.
구동전압 생성부(520)는 박막트랜지스터(T1, T2, T3)를 턴온시키는 게이트 온전압(Von)과 턴오프시키는 게이트 오프전압(Voff), 그리고 공통전극(350)에 인가되는 공통전압(Vcom) 등을 생성한다.
계조전압 생성부(540)는 디스플레이장치의 휘도와 관련된 복수의 계조전압(gray scale voltage)를 생성한다.
게이트 구동부(510)는 스캔 구동부(scan driver)라고도 하며 게이트선(220, 221)에 연결되어 구동전압 생성부(520)로부터의 게이트 온전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(220, 221)에 인가한다.
데이터 구동부(530)는 소스 구동부(source driver)라고도 하며, 계조전압 생성부(540)로부터 계조전압을 인가받고 신호 제어부(550)의 제어에 따라 선택된 계조전압을 데이터선(250)에 데이터 신호를 인가한다.
신호 제어부(550)는 외부의 그래픽 제어기(graphic controller)로부터 RGB 계조 신호(R, G, B) 및 이의 표시를 제어하는 제어입력신호(input control signal), 예를 들면 수직동기신호(vertical synchronizing signal, Vsync)와 수평동기신호(horizontal synchronizing signal, Hsync), 메인 클럭(main clock, CLK), 데이터 인에이블 신호(data enable signal, DE) 등을 제공받는다. 신호 제어부(550)는 제어 입력 신호를 기초로 게이트 제어 신호, 데이터 제어 신호 및 전압선택제어신호(voltage selection control signal, VSC)를 생성하고, 외부로부터의 계조신호(R, G, B)를 적절히 변환한 후, 게이트 제어신호를 게이트 구동부(510)와 구동전압 생성부(520)로 내보내고 데이터 제어신호와 처리한 계조신호(R', G', B')는 데이터 구동부(530)로 내보내며, 전압선택 제어신호(VSC)를 계조전압 생성부(540)로 내보낸다.
게이트 제어신호는 게이트 온 펄스(게이트 신호의 하이 구간)의 출력 시작을 지시하는 수직동기시작신호(vertical synchronization start signal, STV), 게이트 온 펄스의 출력시기를 제어하는 게이트 클럭신호(gate clock) 및 게이트 온 펄스의 폭을 한정하는 게이트 온 인에이블 신호(gate on enable signal, OE) 등을 포함한다. 데이터 제어 신호는 계조 신호의 입력 시작을 지시하는 수평 동기 시작 신호(horizontal synchronization start signal, STH)와 데이터선(250)에 해당 데이터 전압을 인가하라는 로드신호(load signal, LOAD 또는 TP), 데이터 전압의 극성을 반전시키는 반전 제어 신호(RVS) 및 데이터 클럭 신호(HCLK) 등을 포함한다.
이하, 도 5 내지 도10을 참조하여 본 실시예에 따른 디스플레이장치의 제어방법에 관하여 설명한다. 도 5는 본 실시예에 따른 제어방법을 설명하기 위한 신호파형도이다.
본 실시예에 따른 게이트 구동부(510)는 데이터선(250)의 연장방향으로 인접하게 배열되어 있는 두 개의 게이트선, 즉 첫 번째 게이트선(G1)과 두 번째 게이트선(G2)에 동시에 게이트 신호를 인가한다. 통상적으로 게이트선에 인가되는 게이트 신호에서 게이트 온 펄스 구간을 1H라고 하는 경우, 종래에서는 첫 번째 게이트선(G1)으로부터 순차적으로 1H를 갖는 게이트 신호가 인가된다. 하지만, 본 실시예 에 따를 경우, 게이트 구동부(510)는 1H보다 작은 제1시간(T1) 동안 첫 번째 게이트선(G1) 및 두 번째 게이트선(G2)을 활성화시키고, 이후 남은 제2시간(T2) 동안 첫 번째 게이트선(G1)을 활성화시키는 게이트 신호를 첫 번째 게이트선(G1) 및 두 번째 게이트선(G2)에 인가한다. 즉, 첫 번째 게이트선(G1)에는 통상적인 게이트 신호가 인가되고, 두 번째 게이트선(G2)에는 첫 번째 게이트선(G1)에 인가되는 게이트 신호보다 짧은 온 구간을 갖는 게이트 신호가 인가된다. 따라서, 두 번째 게이트선(G2)은 첫 번째 게이트선(G1)과 동시에 활성화되었다가 제1시간(T1) 경과 후 오프되어 비활성화된다.
데이터 구동부(530)는 제1시간(T1) 동안에는 첫 번째 게이트선(G1) 및 두 번째 게이트선(G2)에 연결된 화소(Ⅰ)에 제어전압(A)을 인가하고, 제2시간(T2) 동안에는 첫 번째 게이트선(G1)에 연결된 화소(Ⅰ)에 데이터 전압(B)을 인가한다. 제어전압(A)이란 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비를 조절하기 위한 전압으로 데이터 전압(B)이 가질 수 있는 모든 레벨을 가질 수 있다.
그런 다음, 두 번째 게이트선(G2)과 세 번째 게이트선(G2)이 동시에 활성화되는 제1시간 동안 두 번째 게이트선(G2)과 세 번째 게이트선(G3)에 연결된 화소(Ⅰ)에 제어전압이 인가되고, 두 번째 게이트선(G2)만이 활성화되는 제2시간 동안 두 번째 게이트선(G2)에 연결된 화소(Ⅰ)에 데이터 전압이 인가된다.
도3에 도시되어 있는 화소(Ⅰ)를 예를 들어 구체적으로 설명해보겠다. 제1게 이트선(220)과 제2게이트선(221)이 동시에 제1시간(T1) 동안 활성화 되면, 메인화소전극(271), 서브화소전극(272)에는 제어전압이 인가되고, 제3박막트랜지스터(T3)의 드레인 전극(255)과 제3유지용량패드(225) 사이의 제3유지용량(G3)에도 제어전압이 인가된다. 그런 후, 제2게이트선(221)이 오프되고, 제1게이트선(220)만이 활성화되어 있는 제2시간 동안 데이터 전압이 인가되면, 메인화소전극(271) 및 서브화소전극(272)에는 데이터 전압이 인가된다. 이 때, 메인화소전극(271)과 서브화소전극(272)에는 동일한 전압이 인가되기 때문에 양 화소전극(271, 272)의 투과율은 동일하다. 그런 다음, 순차적으로 제2게이트선(221)과 제2게이트선(221) 다음에 형성되어 있는 제3게이트선(미도시)이 동시에 활성화되면, 제2게이트선(221)에 의하여 제3박막트랜지스터(T3)가 턴온된다. 제3박막트랜지스터(T3)의 입력단인 제2소스전극(254)을 통하여 서브화소전극(272)에 인가되어 있는 데이터 전압은 출력단인 제3드레인 전극(255)으로 방출된다. 이러한 메커니즘을 통하여 서브화소전극(272)에는 데이터 전압과 제어전압의 중간 레벨에 해당하는 전압이 형성된다. 즉, 메인화소전극(271)에 인가되어 있는 데이터 전압과는 다른 전압이 서브화소전극(272)에 형성되고, 양 화소전극(271, 272)의 투과율이 상이하게 조절된다. 이러한 차등전압으로 인하여 측면과 정면에서의 감마커브의 차이가 줄어들게 되어 시인성이 향상되는 효과가 있다.
정리하자면, 본 실시예에 따른 디스플레이장치는 두 개의 게이트선을 동시에 활성화시켜 제어전압을 인가하고, 다시 정상적인 데이터 전압을 인가하는 방식을 통하여 메인화소전극(271)와 서브화소전극(272)에 차등전압을 인가한다.
도6은 디스플레이장치의 투과율을 설명하기 위한 그래프이다. X축은 메인화소전극(271)에 인가되는 전압이고, Y축은 메인화소전극(271)에 인가되는 전압에 대한 서브화소전극(272)에 인가되는 전압비를 나타낸다. 메인화소전극(271)과 서브화소전극(272)의 전압비가 도시되어 있는 그래프 형상을 가질 때 디스플레이장치의 시인성은 우수한 것으로 판단할 수 있다. 화소전극(270)에 인가되는 전압의 레벨과 화소전극(270)을 통과한 빛의 투과율이 정비례하는 것은 아니지만, 통상적으로 화소전극(270)에 인가되는 전압이 증가하면 투과율이 향상되므로 본 실시예에서는 화소전극(270)이 인가되는 전압의 변화를 투과율의 변화로 간주한다. 또한, 투과율이 높을수록 영상신호의 계조는 증가하므로, 화소전극(270)에 인가되는 데이터 전압, 투과율, 영상신호의 계조는 서로 유사한 비례 관계를 갖는다.
통상적으로 액정분자(401)는 약 2V이상의 전압이 인가되어야 응답하기 때문에 2V보다 낮은 전압에서는 투과율은 거의 0%에 가깝다. 본 실시예에서는 투과율이 0%이하로 매우 낮은 상태를 최저 투과율로 정의하고, 100%의 투과율을 최고 투과율로 정의한다. 7V가 인가되는 경우 최고 투과율을 나타내는 액정층(400)의 경우, 도시된 바와 같이 0 내지 약 2.5V까지의 전압을 액정층(400)에 인가하면 화소(Ⅰ)에는 저계조의 영상신호가 표시되고, 6V~7V의 전압을 인가하면 고계조의 영상신호가 표시되며, 그 사이의 전압을 인가할 경우 중계조의 영상신호가 표시된다. 본 실시예의 경우, 중계조는 0 내지 80%, 바람직하게는 10~80%의 투과율을 갖는 범위를 의미하고, 저계조는 0 내지 10%의 투과율을 갖는 범위를 의미하며, 고계조는 80%의 투과율을 갖는 범위를 의미한다. 고계조, 중계조 및 저계조에 대한 투과율을 범위는 상술한 것에 한정되지 않으며 액정층(400)의 특징에 따라 가변적으로 조절될 수 있다.
도시되어 있는 바와 같이 메인화소전극(271)에 대한 서브화소전극(272)의 전압비 즉 메인화소전극에 대한 서브화소전극(272)의 투과율비는 영상신호의 계조에 따라 변경되는 것이 바람직하다. 블랙을 나타내는 저계조와 화이트를 나타내는 고계조의 경우에는 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비는 1가까운 것이 좋고, 중계조에서는 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비는 0.5 내지 0.9의 범위에서 조절되는 것이 바람직하다. 정리하면, 중계조에서의 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비는 고계조에서의 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비 및 저계조에서의 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비 보다 작다. 특히, 약 40 내지 60%의 투과율을 갖는 중간계조는 고계조 및 저계조에서의 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비 보다 작은 것이 바람직하다.
도 7은 디스플레이장치의 제1실시예에 따른 화소전압을 도시한 것으로, 중간계조의 데이터 전압이 인가될 때 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비를 조절하기 위한 제어전압을 설명하기 위한 도면이다. 영상신호가 입력되면, 우선 신호 제어부(550)는 영상신호의 계조를 기초로 하여 메인화소전극(271)과 서브화소전극(272)의 투과율비를 파악한다. 메인화소전극(271)과 서브화소전극(272)의 투과율비는 도6에 도시되어 있는 그래프를 통하여 파악될 수 있으며, 신 호 제어부(550)는 메인화소전극(271)과 서브화소전극(272)의 투과율비에 따라 메인화소전극(271)과 서브화소전극(272)에 인가되어야 하는 제어전압을 생성한다. 그런 후, 신호 제어부(550)는 설정된 제어전압과 정상적인 영상신호의 데이터 전압이 화소(Ⅰ)에 인가될 수 있도록 게이트 구동부(510)과 데이터 구동부(530)를 제어한다. 이하, 및 데이터 전압에 인가되어 메인화소전극(271)과 서브화소전극(272)에 유지되는 전압을 화소전압으로 명명한다.
만약, 영상신호의 계조가 도6의 중계조에 해당한다면, 메인화소전극(271)과 서브화소전극(272)의 투과율비, 즉 전압비는 약 0.5 내지 0.9인 것이 바람직하므로, 제어전압에 의하여 서브화소전극(272)에 충전되는 화소전압은 메인화소전극(271)에 인가되는 데이터 전압보다 낮은 레벨을 갖는다. 보다 정확하게 설명하면, 반전 구동을 하는 데이터 전압을 고려하였을 때, 기준전압인 공통전압으로부터 제어전압의 차이는 공통전압으로부터 데이터 전압과의 차이보다 낮게 설정된다. 이러한 제어전압은 서브화소전극(272)에 인가된 데이터 전압과의 차이에 의하여 서브화소전극(272)의 화소전압을 낮추는 역할을 한다. 제어전압과 데이터 전압의 평균값을 보상값으로 정의할 경우, 메인화소전극(271)에 대한 서브화소전극(272)의 전압비 즉 투과율은 데이터 전압에 대한 보상값으로 설정된다.
예컨대, 메인화소전극(271)에 대한 서브화소전극(272)의 전압비가 0.5인 경우, 데이터 전압이 5V일 때 제어전압은 0V가 인가되어야 한다. 서브화소전극(272)에 유지되는 화소전압은 데이터 전압 및 제어전압의 평균값인 보상값은 2.5V가 되고, 이는 메인화소전극(271)에 유지되는 데이터 전압인 5V의 반에 해당한다.
이를 도면을 통하여 살펴보면, 제1게이트선(220), 및 제2게이트선(221)에 인가된 게이트 신호에 의하여 데이터 전압(B)보다 낮은 제어전압(A)과 데이터 전압(B)이 화소전극(271, 272)에 인가된다. 메인화소전극(271)의 경우, 제어전압(A)에 의하여 제1시간(0~t1) 동안 제1레벨(d1)의 화소전압이 유지되다가, 연속적으로 입력되는 데이터 전압(b)에 의하여 t1 이후에는 한 프레임 동안 제2레벨(d2)의 화소전압이 유지된다.
서브화소전극(272)의 경우, 화소전압은 제어전압(A)에 의하여 제1레벨(d1)의 유지하다가 제2시간(t1~t2) 동안 데이터 전압(B)에 의하여 제2레벨(d2)로 상승한다. 그런 다음 t3에 온되는 제2게이트선(221)에 의하여 제3박막트랜지스터(T3)가 턴온되면 서브화소전극(272)의 전압은 제3유지용량(C3)에 인가되었던 제어전압과의 차이에 의하여 제3레벨(d3)로 변경된다. 제3레벨(d3)은 데이터 전압(A)과 제어전압(B)의 평균값인 보상값에 해당한다. 제2레벨(d2)에 대한 제3레벨(d3)의 비에 의하여 메인화소전극(271)에 대한 서브화소전극(272)의 투과율이 조절된다.
제3박막트랜지스터(T3)에 연결되어 있는 제3유지용량(C3)은 제1시간(0~t1) 동안 인가된 제어전압(A)에 의하여 t2까지 제1레벨(d1)의 전압을 유지한다. 그런 후, t3에 서브화소전극(272)의 데이터 전압(B)이 입력되면 기존의 제1레벨(d1)은 제3레벨(d3)로 변경된다. 제3박막트랜지스터(T3)는 서브화소전극(272)의 화소전압이 메인화소전극(271)의 화소전압과 상이하게 조절되도록 서브화소전극(272)에 인가되 었던 데이터 전압(B)을 방출시키는 역할을 한다.
제어전압(A)이 인가되는 제1시간(0~t1)은 전체 게이트 온 펄스 구간(1H) 보다 작으며, 게이트 온 펄스구간(1H)의 약 0.1~0.9배로 설정될 수 있다. 제1시간(0~t1)의 비율은 요구되는 시인성 및 액정의 충전율에 따라 가변적으로 조절될 수 있다.
도 8은 디스플레이장치의 제2실시예에 따른 화소전압을 도시한 것으로, 저계조의 데이터 전압이 인가될 때 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비를 조절하기 위한 제어전압을 설명하기 위한 도면이다.
도시되어 있는 바와 같이, 고계조 즉, 80~100% 정도의 투과율을 갖는 데이터 전압이 화소(Ⅰ)에 인가되는 경우, 제어전압(A)은 데이터 전압(B)과 동일한 레벨을 갖는다. 따라서, 메인화소전극(271), 서브화소전극(272) 및 제3유지용량(C3)의 전압은 한 프레임 동안 동일한 제4레벨(d4)을 유지한다. 고계조의 범위는 상술한 바와 같이 상이하게 조절 가능하며, 다른 실시예에 따르면 90~100%의 투과율을 갖는 경우 데이터 전압(B)과 동일한 제어전압(A)을 인가할 수도 있다.
0~10% 정도에 해당하는 투과율을 갖는 저계조의 영상신호를 표시하는 경우에는, 도7에 따른 제어전압(B) 또는 도8과 같은 제어전압(B) 중 어느 것 하나를 인가하는 것이 가능하다. 즉, 투과율이 낮은 데이터 전압(A)의 경우, 제어전압(B)은 데이터 전압(A)의 레벨과 동일할 수도 있고 낮게 설정될 수도 있다. 상술한 바와 같이 낮은 투과율에서는 액정분자(401)의 움직임이 느리기 때문에 제어전압(B)이 데 이터 전압(A)에 미치는 영향이 크지 않고, 데이터 전압(A)과 동일한 제어전압(B)이 인가되더라도 투과율에는 큰 영향이 없다.
도 9은 본 실시예에 따른 디스플레이장치의 제어방법을 설명하기 위한 제어흐름도이고, 도10은 제어전압을 생성하는 방법을 설명하기 위한 제어흐름도이다.
우선, 제1게이트선(220), 제2게이트선(221) 및 메인화소전극(271)과 서브화소전극(272)으로 구성된 화소(Ⅰ)를 포함하는 표시패널(100)을 마련한다(S10).
신호 제어부(550)는 외부로부터 영상신호가 입력되면, 영상신호의 계조에 따라 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비를 변경시키는 제어전압을 생성한다. 도10과 같이, 신호 제어부(550)는 영상신호의 데이터 전압에 의한 투과율이 10~80%에 해당하는 지 여부를 판단한다(S21).
판단 결과, 데이터 전압에 의한 투과율이 10% 이하 또는 80% 이상인 경우, 즉 저계조 또는 고계조의 영상신호인 경우 신호 제어부(550)는 데이터 전압과 동일한 제어전압을 생성한다(S23).
반면, 데이터 전압에 의한 투과율이 10~80% 인 경우, 즉 중계조의 영상신호인 경우 신호 제어부(550)는 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비가 0.5 내지 0.9가 되도록 하는 제어전압을 생성한다(S25). 제어전압과 데이터 전압의 평균값이 보상값에 의하여 메인화소전극(271)에 대한 서브화소전극(272)의 투과율 비가 조절된다.
다시, 도9로 돌아와서, 신호 제어부(550)는 게이트 구동부(510)를 제어하여 제1시간 동안 제1게이트선(220) 및 제2게이트선(221)을 활성화시키고, 제1시간 이 후 제2시간 동안 제1게이트선(220)을 활성화시키는 게이트 신호를 제1게이트선(220) 및 제2게이트선(221)에 인가한다(S30).
그런 다음, 제1시간 동안 화소전극(271, 272)에 제어전압을 인가하고(S40), 제2시간 동안 데이터 전압을 인가한다(S50).
도 11a는 본 발명의 다른 실시예에 따른 디스플레이장치의 평면도이고, 도11b는 도11b에 따른 화소의 등가회로도이다.
도시되어 있는 바와 같이, 본 실시예에 따른 화소(Ⅰ)는 메인화소전극(271)과 중첩되어 있는 제3박막트랜지스터(T3)의 드레인 전극(255)을 포함한다. 메인화소전극(271)과 드레인 전극(255)은 제4유지용량(C4)를 형성하며, 제4유지용량(C4)에 의하여 메인화소전극(271)의 화소전압이 가변된다. 본 실시예와 같은 화소(Ⅰ)에도 상술한 제어방법이 적용될 수 있으며, 표시패널(100)은 요구되는 시인성의 정도에 따라 도3a 및 도10a에 도시되어 있는 화소 중 어느 하나를 포함할 수 있다.
비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 시인성 및 투과율 특성이 향상되는 디스플레이장치 및 그 제어방법이 제공된다.

Claims (23)

  1. 디스플레이장치에 있어서,
    나란히 연장되어 있는 제1게이트선 및 제2게이트선과;
    상기 제1게이트선 및 상기 제2게이트선과 교차하여 화소영역을 형성하는 데이터선과;
    상기 제1게이트선 및 상기 데이터선에 연결되어 있는 메인화소전극 및 서브화소전극을 가지며, 상기 화소영역에 형성되어 있는 화소전극과;
    상기 제2게이트선 및 상기 서브화소전극에 연결되어 있는 제어박막트랜지스터와;
    제1시간 동안 상기 제1게이트선과 상기 제2게이트선을 활성화 시키고, 상기 제1시간 후 제2시간 동안 상기 제1게이트선을 활성화시키는 게이트 신호를 상기 제1게이트선 및 상기 제2게이트선에 출력하는 게이트 구동부를 포함하는 것을 특징으로 하는 디스플레이장치.
  2. 제1항에 있어서,
    제어단이 상기 제1게이트선에 연결되어 있고, 출력단이 상기 메인화소전극에 접촉되어 있는 제1박막트랜지스터와;
    제어단이 상기 제1게이트선에 연결되어 있고, 출력단이 상기 서브화소전극에 접촉되어 있는 제2박막트랜지스터를 더 포함하며,
    상기 메인화소전극과 상기 서브화소전극은 화소전극 절개패턴에 의하여 분할되어 있으며,
    상기 제어박막트랜지스터의 제어단은 상기 제2게이트선에 연결되어 있고, 입력단은 상기 서브화소전극에 접촉되어 있는 것을 특징으로 하는 디스플레이장치.
  3. 제1항에 있어서,
    상기 제1시간은 상기 제1시간 및 상기 제2시간 합의 0.1~0.9배인 것을 특징으로 하는 디스플레이장치.
  4. 제1항에 있어서,
    상기 화소전극에 소정의 전압을 인가하는 데이터 구동부를 더 포함하고,
    상기 데이터 구동부는 상기 제1시간 동안 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비를 조절하는 제어전압을 인가하고, 상기 제2시간 동안 데이터 전압을 인가하는 것을 특징으로 하는 디스플레이장치.
  5. 제4항에 있어서,
    상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 영상신호의 계조에 따라 변경되는 것을 특징으로 하는 디스플레이장치.
  6. 제5항에 있어서,
    상기 제어전압과 상기 데이터 전압의 평균값을 보상값이라고 하는 경우,
    상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 상기 데이터 전압에 대한 상기 보상값의 비율인 것을 특징으로 하는 디스플레이장치.
  7. 제5항에 있어서,
    중간계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 최고 계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비보다 작은 것을 특징으로 하는 디스플레이장치.
  8. 제5항에 있어서,
    중간계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 최저 계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비보다 작은 것을 특징으로 하는 디스플레이장치.
  9. 제5항에 있어서,
    0 내지 80%의 투과율에 해당하는 데이터 전압이 화소전극에 인가되는 경우, 상기 데이터 구동부는 상기 데이터 전압과 상이한 상기 제어전압을 인가하는 것을 특징으로 하는 디스플레이장치.
  10. 제9항에 있어서,
    소정의 기준전압으로부터 상기 제어전압의 차이는 상기 기준전압으로부터 상기 데이터 전압의 차이보다 낮은 것을 특징으로 하는 디스플레이장치.
  11. 제10항에 있어서,
    상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 0.5~0.9인 것을 특징으로 하는 디스플레이장치.
  12. 제5항에 있어서,
    80 내지 100%의 투과율에 해당하는 데이터 전압이 화소전극에 인가되는 경우, 상기 데이터 구동부는 상기 데이터 전압과 동일한 상기 제어전압을 인가하는 것을 특징으로 하는 디스플레이장치.
  13. 제5항에 있어서,
    0 내지 10%의 투과율에 해당하는 데이터 전압이 화소전극에 인가되는 경우, 상기 데이터 구동부는 상기 데이터 전압과 동일한 상기 제어전압을 인가하는 것을 특징으로 하는 디스플레이장치.
  14. 제1항에 있어서,
    상기 제어박막트랜지스터는 드레인 전극을 더 포함하고,
    상기 드레인 전극과 중첩되어 있는 유지전극을 더 포함하는 것을 특징으로 하는 디스플레이장치.
  15. 제1항에 있어서,
    상기 제어박막트랜지스터는 상기 메인화소전극과 소정의 보호막을 사이에 두고 중첩되어 있는 드레인 전극을 더 포함하는 것을 특징으로 하는 디스플레이장치.
  16. 나란히 연장되어 있는 제1게이트선 및 제2게이트선과, 상기 제1게이트선 및 상기 제2게이트선과 교차하는 데이터선과, 상기 제1게이트선 및 상기 데이터선에 연결되어 있는 메인화소전극와 서브화소전극을 갖는 화소와, 상기 제2게이트선 및 상기 서브화소전극에 연결되어 있는 제어박막트랜지스터를 포함하는 디스플레이장치의 제어방법에 있어서,
    영상신호의 계조에 따라 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비를 변경시키는 제어전압을 생성하는 단계와;
    제1시간 동안 상기 제1게이트선 및 상기 제2게이트선을 활성화 시키고, 상기 제1시간 이후 제2시간 동안 상기 제1게이트선을 활성화 시키는 게이트 신호를 상기 제1게이트선 및 상기 제2게이트선에 인가하는 단계와;
    상기 제1시간 동안 제어전압을 인가하는 단계와;
    상기 제2시간 동안 데이터 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 디스플레이장치의 제어방법.
  17. 제16항에 있어서,
    상기 제어전압과 상기 데이터 전압의 평균값을 보상값이라고 하는 경우,
    상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 상기 데이터 전압에 대한 상기 보상값의 비율인 것을 특징으로 하는 디스플레이장치의 제어방법.
  18. 제16항에 있어서,
    중간계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 최고 계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비보다 작은 것을 특징으로 하는 디스플레이장치의 제어방법.
  19. 제16항에 있어서,
    중간계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 최저 계조에서의 상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비보다 작은 것을 특징으로 하는 디스플레이장치의 제어방법.
  20. 제16항에 있어서,
    0 내지 80%의 투과율에 해당하는 데이터 전압이 인가되는 경우,
    상기 제어전압의 레벨은 상기 데이터 전압의 레벨보다 낮은 것을 특징으로 하는 디스플레이장치의 제어방법.
  21. 제20항에 있어서,
    상기 메인화소전극에 대한 상기 서브화소전극의 투과율 비는 0.5~0.9인 것을 특징으로 하는 디스플레이장치의 제어방법.
  22. 제16항에 있어서,
    80 내지 100%의 투과율에 해당하는 데이터 전압이 인가되는 경우,
    상기 제어전압은 상기 데이터 전압과 동일한 것을 특징으로 하는 디스플레이장치의 제어방법.
  23. 제16항에 있어서,
    0 내지 10%의 투과율에 해당하는 데이터 전압이 인가되는 경우,
    상기 제어전압은 상기 데이터 전압과 동일한 것을 특징으로 하는 디스플레이장치의 제어방법.
KR1020070033492A 2007-04-04 2007-04-04 디스플레이장치 및 그 제어방법 KR101348755B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070033492A KR101348755B1 (ko) 2007-04-04 2007-04-04 디스플레이장치 및 그 제어방법
US12/026,929 US8174018B2 (en) 2007-04-04 2008-02-06 Display device and control method of the same
US13/344,382 US8427467B2 (en) 2007-04-04 2012-01-05 Display device and control method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070033492A KR101348755B1 (ko) 2007-04-04 2007-04-04 디스플레이장치 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20080090229A KR20080090229A (ko) 2008-10-08
KR101348755B1 true KR101348755B1 (ko) 2014-01-07

Family

ID=39826172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070033492A KR101348755B1 (ko) 2007-04-04 2007-04-04 디스플레이장치 및 그 제어방법

Country Status (2)

Country Link
US (2) US8174018B2 (ko)
KR (1) KR101348755B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382261B (zh) * 2008-05-30 2013-01-11 Chimei Innolux Corp 液晶顯示面板及其驅動方法
KR101595817B1 (ko) * 2008-08-22 2016-02-22 삼성디스플레이 주식회사 액정 표시 장치
EP2437109A4 (en) * 2009-05-29 2012-12-05 Sharp Kk LIQUID CRYSTAL DISPLAY ELEMENT, LIQUID CRYSTAL DISPLAY DEVICE AND DISPLAY METHOD FOR THE LIQUID CRYSTAL DISPLAY ELEMENT
WO2011048836A1 (ja) * 2009-10-23 2011-04-28 シャープ株式会社 表示装置
US8854561B2 (en) * 2009-11-13 2014-10-07 Au Optronics Corporation Liquid crystal display panel with charge sharing scheme
KR101707212B1 (ko) * 2009-12-01 2017-02-28 삼성디스플레이 주식회사 액정 표시 장치
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI425471B (zh) * 2011-06-17 2014-02-01 Au Optronics Corp 顯示面板及其閘極驅動電路以及閘極驅動電路驅動方法
TWI450007B (zh) * 2011-09-15 2014-08-21 Au Optronics Corp 畫素結構
TWI459368B (zh) * 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
TWI518670B (zh) 2014-03-27 2016-01-21 友達光電股份有限公司 顯示面板及其驅動方法
KR102261760B1 (ko) * 2014-07-29 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20170113935A (ko) * 2016-03-29 2017-10-13 삼성디스플레이 주식회사 표시 장치
TWI669695B (zh) * 2018-06-01 2019-08-21 友達光電股份有限公司 畫素電路及其顯示裝置
CN110335872A (zh) * 2019-06-21 2019-10-15 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN112489586B (zh) * 2019-09-12 2022-10-21 群创光电股份有限公司 电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417830B1 (en) 1998-04-20 2002-07-09 Samsung Electronics Co., Ltd. Apparatus and methods for low-power driving of a liquid crystal display device
US20050231673A1 (en) 2003-09-12 2005-10-20 Seiko Epson Corporation Electro-optical device and method of manufacturing the same
US20060215066A1 (en) 2004-11-08 2006-09-28 Sharp Kabushiki Kaisha Substrate for liquid crystal display, liquid crystal display having the substrate, and method of driving the display

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4014831B2 (ja) * 2000-09-04 2007-11-28 株式会社半導体エネルギー研究所 Ｅｌ表示装置及びその駆動方法
JP2003186452A (ja) 2001-12-20 2003-07-04 Seiko Instruments Inc 液晶表示パネルの階調駆動方法
KR101002324B1 (ko) * 2003-12-22 2010-12-17 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
JP4394512B2 (ja) 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
WO2005116745A1 (en) * 2004-05-27 2005-12-08 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
KR101112537B1 (ko) * 2004-06-03 2012-02-29 삼성전자주식회사 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20060085012A (ko) 2005-01-21 2006-07-26 삼성전자주식회사 표시장치와 이의 구동 장치
KR101211219B1 (ko) * 2005-10-31 2012-12-11 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
WO2007135803A1 (ja) * 2006-05-19 2007-11-29 Sharp Kabushiki Kaisha アクティブマトリクス型液晶表示装置及びその駆動方法
TWI328211B (en) * 2006-07-04 2010-08-01 Hannstar Display Corp Liquid crystal display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417830B1 (en) 1998-04-20 2002-07-09 Samsung Electronics Co., Ltd. Apparatus and methods for low-power driving of a liquid crystal display device
US20050231673A1 (en) 2003-09-12 2005-10-20 Seiko Epson Corporation Electro-optical device and method of manufacturing the same
US20060215066A1 (en) 2004-11-08 2006-09-28 Sharp Kabushiki Kaisha Substrate for liquid crystal display, liquid crystal display having the substrate, and method of driving the display

Also Published As

Publication number Publication date
US8427467B2 (en) 2013-04-23
US20080246038A1 (en) 2008-10-09
KR20080090229A (ko) 2008-10-08
US8174018B2 (en) 2012-05-08
US20120105416A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
KR101348755B1 (ko) 디스플레이장치 및 그 제어방법
KR101100889B1 (ko) 액정표시장치와 그 구동방법
US8194201B2 (en) Display panel and liquid crystal display including the same
US8760479B2 (en) Liquid crystal display
US8040447B2 (en) Method of driving display device comprising electrically connecting a control capacitor to the second pixel electrode and changing the voltage of the first pixel electrode by changing a voltage of a first storage line
KR102291464B1 (ko) 액정 표시 장치
TWI397734B (zh) 液晶顯示器及其驅動方法
JP2006201764A (ja) 表示装置及びその駆動装置
JP5567982B2 (ja) 液晶表示装置及びその駆動方法
KR20080019891A (ko) 표시패널
KR20080090230A (ko) 디스플레이장치 및 그 제어방법
KR20080023015A (ko) 어레이 기판, 이를 갖는 표시장치 및 표시장치의 구동방법
US20100045884A1 (en) Liquid Crystal Display
CN105761686B (zh) 液晶显示器及其驱动方法
KR20100004301A (ko) 액정 표시 장치
KR102270257B1 (ko) 표시장치 및 이를 이용한 표시장치의 구동방법
KR20060070177A (ko) 액정표시장치와 그 구동방법
KR101348758B1 (ko) 액정표시장치 및 그 제어방법
KR101686093B1 (ko) 시야각 제어 액정 표시 장치 및 이의 구동 방법
KR20040021893A (ko) 액정 표시 장치 및 그 구동 방법
KR101502357B1 (ko) 표시장치 및 그 구동방법
KR20070010675A (ko) 액정표시장치와 액정표시장치의 제조방법
KR101112561B1 (ko) 액정 표시 장치
KR20090119164A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR20080076483A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 7