KR20080076483A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20080076483A
KR20080076483A KR1020070016458A KR20070016458A KR20080076483A KR 20080076483 A KR20080076483 A KR 20080076483A KR 1020070016458 A KR1020070016458 A KR 1020070016458A KR 20070016458 A KR20070016458 A KR 20070016458A KR 20080076483 A KR20080076483 A KR 20080076483A
Authority
KR
South Korea
Prior art keywords
pixel
electrode
voltage
gate
display device
Prior art date
Application number
KR1020070016458A
Other languages
English (en)
Inventor
권호균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070016458A priority Critical patent/KR20080076483A/ko
Priority to US12/022,512 priority patent/US8542227B2/en
Publication of KR20080076483A publication Critical patent/KR20080076483A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시장치에서, 다수의 화소부는 다수의 게이트 라인과 다수의 데이터 라인에 의해서 정의된 다수의 화소영역에 구비되고, 각 화소부는 게이트 신호에 응답하여 데이터 신호를 입력받아 제1 화소전압을 충전하는 제1 화소 및 게이트 신호에 응답하여 데이터 신호를 입력받아 제1 화소전압과 동일한 제2 화소전압을 충전하는 제2 화소로 이루어진다. 다수의 전압 조절부는 다음단 게이트 신호에 응답하여 현재단 화소부에 충전된 제1 화소전압을 레벨업시키고, 제2 화소전압을 레벨다운시킨다. 블랙 매트릭스는 다수의 게이트 라인 중 마지막 게이트 라인에 연결된 마지막단 화소부들 각각의 유효 표시 영역을 부분적으로 커버한다. 따라서, 마지막단 화소부의 백색화 현상을 방지할 수 있다.

Description

표시장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 표시장치에 구비된 화소부의 등가 회로도이다.
도 2a는 도 1에 도시된 제n-1 게이트 라인으로 제n-1 게이트 신호가 인가될 때 n-1번째 화소부의 등가 회로도이다.
도 2b는 도 1에 도시된 제n 게이트 라인으로 제n 게이트 신호가 인가될 때 n-1번째 화소부의 등가 회로도이다.
도 3은 제n-1 및 제n 게이트 신호에 따른 제1 및 제2 화소전압의 변화를 나타낸 파형도이다.
도 4a는 도 1에 도시된 n번째 화소부의 레이 아웃이다.
도 4b는 도 1에 도시된 n-1번째 화소부의 레이아웃이다.
도 5a는 도 4a에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이다.
도 5b는 도 4b에 도시된 절단선 Ⅱ-Ⅱ에 따라 절단한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 -- 표시패널 110 -- 어레이 기판
120 -- 대향기판 130 -- 액정층
210 -- 데이터 구동부 220 -- 게이트 구동부
300 -- 표시장치
본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 마지막 화소라인의 백색화 현상을 방지할 수 있는 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 하부기판, 하부기판과 대향하여 구비되는 상부기판 및 하부기판과 상부기판과의 사이에 형성된 액정층으로 이루어져 영상을 표시하는 액정표시패널을 구비한다. 액정표시패널에는 다수의 게이트 라인, 다수의 데이터 라인, 다수의 게이트 라인과 다수의 데이터 라인에 연결된 다수의 화소가 구비된다.
액정표시장치는 다른 표시장치에 비하여 시야각 성능이 열세하다. 이러한 시야각 문제를 개선하기 위하여, 그 동안 피브이에이(Patterned Vertical Alignment: PVA) 모드, 엠브이에이(Multi-domain Vertical Alignment: MVA) 모드 및 에스-피브이에이(Super-Patterned Vertical Alignment: S-PVA) 모드 등의 액정표시장치 구동방식이 제안되었다.
이 중 S-PVA 모드 액정표시장치는 두 개의 서브화소로 이루어진 화소를 구비하고, 화소에 서로 다른 그레이를 갖는 도메인을 형성하기 위하여 두 개의 서브화소는 서로 다른 서브전압이 인가되는 메인 및 서브 화소전극을 각각 구비한다. 이때, 액정표시장치를 바라보는 사람의 눈은 두 개의 서브전압의 중간값을 인식하므 로, 중간 계조 이하에서 감마커브가 왜곡되어 측면 시야각이 저하되는 것을 방지한다. 이로써, 액정표시장치의 측면 시인성을 개선할 수 있다.
S-PVA 모드 액정표시장치는 구동방식에 따라서 CC(Coupling Capacitor)-타입과 TT(Two Transistor)-타입으로 구분된다. CC-타입은 메인 화소전극과 서브 화소전극과의 사이에 커플링 커패시터를 추가하여 서브 화소전극으로 인가되는 데이터 전압을 전압 강하시켜 메인 픽셀전압보다 낮은 전압을 서브 픽셀전압으로써 인가하는 구동방식이다. TT-타입은 두 개의 트랜지스터를 이용하여 메인 및 서브 화소전극에 각각 서로 다른 전압레벨을 갖는 메인 및 서브 픽셀전압을 각각 인가하는 구동방식이다.
한국공개특허 2005-0018520는 종래의 CC 타입 S-PVA 구조의 휘도감소 및 문자깨짐 현상을 개선한 새로운 CC 타입 S-PVA 구조를 제안하고 있다. 그러나, 상기 공개특허에 따른 액정표시장치의 경우 메인화소와 서브화소의 전압조절이 다음 게이트 라인의 턴-온과 동시에 이루어지므로, 다음 게이트 라인이 존재하지 않는 마지막 화소라인의 전압조절이 되지 않아 다른 화소라인에 비해 상대적으로 휘도가 증가하는 백색화 현상이 발생한다.
따라서, 본 발명의 목적은 마지막 화소라인의 백색화 현상을 방지하기 위한 표시장치를 제공하는 것이다.
본 발명에 따른 표시장치는 다수의 게이트 라인, 다수의 데이터 라인, 다수 의 화소부, 전압 조절부 및 블랙 매트릭스를 포함한다.
상기 다수의 게이트 라인은 게이트 신호를 순차적으로 입력받고, 상기 다수의 데이터 라인은 상기 다수의 게이트 라인과 절연되게 교차하고, 데이터 신호를 입력받는다.
상기 다수의 화소부 각각은 상기 게이트 신호에 응답하여 상기 데이터 신호를 입력받아 제1 화소전압을 충전하는 제1 화소 및 상기 게이트 신호에 응답하여 상기 데이터 신호를 입력받아 제2 화소전압을 충전하는 제2 화소로 이루어진다. 상기 다수의 화소부는 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 화소영역에 일대일 대응하여 구비된다.
상기 전압 조절부는 다음단 게이트 신호에 응답하여 현재단 화소부에 충전된 상기 제1 화소전압을 레벨업시키고, 상기 제2 화소전압을 레벨다운시킨다. 상기 블랙 매트릭스는 상기 다수의 게이트 라인 중 마지막 게이트 라인에 연결된 마지막단 화소부들 각각의 유효 표시 영역을 부분적으로 커버한다.
이러한 표시장치에 따르면, 블랙 매트릭스를 이용하여 마지막단 화소부의 유효 표시영역을 부분적으로 커버함으로써, 마지막단 화소부가 다른 화소부들보다 밝게 나타나는 백색화 현상을 방지할 수 있고, 그 결과 표시장치의 표시품질을 전체적으로 개선할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시장치에 구비된 화소부의 등가 회로 도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치에는 제1 내지 제n 게이트 라인(GL1 ~ GLn) 및 제1 내지 제m 데이터 라인(DL1 ~ DLm)이 구비된다. 상기 제1 내지 제m 게이트 라인(GL1 ~ GLn)과 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에 의해서 매트릭스 형태로 정의된 다수의 화소영역에는 다수의 화소부가 일대일 대응하여 구비된다.
도 1에서는 다수의 화소부 중 제n-1 게이트 라인(GLn-1)과 제m 데이터 라인(DLm)에 연결된 n-1번째 화소부 및 제n 게이트 라인(GLn)과 상기 제m 데이터 라인(DLm)에 연결된 n번째 화소부의 등가 회로도를 나타낸다. 여기서, 다수의 화소부 각각은 서로 동일한 구조로 이루어진다. 따라서, 이하에서는 상기 n-1번째 화소부와 상기 n번째 화소부를 함께 설명하기로 한다.
상기 n-1번째 화소부는 제1 화소(P1(n-1)) 및 제2 화소(P2(n-1))로 이루어진다. 상기 제1 화소(P1(n-1))는 제1 박막 트랜지스터(T1(n-1)), 제1 액정 커패시터(H-Clc(n-1)) 및 제1 스토리지 커패시터(H-Cst(n-1))로 이루어지고, 상기 제2 화소(P2(n-1))는 제2 박막 트랜지스터(T2(n-1)), 제2 액정 커패시터(L-Clc(n-1)) 및 제2 스토리지 커패시터(L-Cst(n-1))로 이루어진다.
구체적으로, 상기 제1 박막 트랜지스터(T1(n-1))는 제n-1 게이트 라인(GLn-1)에 연결된 제1 게이트 전극, 제m 데이터 라인(DLm)에 연결된 제1 소오스 전극 및 상기 제1 액정 커패시터(H-Clc(n-1))에 연결된 제1 드레인 전극을 포함한다. 상기 제1 액정 커패시터(H-Clc(n-1))는 상기 제1 드레인 전극에 연결된 제1 화소전극, 상기 제1 화소전극과 마주하고 공통전압(Vcom)이 인가되는 공통전극 및 상기 제1 화소전극과 상기 공통전극과의 사이에 개재된 액정층(미도시)에 의해서 정의된다. 상기 제1 스토리지 커패시터(H-Cst(n-1))는 상기 제1 화소전극, 상기 공통전압이 인가되는 스토리지 전극 및 상기 제1 화소전극과 상기 스토리지 전극과의 사이에 개재된 절연층에 의해서 정의된다.
한편, 상기 제2 박막 트랜지스터(T2(n-1))는 상기 제n-1 게이트 라인(GLn-1)에 연결된 제2 게이트 전극, 상기 제m 데이터 라인(DLm)에 연결된 제2 소오스 전극 및 상기 제2 액정 커패시터(L-Clc(n-1))에 연결된 제2 드레인 전극을 포함한다. 상기 제2 액정 커패시터(L-Clc(n-1))는 상기 제2 드레인 전극에 연결된 제2 화소전극, 상기 제2 화소전극과 마주하고 상기 공통전압(Vcom)이 인가되는 상기 공통전극 및 상기 제2 화소전극과 상기 공통전극과의 사이에 개재된 액정층에 의해서 정의된다. 상기 제2 스토리지 커패시터(L-Cst(n-1))는 상기 제2 화소전극, 상기 공통전압이 인가되는 상기 스토리지 전극 및 상기 제2 화소전극과 상기 스토리지 전극과의 사이에 개재된 절연층에 의해서 정의된다.
한 프레임동안 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)에는 게이트 신호가 순차적으로 인가된다. 여기서, 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)으로 상기 게이트 신호가 인가되는 시간은 수평주사구간(1H)으로 정의된다.
상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)에는 데이터 신호가 인가된다. 상기 데이터 신호는 상기 제1 내지 제n 게이트 라인(GL1 ~ GLn)으로 순차적으로 인가되는 상기 게이트 신호에 동기하여 상기 제1 내지 제m 데이터 라인(DL1 ~ DLm)으로 출력된다.
도 1에 도시된 바와 같이, 상기 제n-1 게이트 라인(GLn-1)에 n-1번째 게이트 신호가 인가되면, 상기 제1 및 제2 화소(P1(n-1), P2(n-1))에 구비된 제1 및 제2 박막 트랜지스터(T1(n-1), T2(n-1))가 턴-온된다. 따라서, 상기 제m 데이터 라인(DLm)으로 인가된 상기 데이터 신호는 상기 제1 및 제2 박막 트랜지스터(T1(n-1), T2(n-1))를 통과하여 상기 제1 및 제2 액정 커패시터(H-Clc(n-1), L-Clc(n-1))의 제1 및 제2 화소전극으로 인가된다. 여기서, 상기 제1 및 제2 액정 커패시터(H-Clc(n-1), L-Clc(n-1))의 상기 제1 및 제2 화소전극으로 인가되는 신호가 동일하므로, 상기 제1 및 제2 액정 커패시터(H-Clc(n-1), L-Clc(n-1))에는 동일한 전압이 충전된다. 즉, 상기 제1 및 제2 액정 커패시터(H-Clc(n-1), L-Clc(n-1)) 각각에 충전되는 전압을 제1 및 제2 화소전압으로 정의하면, n-1번째 수평주사구간동안 상기 제1 및 제2 화소전압은 서로 동일한 전압레벨을 갖는다.
상기 표시장치는 제n 게이트 라인(GLn)과 상기 n-1번째 화소부에 연결되고, 상기 n-1번째 화소부의 상기 제1 및 제2 화소(P1(n-1), P2(n-1))에 각각 충전된 제1 및 제2 화소전압의 전압레벨을 조절하는 전압 조절부(S1)를 더 포함한다.
상기 전압 조절부(S1)는 제3 박막 트랜지스터(T3)), 업 커패시터(C-up) 및 다운 커패시터(C-down)로 이루어진다. 상기 제3 박막 트랜지스터(T3)는 상기 제n 게이트 라인(GLn)에 연결된 제3 게이트 전극, 상기 제2 화소전극에 연결된 제3 소오스 전극 및 상기 다운 커패시터(C-down)와 상기 업 커패시터(C-up)에 연결된 제3 드레인 전극을 구비한다.
상기 다운 커패시터(C-down)는 상기 스토리지 전극, 상기 스토리지 전극과 부분적으로 오버랩되고 상기 제3 드레인 전극에 연결된 캡 전극 및 상기 캡 전극과 상기 스토리지 전극과의 사이에 개재된 절연층에 의해서 정의된다. 상기 업 커패시터(C-up)는 상기 제1 화소전극, 상기 제1 화소전극과 부분적으로 오버랩되는 상기 캡 전극 및 상기 캡 전극과 상기 제1 화소전극과의 사이에 개재된 절연층에 의해서 정의된다.
상기 제n 게이트 라인(GLn)으로 인가된 n번째 게이트 신호에 응답하여 상기 제3 박막 트랜지스터(T3)가 턴-온되면, 상기 제3 박막 트랜지스터(T3)에 의해서 상기 제2 화소전극과 상기 캡 전극이 전기적으로 연결된다. 따라서, 상기 제1 액정 커패시터(H-Clc(n-1))에 충전된 상기 제1 화소전압과 상기 제2 액정 커패시터(L-Clc(n-1))에 충전된 상기 제2 화소전압의 전압레벨이 상기 업 커패시터(C-up)와 상기 다운 커패시터(C-down)에 의해서 조절된다. 구체적으로, 상기 업 커패시터(C-up)와 상기 다운 커패시터(C-down)에 의해서 상기 제1 화소전압은 레벨업되고, 상기 제2 화소전압은 레벨다운된다. 이때, 상기 제1 화소전압이 레벨업되는 정도와 상기 제2 화소전압이 레벨다운되는 정도는 상기 업 커패시터(C-up)와 상기 다운 커패시터(C-down)의 커패시턴스 값에 의해서 결정된다.
상술한 바와 같이, 제n-1 게이트 신호에 응답하여 상기 n-1번째 화소부의 제1 및 제2 화소(P1(n-1), P2(n-1))에는 서로 동일한 전압레벨을 갖는 제1 및 제2 화소전압이 충전되고, 이후 제n 게이트 신호에 의해서 상기 제1 및 제2 화소전압이 서로 다른 전압레벨을 갖도록 제어된다. 따라서, 상기 n-1번째 화소부의 제1 및 제 2 화소(P1(n-1), P2(n-1))는 서로 다른 계조의 영상을 표시할 수 있고, 상기 제1 및 제2 화소(P1(n-1), P2(n-1))에서 표시되는 두 개의 영상이 혼합되어 시인성이 향상될 수 있다.
한편, n번째 화소부는 제1 화소(P1(n)) 및 제2 화소(P2(n))로 이루어진다. 상기 제1 화소(P1(n))는 제1 박막 트랜지스터(T1(n)), 제1 액정 커패시터(H-Clc(n)) 및 제1 스토리지 커패시터(H-Cst(n))로 이루어지고, 상기 제2 화소(P2(n))는 제2 박막 트랜지스터(T2(n)), 제2 액정 커패시터(L-Clc(n)) 및 제2 스토리지 커패시터(L-Cst(n))로 이루어진다.
도 1에 도시된 바와 같이, 제n 게이트 라인(GLn)은 마지막 게이트 라인이므로 상기 n번째 화소부에 충전된 제1 및 제2 화소전압의 전압레벨을 조정하기 위한 전압 조절부가 구비될 수 없다. 따라서, 상기 n번째 화소부의 제1 및 제2 화소전압은 한 프레임 동안 처음 인가된 상태 그대로 유지된다.
도 2a는 도 1에 도시된 제n 게이트 라인으로 제n 게이트 신호가 인가될 때 n번째 화소의 등가 회로도이고, 도 2b는 도 1에 도시된 더미 게이트 라인으로 제1 게이트 신호가 인가될 때 n번째 화소의 등가 회로도이며, 도 3은 제n 및 제1 게이트 신호에 따른 제1 및 제2 화소전압의 변화를 나타낸 파형도이다.
도 2a 및 도 3을 참조하면, 제n-1 게이트 신호(Gn-1)가 발생되면, 제1 및 제2 박막 트랜지스터(T1(n-1), T2(n-1))가 턴-온되고, 제m 데이터 라인으로 인가된 m번째 데이터 신호(Dm)가 상기 제1 및 제2 박막 트랜지스터(T1(n-1), T2(n-1))를 경유하여 제1 액정 커패시터(H-Clc(n-1)) 및 제2 액정 커패시터(L-Clc(n-1))로 각각 인가된다. 따라서, 상기 제1 및 제2 액정 커패시터(H-Clc(n-1), L-Clc(n-1))에는 제1 및 제2 화소전압이 각각 충전된다. 도 3에 도시된 바와 같이, 본 발명의 일 예로 상기 제1 및 제2 화소전압은 7V로 서로 동일한 전압레벨을 가진다.
여기서, 상기 업 커패시터(C-up)와 다운 커패시터(C-down)는 서로 직렬 연결된 상태로 상기 제1 액정 커패시터(H-Clc(n-1))와 병렬 연결된다. 따라서, 상기 업 커패시터(C-up)와 상기 다운 커패시터(C-down)에는 상기 7V가 전압 분배된다. 본 발명의 일 예로, 상기 업 커패시터(C-up)에는 2V의 전압이 충전되고, 상기 다운 커패시터(C-down)에는 5V의 전압이 충전된다.
도 2b 및 도 3에 도시된 바와 같이, 제n 게이트 신호(Gn)가 발생되면 제3 박막 트랜지스터(T3)가 턴-온된다. 턴-온된 상기 제3 박막 트랜지스터(T3)에 의해서 상기 제2 액정 커패시터(L-Clc(n-1))와 다운 커패시터(C-down)는 병렬 연결된다.
따라서, 상기 제2 액정 커패시터(L-Clc(n-1))와 상기 다운 커패시터(C-down) 사이에서 충전 공유가 일어난다. 그 결과, 상기 다운 커패시터(C-down)에 충전된 전압은 상기 제2 화소전압과 동일하게 6V로 상승한다. 이때, 상기 다운 커패시터(C-down)에 충전된 전압과 상기 업 커패시터(C-up)에 충전된 전압의 합은 7V에서 8V로 증가하고, 이로써 상기 제1 액정 커패시터(H-Clc(n-1))에 충전되는 상기 제1 화소전압도 8V로 증가한다. 결과적으로, 상기 제n 게이트 신호(Gn)가 발생된 이후에 상기 제1 화소전압은 7V에서 8V로 변화되고, 제2 화소전압은 7V에서 6V로 변화e되는 것이다.
이처럼, 상기 제1 및 제2 화소(P1(n-1), P2(n-1), 도 1에 도시됨)로 서로 다 른 전압이 인가되면, 액정층에 포함된 액정 분자들의 배향각도가 달라진다. 그 결과 상기 제1 및 제2 화소(P1(n-1), P2(n-1))에서는 서로 다른 계조의 영상을 표시하고, 사용자는 상기 제1 및 제2 화소(P1(n-1), P2(n-1))에서 표시되는 두 개의 영상이 혼합된 상태를 시인하므로 표시장치의 측면 시인성이 향상될 수 있다.
그러나, 도 1 및 도 3에 도시된 바와 같이, 제n 게이트 라인(GLn)은 마지막 게이트 라인이므로 상기 n번째 화소부의 제1 및 제2 액정 커패시터(H-Clc(n), L-Clc(n))에 각각 충전된 제1 및 제2 화소전압의 전압레벨은 조정되지 않는다. 즉, 상기 제n 게이트 신호(Gn)가 발생되면, 상기 제1 및 제2 액정 커패시터(H-Clc(n), L-Clc(n))에 7V의 제1 및 제2 화소전압이 각각 충전되고, 이후 한 프레임 동안 변화없이 7V로 유지된다. 따라서, 상대적으로 다른 화소부들보다 상기 n번째 화소부가 상대적으로 밝아보인다.
도 4a는 도 1에 도시된 n번째 화소부의 레이 아웃이고, 도 4b는 도 1에 도시된 n-1번째 화소부의 레이아웃이다. 도 5a는 도 4a에 도시된 절단선 Ⅰ-Ⅰ`에 따라 절단한 단면도이며, 도 5b는 도 4b에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.
먼저, 도 4a 및 도 5a를 참조하여 n번째 화소부의 구조에 대해서 구체적으로 설명한다.
도 4a 및 도 5a에 도시된 바와 같이, 표시장치는 어레이 기판(110), 상기 어레이 기판(110)과 마주하는 대향기판(120) 및 상기 어레이 기판(110)과 상기 대향기판(120)과의 사이에 개재된 액정층(130)으로 이루어진다.
상기 어레이 기판(110)의 제1 베이스 기판(111) 상에는 게이트 메탈로 이루어진 제n 게이트 라인(GLn) 및 스토리지 전극(CE)이 형성된다. 상기 스토리지 전극(CE)에는 공통전압이 인가되고, 상기 제n 게이트 라인(GLn)에는 제n 게이트 신호가 인가된다.
상기 제1 베이스 기판(111) 상에는 상기 제n 게이트 라인(GLn)으로부터 분기된 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2)이 구비된다. 상기 제n 게이트 라인(GLn), 스토리지 전극(CE), 제1 및 제2 게이트 전극(GE1, GE2)은 게이트 절연막(112)에 의해서 커버된다. 상기 게이트 절연막(112) 상에는 제m 데이터 라인(DLm), 상기 제m 데이터 라인(DLm)으로부터 분기된 제1 및 제2 소오스 전극(SE1, SE2), 상기 제1 및 제2 소오스 전극(SE1, SE2)으로부터 각각 이격된 제1 및 제2 드레인 전극(DE1, DE2)이 구비된다. 이로써, 상기 어레이 기판(110)에는 상기 제1 게이트 전극(GE1), 제1 소오스 전극(SE1) 및 제1 드레인 전극(DE1)으로 이루어진 제1 박막 트랜지스터(T1(n))가 형성되고, 상기 제2 게이트 전극(GE2), 제2 소오스 전극(SE2) 및 제2 드레인 전극(DE2)으로 이루어진 제2 박막 트랜지스터(T2(n))가 형성된다.
상기 어레이 기판(110)은 상기 제1, 제2 박막 트랜지스터(T1(n), T2(n))을 커버하는 보호막(113) 및 유기 절연막(114)을 구비한다. 상기 보호막(113)과 상기 유기 절연막(114)은 순차적으로 적층된다. 상기 보호막(113) 및 유기 절연막(114)에는 상기 제1 드레인 전극(DE1)을 노출시키는 제1 콘택홀(C1) 및 상기 제2 드레인 전극(DE2)을 노출시키는 제2 콘택홀(C2)이 형성된다.
상기 유기 절연막(114) 상에는 제1 및 제2 화소전극(PE1, PE2)이 형성된다. 상기 제1 화소전극(PE1)과 상기 제2 화소전극(PE2)과의 사이에는 제1 개구부(OP1)가 형성되고, 상기 제1 개구부(OP1)에 의해서 서로 전기적으로 분리된다.
상기 제1 화소전극(PE1)은 상기 제1 콘택홀(C1)을 통해 상기 제1 드레인 전극(DE1)과 전기적으로 연결되고, 상기 제2 화소전극(PE2)은 상기 제2 콘택홀(C2)을 통해 상기 제2 드레인 전극(DE2)과 전기적으로 연결된다. 상기 제1 화소전극(PE1)은 상기 스토리지 전극(CE)과 부분적으로 오버랩되어 제1 스토리지 커패시터(H-Cst(n))를 형성하고, 상기 제2 화소전극(PE2)은 상기 스토리지 전극(CE)과 부분적으로 오버랩되어 제2 스토리지 커패시터(L-Cst(n))를 형성한다.
한편, 상기 대향기판(120)은 제2 베이스 기판(121), 블랙 매트릭스(122) 및 공통전극(123)을 구비한다. 상기 블랙 매트릭스(122)는 상기 표시장치에서 영상이 표시되는 유효 표시영역(AA)의 주변부에 형성된 비유효 표시영역에 구비되고, 상기 비유효 표시영역으로 광이 누설되는 것을 차단한다.
도면에 도시된 바와 같이, 상기 블랙 매트릭스(122)는 상기 n번째 화소부의 유효 표시영역(AA) 내로 연장되어 상기 n번째 화소부의 유효 표시영역(AA)을 부분적으로 커버한다. 상기 n번째 화소부가 다른 화소부들에 비하여 상대적으로 밝게 보이는 경우, 상술한 바와 같이 상기 블랙 매트릭스(122)를 이용하여 상기 n번째 화소부를 부분적으로 커버하면, 상기 n번째 화소부는 다른 화소부들과 비슷한 휘도를 가질 수 있다. 따라서, 상기 n번째 화소부의 백색화 현상을 방지할 수 있다.
본 발명의 일 예로, 상기 블랙 매트릭스(122)는 상기 n번째 화소부의 유효 표시영역(AA)의 50% 내지 70%를 커버한다. 특히, 상기 블랙 매트릭스(122)는 상기 제1 및 제2 화소전극(PE1, PE2) 중 어느 하나만을 커버하는 것이 아니라, 상기 제1 및 제2 화소전극(PE1, PE2) 각각을 부분적으로 커버하도록 배치된다.
상기 공통전극(123)은 상기 블랙 매트릭스(122) 및 상기 제2 베이스 기판(121) 상에 구비된다. 상기 공통전극(123)에는 제1 화소전극(PE1)과 상기 제2 화소전극(PE2)을 하나 이상의 도메인으로 분할하는 제2 개구부(OP2)가 형성된다. 상기 제2 개구부(OP2)는 상기 제1 개구부(OP1)와 서로 다른 위치에 형성되다.
상기 대향기판(120)과 상기 어레이 기판(120)과의 사이에는 상기 액정층(130)이 개재된다. 따라서, 상기 공통전극(123), 상기 제1 화소전극(PE1) 및 상기 액정층(130)에 의해서 제1 액정 커패시터(H-Clc(n))가 형성되고, 상기 공통전극(123), 상기 제2 화소전극(PE2) 및 상기 액정층(130)에 의해서 제2 액정 커패시터(L-Clc(n))가 형성된다.
상기 n번째 화소부에는 전압 조절부가 연결되지 않기 때문에 한 프레임동안 상기 제1 및 제2 액정 커패시터(H-Clc(n), L-Clc(n))에 동일한 전압이 충전된다. 따라서, 상기 n번째 화소부가 상대적으로 다른 화소부들보다 밝게 나타난다. 그러나, 상기한 블랙 매트릭스(122)가 상기 n번째 화소부를 부분적으로 커버함으로써, 상기 표시장치의 화면 상에 백색화 현상이 발생하는 것을 방지할 수 있다.
이하 도 4b 및 도 5b를 참조하여, n-1번째 화소부의 구조에 대해서 구체적으로 설명한다. 단, 도 4b 및 도 5b에 도시된 구성요소 중 도 4a 및 도 5a에 도시된 구성요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.
도 4b 및 도 5b에 도시된 바와 같이, 상기 어레이 기판(110)의 제1 베이스 기판(111) 상에는 게이트 메탈로 이루어진 제n-1 게이트 라인(GLn-1), 제n 게이트 라인(GLn) 및 스토리지 전극(CE)이 형성된다. 상기 제n-1 게이트 라인(GLn-1)과 상기 제n 게이트 라인(GLn)은 서로 평행하게 연장되고, 상기 스토리지 전극(CE)은 상기 제n-1 게이트 라인(GLn-1)과 상기 제n 게이트 라인(GLn)과의 사이에 구비된다.
상기 제1 베이스 기판(111) 상에는 상기 제n-1 게이트 라인(GLn-1)으로부터 분기된 제1 게이트 전극(GE1) 및 제2 게이트 전극(GE2), 상기 제n 게이트 라인(GLn)으로부터 분기된 제3 게이트 전극(GE3)이 더 구비된다.
한편, 게이트 절연막(112) 상에는 제m 데이터 라인(DLm), 상기 제m 데이터 라인(DLm)으로부터 분기된 제1 및 제2 소오스 전극(SE1, SE2), 상기 제1 및 제2 소오스 전극(SE1, SE2)으로부터 각각 이격된 제1 및 제2 드레인 전극(DE1, DE2)이 구비된다. 이로써, 상기 어레이 기판(110)에는 상기 제1 게이트 전극(GE1), 제1 소오스 전극(SE1) 및 제1 드레인 전극(DE1)으로 이루어진 제1 박막 트랜지스터(T1(n-1))가 형성되고, 상기 제2 게이트 전극(GE2), 제2 소오스 전극(SE2) 및 제2 드레인 전극(DE2)으로 이루어진 제2 박막 트랜지스터(T2(n-1))가 형성된다.
또한, 상기 게이트 절연막(112) 상에는 상기 제3 게이트 전극(GE3)에 대응하는 위치에서 서로 소정의 간격으로 이격된 제3 소오스 전극(SE3) 및 제3 드레인 전극(DE3)이 더 구비된다. 따라서, 상기 어레이 기판(110)에는 상기 제3 게이트 전극(GE3), 제3 소오스 전극(SE3) 및 제3 드레인 전극(DE3)으로 이루어진 제3 박막 트랜지스터(T3)가 형성된다. 상기 제3 드레인 전극(DE3)은 상기 스토리지 전극(CE)과 부분적으로 오버랩되도록 연장된다. 상기 제3 드레인 전극(DE3)과 상기 스토리지 전극(CE1)과 오버랩된 부분에서 다운 커패시터(C-down)가 형성된다.
상기 어레이 기판(110)에는 제1 및 제2 화소전극(PE1, PE2)이 형성된다. 상기 제1 화소전극(PE1)은 상기 제1 드레인 전극(DE1)과 전기적으로 연결되고, 상기 제2 화소전극(PE2)은 상기 제2 드레인 전극(DE2)과 전기적으로 연결된다. 또한, 상기 제2 화소전극(PE2)은 제3 콘택홀(C3)을 통해 상기 제3 소오스 전극(SE3)과 전기적으로 연결되고, 상기 제1 화소전극(PE1)은 상기 제3 드레인 전극(DE3)과 부분적으로 오버랩된다. 상기 제1 화소전극(PE1)과 상기 제3 드레인 전극(DE3)이 오버랩되는 부분에서 업 커패시터(C-up)가 형성된다.
제n-1 게이트 라인(GLn-1)으로 제n-1 게이트 신호가 인가되면, 상기 제1 및 제2 박막 트랜지스터(T1(n), T2(n))가 턴-온되어, 상기 제1 및 제2 화소전극(PE1, PE2)에는 상기 제m 데이터 라인(DLm)으로부터 출력된 데이터 신호가 인가된다. 이후, 제n 게이트 라인(GLn)에 제n 게이트 신호가 인가되면, 상기 제3 박막 트랜지스터(T3)가 턴-온되고, 턴-온된 상기 제3 박막 트랜지스터(T3)에 의해서 상기 다운 및 업 커패시터(C-down, C-up)가 동작하여 상기 제1 및 제2 화소전극(PE1, PE2)의 전위가 변화된다. 구체적으로, 상기 제1 및 제2 화소전극(PE1, PE2)의 전위가 서로 달라진다.
이와 같이, 상기 제1 및 제2 화소전극(PE1, PE2)이 서로 다른 전위를 가지면, 액정층(130)에 포함된 액정 분자들의 배향각도는 상기 제1 및 제2 화소전 극(PE1, PE2)이 각각 형성된 영역들에서 서로 다르게 나타난다. 그 결과 상기 제1 및 제2 화소전극(P1, P2)이 각각 형성된 영역들에서는 서로 다른 계조의 영상이 표시되고, 사용자는 화면에 표시되는 두 개의 영상을 혼합하여 시인함으로써, 표시장치의 측면 시인성이 향상될 수 있다.
한편, 상기 대향기판(120)에 구비되는 블랙 매트릭스(122)는 상기 제1 베이스 기판(111)의 비유효 표시영역에 대응하여 구비되어 상기 비유효 표시영역에서의 빛샘을 방지한다.
도면에 도시된 바와 같이, n-1번째 화소부와 같이 다음 게이트 라인이 존재하는 경우 상기 다운 및 업 커패시터(C-down, C-up)에 의해서 제1 및 제2 화소전압의 전압레벨이 조절된다. 따라서, 상기 블랙 매트릭스(122)는 n-1번째 화소부와 같이 상기 다운 및 업 커패시터(C-down, C-up)에 연결된 화소부들의 유효 표시영역(AA)은 커버하지 않고, 비유효 표시영역만을 커버하도록 구비된다.
이와 같은 표시장치에 따르면, 대향기판에는 화소부의 주변부를 커버하여 빛샘을 방지하는 블랙 매트릭스가 구비되고, 상기 블랙 매트릭스는 마지막단 화소부의 유효 표시영역으로 연장되어, 상기 마지막단 화소부의 상기 유효 표시영역을 부분적으로 커버한다.
따라서, 전압 조절부에 연결되지 않은 마지막단 화소부가 다른 화소부들보다 밝게 나타나는 백색화 현상을 방지할 수 있고, 그 결과 표시장치의 표시품질을 전체적으로 개선할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 게이트 신호를 순차적으로 입력받는 다수의 게이트 라인;
    상기 다수의 게이트 라인과 절연되게 교차하고, 데이터 신호를 입력받는 다수의 데이터 라인;
    상기 게이트 신호에 응답하여 상기 데이터 신호를 입력받아 제1 화소전압을 충전하는 제1 화소 및 상기 게이트 신호에 응답하여 상기 데이터 신호를 입력받아 제2 화소전압을 충전하는 제2 화소로 이루어지고, 상기 다수의 게이트 라인과 상기 다수의 데이터 라인에 의해서 정의된 다수의 화소영역에 일대일 대응하여 구비되는 다수의 화소부;
    다음단 게이트 신호에 응답하여 현재단 화소부에 충전된 상기 제1 화소전압을 레벨업시키고, 상기 제2 화소전압을 레벨다운시키는 전압 조절부; 및
    상기 다수의 게이트 라인 중 마지막 게이트 라인에 연결된 마지막단 화소부들 각각의 유효 표시 영역을 부분적으로 커버하는 블랙 매트릭스를 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 블랙 매트릭스는 상기 마지막단 화소부들 각각의 유효 표시 영역의 50% 내지 70%를 커버하는 것을 특징으로 하는 표시장치.
  3. 제2항에 있어서, 상기 블랙 매트릭스는 상기 마지막단 화소부들에 포함된 상 기 제1 화소들 각각의 제1 유효 표시 영역 및 상기 제2 화소들 각각의 제2 유효 표시 영역을 부분적으로 커버하는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서, 상기 표시장치는,
    제1 기판;
    상기 제1 기판과 평행하게 마주하는 제2 기판; 및
    상기 제1 및 제2 기판과의 사이에 개재된 액정층을 더 포함하는 것을 특징으로 하는 표시장치.
  5. 제2항에 있어서, 상기 다수의 게이트 라인, 다수의 데이터 라인, 다수의 화소부 및 전압 조절부는 상기 제1 및 제2 기판 중 어느 하나에 구비되고,
    상기 블랙 매트릭스는 상기 제1 및 제2 기판 중 나머지 하나에 구비되는 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서, 상기 블랙 매트릭스는 상기 다수의 화소부의 유효 표시영역의 주변에 구비된 비유효 표시영역을 커버하는 것을 특징으로 하는 표시장치.
  7. 제1항에 있어서, 전압 조절되기 전 상기 제2 화소전압은 상기 제1 화소전압과 동일한 전압레벨을 갖는 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서, 상기 제1 화소는,
    상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 제1 스위칭 소자; 및
    상기 제1 스위칭 소자의 출력단자에 연결되어 상기 데이터 신호를 입력받는 제1 화소전극 및 공통전압을 입력받는 공통전극으로 이루어져 상기 제1 화소전압을 충전하는 제1 액정 커패시터를 포함하고,
    상기 제2 화소는,
    상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 제2 스위칭 소자; 및
    상기 제2 스위칭 소자의 출력단자에 연결되어 상기 데이터 신호를 입력받는 제2 화소전극 및 상기 공통전극으로 이루어져 상기 제1 화소전압과 동일한 상기 제2 화소전압을 충전하는 제2 액정 커패시터를 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서, 상기 전압 조절부는,
    상기 공통전압을 입력받는 스토리지 전극 및 상기 스토리지 전극과 마주하는 제1 캡 전극에 의해서 정의된 제1 다운 커패시터;
    상기 제1 화소전극과 상기 제1 캡 전극에 의해서 정의된 제1 업 커패시터; 및
    상기 다음단 게이트 신호에 응답하여 상기 제2 화소전극과 상기 제1 캡 전극 을 전기적으로 연결시키는 제3 스위칭 소자를 포함하는 것을 특징으로 하는 표시장치.
  10. 제8항에 있어서, 상기 제1 화소는,
    상기 스토리지 전극과 상기 제1 화소전극에 의해서 정의되고, 상기 제1 액정 커패시터와 병렬 연결된 제1 스토리지 커패시터를 더 포함하고,
    상기 제2 화소는,
    상기 스토리지 전극과 상기 제2 화소전극에 의해서 정의되고, 상기 제2 액정 커패시터와 병렬 연결된 제2 스토리지 커패시터를 더 포함하는 것을 특징으로 하는 표시장치.
KR1020070016458A 2007-02-05 2007-02-16 표시장치 KR20080076483A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070016458A KR20080076483A (ko) 2007-02-16 2007-02-16 표시장치
US12/022,512 US8542227B2 (en) 2007-02-05 2008-01-30 Display apparatus and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016458A KR20080076483A (ko) 2007-02-16 2007-02-16 표시장치

Publications (1)

Publication Number Publication Date
KR20080076483A true KR20080076483A (ko) 2008-08-20

Family

ID=39879727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016458A KR20080076483A (ko) 2007-02-05 2007-02-16 표시장치

Country Status (1)

Country Link
KR (1) KR20080076483A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110136554A (ko) * 2010-06-15 2011-12-21 삼성전자주식회사 표시 패널

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110136554A (ko) * 2010-06-15 2011-12-21 삼성전자주식회사 표시 패널

Similar Documents

Publication Publication Date Title
KR101340054B1 (ko) 표시장치 및 이의 구동방법
US7978273B2 (en) Active-matrix substrate, display device, and television receiver
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
US8031287B2 (en) Display panel and liquid crystal display including the same
US7864149B2 (en) Display panel
US9715133B2 (en) Liquid crystal display and driving method thereof
KR101265286B1 (ko) 어레이 기판, 이를 갖는 표시장치 및 표시장치의 구동방법
US7898536B2 (en) Display apparatus and method of driving the same
KR101348755B1 (ko) 디스플레이장치 및 그 제어방법
US10209574B2 (en) Liquid crystal display
US8542227B2 (en) Display apparatus and method for driving the same
KR101285054B1 (ko) 액정표시장치
JPWO2002063383A1 (ja) 液晶表示装置
KR101828066B1 (ko) 표시장치
US9500898B2 (en) Liquid crystal display
US20100045884A1 (en) Liquid Crystal Display
US20070001965A1 (en) Driving integrated circuit of liquid crystal display device and driving method thereof
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
US7728804B2 (en) Liquid crystal display device and driving method thereof
JP4326242B2 (ja) 液晶表示装置
KR101361057B1 (ko) 표시장치
KR20080076483A (ko) 표시장치
KR20040016185A (ko) 액정표시패널 및 그 구동방법
KR20160125275A (ko) 액정표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination