JP2010271365A - 表示制御装置、表示制御方法 - Google Patents
表示制御装置、表示制御方法 Download PDFInfo
- Publication number
- JP2010271365A JP2010271365A JP2009120729A JP2009120729A JP2010271365A JP 2010271365 A JP2010271365 A JP 2010271365A JP 2009120729 A JP2009120729 A JP 2009120729A JP 2009120729 A JP2009120729 A JP 2009120729A JP 2010271365 A JP2010271365 A JP 2010271365A
- Authority
- JP
- Japan
- Prior art keywords
- line
- frame
- scanning
- lines
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
- G09G2310/021—Double addressing, i.e. scanning two or more lines, e.g. lines 2 and 3; 4 and 5, at a time in a first field, followed by scanning two or more lines in another combination, e.g. lines 1 and 2; 3 and 4, in a second field
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/046—Dealing with screen burn-in prevention or compensation of the effects thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】1水平ライン期間に複数の走査線を同時駆動して走査を行うと共に、フレーム周期に応じた周期で同時駆動する上記複数の走査線の組み合わせを変更する。このような同時駆動する複数のラインの組み合わせの変更により、或るフレームの表示時に「明」とされていたラインは他のフレームの表示時には「暗」となるようにでき、「明」「暗」が相殺されて明暗パターンが知覚されないようにできる。また上記によれば、フレーム周期に応じた期間内(網膜への蓄積時間内)にて画素重心をずらすことができ、いわばインターレース方式のような走査手法を実現できる。この結果、単に複数ラインを同時駆動する場合には低下してしまうことになる垂直方向の解像度感の向上を図ることができる。
【選択図】図9
Description
これらFPDでは、水平方向及び垂直方向の画素を固定的に配列して画像表示を行う、固定画素方式が採用されている。
これらの問題は、画面切り替え応答速度の遅さや、特に液晶ディスプレイの場合はホールド型表示であることに起因する。ホールド型表示においては、1フレーム期間において同じ画像が表示され続けるのに対し、観測者は表示された物体が動いていると判断して物体の進行方向に視線を移動させるため、実際の表示位置と視点位置とにずれが生じ、このずれが網膜に蓄積されてボケとして認識されてしまう。
この図32の例では、1水平ライン期間につき隣接する2本の走査線を同時駆動する場合を示している。すなわち、この場合は、1番目の水平ライン期間にはライン0とライン1の同時駆動、2番目の水平ライン期間にはライン2とライン3の同時駆動、3番目の水平ライン期間にはライン4とライン5の同時駆動、4番目の水平ライン期間にはライン6よライン7の同時駆動・・・を繰り返していくようにされる。
具体的に、図32で説明した2ライン同時駆動の手法を採った場合には、図33に示されるように、順次走査される各2ラインの組のうち上側のラインで「暗」、下側のラインで「明」が知覚されてしまう。
このような明暗のパターンは、隣接する各ライン間でのクロストークに起因して生じるものとなる。
確認のために述べておくと、先の図32で説明したような2ライン順次の走査が行われる場合、先ずは「ライン0・ライン1」の組の同時駆動によってこれらのラインにおける各画素のスイッチング素子が全てオンとされ、その状態で各画素への信号値の書込が行われることで各画素のコンデンサに信号値に応じた電圧が保持される。その後、これら「ライン0・ライン1」の組の駆動電圧の印加が停止されて上記各スイッチング素子がオフとされた上で、「ライン2・ライン3」の組の同時駆動によってこれらのラインにおける各画素のスイッチング素子がオンとされ、同様に信号値の書込が行われる。このような動作の繰り返しにより、2ライン順次の走査が実現される。
このような隣接ラインからの書込電圧の飛び込みは各ラインの組において同様に生じる。この結果、先の図32で説明した2ライン同時駆動を行う際には、図33に示したような明→暗→明→暗・・・のパターンが発生するものとなってしまう。
本発明の課題は、1水平ライン期間に隣接する複数の走査線を同時駆動することによるフレームレートの向上を図る上で、このような明暗による縞模様の発生を防止して、画質の向上が図られるようにすることにある。
すなわち、本発明の表示制御装置は、複数の走査線と複数の信号線とを有する表示部と、上記表示部における上記走査線を駆動して上記信号線の駆動による信号書込の行われる水平ラインを選択する走査線駆動部と、入力画像信号に基づき上記複数の信号線を駆動することで上記表示部による画像表示を行わせる信号線駆動部とを備える表示パネル部に対して制御を行う表示制御装置であって、1水平ライン分の画像信号が表示出力されるべき1水平ライン期間において隣接する複数の走査線を同時に駆動させることで隣接複数画素に同一画素値が書き込まれるようにし且つ、同時駆動される上記複数の走査線の組み合わせが入力画像信号のフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する走査制御部を備えるものである。
同時駆動する複数のラインの組み合わせを変更すれば、それぞれの組み合わせによる駆動時にて発生する明暗パターンは異なるものとでき、これにより或るフレームの表示時に「明」とされていたラインは他のフレームの表示時には「暗」となるようにでき、結果、これらの「明」「暗」が相殺されて、明暗パターンが知覚されないようにできる。
また、上記のようにしてフレーム周期に応じた周期で同時駆動する上記複数のラインの組み合わせを変更することによれば、フレーム周期に応じた期間内(網膜への蓄積時間内)にて画素重心をずらすことができ、いわばインターレース方式のような走査手法を実現できる。この結果、単に複数ラインを同時駆動する場合には低下してしまうことになる垂直方向の解像度感の向上を図ることができる。
またこれと共に、単に1水平ライン期間に複数の走査線を同時駆動する場合よりも垂直方向の解像度感の向上を図ることができる。
これらの点より、本発明によればフレームレートの向上に伴う動画質の向上、及びラインごとの明暗による縞模様の発生の防止による画質の向上、及び垂直方向の解像度感の向上による画質の向上が図られる。
なお、説明は以下の順序で行うものとする。
<1.第1の実施の形態>
[1-1.表示パネルの構成]
[1-2.第1の実施の形態としての駆動手法]
[1-3.表示装置の構成]
<2.第2の実施の形態>
[2-1.第2の実施の形態としての駆動手法]
[2-2.表示装置の構成]
<3.第3の実施の形態>
[3-1.第3の実施の形態としての駆動手法]
[3-2.表示装置の構成]
<4.第4の実施の形態>
[4-1.両極性駆動について]
[4-2.第4の実施の形態としての駆動手法]
[4-3.表示装置の構成]
<5.第5の実施の形態>
[5-1.第5の実施の形態としての駆動手法]
[5-2.表示装置の構成]
<6.第6の実施の形態>
[6-1.第6の実施の形態としての駆動手法]
[6-2.表示装置の構成]
<7.変形例>
[1-1.表示パネルの構成]
図1は、実施の形態の表示装置が備える表示パネルの構成を示している。
後にその全体構成について説明する実施の形態としての表示装置は、アクティブマトリクス方式による液晶ディスプレイ装置とされる。図1はこのような液晶ディスプレイ装置とされる実施の形態の表示装置が備える液晶表示パネルの構成を示したものである。
画素アレイ1は、複数の走査線とこれら走査線と直交する複数の信号線とが形成され且つそれらの交点ごとに電圧保持容量としてのコンデンサCとスイッチング素子Qとの組が形成された、素子基板を有する。図示は省略したが、この画素アレイ1には、上記素子基板と対向する位置に対向基板が設けられ、これら素子基板と対向基板との間に液晶が充填されて構成される。
この画素アレイ1において、上記のように走査線と信号線との各交点に設けられる1つのコンデンサCとスイッチング素子Qの組が、1つの画素Pとなる。
またソースドライバ3は上記信号線を駆動するために設けられる。
ここでは、画素アレイ1における最も上側に位置する走査線をNo.0として、各走査線のナンバリングを行っている。
また、図示は省略したが、信号線についてはソースライン、或いは垂直ラインと称し、紙面の最も左側に位置する信号線をNo.0としてナンバリングを行う。
本実施の形態において、画素アレイ1に形成される画素Pの数は、水平方向画素数1920×垂直方向画素数1080である。すなわち、垂直ラインはNo.0〜No.1919まで、水平ラインはNo.0〜No.1079までとなる。
〜複数ライン同時駆動・同時駆動ラインの組み合わせの変更〜
図2は、第1の実施の形態としての駆動手法について説明するための図である。なお図2において、図2(a)においては図1に示した画素アレイ1に形成されるゲートライン(水平ライン)0〜7までを抽出して示し、図2(b)ではゲートライン0〜8までを抽出して示している。
本実施の形態としても、先の図32にて説明した従来手法と同様に、フレームレートの向上を図るにあたっては、1水平ライン期間内に複数ラインを同時駆動するという手法を採る。
但し、本実施の形態では、単に複数ラインを同時駆動するものではなく、これら図2(a)(b)に示されるように、同時駆動する複数ラインの組み合わせを順次変更するという手法を採るものとしている。
具体的にこの場合は、1水平ライン期間内に同時駆動するライン数は2ラインとし、且つ、フレーム周期で(1フレームごとに)同時駆動するラインの組み合わせを変更する。
ここで、本明細書において、「フレーム周期」は、入力画像信号のフレーム周期であり、従って入力映像信号から得られる同期信号に基づいたフレーム周期である。
そして、次のフレーム期間においては、図2(b)のようにして、同時駆動するラインの組を「ライン1・ライン2」「ライン3・ライン4」「ライン5・ライン6」「ライン7・ライン8」・・・に変更し、それらを1組ずつ順次駆動していく。
また、上記の説明からも理解されるように、特に水平ライン数が奇数である場合には、同時駆動するラインの組み合わせとしては「余剰ラインが生じない組み合わせ」が存在しない場合があり、従ってその場合は同時駆動するラインの組み合わせが全て「余剰ラインが生じる組み合わせ」となる。つまりこの場合には、それらの「余剰ラインが生じる組み合わせ」の間で同時駆動するラインの組み合わせを変更することになる。
ここで、複数ラインを同時駆動する手法を採る場合は、垂直方向における解像度の低下は避けられないものとなる。例えば単純に考えて、2ライン同時駆動を行う場合には、垂直方向の解像度は1/2に低下してしまう。
図3において、図3(a)では、比較として、複数ライン同時駆動を行わない通常駆動時における画像表示手法について示しており、図3(b)では、第1の実施の形態としての駆動手法を示している。
そして、2枚目のフレーム画像(フレーム2)については、基本的には奇数(ODD)ラインのみを間引き出力し、当該ODDラインの間引き出力における各ラインの信号値を2ライン1組の各同時駆動ラインにあてはめて表示出力を行う。確認のために述べておくと、このようなODDラインの出力時においても、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、各ライン(走査線)の駆動タイミングと各ラインの信号値の書き込みタイミングとの対応がとられるようにする。
以降のフレーム画像についても同様に、EVENラインの間引き出力→ODDラインの間引き出力→EVENラインの間引き出力を交互に繰り返していく。
そこで、このように余剰ラインが生じる組み合わせで2ラインを同時駆動する場合においては、入力画像のうちのODDラインを間引き出力すると共に、ライン0の信号値も出力する。その上で、このように出力されたライン0の信号値を、図のようにライン0に対して書き込むものとする。
これにより、単に複数ラインを同時駆動する手法とする場合には1/2に低減してしまう垂直方向の解像度感を補うことができる。換言すれば、単に複数ラインを同時駆動する手法を採る場合と比較して、垂直方向における解像度感の向上を図ることができ、その分画質の向上を図ることができるものである。
これにより余剰ラインが非表示とされてしまうことの防止が図られると共に、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるようにできる。
図4(a)に示されているように、通常駆動時のフレームレートは60Hz(60fps)であるとする。
これに対し第1の実施の形態としての手法を採った場合には、2ラインの同時駆動と、図3(b)に示したフレーム周期でのEVENラインのみ/ODDラインのみの交互の間引き出力切り替えとによって、1フレーム分の入力画像の走査に要する時間長は通常駆動時の1/2に短縮化でき、結果、フレームレートは通常駆動時の60Hzに対して120Hz(120fps)に向上できる。
図5は、第1の実施の形態としての表示装置の内部構成を示した図である。
図示するようにして本実施の形態の表示装置には、先の図1に示した画素アレイ1、ゲートドライバ2、及びソースドライバ3と共に、映像信号処理部4、走査制御部5が備えられている。
ここで、先の図4にて説明した通り、本実施の形態においてフレームレートは従来の60fpsから120fpsに向上できる。これに対応して、この場合の上記入力映像信号はフレームレート=120fpsによる信号を入力する。
映像信号処理部4内には、ライン間引き処理部6、ラインバッファ7、及び同期分離回路8が設けられている。
図5に示した入力映像信号は、図示するようにライン間引き処理部6、及び同期分離回路8に入力される。
同期分離回路8は、上記入力映像信号から垂直同期信号、水平同期信号の各同期信号を分離する。同期分離回路8により分離された同期信号は図1に示した制御部5に供給される。
具体的には、上記E/O切替え信号によりEVENラインの出力が指示された場合には、図中のラインバッファ7を用いて、入力映像信号から得られるフレーム画像信号のライン0,ライン2,ライン4・・・ライン1078の画像信号を順に出力する。また上記E/O切替え信号によりODDラインの出力が指示された場合には、図中のラインバッファ7を用いて入力映像信号から得られるフレーム画像信号のライン0と共にライン1,ライン3,ライン5・・・ライン1079の画像信号を順に出力する。
制御部5は、映像信号処理部4(同期分離回路8)から供給される同期信号に基づき、先の図2にて説明した2ライン同時駆動とフレームごとの同時駆動ラインの組の変更とが行われるようにゲートドライバ2を制御する走査制御部としての機能と、先の図3(b)にて説明したフレームごとのEVENライン間引き出力/ODDライン間引き出力(+ライン0の出力)の交互の切り替えが行われるようにするためのE/O切替え信号をライン間引き処理部6に対して供給する偶数/奇数ライン出力切替制御部としての機能を有する。
このとき、制御部5は、ゲートドライバ2に対して「ライン0・ライン1」の組、「ライン2・ライン3」の組、「ライン4・ライン5」の組、「ライン6・ライン7」の組・・・の順次同時駆動を指示するための情報と、「ライン0」の単体駆動、「ライン1・ライン2」の組、「ライン3・ライン4」の組、「ライン5・ライン6」の組・・・の順次同時駆動、及び「ライン1079」の単体駆動を指示するための情報とを、フレーム周期で交互に与える。換言すれば、余剰ラインが生じない組み合わせによる各2ラインの組の同時駆動を指示する情報と、余剰ラインが生じる組み合わせによる各2ラインの組の同時駆動と余剰ラインの単体駆動とを指示する情報とを同期信号に基づくフレーム周期で交互に与える。
これにより画素アレイ1においては、垂直方向に隣接する2ラインが順次同時駆動され且つ、フレーム周期で同時駆動される2ラインの組の変更が行われるようにして、各走査線が駆動されることになる。
図示するように図7(a)に示す駆動波形は「ライン0・ライン1」の組、「ライン2・ライン3」の組、「ライン4・ライン5」の組、「ライン6・ライン7」の組・・・を順次同時駆動する駆動波形であり、図7(b)に示す駆動波形は、「ライン0」を単体駆動した後、「ライン1・ライン2」の組、「ライン3・ライン4」の組、「ライン5・ライン6」の組・・・を順次同時駆動する駆動波形である。
ここで、この場合においては、EVENラインの表示時に余剰ラインが生じることになるが、このとき、ラインNo.の最も小さいEVENライン(ライン0)の信号値は、ラインNo.0の走査線の駆動時に書き込むようにする。このようにすることで、例えばODDラインの表示時には「ライン0・ライン1」の走査線の組に入力画像のライン1の画像が表示され「ライン2・ライン3」の走査線の組に入力画像のライン3の画像が表示されるのに対し、EVENラインの表示時には、「ライン0」の走査線に入力画像のライン0の画像が、また「ライン1・ライン2」の走査線の組に入力画像のライン2の画像が表示されるといったように、ODDラインの表示時とEVENラインの表示時とで、垂直方向における各ラインの表示位置関係の整合性を確保することができる。
[2-1.第2の実施の形態としての駆動手法]
第2の実施の形態は、画素アレイ1を複数の領域に分割し、各領域にて独立して(同時に)走査線の駆動を行うことで、1フレーム分の走査に要する時間長の短縮化を図る。その上で、各領域での走査を第1の実施の形態の場合と同様に行うことで、通常駆動時との比較でフレームレートを少なくとも4倍以上に高めるものである。
先ず、図8(a)に示されているように、第2の実施の形態では、画素アレイ1を垂直方向において2つの領域に等分割するものとしている。図示するように上側の領域は領域A、下側の領域は領域Bとする。
図9は、このような同時駆動ラインの組の変更やEVENライン/ODDラインの表示出力の切り替えも含めた、第2の実施の形態としての具体的な駆動手法について示している。
この図9では、フレーム1とフレーム2の表示が行われる2フレーム分の表示期間における遷移を示しているが、先ず、1フレーム目には、図示するようにしてフレーム1の領域Aの画像信号、フレーム1の領域Bの画像信号について、それぞれEVENラインのみを間引き出力する。
図9では、画素アレイ1における水平ライン数(=フレーム画像における水平ライン数)はnとしており、従って領域Aの水平ラインはライン0〜ラインn/2−1まで、領域Bにおける水平ラインはラインn/2〜ラインn−1までとなる。
この場合も、ライン0の信号値はライン0に書き込むものとしている。同様にして領域B側においては、ラインn/2の信号値はラインn/2に書き込むものとしている。これにより、この場合も非点灯となるラインの発生を防止できる。
これにより、第1の実施の形態の場合と同様に、複数画素を同時駆動する際に生じるラインごとの明暗による縞模様の防止を図ることができる。
また、この場合も、上記のようにフレーム周期で同時駆動するラインの組を変更しつつ、表示すべき画像をフレーム周期でEVENライン/ODDラインに切り替えるので、第1の実施の形態の場合と同様にインターレース方式のような走査手法を実現でき、結果、垂直方向における解像度感の向上が図られる。
例えば、本例の場合と同様に水平ライン数が偶数とされ且つ同時駆動するライン数を2、さらに同時駆動するラインの組み合わせを余剰ラインの生じない組み合わせとする場合には、領域A、領域Bのそれぞれで生じる明暗パターンは図10(a)に示すものとなり、従ってこの場合は、領域Aと領域Bとの境界部分の2ラインが「暗・暗」となって、該境界部分にて暗線が観測されてしまうことになる。
また、同様に水平ライン数が偶数、同時駆動ライン数を2とする場合において、同時駆動するラインの組み合わせを余剰ラインが生じる組み合わせとする場合には、領域A、領域Bのそれぞれで生じる明暗パターンは図10(b)に示すものとなり、従ってこの場合は、領域Aと領域Bとの境界部分の2ラインが「明・明」となって境界領域では明線が観測されてしまう。
図11は、上記により説明した第2の実施の形態としての駆動手法を実現する第2の実施の形態としての表示装置の内部構成を示している。
なおこの図11を始めとして以下で表示装置の構成(映像信号処理部の内部構成も含む)を説明する図においては、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
また、ソースドライバ3としても、領域A/領域Bごとのそれぞれ独立した走査を実現するべく、領域Aソースドライバ3A、領域Bソースドライバ3Bとが設けられる。
また先に説明したように、第2の実施の形態では、領域Aについてはラインn/2−1側から走査を開始するので、領域Aゲートドライバ2Aとしてはこのようなラインn/2−1側からの走査が可能となるように構成しておく。
この図12に示されるように映像信号処理部11内には、領域分割部12、ライン間引き処理部6A・ラインバッファ7Aの組、ライン間引き処理部6B・ラインバッファ7Bの組、及び同期分離回路8が設けられている。
これらライン間引き処理部6A,6Bは、それぞれ、図中のラインバッファ7A,7Bを用いて入力画像信号を間引き出力する。
ここで、領域Bにおいては、第1の実施の形態の場合と同様に走査がラインNo.の昇順で行われる。従ってライン間引き処理部6Bとしては、図6に示したライン間引き処理部6と同様でよく、入力された画像信号のEVENライン/ODDライン(+ラインn/2:入力画像のうちラインNo.が最小のEVENライン)のうちE/O切替え信号により指示された方を出力する。
これに対し領域Aではラインn/2−1側からの走査を行うので、ラインの間引き処理部6Aについては、ラインNo.の降順で間引き出力を行うように構成する。なお確認のために述べておくと、このライン間引き処理部6Aとしても、E/O切替え信号によりODDが指示される場合には、入力画像信号のODDラインに加えてライン0を出力するように構成する。
具体的に、制御部10は、映像信号処理部11(同期分離回路8)から供給される同期信号に基づく所定のタイミングで領域A、領域Bにおけるそれぞれの走査線の駆動、及び信号線の駆動が行われるようにするためのタイミング信号を領域Aゲートドライバ2A、領域Bゲートドライバ2B、領域Aソースドライバ3A、領域Bソースドライバ3Bのそれぞれに供給する。
このとき制御部10は、同時駆動する2ラインの組み合わせとして、余剰ラインが生じない組み合わせによる各ラインの順次駆動を指示するための情報と、余剰ラインが生じる組み合わせによる各ラインの順次駆動を指示するための情報とをフレーム周期で交互にゲートドライバ2A,2Bに対して与える。これにより画素アレイ1における領域A、領域Bのそれぞれにおいて、垂直方向に隣接する2ラインが順次同時駆動され且つ、フレーム周期で同時駆動される2ラインの組の変更が行われるようにして各走査線が駆動されることになる。
またこれら図13,図14においては図示の都合上領域Aのライン数=8(ライン0〜ライン7)、領域Bのライン数=8(ライン8〜ライン15)としている。
[3-1.第3の実施の形態としての駆動手法]
続いて、第3の実施の形態について説明する。
第3の実施の形態は、次の図15に示されるようにして画素アレイ1における垂直方向の画素数(水平ライン数=走査線数)が入力映像信号に基づき得られるフレーム画像信号の垂直方向の画素数の2倍である場合において、明暗パターンの防止を図るものである。
なおこの図15(及び後述する図16)においては、図示の都合上、垂直方向における画素数として入力画素数は6(画素0〜画素5)、表示画素数は12(画素0〜画素11)としている。
しかしながら、この場合においても、単に隣接する2ラインを同時駆動することによっては、図中の最右欄に示されるようにして、第1の実施の形態の場合と同様にラインごとの明暗パターンが生じ、これに応じた縞模様が観測されてしまう虞があった。
これにより、これまでの各実施の形態の場合と同様の原理で、明暗パターンによる縞模様の発生の防止を図ることができる。
具体的には、図15に示される余剰ラインが生じない組み合わせによる各2ラインの組の同時駆動を行う際には、該図15に示されているように、1つの入力画素を垂直方向に隣接する2つの表示画素の各組にあてはめる画像表示を行う。
一方で、次の図16に示されるようにして余剰ラインが生じる組み合わせによる各2ラインの組の同時駆動を行う際には、該図16に示されているように、同時駆動されない各余剰の表示画素(表示画素0、表示画素11)には、入力画素のうち最もNo.の小さい画素と最もNo.の大きい画素をそれぞれあてはめると共に、他の同時駆動される2つの表示画素の組には、上記最もNo.の小さい画素及び最もNo.の大きい画素を除く入力画素における隣接する2つの画素の各組の平均値をそれぞれあてはめるものとしている。
具体的に、図15に示す余剰ラインが生じない組み合わせによる同時駆動を行う際には、入力映像信号に基づき得られるフレーム画像信号の各水平ラインの画像信号に基づき各信号線を駆動することになる。
また、図16に示す余剰ラインが生じる組み合わせによる同時駆動を行う場合、最もNo.の小さいライン(走査線)の駆動時には入力映像信号に基づき得られるフレーム画像信号の最もNo.の小さい水平ラインの画像信号に基づき各信号線を駆動し、また最もNo.の大きいライン(走査線)の駆動時には上記フレーム画像信号の最もNo.の大きい水平ラインの画像信号に基づき各信号線を駆動する。そして、これらNo.の最も小さいライン・最も大きいライン以外の各同時駆動ラインの組の駆動時には、上記フレーム画像信号における、同時駆動する2ライン(走査線)の組と対応する2つの水平ラインの画像信号について、画素単位でそれらの信号値の平均値を計算して1水平ライン分の画像信号とし、該1水平ライン分の画像信号に基づき各信号線を駆動することになる。
なお、図15、図16からも明らかなように、この場合としても、入力画像側と表示出力画像側との間で各ラインの垂直方向における順序の整合性が確保されるように、同時駆動される各ラインの組とそのラインの組の駆動時に書き込まれる信号値との対応がとられるようにすることについては言うまでもない。
なおこの図17の各図((a)〜(d)図)において、横軸は垂直方向の表示画素数(ここでは0〜7の8個としている)を表す。また、図中の白丸印は入力輝度値を、縦棒は表示輝度値を表している。
ここで、図中の黒丸印の位置は、入力画素の位置(つまり図17における表示画素で言えば「画素0+画素1」、「画素2+画素3」・・・の位置)に比べ、1/4画素ずれた位置と3/4画素ずれた位置とにそれぞれあることが分かる。このことは、入力画像をその垂直方向において通常の画素単位よりも1/4画素及び3/4画素ずれた位置で再サンプリングして表示することと等しいものとなる。従ってその分、垂直方向における解像度感を向上させることができる。
なおこの点については、図17中の白丸印で示す、単に隣接する2ラインを同時駆動した場合(フレームごとに同時駆動ラインの組を変更しない場合)に知覚される輝度の間隔と比較して、黒丸印の間隔の方がより密になっていることを見れば明らかである。
このとき、図17(d)における黒丸印が示す値は、隣り合う入力画素の値をそれぞれA,Bとすると、(3A+B)/4、(A+3B)/4の計算で得られる輝度値となる。
またこれに加えて、図15、図16で説明したような、各水平ラインの画像の単純出力と、隣接画素間の平均値出力とをフレーム周期で交互に切り替えるということを行うことで、単純な2ライン同時駆動時には1/2に低下してしまう垂直方向の解像度感の低下を抑制して、画質向上を図ることができる。
図18により、上記第3の実施の形態としての駆動手法を実現する第3の実施の形態としての表示装置の構成について説明する。
ここで、第3の実施の形態の表示装置の内部構成は、先の図5に示した第1の実施の形態の表示装置の場合と比較して、映像信号処理部4が映像信号処理部15に変更される点以外はほぼ同様となる。
従って図18においては第3の実施の形態の表示装置が備える映像信号処理部15の内部構成を示し、表示装置の全体的な内部構成については図示による説明は省略する。
映像信号処理部15内において、入力映像信号は同期分離回路8、平均値算出回路16、及び出力制御部17に対してそれぞれ供給される。
具体的に、上記E/O切替え信号によりEVENが指示される場合には、入力映像信号に基づき得られるフレーム画像信号をライン順次で出力する動作を行う。また、上記E/O切替え信号によりODDが指示される場合には、平均値算出回路16から出力される各隣接ラインの画素ごとの信号値の平均値をライン順次で出力する動作を行う。
この結果、上記E/O切替え信号によりEVENが指示されるフレーム期間(つまり余剰ラインが生じない組み合わせで2ラインが順次同時駆動される期間)には、ソースドライバ3に対してフレーム画像信号の各水平ラインの画像信号が順次出力されるものとなり、結果、図15にて説明した駆動が実現されるものとなる。また上記E/O切替え信号によりODDが指示されるフレーム期間(つまり余剰ラインが生じる組み合わせで2ラインが順次同時駆動される期間)には、ソースドライバ3に対して各隣接水平ラインの組の平均値が順次出力されるものとなり、結果、図16にて説明した駆動が実現される。
[4-1.両極性駆動について]
続いて、第4の実施の形態について説明する。
第4の実施の形態、及び後述する第5,第6の実施の形態は、いわゆる両極性駆動を前提とした手法である。
ここで、両極性駆動は、例えばLCOS(Liquid Crystal On Silicon)パネルやSXRD(Silicon X-tal Reflective Display:ソニー株式会社の登録商標)パネルなどで採用される駆動手法であって、書き込み電圧のDCバランスをとるための駆動手法として知られている。
例えば入力映像信号のフレームレートが60Hzであるとすると、両極性駆動においては、図のように120Hzの周期で書き込み電圧の極性を反転させることになる。その上で、同一フレームを2度出しすることによって、書き込み電圧のDCバランスをとるようにされている。
具体的に、図中のフレーム1について見れば、この場合は60Hzとされる1入力フレーム期間内(およそ16.6msec)において、その前半の期間ではフレーム1の信号値を正極性により書き込み、後半の期間では同じフレーム1の信号値の極性を反転させて負極性による書き込みを行うことで、同一フレーム画像について正/負両極性による書き込みを行い、結果として信号値の正負の極性を相殺してDCバランスを確保するというものである。
具体的に、図20(b)は、同時駆動する2ラインの組み合わせを余剰ラインが生じない組み合わせとしつつ、EVENラインの間引き出力に基づき各信号線を駆動する場合の表示画像である。また、図20(c)は同時駆動する2ラインの組み合わせを余剰ラインが生じる組み合わせとしつつ、ODDラインの間引き出力に基づき各信号線を駆動する(この場合も最もNo.の小さい余剰ラインには入力画像のライン0の信号値を書き込む)場合の表示画像である。
なお、ここでは図示の都合上、入力画像と表示画像の画素数は8×8としているが、実際には先の第1の実施の形態で例示したように1920×1080などより多くの画素数となることについては言うまでもない。
また、図20(c)に示すようなODDラインの間引き出力に基づく各信号線の駆動が行われるフレームについては「ODDフレーム」と称する。
図21は、このようにEVENフレームとODDフレームをフレーム周期で交互に切り替えた場合における、フレーム1〜フレーム4の4フレーム分の表示画像の変遷を、フレームごとの駆動極性と共に示している。
ここで、この図21においては、4フレームにわたって図20(a)に示す同じ入力画像が得られた場合の表示画像の変遷、すなわち、静止画像入力時での4フレーム期間の表示画像の変遷を示している。
DCバランスがとられなければ、その部分にていわゆる焼き付き(残像)が生じてしまう。具体的にこの場合は、図20(b)に示すEVENフレームの表示画像と図20(c)に示すODDフレームの表示画像とで一致しない部分、すなわち図20(d)にて斜線部で示した部分にて焼き付きが生じることになる。
そこで第4の実施の形態では、両極性駆動を前提とした場合において、上記のような焼き付きの防止を図りつつ、フレームレートの向上と垂直方向の解像度感の低下の抑制と両立を図るための駆動手法として、次の図22に示すような駆動手法を提案する。
なおこの図22においても、先の図21と同様に、静止画入力時における4フレーム期間分の表示画像の変遷をフレームごとの駆動極性と共に示している。
すなわち、連続する4フレームを1組としたときの表示画像の変遷として、図に示されている通り「フレーム1=EVENフレーム」→「フレーム2=ODDフレーム」→「フレーム3=ODDフレーム」→「フレーム4=EVENフレーム」となるようにするものである。
つまり第4の実施の形態の駆動手法によれば、フレーム間の相関性が比較的高い場合において、通常の両極性駆動とする場合よりもフレームレートの向上を図り且つ垂直方向の解像度感の低下の抑制を図りつつ、さらにDCバランスの確保による焼き付きの防止を図ることができる。
例えば先に述べた通り通常の両極性駆動時の入力フレームレートが60Hz(fps)であるとすれば、第4の実施の形態の場合のフレームレートは240Hz(fps)に向上できる。
図23は、上記により説明した第4の実施の形態としての駆動手法を実現するための第4の実施の形態としての表示装置の内部構成を示している。
第4の実施の形態の表示装置は、図5に示した第1の実施の形態の表示装置と比較して、制御部5が制御部20に変更された点が異なる。
また、図中には反映されていないが、この場合のソースドライバ3は、制御部20からの極性指示信号により指示された極性で映像信号処理部4からの出力画像に基づく各信号線の駆動を行うように構成される点が第1の実施の形態の場合とは異なる。
また、この場合もE/O切替え信号を映像信号処理部4(ライン間引き処理部6)に対して供給してEVEN/ODDの切り替え指示を行う点は同様となるが、制御部20が生成するE/O切替え信号としては、フレーム周期で交互にEVEN/ODDの切り替えを指示する信号ではなく、連続する各4フレームを1組としたとき各組における1番目のフレームと2番目のフレームとの間、及び3番目のフレームと4番目のフレームとの間でEVEN/ODDの切り替えが行われるように指示する信号を生成することになる。
なおこの図24では図示の都合上、フレーム1〜フレーム8までの8フレーム期間内における各フレームとE/O切替え信号、極性指示信号の各波形の関係を示している。
図示するようにこの場合のE/O切替え信号としては、フレーム1、フレーム4、フレーム5、フレーム8の表示期間にはEVENを、またフレーム2、フレーム3、フレーム6、フレーム7の表示期間にはODDをそれぞれ指示する信号となる。
また、極性指示信号は、フレーム1の表示期間を正極性として、フレーム周期で交互に正/負の極性を指示する信号となる。
[5-1.第5の実施の形態としての駆動手法]
ここで、上記により説明した第4の実施の形態によれば、フレーム間の相関性の比較的高い入力画像の表示時において、フレームレートの向上とDCバランスの確保との両立を図ることができるが、比較的動きの激しい動画像などフレーム間の相関性が比較的低い画像の入力時には、DCバランスを確保することが困難となる。
このとき、あらゆる特性の入力画像に対してDCバランスをとられるようにするには、先の図19に示したような通常の両極性駆動の手法を採ることが有効であるが、これではフレームレートの向上が図られない。
この点に鑑み第5の実施の形態では、フレームレートの向上と、通常の両極性駆動のような完全なDCバランスの確保との両立を図る手法を提案する。
先ず、この図25からも明らかなように、第5の実施の形態では、通常の両極性駆動の手法と同様に、同一フレームの2度出し処理を行うものとし、このように2度出しされる同一フレームを正極性/負極正のそれぞれの極性による駆動で表示出力するものとしている。
このような第5の実施の形態としての駆動手法によれば、通常の両極性駆動の手法を採る場合と同様に、同一画像について正/負の両極性の駆動(書き込み)を行うことができ、動きの激しい動画像などあらゆる入力画像に対応してDCバランスを完全に確保することができる。なお且つ、この場合は第1の実施の形態の場合と同様のEVENフレーム/ODDフレームの表示出力を適用して1フレーム分の走査に要する時間長を1/2に短縮化していることから、通常の両極性駆動を行う場合と比較してフレームレートは2倍に向上することができる。つまりその分、動画像の画質向上を図ることができる。
また、図25を参照して明らかなように、第5の実施の形態としての駆動手法によれば、フレーム画像ごとにみれば(つまりフレーム1、フレーム2・・・の区切り)、EVENフレームとODDフレームとが交互に繰り替えされるので、第1の実施の形態の場合と同様にインターレース方式のような走査手法とすることができ、結果、垂直方向の解像度感の低下の抑制を図ることができる。換言すれば、動画像の画質向上が図られる。
図26により、上記で説明した第5の実施の形態としての駆動手法を実現する第5の実施の形態としての表示装置の構成について説明する。
第5の実施の形態の表示装置の内部構成は、先の図23に示した第4の実施の形態の表示装置の場合と比較して、映像信号処理部4が映像信号処理部21に変更され、また制御部20が制御部24に変更される点以外は同様となる。
従って図26においては第5の実施の形態の表示装置が備える映像信号処理部21の内部構成と制御部24とを示し、表示装置の全体的な内部構成については図示による説明を省略する。
映像信号処理部21内において、入力映像信号は同期分離回路8と共にフレーム2度出し処理部22に対して供給される。
ライン間引き処理部6は、先の図6などで説明したものと同様に、制御部(この場合は制御24)から供給されるE/O切替え信号に基づき、図中のラインバッファ7を用いて、入力されるフレーム画像信号のEVENラインの画像信号、又はODDライン及びライン0の画像信号を間引き出力する。
但し、第4の実施の形態における制御部20と第5の実施の形態における制御部24とでは、E/O切替え信号によりEVEN/ODDの切り替えを指示する周期、及びゲートドライバ2に対し同時駆動する2ラインの組の変更を指示する周期が異なるものとなる。
具体的に、E/O切替え信号については、同一フレーム画像について行われる2回の1フレーム分の走査ごとに、EVEN/ODDの切り替えを指示する信号を生成・出力する。より具体的には、同期分離回路8から供給される同期信号によって特定されるフレーム周期(つまり入力映像信号のフレーム周期)でEVEN/ODDの切り替えを指示する信号を生成・出力する。
なおこの図27においては図示の都合上、フレーム1〜フレーム4までの4フレーム期間内における各フレームとE/O切替え信号、極性指示信号の各波形の関係を示している。
図示するようにこの場合のE/O切替え信号としては、「フレーム1・フレーム1」「フレーム2・フレーム2」「フレーム3・フレーム3」「フレーム4・フレーム4」の、それぞれ同一フレーム画像について1フレーム分の走査が2回行われる期間ごとにEVEN/ODDの切り替えを指示する信号となる。
一方で極性指示信号としては、E/O切替え信号の1/2の周期で正極性/負極性の切り替えを指示する信号となる。
[6-1.第6の実施の形態としての駆動手法]
第6の実施の形態は、入力画像の特性に応じて、第4の実施の形態の駆動手法と第5の実施の形態の駆動手法との切り替えを行うものである。
つまり、このように第4の実施の形態の駆動手法と第5の実施の形態の駆動手法との切り替えを行うことで、例えば動きの激しい動画像の入力に対してはDCのバランスの完全確保による焼き付きの防止を図り、焼き付きが生じる虞の少ない画像の入力時にはフレームレートの向上による動画質の向上を図るものである。
このように通常の両極性駆動への切り替えも行うことで、静止画像の入力に対しては解像度(垂直方向)を最も高めることができる。またこれと同時に、静止画像ではない動画像の入力時には、複数ラインの同時駆動によるフレームレートの向上(つまり動画質の向上)が図られるようにできる。
そして、当該映像評価回路による評価結果に基づき、入力画像が静止画像とみなせる場合には、通常の両極性駆動を行う。
また、入力画像が比較的動きの少ない動画像であるとされた場合には、第4の実施の形態の手法による駆動、つまりは「フレーム1(EVEN)→フレーム2(ODD)→フレーム3(ODD)→フレーム4(EVEN)・・・」による駆動を行う。
また、入力画像が比較的動きの激しい動画像であるとされた場合には、第5の実施の形態の手法による駆動、つまりは「フレーム1(EVEN)→フレーム1(EVEN)→フレーム2(ODD)→フレーム2(ODD)・・・」による駆動を行う。
また、第5の実施の形態の手法による駆動が行われるモードは「DCバランス保証モード」と称する。
また、通常の両極性駆動が行われるモードは「解像度優先モード」と称する。
図28は、上記により説明した第6の実施の形態としての駆動手法を実現するための第6の実施の形態としての表示装置の内部構成を示している。
図示するようにして第6の実施の形態の表示装置には、図23に示した第4の実施の形態の表示装置と同様に画素アレイ1、ゲートドライバ2、ソースドライバ3が備えられた上で、制御部25、入力フレームレート切替え処理部26、映像信号処理部27が備えられる。
このことに応じ、第6の実施の形態の表示装置は、入力映像信号のフレームレートを上記3者の駆動モードの切り替えに応じて切り替えるための、入力フレームレート切替え処理部26を備えている。
具体的に、入力フレームレート切替え処理部26は、上記駆動モード切替え信号により「DCバランス保証モード」が指示される場合には、上記入力映像信号におけるフレーム画像に関して、時間軸方向に隣接する2つのフレーム画像ごとにそれらの画像の平均値を計算し、これによって各2つのフレーム画像の組から各々1つのフレーム画像を得る。つまりこれによって、入力映像信号のフレームレートを1/2に低下させる(240fps→120fpsの切り替え)ものである。
ここで、入力フレームレート切替え処理部26は、このようなフレームレートの切り替えに応じて同期信号についての調整も行うことになる。
図29は、映像信号処理部27の内部構成を示している。
図示するように映像信号処理部27には、同期分離回路8と共に、フレーム2度出し処理部29、フレームバッファ23、ライン間引き処理部30、ラインバッファ7、及び映像評価回路28が設けられている。
フレーム2度出し処理部29は、入力映像信号から得られた同一フレーム画像をフレームバッファ23を用いて2度出しする点は先のフレーム2度出し処理部22(図26)と同様となるが、このフレーム2度出し処理部29は、映像評価回路28から供給される駆動モード切替え信号に基づいてフレーム画像の2度出し/通常出力の切り替えを行う点がフレーム2度出し処理部22と異なる。具体的に、上記駆動モード切替え信号により「動画質優先モード」が指示される場合には、同一フレーム画像についての2度出し処理は行わず、通常通りフレーム画像を1度ずつ順次に出力する。
一方、上記駆動モード切替え信号により「DCバランス保証モード」「解像度優先モード」が指示される場合には、フレームバッファ23を用いた同一フレーム画像の2度出し処理を行う。
ライン間引き処理部30は、E/O切替え信号に基づきラインバッファ7を用いたEVENライン/ODDライン(+ライン0)の間引き出力を行う点については先の図6などに示したライン間引き処理部6と同様であるが、映像評価回路8からの駆動モード切替え信号に基づきライン間引き出力/通常出力の切り替えを行う点が上記ライン間引き処理部6の場合と異なる。すなわち、ライン間引き処理部30は、駆動モード切替え信号により「DCバランス保証モード」「動画質優先モード」が指示される場合には、E/O切替え信号による指示に基づきEVENライン/ODDライン(+ライン0)の間引き出力を行う。
一方、上記駆動モード切替え信号により「解像度優先モード」が指示される場合には、上記通常出力として、入力されたフレーム画像をそのまま出力する。
映像評価回路28は、上述した入力フレームレート切替え処理部26を介した入力映像信号と上記同期信号とに基づいて、入力フレーム画像間の相関性についての評価を行い、その結果に応じて「解像度優先モード」「DCバランス保証モード」「動画質優先モード」の何れか1つを指示する駆動モード切替え信号を出力する。
図示するようにして映像評価回路28には、反転回路35、セレクタ36、加算器37、積分値格納メモリ38、絶対値出力回路39、空間方向積分器40、モード判定回路41、フレーム毎トグル信号生成回路42が備えられている。
また、図29に示した同期分離回路8からの同期信号は、映像評価回路8におけるフレーム毎トグル信号生成回路42に対して供給される。フレーム毎トグル信号生成回路42は、上記同期信号(垂直同期信号)に基づき、フレーム周期に同期したフレーム毎トグル信号を生成し、これをセレクタ36に対して供給する。
図30においては図示の都合上、「反転回路35、セレクタ36、加算器37」の組を1組のみ(つまり1画素分のみ)代表して示しているが、実際には当該「反転回路35、セレクタ36、加算器37」の組は複数設けられ、入力フレーム画像の各画素位置ごとの積分値が積分値格納メモリ38にて各画素位置ごとに格納されるように構成されるものとなる。
或いは、「反転回路35、セレクタ36、加算器37」の組は、入力フレーム画像における複数画素を1ユニットとしたときそれらユニットごとに1つずつ設けるものとし、それぞれ1ユニット内の各画素位置についての積分値計算を時分割で行うように構成することもできる。なおもちろん、処理能力的に許容されるのであれば、上記「反転回路35、セレクタ36、加算器37」の組は1つのみ設けるものとし、入力フレーム画像の全画素の積分値計算を時分割で行うようにしてもよい。
以下では一例として、「反転回路35、セレクタ36、加算器37」の組は画素ごとに設けられる場合について説明する。
セレクタ36の出力は加算器37に対して供給される。この加算器37においては、積分値格納メモリ38に格納された或る1つの画素の積分値と、上記のようにセレクタ36から供給された入力映像信号(入力フレーム画像)の対応する1つの画素の信号値との加算が行われる。当該加算器37による加算結果は積分値格納メモリ38における対応する画素位置の積分値として格納されると共に、絶対値出力回路39に対して供給される。
空間方向積分器40により得られた空間方向の積分値は、モード判定回路41に供給される。
具体的に、モード判定回路41は、上記積分器40が出力する上記空間方向の積分値が「0」以上で且つ上記第1閾値Th1未満である場合は、入力画像が静止画像とみなせるとして、「解像度優先モード」を指示する駆動モード切替え信号を出力する。
また上記積分器40からの積分値が上記第1閾値Th1以上で且つ上記第2閾値Th2未満である場合は、フレーム画像間の相関性が比較的高いとみなし、「動画質優先モード」を指示する駆動モード切替え信号を出力する。
また上記積分器40からの積分値が上記第2閾値Th2以上である場合は、フレーム画像間の相関性が比較的低いとみなし、「DCバランス保証モード」を指示する駆動モード切替え信号を出力する。
制御部25は、上記駆動モード切替え信号により指示された駆動モードとしての動作が実現されるようにして、E/O切替え信号によるEVEN/ODDの指示、及び極性指示信号による駆動極性の切り替えタイミング指示、及びゲートドライバ2に対する同時駆動2ラインの組の変更指示と2ライン同時駆動/各走査線の順次走査の切り替え指示とを行う。
また、「DCバランス保証モード」が指示される場合には、ゲートドライバ2に対し、同一フレーム画像について行われる2回の1フレーム分の走査ごとに2ラインの組の変更を指示する情報を与える。
また、「動画質優先モード」が指示される場合には、同時駆動する2ラインの組み合わせをフレーム周期で交互に変更することを指示する情報をゲートドライバ2に対して与える。
なお確認のために述べておくと、第6の実施の形態のゲートドライバ2としては、上記のような制御部25からの指示に応じて、2ライン同時駆動と1ラインごとの駆動との切り替えが可能となるように構成しておく。
また、「動画質優先モード」が指示される場合には、連続する各4フレームを1組としたとき各組における1番目のフレームと2番目のフレームとの間、及び3番目のフレームと4番目のフレームとの間でEVEN/ODDの切り替えが行われるように指示する信号を生成・出力する。
また、「動画質優先モード」が指示される場合には、フレーム周期で交互に正極性/負極性の切り替えが行われるように指示する信号を生成・出力する。
以上、本発明の各実施の形態について説明したが、本発明としてはこれまでに説明した具体例に限定されるべきものではない。
例えば各実施の形態では、通常駆動時のフレームレートが60fpsに設定されることを前提としたが、実施の形態で挙げたフレームレートの数値はあくまで説明の便宜を図る上での一例を示したものに過ぎず、それらの数値に限定されるべきものではない。
また、パネルの画素数に関しても、例示した1920×1080に限定されるべきものではなく、例えば4096×2160や8192×4320など、適宜変更が可能である。
この場合は、信号線を単純に駆動するソースドライバ3に代えて、分割駆動ソースドライバ45、及び駆動画素選択用ゲートドライバ46を設ける。その上で、これら分割駆動ソースドライバ45と駆動画素選択用ゲートドライバ46とにより信号線を所定複数(mとおく:図中ではm=3)本の組ごとに順次駆動するために、各信号線に対しては、信号の書き込みを可能な状態とするm本の信号線の組を選択する(つまり任意のm本の信号線の組をアクティブ/非アクティブとする)ためのスイッチング素子(この場合もFETとしている)を挿入している。図示するようにスイッチング素子は、ドレインが信号線と接続された上で、ソースが上記分割駆動ソースドライバ45に対して接続されている。このとき、各スイッチング素子のソースと上記分割駆動ソースドライバ45との接続は、図示するようにして、m本の信号線の各組に設けられるm個のスイッチング素子の各組における1番目のスイッチング素子、2番目のスイッチング素子・・・m番目のスイッチング素子ごとにそれぞれ共通とされたラインを介して行われている。
またスイッチング素子のゲートは、m個のスイッチング素子の組ごとにそれぞれ共通とされたラインを介して駆動画素選択用ゲートドライバ46に対して接続されている。
このような構成により、ソースドライバからの配線は、画素アレイ1に設けられた信号線の本数分設ける必要はなく上記m本に共通化でき、例えば配線レイアウトの面などで有利とすることができる。
・第1の実施の形態の手法による駆動と通常駆動(1ライン順次の走査・EVEN/ODD間引き無し)との切り替え
・第2の実施の形態の手法による駆動と通常駆動(領域ごとに1ライン順次の走査・EVEN/ODD間引き無し)との切り替え
これらの切り替えにおいて、「通常駆動」は、第6の実施の形態における「解像度優先モード」に相当し、従ってこの場合も映像評価回路28などの入力画像が動画像であるか静止画像であるかについての評価を行う評価部を設け、静止画像である場合には「通常駆動」を行い動画像である場合には上記第1の実施の形態の手法による駆動、第2の実施の形態の手法による駆動をそれぞれ行うようにする。このことで、静止画像表示時における解像度の確保による画質向上と動画像表示時におけるフレームレート向上による画質向上とを図ることができ 結果として動画像・静止画像の入力に関わらず良好な画質を提供できる。
Claims (12)
- 複数の走査線と複数の信号線とを有する表示部と、上記表示部における上記走査線を駆動して上記信号線の駆動による信号書込の行われる水平ラインを選択する走査線駆動部と、入力画像信号に基づき上記複数の信号線を駆動することで上記表示部による画像表示を行わせる信号線駆動部とを備える表示パネル部に対して制御を行う表示制御装置であって、
1水平ライン分の画像信号が表示出力されるべき1水平ライン期間において隣接する複数の走査線を同時に駆動させることで隣接複数画素に同一画素値が書き込まれるようにし且つ、同時駆動される上記複数の走査線の組み合わせが入力画像信号のフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する走査制御部を備える
表示制御装置。 - さらに、入力映像信号に基づき得られるフレーム画像の偶数番目の水平ライン又は奇数番目の水平ラインを間引きして上記信号線駆動部に出力するライン間引き処理部を備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが上記フレーム周期で交互に変更されるように上記走査線駆動部を制御し、
さらに、上記ライン間引き処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力が上記フレーム周期で交互に切り替えられるように制御を行う第1の偶数/奇数ライン出力切替制御部を備える
請求項1に記載の表示制御装置。 - 上記表示部には複数の表示領域が設定されて、上記走査線駆動部は上記表示領域ごとに独立して上記走査線を駆動するように構成され且つ上記信号線駆動部は上記表示領域ごとに独立して上記信号線を駆動するように構成されており、
入力映像信号に基づき得られるフレーム画像信号を上記表示領域ごとの画像信号に分割する画像分割処理部をさらに備え、
上記ライン間引き処理部は、
上記画像分割処理部により得られた上記表示領域ごとの画像信号ごとに独立してライン間引き処理を行って上記信号線駆動部に出力するように構成され、
上記走査制御部は、
上記表示領域ごとに独立して、1水平ライン分の画像信号が表示出力されるべき1水平ライン期間において隣接する複数の走査線が同時に駆動され且つ同時駆動される上記複数の走査線の組み合わせが上記フレーム周期で交互に変更されるように上記走査線駆動部を制御する
請求項2に記載の表示制御装置。 - 上記表示部は、入力映像信号に基づき得られるフレーム画像信号の水平ライン数の2倍の数による上記走査線を有しており、
上記入力映像信号に基づき得られるフレーム画像信号を水平ライン順次で上記信号線駆動部に出力する通常出力と、上記フレーム画像信号における隣接する2つの水平ラインの各組について画素単位でそれぞれの信号値の平均値を計算しその結果を上記信号線駆動部に出力する平均値出力との切り替えを行うように構成された通常出力/平均値出力切替処理部をさらに備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが上記フレーム周期で交互に変更されるように上記走査線駆動部を制御する
請求項1に記載の表示制御装置。 - 上記信号線駆動部による上記信号線の駆動極性を正/負交互とするように制御を行う駆動極性制御部をさらに備える
請求項1に記載の表示制御装置。 - さらに、入力映像信号に基づき得られるフレーム画像信号の偶数番目の水平ライン又は奇数番目の水平ラインを間引きして上記信号線駆動部に出力するライン間引き処理部を備えると共に、
上記走査制御部は、
4つの連続するフレーム画像を1組としたとき、各組における1番目のフレーム画像の表示時と2番目のフレーム画像の表示時との間、及び3番目のフレーム画像の表示時と4番目のフレーム画像の表示時との間において、同時駆動される上記複数の走査線の組み合わせが変更されるように上記走査線駆動部を制御し、
さらに、上記ライン間引き処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力の切り替えが、上記1番目のフレーム画像の表示時と上記2番目のフレーム画像の表示時との間、及び上記3番目のフレーム画像の表示時と上記4番目のフレーム画像の表示時との間でそれぞれ行われるように制御を行う第2の偶数/奇数ライン出力切替制御部を備える
請求項5に記載の表示制御装置。 - さらに、入力映像信号に基づき得られるフレーム画像信号について、その偶数番目の水平ライン又は奇数番目の水平ラインを間引きした結果を2回連続して上記信号線駆動部に出力するように構成されたライン間引き・2度出し処理部を備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが、1フレーム分の走査が2回行われるごとに変更されるように上記走査線駆動部を制御し、
さらに、上記ライン間引き・2度出し処理部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力が、1フレーム分の走査が2回行われるごとに切り替えられるように制御を行う第3の偶数/奇数ライン出力切替制御部を備える
請求項5に記載の表示制御装置。 - 入力映像信号に基づき得られるフレーム画像について、複数のフレーム画像間の相関性を評価する評価部と、
入力映像信号に基づき得られたフレーム画像信号の偶数番目の水平ライン又は奇数番目の水平ラインを間引きして上記信号線駆動部に出力する単純ライン間引き処理と、入力映像信号に基づき得られたフレーム画像信号についてその偶数番目の水平ライン又は奇数番目の水平ラインを間引きした結果を2回連続して上記信号線駆動部に出力するライン間引き2度出し処理と、入力映像信号に基づき得られたフレーム画像信号を水平ライン順次で上記信号線駆動部に出力する通常出力とを、択一的に実行するように構成された単純間引き/間引き2度出し/通常出力択一実行部とをさらに備えると共に、
上記走査制御部は、
同時駆動される上記複数の走査線の組み合わせが、4つの連続するフレーム画像を1組としたとき各組における1番目のフレーム画像の表示時と2番目のフレーム画像の表示時との間、及び3番目のフレーム画像の表示時と4番目のフレーム画像の表示時との間において変更されるように上記走査線駆動部を制御する第1の制御モードによる走査制御と、同時駆動される上記複数の走査線の組み合わせが1フレーム分の走査が2回行われるごとに変更されるように上記走査線駆動部を制御する第2の制御モードによる走査制御と、上記走査線が1本順次で駆動されるように上記走査線駆動部を制御する第3の制御モードによる走査制御とを、択一的に実行するように構成され、
さらに、上記単純間引き/間引き2度出し/通常出力択一実行部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力の切り替えが上記1番目のフレーム画像の表示時と上記2番目のフレーム画像の表示時との間及び上記3番目のフレーム画像の表示時と上記4番目のフレーム画像の表示時との間でそれぞれ行われるように制御する第1の制御モードによる偶数/奇数ライン出力切替制御と、上記単純間引き/間引き2度出し択一実行部による偶数番目の水平ラインの出力、奇数番目の水平ラインの出力の切り替えが1フレーム分の走査が2回行われるごとに行われるように制御する第2の制御モードによる偶数/奇数ライン出力切替制御とを択一的に実行するように構成された第4の偶数/奇数ライン出力切替制御部と、
上記評価部による評価結果に基づいて、上記単純間引き/間引き2度出し/通常出力択一実行部が上記単純ライン間引き処理を行い且つ上記走査制御部が上記第1の制御モードによる走査制御を行い且つ上記第4の偶数/奇数ライン出力切替制御部が上記第1の制御モードによる偶数/奇数ライン出力切替制御を行う第1の駆動モードと、上記単純間引き/間引き2度出し/通常出力択一実行部が上記ライン間引き2度出し処理を行い且つ上記走査制御部が上記第2の制御モードによる走査制御を行い且つ上記第4の偶数/奇数ライン出力切替制御部が上記第2の制御モードによる偶数/奇数ライン出力切替制御を行う第2の駆動モードと、上記単純間引き/間引き2度出し/通常出力択一実行部が上記通常出力を行い且つ上記走査制御部が上記第3の制御モードによる走査制御を行う通常駆動モードとの間で切り換えが行われるように上記単純間引き/間引き2度出し/通常出力択一実行部及び上記走査制御部及び上記第4の偶数/奇数ライン出力切替制御部に対する指示を行う駆動モード切替指示部とを備える
請求項5に記載の表示制御装置。 - さらに、上記第1の駆動モード時と上記第2の駆動モード時と上記通常駆動とで上記入力映像信号のフレームレートを切り替える入力フレームレート切替処理部を備える
請求項8に記載の表示制御装置。 - 上記入力映像信号のフレームレートは、上記第1の駆動モード時に対応したフレームレートに設定されており、
上記入力フレームレート切替処理部は、
上記第1の駆動モード時には上記入力映像信号のフレームレートを非切り替えとし、上記第2の駆動モード時には上記入力映像信号における連続する2つのフレーム画像の平均を1つのフレーム画像として統合して上記入力映像信号のフレームレートが1/2となるようにし、上記通常駆動モード時には上記入力映像信号における連続する4つのフレーム画像の平均を1つのフレーム画像として統合して上記入力映像信号のフレームレートが1/4となるようにする
請求項9に記載の表示制御装置。 - 入力映像信号に基づき得られるフレーム画像について、複数のフレーム画像間の相関性を評価する評価部をさらに備え、
上記走査制御部は、
1水平ライン分の画像信号が表示出力されるべき1水平ライン期間において隣接する複数の走査線が同時に駆動され且つ、同時駆動される上記複数の走査線の組み合わせがフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する複数ライン同時駆動モードによる走査制御と、上記走査線が1本順次で駆動されるように上記走査線駆動部を制御する通常駆動モードによる走査制御とを択一的に実行するように構成されており、
上記評価部による評価結果に基づいて、上記複数ライン同時駆動モードによる走査制御と上記通常駆動モードによる走査制御との切り替えが行われるように上記走査制御部に対する指示を行う駆動モード切替指示部をさらに備える
請求項1に記載の表示制御装置。 - 複数の走査線と複数の信号線とを有する表示部と、上記表示部における上記走査線を駆動して上記信号線の駆動による信号書込の行われる水平ラインを選択する走査線駆動部と、入力画像信号に基づき上記複数の信号線を駆動することで上記表示部による画像表示を行わせる信号線駆動部とを備える表示パネル部に対して制御を行う表示制御方法であって、
1水平ライン分の画像信号が表示出力されるべき1水平ライン期間において隣接する複数の走査線を同時に駆動させることで隣接複数画素に同一画素値が書き込まれるようにし且つ、同時駆動される上記複数の走査線の組み合わせがフレーム周期に応じた周期で変更されるように上記走査線駆動部を制御する
表示制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120729A JP2010271365A (ja) | 2009-05-19 | 2009-05-19 | 表示制御装置、表示制御方法 |
US12/774,830 US20100295844A1 (en) | 2009-05-19 | 2010-05-06 | Display control apparatus and display control method |
CN201010176454.6A CN101894514B (zh) | 2009-05-19 | 2010-05-12 | 显示控制装置和显示控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009120729A JP2010271365A (ja) | 2009-05-19 | 2009-05-19 | 表示制御装置、表示制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010271365A true JP2010271365A (ja) | 2010-12-02 |
JP2010271365A5 JP2010271365A5 (ja) | 2012-03-15 |
Family
ID=43103689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009120729A Pending JP2010271365A (ja) | 2009-05-19 | 2009-05-19 | 表示制御装置、表示制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20100295844A1 (ja) |
JP (1) | JP2010271365A (ja) |
CN (1) | CN101894514B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130136383A (ko) * | 2012-06-04 | 2013-12-12 | 소니 주식회사 | 표시 장치, 화상 처리 장치 및 표시 방법 |
KR20150022454A (ko) * | 2013-08-23 | 2015-03-04 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
US9536475B2 (en) | 2012-08-28 | 2017-01-03 | Samsung Display Co., Ltd. | Display device having improved image realization and driving method thereof |
JP2017118223A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社デンソー | 車両用表示装置 |
WO2021153008A1 (ja) | 2020-01-27 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び表示装置の駆動方法 |
WO2022080201A1 (ja) * | 2020-10-12 | 2022-04-21 | キヤノン株式会社 | 表示装置、電子装置および移動体 |
KR102669390B1 (ko) | 2020-10-12 | 2024-05-28 | 캐논 가부시끼가이샤 | 표시장치, 전자장치 및 이동체 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102724415B (zh) * | 2011-05-09 | 2016-01-20 | 新奥特(北京)视频技术有限公司 | 一种交错式实现字幕特效的方法及系统 |
JP2013114143A (ja) * | 2011-11-30 | 2013-06-10 | Seiko Epson Corp | 電気光学装置および電子機器 |
KR20150018029A (ko) * | 2013-08-08 | 2015-02-23 | 삼성디스플레이 주식회사 | 단말기 및 그 제어 방법 |
JP2015114443A (ja) * | 2013-12-11 | 2015-06-22 | キヤノン株式会社 | 表示装置及び表示装置の制御方法 |
US20150221286A1 (en) * | 2014-02-05 | 2015-08-06 | Sony Corporation | Content controlled display mode switching |
CN106233719B (zh) * | 2014-04-24 | 2020-03-31 | 索尼公司 | 图像处理设备和方法以及外科手术系统 |
WO2017069213A1 (ja) * | 2015-10-22 | 2017-04-27 | シャープ株式会社 | 液晶表示パネルおよびその駆動方法 |
CN105469757A (zh) * | 2015-12-10 | 2016-04-06 | 深圳市华星光电技术有限公司 | 显示面板扫描驱动方法 |
CN109196576B (zh) * | 2016-06-01 | 2020-12-25 | 夏普株式会社 | 视频信号线驱动电路、具备其的显示装置、其的驱动方法 |
KR102636682B1 (ko) * | 2016-12-21 | 2024-02-15 | 엘지디스플레이 주식회사 | 표시장치와 그 구동방법 |
DE112018000893T5 (de) | 2017-02-17 | 2019-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Anzeigevorrichtung |
JP2018136495A (ja) * | 2017-02-23 | 2018-08-30 | 株式会社ジャパンディスプレイ | 表示ドライバ及び表示装置 |
US10613811B2 (en) * | 2017-03-13 | 2020-04-07 | Qualcomm Incorporated | Driving multiple display devices with a single display port |
DE102017129795A1 (de) * | 2017-06-30 | 2019-01-03 | Lg Display Co., Ltd. | Anzeigevorrichtung und gate-treiberschaltkreis davon, ansteuerungsungsverfahren und virtuelle-realität-vorrichtung |
CN107195278A (zh) * | 2017-07-18 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种显示面板的显示方法、显示面板及显示装置 |
US10665157B2 (en) * | 2018-04-18 | 2020-05-26 | Apple Inc. | Pre-compensation for pre-toggling-induced artifacts in electronic displays |
CN109845282B (zh) * | 2019-01-04 | 2022-02-11 | 京东方科技集团股份有限公司 | 图像数据处理方法及传输装置、图像显示方法及存储介质 |
CN109658897B (zh) * | 2019-02-27 | 2020-12-22 | 惠科股份有限公司 | 显示驱动方法及显示装置 |
CN114170980A (zh) * | 2020-09-10 | 2022-03-11 | 合肥鑫晟光电科技有限公司 | 像素驱动电路及像素驱动方法、阵列基板和显示装置 |
US11676556B2 (en) * | 2021-01-06 | 2023-06-13 | Apple Inc. | Row crosstalk mitigation |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720823A (ja) * | 1993-07-02 | 1995-01-24 | Matsushita Electric Ind Co Ltd | 映像信号表示方法及び表示装置 |
JPH1032772A (ja) * | 1996-07-17 | 1998-02-03 | Casio Comput Co Ltd | 液晶表示装置及びその駆動方法 |
JPH11231838A (ja) * | 1998-02-10 | 1999-08-27 | Fron Tec:Kk | 表示装置およびその駆動方法 |
JPH11259053A (ja) * | 1998-03-06 | 1999-09-24 | Victor Co Of Japan Ltd | 液晶表示装置 |
JP2004117758A (ja) * | 2002-09-26 | 2004-04-15 | Hitachi Ltd | 表示装置及びその駆動方法 |
JP2006184619A (ja) * | 2004-12-28 | 2006-07-13 | Sharp Corp | 映像表示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0382567B1 (en) * | 1989-02-10 | 1996-05-29 | Sharp Kabushiki Kaisha | Liquid crystal display device and driving method therefor |
JP2671772B2 (ja) * | 1993-09-06 | 1997-10-29 | 日本電気株式会社 | 液晶ディスプレイとその駆動方法 |
JPH0980375A (ja) * | 1995-09-18 | 1997-03-28 | Casio Comput Co Ltd | 液晶駆動方法 |
JP3349626B2 (ja) * | 1995-10-02 | 2002-11-25 | 株式会社日立製作所 | 液晶表示装置 |
JP3647426B2 (ja) * | 2001-07-31 | 2005-05-11 | キヤノン株式会社 | 走査回路及び画像表示装置 |
KR101166819B1 (ko) * | 2005-06-30 | 2012-07-19 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
JP2007212571A (ja) * | 2006-02-07 | 2007-08-23 | Sony Corp | 映像表示装置 |
CN101345030B (zh) * | 2007-07-11 | 2011-07-27 | 联詠科技股份有限公司 | 显示装置及其显示面板的驱动方法 |
-
2009
- 2009-05-19 JP JP2009120729A patent/JP2010271365A/ja active Pending
-
2010
- 2010-05-06 US US12/774,830 patent/US20100295844A1/en not_active Abandoned
- 2010-05-12 CN CN201010176454.6A patent/CN101894514B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0720823A (ja) * | 1993-07-02 | 1995-01-24 | Matsushita Electric Ind Co Ltd | 映像信号表示方法及び表示装置 |
JPH1032772A (ja) * | 1996-07-17 | 1998-02-03 | Casio Comput Co Ltd | 液晶表示装置及びその駆動方法 |
JPH11231838A (ja) * | 1998-02-10 | 1999-08-27 | Fron Tec:Kk | 表示装置およびその駆動方法 |
JPH11259053A (ja) * | 1998-03-06 | 1999-09-24 | Victor Co Of Japan Ltd | 液晶表示装置 |
JP2004117758A (ja) * | 2002-09-26 | 2004-04-15 | Hitachi Ltd | 表示装置及びその駆動方法 |
JP2006184619A (ja) * | 2004-12-28 | 2006-07-13 | Sharp Corp | 映像表示装置 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102020814B1 (ko) | 2012-06-04 | 2019-09-16 | 가부시키가이샤 제이올레드 | 표시 장치, 화상 처리 장치 및 표시 방법 |
JP2013250505A (ja) * | 2012-06-04 | 2013-12-12 | Sony Corp | 表示装置、画像処理装置、および表示方法 |
KR20130136383A (ko) * | 2012-06-04 | 2013-12-12 | 소니 주식회사 | 표시 장치, 화상 처리 장치 및 표시 방법 |
US9536475B2 (en) | 2012-08-28 | 2017-01-03 | Samsung Display Co., Ltd. | Display device having improved image realization and driving method thereof |
KR102101805B1 (ko) * | 2013-08-23 | 2020-04-20 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
KR20150022454A (ko) * | 2013-08-23 | 2015-03-04 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
JP2017118223A (ja) * | 2015-12-22 | 2017-06-29 | 株式会社デンソー | 車両用表示装置 |
WO2021153008A1 (ja) | 2020-01-27 | 2021-08-05 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び表示装置の駆動方法 |
KR20220131897A (ko) | 2020-01-27 | 2022-09-29 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 표시 장치 및 표시 장치의 구동 방법 |
US11935485B2 (en) | 2020-01-27 | 2024-03-19 | Sony Semiconductor Solutions Corporation | Display device having a hidden image data on a last scanning line and method thereof |
WO2022080201A1 (ja) * | 2020-10-12 | 2022-04-21 | キヤノン株式会社 | 表示装置、電子装置および移動体 |
US11972718B2 (en) | 2020-10-12 | 2024-04-30 | Canon Kabushiki Kaisha | Display device, electronic apparatus, and moving body |
KR102669390B1 (ko) | 2020-10-12 | 2024-05-28 | 캐논 가부시끼가이샤 | 표시장치, 전자장치 및 이동체 |
JP7492432B2 (ja) | 2020-10-12 | 2024-05-29 | キヤノン株式会社 | 表示装置、電子装置および移動体 |
Also Published As
Publication number | Publication date |
---|---|
CN101894514B (zh) | 2013-01-23 |
US20100295844A1 (en) | 2010-11-25 |
CN101894514A (zh) | 2010-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010271365A (ja) | 表示制御装置、表示制御方法 | |
US8502810B2 (en) | Display device and display method | |
US10078922B2 (en) | Eye tracking for display resolution adjustment in a virtual reality system | |
JP4418827B2 (ja) | 画像表示装置及び方法、並びに画像発生装置及び方法 | |
JP5175977B2 (ja) | 立体表示装置 | |
US20180166033A1 (en) | Display and display method | |
US20100277641A1 (en) | Image display apparatus and image display method | |
TW200947378A (en) | Display apparatus and method | |
US20100231810A1 (en) | Display device, liquid crystal display device, television set | |
JP2007093660A (ja) | 表示装置 | |
US20130155124A1 (en) | Display device and method of driving the same | |
JP2009217142A (ja) | 液晶表示装置 | |
JP2008268968A (ja) | 表示装置および方法 | |
JP2007271842A (ja) | 表示装置 | |
WO2011070836A1 (ja) | 表示パネル、液晶表示装置、および、駆動方法 | |
JP2009186800A (ja) | 表示装置および表示装置のフリッカ判定方法。 | |
JP2005215591A (ja) | 液晶表示装置 | |
JP2007094008A (ja) | 表示装置 | |
KR20170100099A (ko) | 액정 표시 장치 및 그 구동 방법 | |
JP2009229858A (ja) | 液晶表示装置および液晶表示方法、並びに、表示制御装置および表示制御方法 | |
JP4259562B2 (ja) | 映像表示方法、映像信号処理装置および映像表示装置 | |
JP2013101259A (ja) | 表示装置および表示方法 | |
KR20120049805A (ko) | 표시 장치 및 표시 방법 | |
JP2022136571A (ja) | 表示システム | |
JP6249807B2 (ja) | 液晶表示装置及び駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130402 |