JP2007093660A - 表示装置 - Google Patents

Abstract

【課題】 ホールド応答型ディスプレイでIP変換表示をしたときの残像を低減する。
【解決手段】 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定された表示装置において、TFT素子のドレイン電極にはドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には、偶数回または奇数回の正極性の信号と、前記正極性の信号と同じ回数の負極性の信号とが繰り返し加わり、かつ、周期的に負極性の信号または正極性の信号の一方または両方を、前記正極性の信号が偶数回の場合は奇数回、奇数回の場合は偶数回に変更する。
【選択図】 図９

Description

本発明は、表示装置に関し、特に、TFT素子が画素単位でマトリクス状に配置されたホールド型の表示装置に適用して有効な技術に関するものである。

従来、表示ディスプレイを動画表示の観点で分類した場合、インパルス応答型ディスプレイとホールド応答型ディスプレイに大別される。前記インパルス応答型ディスプレイは、たとえば、ブラウン管の残光特性のように、輝度応答が走査直後から低下するタイプのディスプレイである。また、前記ホールド応答型ディスプレイは、たとえば、液晶ディスプレイのように、表示データに基づく輝度を次の走査まで保持し続けるタイプのディスプレイである。

前記動画表示が求められる表示ディスプレイとして代表的なものは、テレビ受像器である。前記テレビ受像器がホールド応答型ディスプレイの場合、たとえば、インタレース−プログレッシブ変換（IP変換）によって動画（映像）を表示している。

前記IP変換は、たとえば、あるフレームでは、表示パネル上の水平ラインのうち、奇数番目のラインを外部システムから入力された表示データで表示させ、偶数番目のラインは前後の奇数番目のラインの表示データの階調を平均した階調で表示させる。そして、次のフレームでは、偶数番目のラインを外部システムから入力された表示データで表示させ、奇数番目のラインは前後の偶数番目のラインの表示データの階調を平均した階調で表示させる。IP変換では、上記の手順を繰り返すことで、外部システムから入力された表示データを擬似的に表示する。

しかしながら、前記IP変換によって画像を表示する場合、たとえば、表示データ上の階調の差が大きい２つの領域の境界で残像が生じ、表示品質が著しく低下するという問題があることを新たに見出した。この問題点について、図面を用いて簡単に説明する。

前記IP変換によって表示する画像が、たとえば、図１２に示すように白と黒の画像であるとする。このときIP変換では、インターレース（飛び越し走査）からプログレッシブ（順次走査）に画像を変換する。図１３左側上図は、偶数フレームでの入力情報、図１３右上図は奇数フレームでの入力情報を示す。点線で囲まれた領域が外部より入力される信号である。その間のラインの情報は外部から供給されていないので、内部で作り出す必要がある。これがＩＰ変換である。一例として、入力された画像情報が走査方向の画素間で同一の場合は、その狭間の画素を同じ情報に設定する。一方、異なる場合は、何らかのデータを内部で作り出す必要があるため、一例として平均化したデータとする。図１３左側下図は偶数フレームでのＩＰ変換後のプログレッシブ画像である。一方図１３右側下図は奇数フレームでのＩＰ変換後のプログレッシブ画像である。

このとき、図１２に示した画像の白色の領域５ａと黒色の領域５ｂの境界は、偶数ラインの入力データに対しては図１３のＨＬ３に相当する。このＨＬ３の各画素は、水平ラインＨＬ２の画素の階調（白）とＨＬ４の画素の階調（黒）を平均した中間の階調で表示される。また同様に、奇数ラインの入力データに対しては、ＨＬ４の各画素は、水平ラインＨＬ３の画素の階調（白）とＨＬ５の画素の階調（黒）を平均した中間の階調で表示される。

表示装置の駆動方式としては、フレーム毎に正極性（＋）と負極性（−）が交互に入れ替わるドット反転駆動が一般的に知られている。このとき、図１３に示した水平ラインＨＬ３の画素には、正極性の中間階調電圧と負極性の白階調電圧、または負極性の中間階調電圧と正極性の白階調電圧が交互に加わり続ける。その結果、直流が加わることになり、水平ラインＨＬ３の画素で中間階調を表示するときに、白っぽくなってしまう。

同様に、水平ラインＨＬ４の画素には、正極性の黒階調電圧と負極性の中間調階調電圧、または負極性の黒階調電圧と正極性の中間調電圧が交互に加わり続ける。その結果、直流が加わることになり、水平ラインＨＬ３の画素で中間階調を表示するときに、白っぽくなってしまう。これらの直流が残像の原因になる。

これを解決する手段として、複数のフレームの情報を総合して補完情報を作るという３次元ＩＰ変換という方式が知られている。しかしこの方式は、画面分のフレームメモリが最低必要となり高コストという問題がある。

本発明の目的は、ホールド応答型ディスプレイでIP変換表示をしたときの残像を低減することが可能な技術を安価に提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明の概略を説明すれば、以下の通りである。

（１）複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定された表示装置において、前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には、偶数回または奇数回の正極性の信号と、前記正極性の信号と同じ回数の負極性の信号とが繰り返し加わり、かつ、周期的に負極性の信号または正極性の信号の一方または両方を、前記正極性の信号が偶数回の場合は奇数回、奇数回の場合は偶数回に変更する表示装置である。

（２）前記（１）において、前記正極性の信号と前記負極性の信号は、２ｎ回ずつ繰り返し加わり、かつ、周期的に負極性の信号または正極性の信号の一方または両方を２ｎ＋１回または２ｎ−１回に変更する表示装置である。

（３）複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定された表示装置において、前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には、正極性の信号と負極性の信号が同じ回数ずつ繰り返し加わるとともに、前記ドレイン電極線の延在方向の隣接する画素間で画素電極の極性が異なるものであり、かつ、周期的に前記ドレイン電極線の延在方向の隣接する複数の画素にいずれかの極性の信号が連続して加わる表示装置である。

本発明の表示装置は、前記手段（１）の手段のように、TFT素子のソース電極と接続された画素電極に、たとえば、正極性の信号と負極性の信号が偶数回ずつであり、かつ、同じ回数ずつ繰り返し加わっているときに、周期的に、正極性または負極性の信号を奇数回に変更する。このようにすると、奇数回に変更した前後で、前記画素電極に加わる信号の電圧の位相が変化する。そのため、直流の印加を回避することができ、IP変換表示をしたときの残像を低減することができる。

このとき、たとえば、前記正極性の信号と前記負極性の信号が２ｎ回ずつ繰り返し加わっているとすれば、周期的に、正極性の信号または負極性の信号を４ｎ回に変更しても、変更した前後で前記画素電極に加わる信号の電圧の位相を変化させることができる。しかしながら、４ｎ回に変更した場合、同じ極性の信号が４ｎ回加わるので、瞬間的に輝度が上昇することによるフラッシングが生じやすくなり、表示品質が低下する。そのため、前記手段（２）のように、周期的に、負極性の信号または正極性の信号の一方または両方を２ｎ＋１回または２ｎ−１回に変更し、フラッシングが生じにくくすることが好ましい。

また、前記直流の印加を回避し、かつ、フラッシングが生じにくくするには、たとえば、前記手段（３）のようにすることが好ましい。このとき、たとえば、２本のゲート電極線に接続されたTFT素子毎に、周期的にいずれかの極性の信号が連続して加わるようにすれば、２本のゲート電極線に接続されたTFT素子毎に信号の位相が変化し、直流の印加を回避することができる。また、フラッシングの要因となる同じ極性の信号が連続して加わるタイミングが２ライン毎になるので、１度に位相を変化させる場合に比べ、フラッシングが目立たなくなる。

また、前記手段（１）から手段（３）のようにすれば、直流の印加の回避、フラッシングの低減を、データの極性の変更で行えるため、高価なフレームメモリが不要となり、コストの増加を回避できる。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１および図２は、本発明が適用される表示装置の回路構成の一例を示す模式図であり、図１は全体的な回路構成を示す図、図２は１画素の回路構成を示す図である。

本発明が適用される表示装置は、たとえば、図１に示すように、表示領域１に、複数のドレイン電極線ＤＬと複数のゲート電極線ＧＬがマトリクス状に配置されている。このとき、ドレイン電極線ＤＬはデータドライバ２に接続されており、ゲート電極線ＧＬは走査ドライバ３に接続されている。また、隣接する２本のドレイン電極線ＤＬおよび隣接する２本のゲート電極線ＧＬで囲まれて形成される領域が画素領域であり、各画素領域はTFT素子を有する。

また、データドライバ２および走査ドライバ３は、タイミングコントローラ（TCON）４と接続しており、タイミングコントローラ４からの制御信号に基づいて、各ドレイン電極線ＤＬおよび各ゲート電極線ＧＬに信号を加える。

このとき、各画素領域のTFT素子は、図２に示すように、ゲート電極が１本のゲート電極線ＧＬ_nと接続され、ドレイン電極が１本のドレイン電極線ＤＬ_mと接続されている。また、前記TFT素子のソース電極は、画素電極ＰＸと接続されている、この画素電極ＰＸは、共通電圧Ｖcomが供給される共通電極ＣＴあるいは共通信号線ＣＬとの間で容量を形成する。

図３および図４は、本発明と比較するための、従来の一般的な表示装置における動作を説明するための模式図であり、図３はドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電圧と共通電圧との関係を示す図、図４は画素電極の電圧および共通電圧と輝度の関係を示す図である。

図１および図２に示したような回路構成の表示装置において、ドレイン電極線ＤＬには、たとえば、図３に示すように、共通電圧Ｖcomに対して正極性の階調電圧信号と負極性の階調電圧信号が交互に入力されている。そして、フレーム期間の開始時刻にあわせてゲート電極線ＧＬから走査信号を入力すると、走査信号入力時に各TFT素子のドレイン電極に加わっている階調電圧信号の極性に応じて画素電極ＰＸに、共通電位Ｖcomに対して正極または負極のいずれかの極性の信号が入力される。また、従来の一般的な液晶表示装置では、たとえば、図３に示したように、画素電極ＰＸの電位Ｖpixの共通電位Ｖcomに対する極性（以下、単に画素電極ＰＸの電位（電圧）Ｖpixの極性という）が１フレーム毎に入れ替わるようになっている。このとき、前記表示装置が液晶表示装置であれば、画素電極ＰＸの電位Ｖpixと共通電位Ｖcomの電位差の絶対値に応じて液晶材料の状態が変わり、各画素が所定の輝度（階調）で表示される。

このとき、前記画素電極の電圧Ｖpixと画素の輝度の関係は、たとえば、図４に示すようになり、フレーム開始時に若干輝度が落ちた後、徐々に電圧ＶpixとＶcomの電圧差の絶対値に応じた輝度に上昇していく。

しかしながら、図３および図４に示したような表示方法の表示装置において、IP変換によって画像（動画）を表示するときには、残像による表示品質の低下が起こるという問題があった。

図５乃至図７は、IP変換による残像を低減する表示方法の一例を説明するための模式図であり、図５はドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位の関係を示す図、図６は画素電極の電位および共通電位と輝度の関係を示す図、図７は画素の輝度と極性の変化を示す図である。

前記IP変換による残像は、画素電極の電圧Ｖpixの極性が１フレームごとに入れ替わり、たとえば、正極性の白階調と負極性の中間階調が連続することにより直流が印加されることに起因する。そこで、このような直流の印加を防ぐために、たとえば、図５および図６に示すように、画素電極の電圧Ｖpixが正極性と負極性に交互に入れ替わるとともに、途中で正極性が連続するようにドレイン電極ＤＬに階調電圧信号Ｖdを加え、画素電極の電圧Ｖpixの位相を反転させる。

このとき、前記画素電極の電圧Ｖpixの位相は、たとえば、図７に示すように、８フレーム毎に反転させる。なお、図７において、画素の輝度を示している列では、中が白い四角が白輝度の画素、中が黒い四角が黒輝度の画素、中がグレーの四角が中間輝度の画素である。また、画素電極の電圧Ｖpixの極性を示している列では、中に＋と記された四角が正極性の画素、中に−と記された四角が負極性の画素である。

図７に示した例では、第１フレームから第８フレームまでの各フレームのうち、奇数番目のフレームの各画素の輝度と極性、および偶数番目のフレームの各画素の輝度と極性がともに一致している。そのため、中間階調を表示している画素、すなわち各フレームの水平ラインのうち、中央の２列の水平ラインの画素は直流が印加されており、そのままでは残像が生じる。このとき、第９フレームで位相を反転させると、第１フレームと第９フレームでは、各画素の輝度は一致しているが、極性が反転している。また、第９フレームから第１６フレームまでの各フレームのうち、奇数番目のフレームでは、第１フレームから第８フレームまでの奇数番目のフレームの各画素の輝度と一致しているが極性は反転している。同様に、第９フレームから第１６フレームまでの各フレームのうち、偶数番目のフレームでは、第１フレームから第８フレームまでの偶数番目のフレームの各画素の輝度と一致しているが極性は反転している。そして、第１７フレームで再び位相を反転させると、第１７フレームの各画素の輝度および極性は、第１フレームの各画素の輝度および極性と一致する。

このようにすると、たとえば、第１フレームから第８フレームで正極性の直流が印加された画素は、第９フレームから第１６フレームでは負極性の直流が印加される。そのため、第１フレームから第８フレームで印加された正極性の直流は、第９フレームから第１６フレームで印加された負極性の直流でキャンセルされ、IP変換による残像を低減することができる。

しかしながら、上記位相を反転させる方法では、たとえば、図６に示したように、画素電極の電圧Ｖpixが正極性であるフレームが２フレーム連続する。このとき、後半のフレームが開始した直後に、輝度が低下することはないので、瞬間的に輝度が上昇してフラッシングと呼ばれる現象が生じることを本願発明者らは新たに見出した。

そこで、以下に、画素電極の電圧Ｖpixの位相を反転させてIP変換による残像を低減するとともに、前記フラッシングを低減する表示方法について説明する。

図８および図９は、本発明による表示装置の表示方法を説明するための模式図であり、図８は4フレーム交流の原理を説明する図、図９は本発明による表示方法における画素の輝度と極性の変化の一例を示す図である。

本例の表示方法では、図７に示したような位相反転で生じる問題点を解決するために、前記位相反転に4フレーム交流と呼ばれる電圧の印加方法を組み合わせる。

前記4フレーム交流は、たとえば、図８に示すように、各画素電極の電圧Ｖpixの極性が4フレームで１周期となるように正極性の信号と負極性の信号を加える。図８に示した例では、第１フレームから第４フレームが１周期に相当し、前記１周期の間に、各画素電極の電圧Ｖpixは、共通電圧Ｖcomに対して正極性（＋），正極性（＋），負極性（−），負極性（−）、またはその逆の極性を示す。

前記位相反転と4フレーム交流を組み合わせる場合、各画素電極の電圧Ｖpixの極性は、たとえば、図９のように変化させる。図９に示した電圧の極性の列において、左上の画素に注目すると、第１フレームから第４フレームを１周期とし、正極性（＋），正極性（＋），負極性（−），負極性（−）の順に極性が変化している。また、第５フレームから第８フレームも、正極性（＋），正極性（＋），負極性（−），負極性（−）の順に極性が変化している。

そして、第９フレームは、図９に示したように、第８フレームと同じ極性とする。その後、第１０フレームから第１３フレームまでは第１フレームから第４フレームと同じ極性とし、第１４フレームから第１６フレームまでは第１フレームから第３フレームと同じ極性にする。

すなわち、本例の表示方法では、4フレーム交流で極性を変化させる際に、周期的に、負極性の信号を3回または1回に変更している。そのため、たとえば、図９において、第９フレームの画素の輝度は第１フレームと同じであるが、極性は反転している。そして、第１７フレームで第１フレームと同じ状態に戻る。つまり、第１フレームから第８フレームまでの期間と、第９フレームから第１６フレームまでの期間では、極性の位相が変化するので、前記IP変換による表示で直流が印加されるのを防ぐことができる。

また、図９に示したように、負極性の信号を3回または1回に変更した場合、負極性の信号を3回に変更した箇所では、同じ極性の信号が3回続くことになり、輝度が上昇してフラッシングが生じるが、1回に変更した箇所ではフラッシングが生じなくなる。そのため、長期間で見たときには、フラッシングが生じる周期が長くなり、表示品質の低下を防げる。

図１０は、変形例を説明するための模式図であり、１つの画素の極性の変化を示した図表である。

図９に示したような方法は、前述のように、周期的に、正極性または負極性の信号を3回または1回に変更している。図９に示した例において、第１フレームが正極性の画素の極性は、フレームの経過とともに、図１０に示したパターン１のように変化する。また、第１フレームが負極性の画素の極性は、パターン１の逆の極性になっている。

また、図９に示したような方法は、前述のように、周期的に、正極性または負極性の信号を3回または1回に変更している。これは、別の観点からは、たとえば、4フレーム交流の2周期を１つの長周期とし、第１フレームから第８フレームまでの第１の長周期と、前記第１の長周期の最後のフレームの極性を先頭に変更させた第２の長周期（第９フレームから第１６フレーム）が繰り返されているとも言える。つまり、図１０に示したパターン１における第９フレームから第１６フレームの極性の変化は、第１フレームから第８フレームまでの極性の変化を基本変化としたときに、最後のフレーム（第８フレーム）を先頭に変更させていると言える。このような観点から、第９フレームから第１６フレームの変化は、たとえば、図１０に示したパターン２のように、第１フレームから第８フレームまでの極性の変化を基本変化としたときの先頭のフレーム（第１フレーム）を最後に変更させた場合を考える。パターン２の場合、第９フレームから第１６フレームの極性は、パターン１の場合の逆になる。しかしながら、パターン２の第８フレームから第１０フレームは負極性（−），正極性（＋），負極性（−）と変化しており、パターン１における第１５フレームから第１７フレームと同等の変化をしている。同様に、パターン２の第１６フレームから第１８フレームは正極性（＋）が連続しており、パターン１における第７フレームから第９フレームと同等の変化をしている。そのため、パターン２のようにしても、本例と同様の効果が得られる。

図１１は、本発明による表示装置の他の表示方法を説明するための模式図であり、画素の輝度と画素電極の電圧の極性の変化を示す図である。

前述した表示方法の例では、4フレーム交流と位相反転を組み合わせることで、直流の印加による残像を低減し、かつ、フラッシングによる表示品質の低下を防いでいる。しかしながら、前述の例で説明した方法以外の方法でも同様の効果を得ることは可能である。

以下で説明する表示方法の例は、図７に示したような基本的な位相反転によって直流の印加による残像を低減するが、図７と違い、水平方向の２ライン毎に位相を反転させる。

本例の表示方法における画素の輝度と画素電極の電位Ｖpixの極性の変化は、たとえば、図１１に示すような関係になる。図１１に示した例では、第１フレームでの各画素の画素電極の電位Ｖpixの極性は、上側の２ラインの画素は左から順に正極性（＋），負極性（−），正極性（＋），負極性（−）となっている。そして、下側の２ラインの画素は左から順に負極性（−），正極性（＋），負極性（−），正極性（＋）となっている。このとき、各画素の極性はフレーム毎に反転する。

そして、図１１に示した第５フレームで画素電極の電位Ｖpixの位相を反転させるために、第４フレームでの極性と同じ極性を連続させるが、このとき、上から２列目と３列目の画素だけ第４フレームと同じ極性にする。その後、第６フレームから第８フレームまでは、各画素の極性をフレーム毎に反転させる。

そして、第９フレームでは、第５フレームで反転させなかった上から１列目と４列目の画素だけ第８フレームと同じ極性にする。このとき、第９フレームの各画素の画素電極の電位Ｖpixの極性は、図１１に示したように、第１フレームと逆の極性になる。この後、第１フレームから第９フレームまでと同じように、まず、第１３フレームで上から２列目と３列目の画素の画素電極の電位Ｖpixだけ第１２フレームと同じ極性にする。そして、第１７フレームで上から１列目と４列目の画素だけ第１６フレームと同じ極性にする。その結果、第１７フレームの各画素の極性は、図１１に示したように、第１フレームと同じ極性になる。

このようにすると、第９フレームから第１６フレームまでの期間の位相は、第１フレームから第８フレームまでの期間の位相と反転している。そのため、第１フレームから第８フレームまでの期間で生じる直流の印加が、第９フレームから第１６フレームまでの期間で生じる直流の印加とキャンセルされ、前記IP変換による表示で生じる残像を低減することができる。

また、図１１に示したように、２ライン毎に位相を反転させることで、位相反転時に生じるフラッシングを分散させることができる。そのため、１回の位相反転で生じるフラッシングが目立ちにくくなり、フラッシングによる表示品質の低下を防ぐことができる。

以上、本発明を、図面に基づき具体的に説明したが、本発明は、前記例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

本発明が適用される表示装置の全体的な回路構成を示す図である。 本発明が適用される表示装置の１画素の回路構成を示す図である。 本発明と比較するための、従来の一般的な表示装置における動作を説明するための模式図であり、ドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位と共通電圧の関係を示す図である。 本発明と比較するための、従来の一般的な表示装置における動作を説明するための模式図であり、画素電極の電位と輝度の関係を示す図である。 IP変換による残像を低減する表示方法を説明するための模式図であり、ドレイン電極に加わる信号およびゲート電極線に加わる走査信号ならびに画素電極の電位の関係を示す図である。 IP変換による残像を低減する表示方法を説明するための模式図であり、画素電極の電位と輝度の関係を示す図である。 IP変換による残像を低減する表示方法を説明するための模式図であり、画素の輝度と極性の変化を示す図である。 本発明の表示装置の表示方法を説明するための模式図であり、4フレーム交流の原理を説明する図である。 本発明の表示装置の表示方法を説明するための模式図であり、画素の輝度と極性の変化を示す図である。 本発明の一例を説明するための模式図であり、１つの画素の極性の変化を示した図表である。 本発明による表示装置の他の表示方法を説明するための模式図であり、本実施例２の場合の画素の輝度と極性の変化を示す図である。 表示装置で表示させる画像の一例を示す模式図である。 IP変換による表示方法を説明する模式図である。

符号の説明

１…表示領域
２…データドライバ
３…走査ドライバ
４…タイミングコントローラ
５…表示データ
５ａ…白表示領域
５ｂ…黒表示領域
ＤＬ，ＤＬ_m，ＤＬ_m+1…ドレイン電極線
ＧＬ，ＧＬ_n，ＧＬ_n+1…ゲート電極線
ＣＬ…共通信号線
ＨＬ１〜ＨＬ９…水平ライン

Claims (3)

1. 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定された表示装置において、
   前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には、偶数回または奇数回の正極性の信号と、前記正極性の信号と同じ回数の負極性の信号とが繰り返し加わり、かつ、周期的に負極性の信号または正極性の信号の一方または両方を、前記正極性の信号が偶数回の場合は奇数回、奇数回の場合は偶数回に変更することを特徴とする表示装置。
2. 前記正極性の信号と前記負極性の信号は、２ｎ回ずつ繰り返し加わり、かつ、周期的に負極性の信号または正極性の信号の一方または両方を２ｎ＋１回または２ｎ−１回に変更することを特徴とする請求項１に記載の表示装置。
3. 複数のドレイン電極線と複数のゲート電極線がマトリクス状に配置され、前記ドレイン電極線の隣接する２本と前記ゲート電極線の隣接する２本で囲まれて形成される画素領域を有し、各画素領域はTFT素子を有し、前記画素領域の集合として表示領域が設定された表示装置において、
   前記TFT素子のドレイン電極には前記ドレイン電極線が、ソース電極には画素電極が電気的に接続され、該画素電極には、正極性の信号と負極性の信号が同じ回数ずつ繰り返し加わるとともに、前記ドレイン電極線の延在方向の隣接する画素間で画素電極の極性が異なるものであり、
   かつ、周期的に前記ドレイン電極線の延在方向の隣接する複数の画素にいずれかの極性の信号が連続して加わることを特徴とする表示装置。

Images