JP2008176286A - 液晶表示装置 - Google Patents

Abstract

【課題】交流化駆動方法により生じる画質低下を抑制して高品質の映像表示が可能とする。
【解決手段】前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の階調電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の階調電圧を印加するときを負極性の駆動状態とするとき、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させるとともに、前記位相反転直後の最初のフレームＡの期間に、前記映像線駆動回路から前記各映像線に供給する階調電圧をＶＡ、通常のフレームＢの期間に前記映像線駆動回路から前記各映像線に供給する正規の階調電圧をＶＢとするとき、少なくとも中間階調において、｜ＶＡ｜＜｜ＶＢ｜を満足する。
【選択図】図６

Description

本発明は、液晶表示装置に係り、特に、交流化駆動方法により生じる画質低下を抑制して高品質の映像表示を可能とした液晶表示装置に関する。

アクティブ素子として薄膜トランジスタを使用するＴＦＴ方式の液晶表示モジュールは高精細な画像を表示できるため、テレビ、パソコン用ディスプレイ等の表示装置として使用されている。
液晶表示モジュールは、基本的には、少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に、液晶を挟持した、所謂、液晶表示パネルを有する。この液晶表示パネルは、隣接する２本の走査線（ゲート線ともいう。）と、隣接する２本の映像線（ソース線またはドレイン線ともいう。）とで囲まれる領域に、走査線からの走査信号によってオンする薄膜トランジスタと、映像線からの映像信号が前述の薄膜トランジスタを介して供給される画素電極とが形成されて、所謂、サブピクセルが構成される。
ここで、各映像線は、液晶表示パネルの一方の辺側（長辺側）に配置されるドレインドライバに接続され、各走査線は、液晶表示パネルの他方の辺側（短辺側）に配置されるゲートドライバに接続される。

なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００３−９９０１７号公報 特開２００５−３０９２７４号公報

映像線に供給される階調電圧は、液晶容量に直流電圧が印加されることを防止するため、一水平走査期間毎に、対向電極に印加されるコモン電圧（ＶＣＯＭ）に対して高電位の階調電圧（以下、正極性（＋）の階調電圧）と、コモン電圧（ＶＣＯＭ）に対して低電位の階調電圧（以下、負極性（−）の階調電圧）とに、極性を切り替えて交流化駆動する。この交流化駆動方法として、コモン対称法が知られている。
図８は、従来の液晶表示モジュールにおいて、垂直走査期間（以下、フレームという）毎に、白と黒を交互に表示した場合の、あるサブピクセルにおけるサブピクセルの極性及びサブピクセルの電圧レベルを簡易的に表した模式図である。
図８に示すように、負極性時「黒表示」、正極性時「白表示」といった液晶の交流化周期に合わせて階調電圧が変化した場合、サブピクセルの電圧は、コモン電圧（ＶＣＯＭ）に対して、正極性側（プラス側）に偏り、液晶に対して実効値として直流が印加されるパターンとなる。
特に、このパターンは、動画映像を表示する場合に良く発生し、常時、液晶に直流信号が印加されるため、表示品位を低下させると共に、液晶自体の寿命を著しく低下させる。
また、フレーム毎に、白と黒の映像が交互に変化する表示データは、テレビ信号などのインターレース（飛越）走査信号を液晶駆動でのプログレッシプ（順次）走査に変換する際に良く起こり、例えば、液晶表示モジュールにテレビ映像やＤＶＤ映像を表示して観賞す場合、液晶の駆動電圧の偏りが発生し、画質劣化を引き起こす原因となる。

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、交流化駆動方法により生じる画質低下を抑制して高品質の映像表示が可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の
通りである。
（１）複数のサブピクセルと、前記各サブピクセルに階調電圧を入力する複数の映像線とを有する液晶表示パネルと、前記各映像線に前記階調電圧を供給する映像線駆動回路とを備え、前記各サブピクセルは、画素電極と、対向電極とを有し、前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の階調電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の階調電圧を印加するときを負極性の駆動状態とするとき、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる液晶表示装置であって、前記位相反転直後の最初のフレームＡの期間に、前記映像線駆動回路から前記各映像線に供給する階調電圧をＶＡ、通常のフレームＢの期間に前記映像線駆動回路から前記各映像線に供給する正規の階調電圧をＶＢとするとき、少なくとも中間階調において、｜ＶＡ｜＜｜ＶＢ｜を満足する。

（２）（１）において、複数の階調基準電圧を生成する階調基準電圧生成回路を備え、前記映像線駆動回路は、前記階調基準電圧生成回路から入力される複数の階調基準電圧に基づき、前記階調電圧を生成する階調電圧生成回路を有し、前記階調基準電圧生成回路が、前記フレームＡの期間に生成する前記各階調基準電圧を第１群の各階調基準電圧とし、当該第１群の各階調基準電圧を、それぞれ、ＶＲ１〜ＶＲｊ（ｊ≧３）、前記フレームＢの期間に生成する前記各階調基準電圧を第２群の各階調基準電圧とし、当該第２群の各階調基準電圧を、それぞれ、Ｖ１〜Ｖｊとするとき、｜ＶＲｋ｜＜｜Ｖｋ｜｛ｋ＝２〜（ｊ−１）｝を満足する。
（３）（２）において、前記表示パネルは、前記各サブピクセルに選択走査電圧を入力する複数の走査線を有し、前記階調基準電圧生成回路は、前記選択走査電圧が供給される前記走査線の位置に応じて、前記ＶＲｋ（ｋ＝２〜（ｊ−１））の各階調基準電圧の電圧値を異ならせ、前記映像線駆動回路は、前記選択走査電圧が供給される前記走査線上の前記サブピクセルに前記階調電圧を書き込むときに、前記映像線駆動回路から前記走査線までの距離に応じて、少なくとも中間階調において、前記｜ＶＡ｜の電圧値を異ならせる。

（４）（３）において、前記選択走査電圧が供給される前記走査線が、前記映像線駆動回路に近い位置の場合の前記ＶＡをＶＡｎ、前記選択走査電圧が供給される前記走査線が、前記映像線駆動回路に遠い位置の場合の前記ＶＡをＶＡｆ、前記選択走査電圧が供給される前記走査線が、前記映像線駆動回路に近い位置と遠い位置の中間の位置の場合の前記ＶＡをＶＡｍとするとき、少なくとも中間階調において、｜ＶＡｎ｜＜｜ＶＡｍ｜＜｜ＶＡｆ｜を満足する。
（５）（１）ないし（４）の何れかにおいて、前記液晶表示パネルの温度を検出する温度検出器を備え、前記温度検出器で検出した温度に基づき、前記ＶＡの値を設定する。
（６）（５）において、Ｔ１を第１の温度、Ｔ２をＴ１よりも高温（Ｔ１＜Ｔ２）の第２の温度とするとき、前記温度検出器で検出した温度がＴ１のときの前記ＶＡの値をＶＡＴ１、前記温度検出器で検出した温度がＴ２のときの前記ＶＡの値をＶＡＴ２とするとき、少なくとも中間階調において、｜ＶＡＴ１｜＞｜ＶＡＴ２｜を満足する。
（７）（６）において、前記階調基準電圧生成回路が前記Ｔ１の温度の時に生成する前記第１群の各階調基準電圧を、それぞれ、ＶＲＴ１〜ＶＲｊＴ１（ｊ≧３）、前記Ｔ２の温度の時に生成する前記第１群の各階調基準電圧を、それぞれ、ＶＲ１Ｔ２〜ＶＴｊＴ２とするとき、｜ＶＲｋＴ１｜＞｜ＶＲｋＴ２｜｛ｋ＝２〜（ｊ−１）｝を満足する。

（８）（６）において、前記温度検出器で検出した温度がＴ２のときに、前記位相反転直後の最初のフレームに連続するフレームＣに前記映像線駆動回路から前記各映像線に供給する階調電圧をＶＡ２とするとき、少なくとも中間階調において、｜ＶＢ｜＜｜ＶＡ２｜を満足する。
（９）（８）において、前記階調基準電圧生成回路が前記フレームＣの期間に生成する前記第１群の各階調基準電圧を、それぞれ、ＶＲＣ１〜ＶＲＣｊ（ｊ≧３）とするとき、｜Ｖｋ｜＜｜ＶＲＣｋ｜｛ｋ＝２〜（ｊ−１）｝を満足する。
（１０）（２）、（３）、（７）、または、（９）において、表示制御回路を備え、前記階調基準電圧生成回路は、前記表示制御回路からの階調基準電圧データに基づき、各フレームに生成する前記各階調基準電圧のそれぞれの電圧を設定する。
（１１）（１０）において、前記階調基準電圧データを格納するメモリを有し、前記表示制御回路は、前記メモリに格納された前記階調基準電圧データを読み出し、前記階調補正表示データを前記階調基準電圧生成回路に送信する。
（１２）（１１）において、前記メモリは、ＥＥＰＲＯＭである。

（１３）複数のサブピクセルを有する液晶表示パネルと、前記複数のサブピクセルの各サブピクセルに走査電圧を入力する複数の走査線と、前記複数のサブピクセルの各サブピクセルに映像電圧を入力する複数の映像線とを備える液晶表示パネルと、前記複数の走査線に走査電圧を供給する走査線駆動回路と、前記複数の映像線に映像電圧を供給する映像線駆動回路とを備え、前記複数のサブピクセルの各サブピクセルは、画素電極と、対向電極とを有し、前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の階調電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の階調電圧を印加するときを負極性の駆動状態とするとき、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる液晶表示装置であって、１水平走査期間の長さをＨａ、αを任意の値とするとき、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の長さを（Ｈａ−α）、通常のフレームＢの期間の１水平走査期間の長さをＨａとする。
（１４）（１３）において、前記走査線駆動回路にシフトクロックを送出する表示制御回路を備え、前記表示制御回路は、前記シフトクロックのパルス幅を変更し、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の長さを（Ｈａ−α）、通常のフレームＢの期間の１水平走査期間の長さをＨａとする。
（１５）（１４）において、前記位相反転直後の最初のフレームＡの期間の１水平走査期間における前記シフトクロックのＨｉｇｈレベルのパルス幅が、前記通常のフレームＢの期間の１水平走査期間の前記シフトクロックにおけるＨｉｇｈレベルのパルス幅よりも広い。

（１６）複数のサブピクセルを有する液晶表示パネルと、前記複数のサブピクセルの各サブピクセルに走査電圧を入力する複数の走査線と、前記複数のサブピクセルの各サブピクセルに映像電圧を入力する複数の映像線とを備える液晶表示パネルと、前記複数の走査線に走査電圧を供給する走査線駆動回路と、前記複数の映像線に映像電圧を供給する映像線駆動回路とを備え、前記複数のサブピクセルの各サブピクセルは、画素電極と、対向電極とを有し、前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の階調電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の階調電圧を印加するときを負極性の駆動状態とするとき、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる液晶表示装置であって、１水平走査期間の映像電圧の基準書き込み時間をＨｂ、βを任意の値とするとき、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の映像電圧の基準書き込み時間を（Ｈｂ−β）、通常のフレームＢの期間の１水平走査期間の映像電圧の基準書き込み時間をＨｂとする。
（１７）（１６）において、前記映像線駆動回路に出力タイミング制御用クロックを送出する表示制御回路を備え、前記表示制御回路は、前記出力タイミング制御用クロックのパルス幅を変更し、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の映像電圧の基準書き込み時間を（Ｈｂ−β）、通常のフレームＢの期間の１水平走査期間の映像電圧の基準書き込み時間をＨｂとする。
（１８）（１７）において、前記位相反転直後の最初のフレームＡの期間の１水平走査期間における前記出力タイミング制御用クロックのＨｉｇｈレベルのパルス幅が、前記通常のフレームＢの期間の１水平走査期間の前記出力タイミング制御用クロックにおけるＨｉｇｈレベルのパルス幅よりも広い。

（１９）（１）ないし（１８）の何れかにおいて、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、１フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｍ（Ｍ≧２）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる。
（２０）（１）ないし（１９）の何れかにおいて、前記対向電極に印加する対向電圧は、一定の電圧である。
（２１）（１）ないし（２０）の何れかにおいて、前記液晶表示パネルは、液晶を挟持する一対の基板を有し、前記画素電極と、前記対向電極は、前記一対の基板の一方の基板上に形成されており、前記対向電極と前記画素電極は、絶縁膜を介して積層されている。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、交流化駆動方法により生じる画質低下を抑制して高品質の映像表示が可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の液晶表示モジュールの概略構成を示すブロック図である。本実施例の液晶表示モジュールは、液晶表示パネル１と、ドレインドライバ２と、ゲートドライバ３と、表示制御回路（タイミングコントローラ）４と、電源回路５と、階調基準電圧生成回路６とで構成される。
ドレインドライバ２は、液晶表示パネル１の一辺に配置された半導体チップで構成され、また、ゲートドライバ３は、液晶表示パネル１の他の辺に配置された半導体チップで構成される。
表示制御回路４は、メモリ（例えば、ＥＥＰＲＯＭ）４０を有し、テレビ受信回路等の表示信号源（ホスト側）から入力される表示データ（Ｒ［７：０］、Ｇ［７：０］、Ｂ［７：０］）と、ドットクロック（ＤＣＬＫ）、ディスプレイタイミング信号（ＤＴＭＧ）、水平同期信号（ＨＳＹＮＣ）、および垂直同期信号（ＶＳＹＮＣ）に基づき、表示データの交流化等、液晶表示パネル１の表示に適したタイミング調整を行い、同期信号（クロック信号）と共にドレインドライバ２と、ゲートドライバ３に入力する。
表示制御回路４の制御の基に、ゲートドライバ３は、走査線（ＧＬ）に走査電圧を供給し、また、ドレインドライバ２は、映像線（ＤＬ）に階調電圧を供給して映像を表示する。電源回路５は液晶表示装置に要する各種の電圧を生成し、階調基準電圧生成回路６は、Ｖ１〜Ｖ１２の階調基準電圧を生成する。

図１において、ＴＦＴは薄膜トランジスタ、ＰＸは画素電極であり、ＣＴは対向電極、Ｃｌｃは液晶層を等価的に示す液晶容量、Ｃａｄｄは、画素電極（ＰＸ）と対向電極（ＣＴ）との間に形成された保持容量である。
図１に示す液晶表示パネル１において、列方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）の第１の電極（ドレイン電極またはソース電極）は、映像線（ＤＬ）に接続され、各映像線（ＤＬ）は列方向に配置されたサブピクセルに、表示データに対応する階調電圧を供給するドレインドライバ２に接続される。
また、行方向に配置された各サブピクセルの薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（ＧＬ）に接続され、各走査線（ＧＬ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲート電極に走査電圧（正または負のバイアス電圧）を供給するゲートドライバ３に接続される。
液晶表示パネル１に画像を表示する際、ゲートドライバ３は、走査線（ＧＬ）を上から下（あるいは、下から上）に向かって順次選択し、一方で、ある走査線の選択期間中に、ドレインドライバ２は、表示データに対応する階調電圧を、映像線（ＤＬ）に供給する。
映像線（ＤＬ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＰＸ）に印加され、最終的に、保持容量（Ｃａｄｄ）と、液晶容量（Ｃｌｃ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。

ここでは、各サブピクセルに供給される階調電圧が、大きくなるほど高い輝度を示す、所謂、ノーマリ黒表示モード（Normally Black-displaying Mode）で動作することを前提とする。
液晶表示パネル１は、画素電極（ＰＸ）、対向電極（ＣＴ）、薄膜トランジスタ（ＴＦＴ）、映像線（ＤＬ）、走査線（ＧＬ）等が形成された第１の基板（ＴＦＴ基板、アクティブマトリクス基板ともいう）と、カラーフィルタ等が形成される第２の基板（対向基板ともいう）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
図５は、本実施例の液晶表示パネル１の概略構造を示す断面図である。
図５に示すように、第１の基板（ＳＵＢ１）側には、櫛歯状の画素電極（ＰＸ）と面状の対向電極（ＣＴ）とが絶縁膜（ＰＡＳ３）を介して積層されており、画素電極（ＰＸ）と対向電極（ＣＴ）との間に形成されるアーチ状の電気力線が液晶層（ＬＣ）を貫くように分布することにより液晶層（ＬＣ）の液晶を配向変化させ、透過及び反射の表示が可能となる。なお、図５において、ＡＬ１，ＡＬ２は配向膜である。
さらに、実際の製品では、液晶表示パネル１の後ろ側にバックライトが配置されるが、本発明は、バックライトの構造とは関係がないので、バックライトの詳細な説明も省略する。

図２は、図１に示すドレインドライバ２の概略回路構成を示すブロック図である。
図２において、２１はクロック制御部、２２はラッチアドレスセレクタ、２３はラッチ回路、２４はＤ／Ａコンバータ回路、２５は出力アンプ回路である。
ラッチ回路２３は、ラッチアドレスセレクタ２２の制御の元に、表示制御回路４から出力される表示データラッチ用クロック（ＣＬ２）に同期して、外部から入力される表示データ（Ｒ［７：０］、Ｇ［７：０］、Ｂ［７：０］）を順次ラッチする。
ラッチ回路２３にラッチされた表示データは、表示制御回路４から出力される、出力タイミング制御用クロック信号（ＣＬ１）に基づき、Ｄ／Ａコンバータ回路２４に出力される。
Ｄ／Ａコンバータ回路２４は、階調基準電圧生成回路６から入力される、正極性のＶ１〜Ｖ６の階調基準電圧と、負極性のＶ７〜Ｖ１２の階調基準電圧に基づき、正極性および負極性の０〜２５５階調の階調電圧を生成する階調電圧生成回路（２４−１）を有する。
Ｄ／Ａコンバータ回路２４は、階調電圧生成回路（２４−１）で生成された、正極性および負極性の０〜２５５階調の階調電圧の中から、ラッチ回路２３から入力された表示データに対応した階調電圧を選択して、出力アンプ回路２５に入力する。
出力アンプ回路２５は、Ｄ／Ａコンバータ回路２４から入力された階調電圧を、アンプ回路で電流増幅し、対応する映像線（ＤＬ）に出力する。

図３は、図２に示す階調電圧生成回路（２４−１）の回路構成を示す図であり、図３（ａ）は全体の回路構成を、図３（ｂ）は、図３（ａ）の（イ）で示す部分を拡大して示す図である。
図３（ａ)に示すように、図２に示す階調電圧生成回路（２４−１）は、階調基準電圧生成回路６から入力される６値の階調基準電圧（Ｖ１−Ｖ６）の各階調基準電圧間を、直列抵抗分圧回路（２４−２）により分圧して、正極性の０〜２５５階調分の階調電圧を生成する部分と、階調基準電圧生成回路６から入力される６値の階調基準電圧（Ｖ７−Ｖ１２）の各階調基準電圧間を、直列抵抗分圧回路（２４−３）により分圧して、負極性の０〜２５５階調分の階調電圧を生成する部分とで構成される。
図４は、図１に示す階調基準電圧生成回路６の一例を示す図である。図４に示す階調基準電圧生成回路６は、抵抗分圧回路で構成したものである。Ｖ１〜Ｖ１２の階調基準電圧は、分圧抵抗の抵抗値の比により設定され、抵抗分圧回路の出力は、バッファ回路６３により、電流増幅されてドレインドライバ２の階調電圧生成回路（２４−１）に出力される。
図４では、分圧抵抗を、それぞれ、（ＲＢ１−１、ＲＢ１−２、ＲＢ１−３）、（ＲＢ２−１、ＲＢ２−２、ＲＢ２−３）〜（ＲＢ１２−１、ＲＢ１２−２、ＲＢ１２−３）、（ＲＢ１３−１、ＲＢ１３−２、ＲＢ１３−３）の３つの抵抗で構成し、その中の一つを選択回路６５で選択するようにしたものである。
さらに、レジスタ６６を備え、このレジスタ６６から出力される制御データにより、選択回路６５を制御する。この場合に、表示制御回路４から、予め、レジスタ６６に、第１群と第２群の階調基準電圧データを格納しておき、表示制御回路４からの指示に基づき、レジスタ６６から出力される制御データを変更し、選択回路６５で選択する抵抗を切り替えることにより、第１群の階調基準電圧、あるいは、第２群の階調基準電圧を、ドレインドライバ２の階調電圧生成回路（２４−１）に出力する。なお、第１群と第２群の階調基準電圧データは、表示制御回路４のメモリ４０に階調基準電圧データを格納される。

［位相反転駆動法の説明］
図９は、図８に示すように、フレーム毎に白と黒を交互に表示する時に、ある一定周期（期間Ａ，期間Ｂ）でサブピクセル極性の位相を反転した場合のフレーム毎のサブピクセル極性を表す模式図である。
図９に示す位相反転信号によって、サブピクセルの極性の位相を反転した場合、例えば、期間Ａは負極性（−）の駆動状態から開始され、期間Ｂは正極性（＋）の駆動状態から開始されるため、期間Ａと期間Ｂの各区間におけるサブピクセルの極性を比較すると、全て正極（＋）、負極性（−）の反対の極性となる。以下、本明細書では、この交流化駆動方法を、位相反転駆動法と称する。（前記特許文献２参照）。
図１０は、この位相反転駆動法における、あるサブピクセルにおけるサブピクセルの極性及びサブピクセルの電圧レベルを簡易的に表した模式図である。
図１０に示すように、位相反転駆動法によって、コモン電位（ＶＣＯＭ）より、負極性側（マイナス側）に偏っていたサブピクセルの電圧は、位相反転後、正極性側（プラス側）に偏ることとなる。
このように、サブピクセルの電圧の偏りを、ある一定周期で、正極性側、および、負極性側になるように交流化駆動することで、結果として液晶に印加される実効的な直流電圧を低減することができる。

図８に示す位相反転駆動法における、サブピクセルの電圧が、コモン電圧（ＶＣＯＭ）に対して、正極性側（プラス側）、あるいは、負極性側（マイナス側）に偏り、液晶に対して実効値として直流が印加されるという問題点は、図１１に示す駆動方法でも解消することができる。
図１１は、１フレーム毎に白と黒を交互に表示する場合に、２フレーム毎にサブピクセルの極性を正極性→負極性、あるいは、負極性→正極性へと変化させるときの、あるサブピクセルにおけるサブピクセルの極性及びサブピクセルの電圧レベルを簡易的に表した模式図である。
図８に示す位相反転駆動法では、１フレーム毎に、あるサブピクセルにおけるサブピクセルの極性を正極性→負極性、あるいは、負極性→正極性へと変化させるのに対して、図１１に示す駆動方法では、２フレーム毎に、あるサブピクセルにおけるサブピクセルの極性を正極性→負極性、あるいは、負極性→正極性へと変化させる。
したがって、図１１に示すように、サブピクセルの電圧は、コモン電圧（ＶＣＯＭ）に対して、正極性側（プラス側）、あるいは、負極性側（マイナス側）に偏ることはなくなり、結果として液晶に印加される実効的な直流電圧を低減することができる。
一方、近年液晶表示装置では、動画性能を向上させるために、１フレーム期間を、６０Ｈｚから１２０Ｈｚへとより高速化することが要望されている。そして、１フレーム期間を１２０Ｈｚとする場合に、互いに隣接する６０Ｈｚの２つのフレームの各画像の間の画像は、互いに隣接する６０Ｈｚのフレームの各画像データから補間法により生成するのが一般的である。
そして、図８に示すように、６０Ｈｚの各フレーム毎に、あるサブピクセルに白と黒を交互に表示する場合に、補間により生成された画像を含む１２０Ｈｚの各フレーム毎に、あるサブピクセルに表示される画像は、図１２に示すように、白→灰色→黒→灰色→白→灰色→黒→灰色と変化する。即ち、互いに隣接する６０Ｈｚの２つのフレームの画像が白、黒の場合は、補間により生成された１２０Ｈｚのフレームの画像は灰色になる。
したがって、図１２に示すように、２フレーム毎に、正極性の「白」、「灰色」、負極性の「黒」、「灰色」といった液晶の交流化周期に合わせて階調電圧が変化した場合、サブピクセルの電圧は、コモン電圧（ＶＣＯＭ）に対して、正極性側（プラス側）に偏り、液晶に対して実効値として直流が印加されることになる。

［本発明の位相反転駆動法の説明］
図６は、本発明の実施例の液晶表示モジュールにおける位相反転駆動法を説明するための図である。
本実施例は、図１２に示す駆動方法において、ある一定周期（図９に示す期間Ａ，期間Ｂに相当）で、サブピクセル極性の位相を反転するものである。これにより、図６に示すように、位相反転駆動法によって、コモン電位（ＶＣＯＭ）より、負極性側（マイナス側）に偏っていたサブピクセルの電圧は、位相反転後、正極性側（プラス側）に偏ることとなる。
これにより、サブピクセルの電圧の偏りを、ある一定周期で、正極性側、および、負極性側になるように交流化駆動することで、結果として液晶に印加される実効的な直流電圧を低減することができる。
この場合に、位相反転直後の最初のフレームのサブピクセルの極性に着目すると、図６に示すように、正極性（プラス（＋））、あるいは、負極性（マイナス（−））のサブピクセルの極性が連続する。同一のサブピクセルの極性の連続は、位相反転の切替えタイミングによっては、｛（−）（−）→（−）（−）｝又は｛（＋）（＋）→（＋）（＋）｝となる場合がある。
そして、サブピクセルの極性が連続する場合、液晶駆動（交流化）条件が見かけ上変わるため、副作用として表示画面にフリッカ（輝度が上昇する現象）が発生する。
フリッカは、図６で示した位相反転信号の切替えタイミング、即ち、位相反転信号の立ち上がり、および立ち下がり直後の第１フレームに発生する。結果として、位相反転駆動においては、液晶に直流電圧が印加されるのを防止する効果がある一方、副作用としてフリッカが発生し、表示品位を低下させる問題点がある。なお、このフリッカは、図１０に示すように、１フレーム毎に白と黒を交互に表示する時に、ある一定周期（期間Ａ，期間Ｂ）でサブピクセル極性の位相を反転した場合にも発生することはいうまでもない。
そこで、本実施例では、図６に示すように、位相反転駆動法により、サブピクセルの極性が、｛（−）（−）→（−）（−）｝、あるいは、｛（＋）（＋）→（＋）（＋）｝と連続する場合に、位相反転直後の最初のフレームにおいて、図６のΔＶａに示す電圧分（以下、補正電圧という）だけ、サブピクセル電圧が通常の場合よりも低くされる。これにより、前述したように、フリッカ（輝度上昇）を防止している。

以下、本実施例において、位相反転直後の最初のフレームの（以下、フレームＡという）において、サブピクセル電圧を通常のフレーム（以下、フレームＢという）の時よりも低くする方法について説明する。
階調基準電圧生成回路６は、フレームＡの期間内に、第１群の階調基準電圧を、階調電圧生成回路（２４−１）に出力し、また、フレームＢの期間内に、第２群の階調基準電圧を、階調電圧生成回路（２４−１）に出力する。
図２に示す階調電圧生成回路（２４−１）は、階調基準電圧生成回路６から入力される１２値の階調基準電圧（Ｖ１−Ｖ１２）の各階調基準電圧間を、直列抵抗分圧回路（２４−２，２４−３）により分圧して、正極性および負極性の０〜２５５階調分の階調電圧を生成する。
したがって、階調電圧生成回路（２４−１）は、フレームＡの期間内に、正極性および負極性の０〜２５５階調の第１群の階調電圧を生成し、また、フレームＢの期間内に、正極性および負極性の０〜２５５階調の第２群の階調電圧を生成する。
この場合に、フレームＡの期間に生成する第１群の各階調基準電圧を、それぞれ、ＶＲ１〜ＶＲ１２（ｊ≧３）、フレームＢの期間に生成する第２群の各階調基準電圧を、それぞれ、Ｖ１〜Ｖ１２とするとき、ＶＲ１〜ＶＲ１２と、Ｖ１〜Ｖ１２とは、下記（１）式の関係を満足する。
［数１］
｜ＶＲ１｜＝｜Ｖ１｜、
｜ＶＲ１２｜＝｜Ｖ１２｜、
｜ＶＲｋ｜＜｜Ｖｋ｜｛ｋ＝２〜１１｝
・・・・・・・・・・・・・・・・・・・・ （１）

したがって、本実施例において、フレームＡの期間内に映像線（ＤＬ）に供給される、正極性および負極性の０〜２５５階調の第１群の階調電圧（ＶＡ）は、フレームＢの期間内に映像線（ＤＬ）に供給される、正極性および負極性の０〜２５５階調の第２群の階調電圧（ＶＢ）よりも、少なくとも中間階調において、電圧の絶対値（｜ＶＡ｜＜｜ＶＢ｜）が小さくなる。これにより、前述したフリッカ（輝度上昇）を防止する。
一般に液晶層に印加する電圧と透過率との関係は、リニアではなく、最大階調に相当する透過率の高いところと、最小階調に相当する透過率の低いところでは、液晶層に印加する電圧に対する透過率の変化は少なく、中間階調に相当する透過率の中間のところで、液晶層に印加する電圧に対する透過率の変化が大きい。そのため、本実施例では、最小階調付近と最大階調付近を除いて、少なくとも中間階調において、｜ＶＡ｜＜｜ＶＢ｜を満足するようにしている。
なお、図６のΔＶａに示す補正電圧の最適な電圧値は、各階調毎に異なるので、各階調毎に、図６のΔＶａに示す補正電圧が最適な電圧値となるように、第１群の各階調基準電圧（ＶＲ１〜ＶＲ１２）を設定する。
また、液晶表示パネル１のドレインドライバ２に近い領域（以下、液晶表示パネル１の上部という）と、液晶表示パネル１のドレインドライバ２から遠い領域（以下、液晶表示パネル１の下部という）、液晶表示パネル１のドレインドライバ２に近い領域と、ドレインドライバ２から遠い領域との間の領域（以下、液晶表示パネル１の中央という）とでも、図６に示す補正電圧の最適な電圧値が異なっている。

具体的には、液晶表示パネル１の上部の補正電圧の最適な電圧値をＶＡｎ、液晶表示パネル１の中央の補正電圧の最適な電圧値をＶＡｍ、液晶表示パネル１の下部の補正電圧の最適な電圧値をＶＡｆとするときに、少なくとも中間階調において、ＶＡｎ、ＶＡｍ、ＶＡｆは、下記（２）式に示す関係がある。
［数２］
｜ＶＡｎ｜＜｜ＶＡｍ｜＜｜ＶＡｆ｜
・・・・・・・・・・・・・・・・・・・・ （２）
そこで、本実施例において、階調電圧を書き込む表示ライン（選択走査電圧が供給される走査線（ＤＬ））数をカウントすることにより、液晶表示パネル１の上部、液晶表示パネル１の中央、および、液晶表示パネル１の下部を検出し、それに合わせて、前述した第１群の各階調基準電圧（ＶＲ１〜ＶＲｊ）を変更するようにしてもよい。
即ち、予め、レジスタ６６に、液晶表示パネル１の上部、中央、および、下部に対応した３種類の第１群の階調基準電圧データを格納しておき、液晶表示パネル１の走査位置（選択走査電圧が供給される走査線（ＤＬ）の位置）に応じて、表示制御回路４からの指示に基づき、レジスタ６６から出力される制御データを変更し、選択回路６５で選択する抵抗を切り替えることにより、１フレーム内で、ＶＲ１〜ＶＲ１２の第１群の階調基準電圧を、３種類の第１群の階調基準電圧の中から選択して、ドレインドライバ２の階調電圧生成回路（２４−１）に出力すればよい。なお、３種類の第１群の階調基準電圧データは、表示制御回路４のメモリ４０に階調基準電圧データを格納される。

［実施例２］
図７は、本発明の実施例２の液晶表示モジュールの概略構成を示すブロック図である。本実施例の液晶表示モジュールは、液晶表示パネル１に温度検出器４１が設けられている点で、前述の実施例と相異するが、その他の構成は、前述の実施例１と同じである。
以下、本実施例の構成について、前述の実施例と相異点を中心に説明する。なお、温度検出器４１は、プリント配線基板、例えば、表示制御回路４が実装されるプリント配線基板上に設けるようにしてもよい。
一般に、液晶分子の応答は、温度に大きく影響する。そのため、図６のΔＶａに示す補正電圧の最適な電圧値は、温度により変化する。
そこで、本実施例では、温度検出器４１により、液晶表示パネル１の温度を検出し、その温度に基づき、ＶＲ１〜ＶＲ１２の第１群の階調基準電圧を変更し、それに伴い、図６のΔＶａに示す補正電圧の最適な電圧値を変更するようにしたものである。
具体的には、Ｔ１を第１の温度（例えば、２０度以下）、Ｔ２をＴ１よりも高温（Ｔ１＜Ｔ２）の第２の温度（例えば、３０度以上）とするとき、温度検出器４１で検出した温度がＴ１のときの、フレームＡの期間内に映像線（ＤＬ）に供給される正極性および負極性の０〜２５５階調の第１群の階調電圧（ＶＡ）の電圧値をＶＡＴ１、温度検出器４１で検出した温度がＴ２のときの、フレームＡの期間内に映像線（ＤＬ）に供給される正極性および負極性の０〜２５５階調の第１群の階調電圧（ＶＡ）の電圧値をＶＡＴ２とするとき、少なくとも中間階調において、｜ＶＡＴ１｜＞｜ＶＡＴ２｜の関係を満足するように、ＶＡＴ１と、ＶＡＴ２の各電圧値を設定する。

つまり、温度が高い程、液晶分子の応答が早くなるので、温度が高いときに、図６のΔＶａに示す補正電圧の最適な電圧値を、低い電圧とするものである。
したがって、本実施例では、階調基準電圧生成回路６が、フレームＡの期間に、Ｔ１の温度の時に生成して出力する第１群の各階調基準電圧を、それぞれ、ＶＲ１Ｔ１〜ＶＲ１２Ｔ１、Ｔ２の温度の時に生成して出力する第１群の各階調基準電圧を、それぞれ、ＶＲ１Ｔ２〜ＶＲ１２Ｔ２とするとき、第１群の各階調基準電圧は、下記（３）式を満たすように設定する。
［数３］
｜ＶＲ１Ｔ１｜＝｜ＶＲ１Ｔ２｜、
｜ＶＲ１２Ｔ１｜＝｜Ｖ１２Ｒ１Ｔ２｜、
｜ＶＲｋＴ１｜＜｜ＶＲｋＴ２｜（ｋ＝２〜１１）
・・・・・・・・・・・・・・・・・・・・ （３）
具体的には、予め、レジスタ６６に、液晶表示パネル１の温度に応じた、それぞれの第１群の階調基準電圧データを格納しておき、温度検出器４１で検出した液晶表示パネル１の温度に応じて、表示制御回路４からの指示に基づき、レジスタ６６から出力される制御データを変更し、選択回路６５で選択する抵抗を切り替えることにより、温度検出器４１で検出した液晶表示パネル１の温度に応じて、ＶＲ１Ｔ１〜ＶＲ１２Ｔ１、あるいは、ＶＲ１Ｔ２〜ＶＲ１２Ｔ２の第１群の各階調基準電圧を選択して、ドレインドライバ２の階調電圧生成回路（２４−１）に出力する。なお、ＶＲ１Ｔ１〜ＶＲ１２Ｔ１、あるいは、ＶＲ１Ｔ２〜ＶＲ１２Ｔ２の第１群の階調基準電圧データは、表示制御回路４のメモリ４０に階調基準電圧データを格納される。

さらに、温度が高温の場合、位相反転直後の最初のフレーム（フレームＡ）と、位相反転直後の最初のフレームに連続するフレーム（以下、フレームＣという）の２つのフレームで、図６のΔＶａに示す補正電圧を最適な電圧値に設定することも可能である。
即ち、フレームＡにおいて、図６のΔＶａに示す補正電圧を、過補正（ノーマリブラック特性の場合より暗くなるような補正）の電圧値となし、フレームＣにおいて、逆補正（ノーマリブラック特性の場合より明るくなるような補正）を施し、最適な電圧値とすることも可能である。
ここで、フレームＣの時の、第１群の階調電圧をＶＡＦ２とするとき、少なくとも中間階調において、｜ＶＢ｜＜｜ＶＡＦ２｜を満足する。
そのため、階調基準電圧生成回路６が、フレームＣの期間に生成する各階調基準電圧を第３群の階調基準電圧とし、第３群の階調基準電圧を、それぞれ、ＶＲＣ１〜ＶＲＣ１２とするとき、ＶＲＣ１〜ＶＲＣ１２は、下記（４）式を満たすように設定する。
［数４］
｜Ｖ１｜≦｜ＶＲＣ１｜
｜Ｖ１２｜≦｜ＶＲＣ１２｜
｜Ｖｋ｜＜｜ＶＲＣｋ｜（ｋ＝２〜１１）
・・・・・・・・・・・・・・・・・・・・ （４）
具体的には、予め、レジスタ６６に、それぞれの第１群の階調基準電圧データを格納しておき、温度検出器４１で検出した液晶表示パネル１の温度に応じて、表示制御回路４からの指示に基づき、レジスタ６６から出力される制御データを変更し、選択回路６５で選択する抵抗を切り替えることにより、ＶＲＣ１〜ＶＲＣ１２の第１群の各階調基準電圧を選択して、ドレインドライバ２の階調電圧生成回路（２４−１）に出力する。なお、ＶＲＣ１〜ＶＲＣ１２の第１群の階調基準電圧データは、表示制御回路４のメモリ４０に階調基準電圧データを格納される。

［実施例３］
図１７は、図６に示す位相反転駆動方法において、位相反転直後の最初のフレームにフリッカが発生する理由を説明するための図であり、図６に示す位相反転駆動方法において、位相反転直後の最初のフレームの期間にサブピクセルに書き込まれる映像電圧と、図１２に示す交流化駆動方法において、サブピクセルに書き込まれる映像電圧とを説明するための図である。
図１２に示す交流化駆動方法では、あるサブピクセルの電圧は、交流化のタイミングで正極性の映像電圧から負極性の映像電圧、あるいは、負極性の映像電圧から正極性の映像電圧に変動することになる。これに対して、図６に示す位相反転駆動法により、サブピクセルの極性が、｛（−）（−）→（−）（−）｝、あるいは、｛（＋）（＋）→（＋）（＋）｝と連続する場合に、位相反転直後の最初のフレームにおいて、あるサブピクセルの電圧は、正極性の映像電圧から正極性の映像電圧、あるいは、負極性の映像電圧から負極性の映像電圧に変動することになる。
そのため、図６に示す位相反転駆動法において、位相反転直後の最初のフレームに、サブピクセルに書き込まれる映像電圧（図１７のＡ）は、図１２に示す交流化駆動方法において、サブピクセルに書き込まれる映像電圧（図１７のＢ）よりも、ΔＶｂの電圧だけ高くなる。これにより、図６に示す位相反転駆動法において、位相反転直後の最初のフレームに前述したフリッカが発生する。

そこで、本実施例では、図１３に示すように、位相反転直後の最初のフレームＡの期間の１水平走査期間（ＴＬ１）の長さを、通常のフレームＢの期間の１水平走査期間（ＴＬ２）の長さよりも短くしたものである。即ち、本実施例では、位相反転直後の最初のフレームＡの期間の１水平走査期間（ＴＬ１）の長さを（Ｈａ−α）、通常のフレームＢの期間の１水平走査期間（ＴＬ２）を、正規の１水平走査期間の長さをＨａとしている。ここで、αは液晶表示モジュール毎に設定される値である。
本実施例によれば、位相反転直後の最初のフレームＡの期間における１水平走査期間内の映像電圧の書き込み時間が、通常のフレームＢの期間における１水平走査期間内のサブピクセルへの映像電圧の書き込み時間よりも短くなるので、位相反転直後の最初のフレームＡの期間に、サブピクセルに書き込まれる映像電圧（図１３のＡ）と、通常のフレームＢの期間に、サブピクセルに書き込まれる映像電圧（図１３のＢ）との間の電位差をほぼ０Ｖにすることができる。これにより、位相反転直後の最初のフレームに前述したフリッカが発生するのを防止することが可能となる。
なお、図１３は、本実施例の液晶表示モジュールにおいて、位相反転直後の最初のフレームの期間にサブピクセルに書き込まれる映像電圧と、通常のフレームの期間にサブピクセルに書き込まれる映像電圧とを説明するための図である。

図１４は、図１３に示すタイミング制御を実行するための回路構成を説明するためのブロック図である。なお、この回路は、表示制御回路４内に設けられる。
図１４において、３１は、Ｈｉｇｈレベルのパルス幅が短いクロックを生成するクロック生成回路であり、クロック生成回路３１は、通常のフレームＢの期間にゲートドライバ３に供給されるシフトクロック（ＣＬ３）を生成する。３２は、Ｈｉｇｈレベルのパルス幅が長いクロックを生成するクロック生成回路であり、クロック生成回路３２は、位相反転直後の最初のフレームＡの期間にゲートドライバ３に供給されるシフトクロック（ＣＬ３）を生成する。
シフトクロック（ＣＬ３）のＨｉｇｈレベルのパルス幅が長くなると、薄膜トランジスタ（ＴＦＴ）がゲートオフとなる時刻が早くなり、１水平走査期間の長さが短くなる。これにより、１水平走査期間内に、サブピクセルに映像電圧を書き込むための書き込み時間が短くなる。
クロック生成回路３１とクロック生成回路３２から出力されるクロックは、セレクタ３３により選択されてゲートドライバ３に供給される。このセレクタ３３は、制御回路３４により制御され、制御回路３４は、位相反転直後の最初のフレームＡの期間と、通常のフレームＢの期間とに応じてセレクタ３３を制御する。

前述の説明では、位相反転直後の最初のフレームＡの期間の１水平走査期間と、通常のフレームＢの期間の１水平走査期間の長さを変更して、位相反転直後の最初のフレームＡの期間にサブピクセルに書き込まれる映像電圧と、通常のフレームＢの期間にサブピクセルに書き込まれる映像電圧との間の電位差をほぼ０Ｖにする場合について説明したが、１水平走査期間内に、ドレインドライバ２から映像電圧を出力するタイミングを遅らせて、位相反転直後の最初のフレームＡの期間にサブピクセルに書き込まれる映像電圧と、通常のフレームＢの期間にサブピクセルに書き込まれる映像電圧との間の電位差をほぼ０Ｖにすることもできる。
即ち、図１５に示すように、１水平走査期間の映像電圧の基準書き込み時間をＨｂ、βを任意の値とするとき、位相反転直後の最初のフレームＡの期間内の１水平走査期間（ＴＬ１）の映像電圧の書き込み時間を（Ｈｂ−β）となし、通常のフレームＢの期間内の１水平走査期間（ＴＬ２）の映像電圧の書き込み時間をＨｂとする。
本実施例の変形例でも、位相反転直後の最初のフレームＡの期間における１水平走査期間内の映像電圧の書き込み時間が、通常のフレームＢの期間における１水平走査期間内のサブピクセルへの映像電圧の書き込み時間よりも短くなるので、位相反転直後の最初のフレームＡの期間に、サブピクセルに書き込まれる映像電圧（図１５のＡ）と、通常のフレームＢの期間に、サブピクセルに書き込まれる映像電圧（図１５のＢ）との間の電位差をほぼ０Ｖにすることができる。これにより、位相反転直後の最初のフレームに前述したフリッカが発生するのを防止することが可能となる。
なお、図１５は、本実施例の液晶表示モジュールの変形例において、位相反転直後の最初のフレームの期間にサブピクセルに書き込まれる映像電圧と、通常のフレーム期間にサブピクセルに書き込まれる映像電圧とを説明するための図である。

図１６は、図１５に示すタイミング制御を実行するための回路構成を説明するためのブロック図である。なお、この回路は、表示制御回路４内に設けられる。
図１６において、３５は、Ｈｉｇｈレベルのパルス幅が短いクロックを生成するクロック生成回路であり、クロック生成回路３５は、通常のフレームＢの期間の１水平走査期間（ＴＬ２）にドレインドライバ２に供給される出力タイミング制御用クロック（ＣＬ１）を生成する。３６は、Ｈｉｇｈレベルのパルス幅が長いクロックを生成するクロック生成回路であり、クロック生成回路３６は、位相反転直後の最初のフレームＡの期間の１水平走査期間（ＴＬ１）にドレインドライバ２に供給される出力タイミング制御用クロック（ＣＬ１）を生成する。
出力タイミング制御用クロック（ＣＬ１）のＨｉｇｈレベルのパルス幅が長くなると、ドレインドライバ２から各映像線（ＤＬ）に出力する映像電圧の出力タイミングが遅くなるので、これにより、１水平走査期間内のサブピクセルに映像電圧を書き込むための書き込み時間が短くなる。
クロック生成回路３５とクロック生成回路３６から出力されるクロックは、セレクタ３３により選択されてドレインドライバ２に供給される。このセレクタ３３は、制御回路３４により制御され、制御回路３４は、位相反転直後の最初のフレームＡの期間と、通常のフレームＢの期間とに応じてセレクタ３３を制御する。

なお、前述の各実施例では、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる位相反転駆動方法に、本発明を適用した場合ついて説明したが、本発明は、１フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｍ（Ｍ≧２）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる位相反転駆動方法にも適用可能であることはいうまでもない。
なお、前述の説明では、本発明をＩＰＳ方式の液晶表示装置に適用した実施例について説明したが、本発明はこれに限らず、ＴＮ方式やＶＡ方式の液晶表示装置にも適用可能である。但し、ＴＮ方式やＶＡ方式の液晶表示パネルであれば、対向電極（ＣＴ）は第２の基板側に設けられる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例１の液晶表示モジュールの概略構成を示すブロック図である。 図１に示すドレインドライバの概略回路構成を示すブロック図である。 図２に示す階調電圧生成回路の回路構成を示す図である。 図１に示す階調基準電圧生成回路の一例を示す図である。 本発明の実施例１の液晶表示パネルの概略構造を示す断面図である。 本発明の実施例１の液晶表示モジュールにおける位相反転駆動法を説明するための図である。 本発明の実施例２の液晶表示モジュールの概略構成を示すブロック図である。 従来の液晶表示モジュールにおいて、垂直走査期間（以下、フレームという）毎に、白と黒を交互に表示した場合の、あるサブピクセルにおけるサブピクセルの極性及びサブピクセルの電圧レベルを簡易的に表した模式図である。 図８に示すように、１フレーム毎に白と黒を交互に表示する時に、ある一定周期（期間Ａ，期間Ｂ）でサブピクセル極性の位相を反転した場合のフレーム毎のサブピクセル極性を表す模式図である。 位相反転駆動法において、フレーム毎に、白と黒を交互に表示した場合の、あるサブピクセルにおけるサブピクセルの極性及びサブピクセルの電圧レベルを簡易的に表した模式図である。 １フレーム毎に白と黒を交互に表示する場合に、２フレーム毎にサブピクセルの極性を正極性→負極性、あるいは、負極性→正極性へと変化させるときの、あるサブピクセルにおけるサブピクセルの極性及びサブピクセルの電圧レベルを簡易的に表した模式図である。 図１１に示すように、１フレーム毎に白と黒を交互に表示する場合に、２フレーム毎にサブピクセルの極性を正極性→負極性、あるいは、負極性→正極性へと変化させるときの、あるサブピクセルにおけるサブピクセルの極性及びサブピクセルの電圧レベルを簡易的に表した模式図である。 本発明の実施例３の液晶表示モジュールにおいて、位相反転直後の最初のフレームの期間にサブピクセルに書き込まれる映像電圧と、通常のフレームの期間にサブピクセルに書き込まれる映像電圧とを説明するための図である。 図１３に示すタイミング制御を実行するための回路構成を説明するためのブロック図である。 本発明の実施例３の液晶表示モジュールの変形例において、位相反転直後の最初のフレームの期間にサブピクセルに書き込まれる映像電圧と、通常のフレームの期間にサブピクセルに書き込まれる映像電圧とを説明するための図である。 図１５に示すタイミング制御を実行するための回路構成を説明するためのブロック図である。 図６に示す位相反転駆動方法において、位相反転直後の最初のフレームにフリッカが発生する理由を説明するための図である。

符号の説明

１ 液晶表示パネル
２ ドレインドライバ
３ ゲートドライバ
４ 表示制御回路
５ 電源回路
６ 階調基準電圧生成回路
２１ クロック制御部
２２ ラッチアドレスセレクタ
２３ ラッチ回路
２４ Ｄ／Ａコンバータ回路
２４−１ 階調電圧生成回路
２４−２，２４−３ 直列抵抗分圧回路
２５ 出力アンプ回路
３１，３２，３５，３６ クロック生成回路
３３ セレクタ
３４ 制御回路
４０ メモリ（ＥＥＰＲＯＭ）
４１ 温度検出器
６５ 選択回路（スイッチ回路）
６６ レジスタ
ＳＵＢ１ 第１の基板
ＳＵＢ２ 第２の基板
ＡＬ１，ＡＬ２ 配向膜
ＬＣ 液晶層
ＧＬ 走査線
ＤＬ 映像線
ＴＦＴ 薄膜トランジスタ
ＰＸ 画素電極
ＣＴ 対向電極（コモン電極）
Ｃｌｃ 液晶容量
Ｃａｄｄ 保持容量
ＲＢ１−１〜ＲＢ１−３，ＲＢ２−１〜ＲＢ２−３，ＲＢ１２−１〜ＲＢ１２−３，ＲＢ１３−１〜ＲＢ１３−３ 抵抗
ＤＬ 映像線（ドレイン線、ソース線）
ＧＬ 走査線（ゲート線）

Claims (21)

1. 複数のサブピクセルと、前記各サブピクセルに階調電圧を入力する複数の映像線とを有する液晶表示パネルと、
   前記各映像線に前記階調電圧を供給する映像線駆動回路とを備え、
   前記各サブピクセルは、画素電極と、対向電極とを有し、
   前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の階調電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の階調電圧を印加するときを負極性の駆動状態とするとき、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる液晶表示装置であって、
   前記位相反転直後の最初のフレームＡの期間に、前記映像線駆動回路から前記各映像線に供給する階調電圧をＶＡ、通常のフレームＢの期間に前記映像線駆動回路から前記各映像線に供給する正規の階調電圧をＶＢとするとき、少なくとも中間階調において、｜ＶＡ｜＜｜ＶＢ｜を満足することを特徴とする液晶表示装置。
2. 複数の階調基準電圧を生成する階調基準電圧生成回路を備え、
   前記映像線駆動回路は、前記階調基準電圧生成回路から入力される複数の階調基準電圧に基づき、前記階調電圧を生成する階調電圧生成回路を有し、
   前記階調基準電圧生成回路が、前記フレームＡの期間に生成する前記各階調基準電圧を第１群の各階調基準電圧とし、当該第１群の各階調基準電圧を、それぞれ、ＶＲ１〜ＶＲｊ（ｊ≧３）、前記フレームＢの期間に生成する前記各階調基準電圧を第２群の各階調基準電圧とし、当該第２群の各階調基準電圧を、それぞれ、Ｖ１〜Ｖｊとするとき、
   ｜ＶＲｋ｜＜｜Ｖｋ｜｛ｋ＝２〜（ｊ−１）｝を満足することを特徴とする請求項１に記載の液晶表示装置。
3. 前記表示パネルは、前記各サブピクセルに選択走査電圧を入力する複数の走査線を有し、
   前記階調基準電圧生成回路は、前記選択走査電圧が供給される前記走査線の位置に応じて、前記ＶＲｋ（ｋ＝２〜（ｊ−１））の各階調基準電圧の電圧値を異ならせ、
   前記映像線駆動回路は、前記選択走査電圧が供給される前記走査線上の前記サブピクセルに前記階調電圧を書き込むときに、前記映像線駆動回路から前記走査線までの距離に応じて、少なくとも中間階調において、前記｜ＶＡ｜の電圧値を異ならせることを特徴とする請求項２に記載の液晶表示装置。
4. 前記選択走査電圧が供給される前記走査線が、前記映像線駆動回路に近い位置の場合の前記ＶＡをＶＡｎ、前記選択走査電圧が供給される前記走査線が、前記映像線駆動回路に遠い位置の場合の前記ＶＡをＶＡｆ、前記選択走査電圧が供給される前記走査線が、前記映像線駆動回路に近い位置と遠い位置の中間の位置の場合の前記ＶＡをＶＡｍとするとき、少なくとも中間階調において、｜ＶＡｎ｜＜｜ＶＡｍ｜＜｜ＶＡｆ｜を満足することを特徴とする請求項３に記載の液晶表示装置。
5. 前記液晶表示パネルの温度を検出する温度検出器を備え、
   前記温度検出器で検出した温度に基づき、前記ＶＡの値を設定することを特徴とする請求項１ないし請求項４のいずれか１項に記載の液晶表示装置。
6. Ｔ１を第１の温度、Ｔ２をＴ１よりも高温（Ｔ１＜Ｔ２）の第２の温度とするとき、
   前記温度検出器で検出した温度がＴ１のときの前記ＶＡの値をＶＡＴ１、前記温度検出器で検出した温度がＴ２のときの前記ＶＡの値をＶＡＴ２とするとき、少なくとも中間階調において、｜ＶＡＴ１｜＞｜ＶＡＴ２｜を満足することを特徴とする請求項５に記載の液晶表示装置。
7. 前記階調基準電圧生成回路が前記Ｔ１の温度の時に生成する前記第１群の各階調基準電圧を、それぞれ、ＶＲＴ１〜ＶＲｊＴ１（ｊ≧３）、前記Ｔ２の温度の時に生成する前記第１群の各階調基準電圧を、それぞれ、ＶＲ１Ｔ２〜ＶＴｊＴ２とするとき、
   ｜ＶＲｋＴ１｜＞｜ＶＲｋＴ２｜｛ｋ＝２〜（ｊ−１）｝を満足することを特徴とする請求項６に記載の液晶表示装置。
8. 前記温度検出器で検出した温度がＴ２のときに、前記位相反転直後の最初のフレームに連続するフレームＣに前記映像線駆動回路から前記各映像線に供給する階調電圧をＶＡ２とするとき、少なくとも中間階調において、｜ＶＢ｜＜｜ＶＡ２｜を満足することを特徴とする請求項６に記載の液晶表示装置。
9. 前記階調基準電圧生成回路が前記フレームＣの期間に生成する前記第１群の各階調基準電圧を、それぞれ、ＶＲＣ１〜ＶＲＣｊ（ｊ≧３）とするとき、
   ｜Ｖｋ｜＜｜ＶＲＣｋ｜｛ｋ＝２〜（ｊ−１）｝を満足することを特徴とする請求項８に記載の液晶表示装置。
10. 表示制御回路を備え、
    前記階調基準電圧生成回路は、前記表示制御回路からの階調基準電圧データに基づき、各フレームに生成する前記各階調基準電圧のそれぞれの電圧を設定することを特徴とする請求項２、請求項３、請求項７、または、請求項９に記載の液晶表示装置。
11. 前記階調基準電圧データを格納するメモリを有し、
    前記表示制御回路は、前記メモリに格納された前記階調基準電圧データを読み出し、前記階調補正表示データを前記階調基準電圧生成回路に送信することを特徴とする請求項１０に記載の液晶表示装置。
12. 前記メモリは、ＥＰＲＯＭであることを特徴とする請求項１１に記載の液晶表示装置。
13. 複数のサブピクセルを有する液晶表示パネルと、前記複数のサブピクセルの各サブピクセルに走査電圧を入力する複数の走査線と、前記複数のサブピクセルの各サブピクセルに映像電圧を入力する複数の映像線とを備える液晶表示パネルと、
    前記複数の走査線に走査電圧を供給する走査線駆動回路と、
    前記複数の映像線に映像電圧を供給する映像線駆動回路とを備え、
    前記複数のサブピクセルの各サブピクセルは、画素電極と、対向電極とを有し、
    前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の階調電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の階調電圧を印加するときを負極性の駆動状態とするとき、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる液晶表示装置であって、
    １水平走査期間の長さをＨａ、αを任意の値とするとき、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の長さを（Ｈａ−α）、通常のフレームＢの期間の１水平走査期間の長さをＨａとすることを特徴とする液晶表示装置。
14. 前記走査線駆動回路にシフトクロックを送出する表示制御回路を備え、
    前記表示制御回路は、前記シフトクロックのパルス幅を変更し、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の長さを（Ｈａ−α）、通常のフレームＢの期間の１水平走査期間の長さをＨａとすることを特徴とする請求項１３に記載の液晶表示装置。
15. 前記位相反転直後の最初のフレームＡの期間の１水平走査期間における前記シフトクロックのＨｉｇｈレベルのパルス幅が、前記通常のフレームＢの期間の１水平走査期間の前記シフトクロックにおけるＨｉｇｈレベルのパルス幅よりも広いことを特徴とする請求項１４に記載の液晶表示装置。
16. 複数のサブピクセルを有する液晶表示パネルと、前記複数のサブピクセルの各サブピクセルに走査電圧を入力する複数の走査線と、前記複数のサブピクセルの各サブピクセルに映像電圧を入力する複数の映像線とを備える液晶表示パネルと、
    前記複数の走査線に走査電圧を供給する走査線駆動回路と、
    前記複数の映像線に映像電圧を供給する映像線駆動回路とを備え、
    前記複数のサブピクセルの各サブピクセルは、画素電極と、対向電極とを有し、
    前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の階調電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の階調電圧を印加するときを負極性の駆動状態とするとき、前記映像線駆動回路は、前記各サブピクセルの駆動状態として、２フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧４）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させる液晶表示装置であって、
    １水平走査期間の映像電圧の基準書き込み時間をＨｂ、βを任意の値とするとき、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の映像電圧の基準書き込み時間を（Ｈｂ−β）、通常のフレームＢの期間の１水平走査期間の映像電圧の基準書き込み時間をＨｂとすることを特徴とする液晶表示装置。
17. 前記映像線駆動回路に出力タイミング制御用クロックを送出する表示制御回路を備え、
    前記表示制御回路は、前記出力タイミング制御用クロックのパルス幅を変更し、前記位相反転直後の最初のフレームＡの期間の１水平走査期間の映像電圧の基準書き込み時間を（Ｈｂ−β）、通常のフレームＢの期間の１水平走査期間の映像電圧の基準書き込み時間をＨｂとすることを特徴とする請求項１６に記載の液晶表示装置。
18. 前記位相反転直後の最初のフレームＡの期間の１水平走査期間における前記出力タイミング制御用クロックのＨｉｇｈレベルのパルス幅が、前記通常のフレームＢの期間の１水平走査期間の前記出力タイミング制御用クロックにおけるＨｉｇｈレベルのパルス幅よりも広いことを特徴とする請求項１７に記載の液晶表示装置。
19. 前記映像線駆動回路は、前記各サブピクセルの駆動状態として、１フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｍ（Ｍ≧２）フレーム毎に、前記各サブピクセルの駆動状態の位相を反転させることを特徴とする請求項１ないし請求項１８のいずれか１項に記載の液晶表示装置。
20. 前記対向電極に印加する対向電圧は、一定の電圧であることを特徴とする請求項１ないし請求項１９のいずれか１項に記載の液晶表示装置。
21. 前記液晶表示パネルは、液晶を挟持する一対の基板を有し、
    前記画素電極と、前記対向電極は、前記一対の基板の一方の基板上に形成されており、
    前記対向電極と前記画素電極は、絶縁膜を介して積層されていることを特徴とする請求項１ないし請求項２０のいずれか１項に記載の液晶表示装置。

Images