JP4918931B2 - 液晶装置及びその駆動方法並びに電子機器 - Google Patents

Description

本発明に係るいくつかの態様は、液晶装置及びその駆動方法並びに電子機器等に関する。

電気光学装置の一形態である液晶装置では、液晶の特性（応答速度等）に温度依存性が存在するため、同じ階調を表現するために必要な液晶印加電圧が温度によって異なる。このため、従来では、階調とその階調を表現するために必要な液晶印加電圧との対応関係を示すデータテーブルを温度毎に予め用意しておき、液晶装置の表示領域近傍に設置した温度センサーによって検出した温度に対応するデータテーブルから、その温度に適した液晶印加電圧を選択することで温度変化に対する階調補正を行っていた。
この他、温度変化に対する階調補正の手法として、温度を一定に保つためにペルチェ素子を搭載した構造を採用したり、或いは、ファンを設置して強制冷却するなどの手法が用いられていた。

特開２００４−３２５４９６号公報 特開２００５−２１５１２８号公報 特開２００５−２５８４６５号公報 特開２０００−３５６９７６号公報

上記のように、温度変化に対する階調補正を行うために温度毎のデータテーブルを用意する手法では、大容量のメモリー、または小容量ならば多数のメモリーが必要となり、消費電力、実装面積及びコストの増大を招くことになる。また、複数のデータテーブルを用意することで調整時間も増えることから、小型化や低コスト化には不向きである。

一方、ペルチェ素子を用いる場合でも、ペルチェ素子は高価であり、消費電力も増大するため低コスト化や低消費電力化には不向きである。また、ファンを用いる場合、風量を大きくするためにファン自体を大きくする必要があり、コストの増大及び筐体の大型化を招く要因となる。さらに、ファンの回転に伴う音やダストの発生を抑制する機能を設ける必要があるなど、低コスト化に不向きである。

本発明に係るいくつかの態様は、上述した事情に鑑みてなされたものであり、装置の大型化及びコストの増大を招くことなく、温度変化に対する階調補正を行うことが可能な液晶装置及びその駆動方法並びに電子機器を提供することを目的とする。

上記課題を解決するために、本発明にかかるひとつの液晶装置は、温度を検出する温度検出手段を備え、フレーム周波数を一定とし、前記温度検出手段にて検出された前記温度が高いほど、サブフレーム周波数を下げて１フレーム内に含まれるサブフレーム数を減らし、前記温度が低いほど前記サブフレーム周波数を上げて前記１フレーム内に含まれるサブフレーム数を増やすことにより、前記１フレーム内に含まれるサブフレーム数を前記温度に応じて最大数から最小数の範囲内で動的に設定し、前記１フレーム内における各画素の階調を表す画像データを基に、１画素単位で、最大数分のサブフレームにおける最初の一定数分のサブフレームの各々に対応付けられた黒レベルを示す１ビットデータからなる黒表示コードと、次の一定数分のサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調表示に必要な階調コードと、残りのサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調を維持するために必要なキープコードとを含むデジタルコードを生成し、前記１フレーム内に含まれるサブフレームの各々における各画素の輝度レベルを、１画素単位で生成された前記デジタルコードの内、前記１フレーム内に含まれるサブフレームの各々に対応する１ビットデータに応じて黒レベル又は白レベルとすることで前記１フレームの階調表示を行い、前記デジタルコードに含まれる黒表示コード、階調コード及びキープコードの内容は、各階調毎に予め設定されていると共に、前記サブフレーム周波数の変化によって前記１フレーム内のサブフレーム数が最大数から最小数の範囲内で増減した時に前記キープコードの一部のみが未使用となるように、前記黒表示コード、前記階調コード及び前記キープコードの長さが設定されていることを特徴とする。
上記課題を解決するために、本発明にかかるひとつの液晶装置の駆動方法は、温度を検出する工程と、フレーム周波数を一定とし、前記温度が高いほど、サブフレーム周波数を下げて１フレーム内に含まれるサブフレーム数を減らし、前記温度が低いほど前記サブフレーム周波数を上げて前記１フレーム内に含まれるサブフレーム数を増やすことにより、前記１フレーム内に含まれるサブフレーム数を前記温度に応じて最大数から最小数の範囲内で動的に設定する工程と、前記１フレーム内における各画素の階調を表す画像データを基に、１画素単位で、最大数分のサブフレームにおける最初の一定数分のサブフレームの各々に対応付けられた黒レベルを示す１ビットデータからなる黒表示コードと、次の一定数分のサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調表示に必要な階調コードと、残りのサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調を維持するために必要なキープコードとを含むデジタルコードを生成する工程と、前記１フレーム内に含まれるサブフレームの各々における各画素の輝度レベルを、１画素単位で生成された前記デジタルコードの内、前記１フレーム内に含まれるサブフレームの各々に対応する１ビットデータに応じて黒レベル又は白レベルとすることで前記１フレームの階調表示を行う工程と、を有し、前記デジタルコードに含まれる黒表示コード、階調コード及びキープコードの内容は、各階調毎に予め設定されていると共に、前記サブフレーム周波数の変化によって前記１フレーム内のサブフレーム数が最大数から最小数の範囲内で増減した時に前記キープコードの一部のみが未使用となるように、前記黒表示コード、前記階調コード及び前記キープコードの長さが設定されていることを特徴とする。
上記目的を達成するために、本発明に係る電気光学装置は、温度を検出する温度検出手段と、前記温度検出手段にて検出された前記温度に応じて１フレーム内に含まれる複数のサブフレームのサブフレーム数を設定し、前記複数のサブフレームの各々における画素の輝度レベルを少なくとも第１のレベル又は第２のレベルとすることで階調表示を行うことを特徴とする。
このような特徴を有する電気光学装置によると、例えば表示領域近傍の温度が低い場合には１フレーム内のサブフレーム数を多くして（１サブフレーム期間を短くして）データの処理時間を速めることで、電気光学材料（例えば液晶）の応答速度を速くすることと同等の効果を得ることができ、一方、温度が高い場合には１フレーム内のサブフレーム数を少なくして（１サブフレーム期間を長くして）データの処理時間を遅くすることで、電気光学材料の応答速度を遅くすることと同等の効果を得ることができる。つまり、温度に応じて１フレーム内のサブフレーム数を設定することにより、温度変化に関わらず、電気光学材料の応答速度を均一化することが可能となる。
従って、本発明に係る電気光学装置によれば、従来のようなルックアップテーブルやペルチェ素子を用いる必要がないため、装置の大型化及びコストの増大を招くことなく、温度変化に関わらず、温度変化に対する階調補正を行うことが可能となる。

また、本発明に係る電気光学装置において、前記サブフレーム数の前記画素の輝度レベルを指定するデジタルコードを生成するコード生成手段を備えることが望ましい。
このような構成を採用することにより、簡単且つ高速な回路構成で、温度に応じて１フレーム内のサブフレーム数を設定し、各サブフレームにおける画素の輝度レベルを制御することができる。

また、本発明に係る電気光学装置において、前記第１のレベルは前記画素の輝度レベルが０の黒表示に相当し、前記第２のレベルは前記画素の輝度レベルが０以外であることが望ましい。
このように、デジタルコードに黒表示コードを設けることにより、フレーム間の画像をリセットして動画品質の向上を図ることができる。また、デジタルコードに階調維持コードを設けることにより、１フレーム内のサブフレーム数が増大した場合でも画素の階調を維持し続けることができ、画像品質の劣化を防止することができる。

また、本発明に係る電気光学装置において、前記コード生成手段は、少なくとも２フレーム分の画像データを記憶可能なフレームバッファーと、前記フレームバッファーから出力される前記画像データを前記デジタルコードに変換するコード変換手段とを備え、前記温度検出手段にて検出された前記温度に応じた周波数を有するシステムクロック信号を生成するシステムクロック生成手段と、前記画像データと共に入力されるドットクロック信号、垂直同期信号及び水平同期信号に基づいて、前記フレームバッファーに対する前記画像データの書込みを制御する書込み制御手段と、前記システムクロック信号及び前記垂直同期信号に基づいて、前記フレームバッファーからの前記画像データの読出しを制御すると共に、前記サブフレーム数の設定、及び前記デジタルコードに基づく各サブフレームにおける前記画素の輝度レベルの制御を行う読出し制御手段とを備えることが望ましい。
このような構成を採用することにより、簡単且つ高速な回路構成で、デジタルコードの生成及び各サブフレームにおける画素の輝度レベル制御を実現することができる。

また、本発明に係る電気光学装置において、前記温度検出手段は、前記温度の検出結果に応じたレベルを有する電圧信号を出力し、前記システムクロック生成手段は、前記電圧信号のレベルに応じた周波数を有するシステムクロック信号を生成する電圧制御型発振器であることが望ましい。
このように、システムクロック生成手段として電圧制御型発振器を用いることにより、簡単且つ安価な回路構成で、温度検出手段から出力される電圧信号のレベル（温度）に応じた周波数を有するシステムクロック信号を生成することが可能となる。

また、本発明に係る電気光学装置の駆動方法は、温度を検出する工程と、前記温度に応じて１フレーム内に含まれる複数のサブフレームのサブフレーム数を設定し、前記複数のサブフレームの各々における画素の輝度レベルを少なくとも第１のレベル又は第２のレベルとすることで階調表示を行う工程とを有することを特徴とする。
このような特徴を有する電気光学装置の駆動方法によれば、従来のようなルックアップテーブルやペルチェ素子を用いる必要がないため、装置の大型化及びコストの増大を招くことなく、温度変化に関わらず、温度変化に対する階調補正を行うことが可能となる。

一方、本発明に係る電子機器は、上述した電気光学装置を備えることを特徴とする。
このような特徴を有する電子機器によれば、小型及び低コストで温度変化に対する階調補正を行うことが可能な電気光学装置を備えているため、表示品質の向上、小型化及び低コスト化を実現できる。

本発明の一実施形態に係る液晶装置（電気光学装置）１００のブロック構成図である。 本実施形態に係る液晶装置１００における画素１１０に関する詳細説明図である。 本実施形態に係る液晶装置１００におけるサブフレーム構成とデジタルコードとの対応関係に関する説明図である。 階調と、その階調に対応して生成されるデジタルコードとの関係を示す対応表である。 本実施形態に係る液晶装置１００の全体構成図である。 本実施形態に係る液晶装置１００の動作を示す第１のタイミングチャートである。 本実施形態に係る液晶装置１００の動作を示す第２のタイミングチャートである。 本実施形態に係る液晶装置１００の温度変化に対する階調補正の第１原理説明図である。 本実施形態に係る液晶装置１００の温度変化に対する階調補正の第２原理説明図である。 本実施形態に係る液晶装置１００を適用した電子機器の一例たるプロジェクターの構成図である。 本実施形態に係る液晶装置１００を適用した電子機器の一例たるパーソナルコンピューターの構成図である。 本実施形態に係る液晶装置１００を適用した電子機器の一例たる携帯電話の構成図である。

以下、本発明の一実施形態について図面を参照しながら説明する。
図１は、本実施形態に係る電気光学装置を示すブロック構成図である。なお、本実施形態に係る電気光学装置として、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持された構成からなる液晶装置１００を例示して説明する。

なお、本実施形態に係る液晶装置１００は、階調表示方式として１フレームを複数のサブフレームに分割し、各サブフレームにおける画素の輝度レベルを少なくとも第１のレベル又は第２のレベルとすることで階調表示を行うデジタル時分割駆動を採用しており、交流駆動方式としてコモン反転駆動を採用している。また、液晶装置１００の表示モードはノーマリーホワイトであり、画素に電圧が加わった状態で黒表示（第１のレベル：輝度レベルが０）、電圧が加わらない状態で白表示（第２のレベル：輝度レベルが０以外）を行なうものとして説明する。

このような液晶装置１００では、素子基板としてガラス基板などの透明基板が用いられ、
この素子基板上に画素を駆動するトランジスタと共に、周辺駆動回路などが形成されている。一方、素子基坂上における表示領域１０１ａには、ｍ本の走査線１１２及び保持容量線１１３がＸ方向に延在して形成され、ｎ本のデータ線１１４がＹ方向に沿って延在して形成されており、また、走査線１１２とデータ線１１４との各交差に対応して画素１１０がｍ行×ｎ列のマトリクス状に配列されている。なお、本実施形態では、ｍ＝４８０、ｎ＝７２０と仮定して説明する。

図２に、画素１１０の具体的な構成の一例を示す。この図２に示すように、画素１１０は、スイッチング手段としてのトランジスタ（ＭＯＳ型ＦＥＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８にそれぞれ接続されると共に、画素電極１１８と対向電極（共通電極）１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成された構成となっている。

ここで、対向電極１０８は、画素電極１１８と対向するように対向基板の全面に形成される透明電極である。また、画素電極１１８と保持容量線１１３との間においては保持容量１１９が形成されており、液晶層を挟む電極と共に電荷を補助的に蓄積する構成となっている。なお、対向電極１０８及び保持容量線１１３には、後述する駆動電圧生成回路３００からコモン電圧ＶＣＯＭが供給される。

各走査線１１２には、後述する走査線駆動回路３１０からそれぞれ走査信号Ｇ１、Ｇ２、…、Ｇｍが供給される。各走査信号Ｇ１、Ｇ２、…、Ｇｍによって、各走査線１１２に接続された画素１１０を構成するトランジスタ１１６がオン状態となり、これにより、後述するデータ線駆動回路３２０から各データ線１１４に供給されたデータ信号ｄ１、ｄ２、…、ｄｎが画素電極１１８に供給され、液晶１０５及び保持容量１１９に書き込まれる。ここで、デジタル時分割駆動を採用しているため、データ信号ｄ１、ｄ２、…、ｄｎは、第１のレベル（黒）または第２のレベル（白）に対応する２値電圧である。このように画素１１０に書き込まれた電圧、つまり画素電極１１８と対向電極１０８との電位差に応じて液晶１０５の分子配向状態が変化して、照明光の変調が行われる。

以下、図１に戻って、本実施形態に係る液晶装置１００の電気的構成について説明する。図１に示すように、本実施形態に係る液晶装置１００は、温度センサー２００と、レベル変換回路２１０と、ＶＣＸＯ(Voltage Controlled Crystal Oscillator)２２０と、リードタイミングコントローラー２３０と、ライトタイミングコントローラー２４０と、フレームバッファー２５０と、ライトアドレスコントローラー２６０と、リードアドレスコントローラー２７０と、コード変換回路２８０と、第３セレクター２９０と、駆動電圧生成回路３００と、走査線駆動回路３１０と、レベルシフター３２０と、データ線駆動回路３３０とを備えている。

なお、上記の構成要素の内、温度センサー２００は温度検出手段に相当し、ＶＣＸＯ２２０はシステムクロック生成手段に相当し、ライトタイミングコントローラー２４０及びライトアドレスコントローラー２６０は書込み制御手段に相当し、リードタイミングコントローラー２３０、リードアドレスコントローラー２７０、駆動電圧生成回路３００、走査線駆動回路３１０、レベルシフター３２０及びデータ線駆動回路３３０は読出し制御手段に相当し、フレームバッファー２５０、コード変換回路２８０及び第３セレクター２９０はコード生成手段に相当する。

このような液晶装置１００には、不図示の外部制御装置から画像データＤＡＴＡ、ドットクロック信号ＤＣＬＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣが入力される。画像データＤＡＴＡは各画素１１０のそれぞれで表示すべき階調を示すデータであり、以下では画像データＤＡＴＡのビット数を８ビット（つまり２５６階調）と仮定して説明する。なお、周知のように、ドットクロック信号ＤＣＬＫは画像データＤＡＴＡの転送速度（１画素分の画像データＤＡＴＡの転送タイミング）を規定する信号であり、垂直同期信号ＶＳＹＮＣは１フレームの開始タイミングを規定する信号であり、また、水平同期信号ＨＳＹＮＣは１水平走査期間の開始タイミングを規定する信号である。

温度センサー２００は、例えばサーミスタを用いた温度検出回路等で構成されており、表示領域１０１ａの近傍の温度を検出し、その温度検出結果に応じたレベルを有するアナログ電圧信号をレベル変換回路２１０に出力する。レベル変換回路２１０は、温度センサー２００から入力されるアナログ電圧信号のレベルを、後述のＶＣＸＯ２２０の入力可能電圧範囲に収まるように調整し、そのレベル調整後のアナログ電圧信号をＶＣＸＯ２２０に出力する。

ＶＣＸＯ２２０は、電圧制御型水晶発振器であり、レベル変換回路２１０から入力されるアナログ電圧信号のレベル（つまり温度）に応じた周波数を有するシステムクロック信号ＳＣＬＫを生成してリードタイミングコントローラー２３０に出力する。ここで、システムクロック信号ＳＣＬＫの周波数ｆ_ＳＣＬＫは下記（１）式で表される。なお、下記（１）式において、ｆ_ＦＭはフレーム周波数（６０Ｈｚ）、ｋは１フレーム内のサブフレーム数（最小値ｋ_ｍｉｎ〜最大値ｋ_ｍａｘ）、ｍは走査線本数（４８０本）、ｎはデータ線本数（７２０本）、Ｎは相展開数（例えば「８０」）である。
ｆ_ＳＣＬＫ＝ｆ_ＦＭ×ｋ×ｍ×ｎ／Ｎ ・・・・（１）

つまり、本実施形態の液晶装置１００では、１フレーム内のサブフレーム数ｋを表示領域１０１ａの近傍の温度に応じて最小値ｋ_ｍｉｎ（例えば「２０」）〜最大値ｋ_ｍａｘ（例えば「８１」）の範囲で変更する機能を実現するために、ＶＣＸＯ２２０を用いることにより、アナログ電圧信号のレベル（温度）に応じて、５．１８ＭＨｚ（ｋ＝２０）〜２１ＭＨｚ（ｋ＝８１）の範囲でリニアにシステムクロック信号ＳＣＬＫの周波数ｆ_ＳＣＬＫを変化させる。

なお、相展開とは画素１１０に対するデータ信号の書込み周波数（つまりシステムクロック信号ＳＣＬＫの周波数ｆ_ＳＣＬＫ）を低くするための手法であり、相展開数Ｎを「８０」とした場合、１本の走査線１１２に接続された７２０個の画素１１０に対して、８０個単位でデータ信号を順次書き込むことになる。つまり、１水平走査期間に９回（相展開しない場合は７２０回）の書込み動作を行えば良いため、書込み周波数（ｆ_ＳＣＬＫ）を低くすることができる。

リードタイミングコントローラー２３０は、ＶＣＸＯ２２０から入力されるシステムクロック信号ＳＣＬＫと、外部入力される垂直同期信号ＶＳＹＮＣとに基づいて、極性反転信号ＦＲ、走査スタートパルスＹＳＰ、走査転送クロックＹＣＬＫ、データ転送スタートパルスＸＳＰを生成する。

極性反転信号ＦＲは、画素１１０の書込み電圧の極性反転周期を規定する信号（言い換えれば、コモン反転動作周期を規定する信号）である。本実施形態では、１フレームに１回極性が反転するように極性反転周期を決定する。つまり、極性反転信号ＦＲは、１フレームに１回レベルが変化するパルス信号である。なお、本実施形態では、極性反転信号ＦＲがハイレベルの場合に正極性の電圧を画素１１０に書き込み、ローレベルの場合に負極性の電圧を画素１１０に書き込むものとする。

走査スタートパルスＹＳＰは、各サブフレームの開始タイミングを規定する信号であり、システムクロック信号ＳＣＬＫを分周することで生成される。この走査スタートパルスＹＳＰの周波数ｆ_ＹＳＰは下記（２）式で表される。
ｆ_ＹＳＰ＝ｆ_ＦＭ×ｋ ・・・・（２）
つまり、走査スタートパルスＹＳＰの周波数ｆ_ＹＳＰは、表示領域１０１ａの近傍の温度に応じて、１．２ｋＨｚ（ｋ＝２０）〜４．８６ｋＨｚ（ｋ＝８１）の範囲でリニアに変化することになる。

走査転送クロックＹＣＬＫは、走査側（Ｙ側）の走査速度を規定する信号（言い換えれば、走査信号Ｇ１、Ｇ２、…、Ｇｍの出力タイミングを規定する信号）であり、システムクロック信号ＳＣＬＫを分周することで生成される。この走査転送クロックＹＣＬＫの周波数ｆ_ＹＣＬＫは下記（３）式で表される。
ｆ_ＹＣＬＫ＝ｆ_ＹＳＰ×ｍ／２ ・・・・（３）
つまり、走査転送クロックＹＣＬＫの周波数ｆ_ＹＣＬＫは、表示領域１０１ａの近傍の温度に応じて、２８８ｋＨｚ（ｋ＝２０）〜１．１６ＭＨｚ（ｋ＝８１）の範囲でリニアに変化することになる。

データ転送スタートパルスＸＳＰは、１水平走査期間の開始タイミングを規定する信号であり、システムクロック信号ＳＣＬＫを分周することで生成される。このデータ転送スタートパルスＸＳＰの周波数ｆ_ＸＳＰは下記（４）式で表される。
ｆ_ＸＳＰ＝ｆ_ＹＳＰ×ｍ ・・・・（４）
つまり、データ転送スタートパルスＸＳＰの周波数ｆ_ＸＳＰは、表示領域１０１ａの近傍の温度に応じて、５７６ｋＨｚ（ｋ＝２０）〜２．３３ＭＨｚ（ｋ＝８１）の範囲でリニアに変化することになる。

上記のリードタイミングコントローラー２３０は、垂直同期信号ＶＳＹＮＣをリードアドレスコントローラー２７０に出力し、システムクロック信号ＳＣＬＫをリードアドレスコントローラー２７０、第３セレクター２９０及びデータ線駆動回路３３０に出力し、極性反転信号ＦＲを駆動電圧生成回路３００及びレベルシフター３２０に出力し、走査スタートパルスＹＳＰ及び走査転送クロックＹＣＬＫを走査線駆動回路３１０に出力し、また、データ転送スタートパルスＸＳＰをデータ線駆動回路３３０に出力する。

ライトタイミングコントローラー２４０は、外部制御装置から入力されるドットクロック信号ＤＣＬＫ、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣの内、垂直同期信号ＶＳＹＮＣをフレームバッファー２５０（詳細には第１セレクター２５１及び第２セレクター２５４）に出力し、ドットクロック信号ＤＣＬＫ、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣをライトアドレスコントローラー２６０に出力する。

フレームバッファー２５０は、外部制御装置から入力される画像データＤＡＴＡを２フレーム分記憶可能なメモリーを備えており、１フレーム毎に書込み専用のメモリーと読出し専用のメモリーとを交互に切り替えることで連続的な画像表示を可能とするものである。このようなフレームバッファー２５０は、第１セレクター２５１、第１メモリー２５２、第２メモリー２５３及び第２セレクター２５４から構成されている。

第１セレクター２５１は、ライトタイミングコントローラー２４０から入力される垂直同期信号ＶＳＹＮＣに同期して、上記の画像データＤＡＴＡの出力先となるメモリー（第１メモリー２５２、第２メモリー２５３）を交互に切り替える。つまり、画像データＤＡＴＡの出力先として選択された第１メモリー２５２または第２メモリー２５３の一方が書込み専用のメモリー、他方が読み出し専用のメモリーとなり、１フレーム毎に書込み専用のメモリーと読出し専用のメモリーとが交互に切り替わることになる。

第１メモリー２５２は、１フレーム分の画像データＤＡＴＡを記憶可能な容量を有するＲＡＭ(Random Access Memory)等の揮発性メモリーであり、書込み専用時にはライトアドレスコントローラー２６０から入力される第１ライトアドレス信号ＷＡ１によって指示されるアドレスに画像データＤＡＴＡを順次記憶する（書込む）一方、読出し専用時にはリードアドレスコントローラー２７０から入力される第１リードアドレス信号ＲＡ１によって指示されるアドレスに記憶されている画像データＤＡＴＡを順次読み出して第２セレクター２５４に出力する。

第２メモリー２５３は、１フレーム分の画像データＤＡＴＡを記憶可能な容量を有するＲＡＭ等の揮発性メモリーであり、書込み専用時にはライトアドレスコントローラー２６０から入力される第２ライトアドレス信号ＷＡ２によって指示されるアドレスに画像データＤＡＴＡを順次記憶する一方、読出し専用時にはリードアドレスコントローラー２７０から入力される第２リードアドレス信号ＲＡ２によって指示されるアドレスに記憶されている画像データＤＡＴＡを順次読み出して第２セレクター２５４に出力する。

なお、上述したように、相展開数Ｎが「８０」の場合、１回の書込み動作で８０個の画素１１０に同時にデータ信号を書込む必要があるため、上記の第１メモリー２５２及び第２メモリー２５３から出力される画像データのビット数は、それぞれ８０画素分、つまり８０個×８ビット＝６４０ビットとなる。

第２セレクター２５４は、ライトタイミングコントローラー２４０から入力される垂直同期信号ＶＳＹＮＣに同期して、画像データＤＡＴＡの入力元となるメモリー（第１メモリー２５２、第２メモリー２５３）を交互に切り替える。具体的には、例えば、第１セレクター２５１が画像データＤＡＴＡを第１メモリー２５２に出力している場合、第１メモリー２５２が書込み専用、第２メモリー２５３が読出し専用となっているため、第２セレクター２５４は第２メモリー２５３を画像データＤＡＴＡの入力元に切り替え、その第２メモリー２５３から入力される画像データＤＡＴＡをコード変換回路２８０に出力する。

ライトアドレスコントローラー２６０は、ライトタイミングコントローラー２４０から入力されるドットクロック信号ＤＣＬＫ、垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣに基づいて、上位制御装置から送られてくる画像データＤＡＴＡの表示領域１０１ａ上での位置（つまり画素１１０の位置）を特定し、その特定結果に基づいて画像データを第１メモリー２５２、または第２メモリー２５３に記憶するためのライトアドレスを生成する。

また、このライトアドレスコントローラー２６０は、垂直同期信号ＶＳＹＮＣに同期して、ライトアドレスの出力先となるメモリー（第１メモリー２５２、第２メモリー２５３）を交互に切り替える。具体的には、例えば、第１セレクター２５１が画像データＤＡＴＡを第１メモリー２５２に出力している場合、第１メモリー２５２が書込み専用、第２メモリー２５３が読出し専用となっているため、ライトアドレスコントローラー２６０は、ライトアドレスの出力先を第１メモリー２５２に切り替え、生成したライトアドレスを第１ライトアドレス信号ＷＡ１として第１メモリー２５２に出力する。

一方、例えば、第１セレクター２５１が画像データＤＡＴＡを第２メモリー２５３に出力している場合、第１メモリー２５２が読出し専用、第２メモリー２５３が書込み専用となっているため、ライトアドレスコントローラー２６０は、ライトアドレスの出力先を第２メモリー２５３に切り替え、生成したライトアドレスを第２ライトアドレス信号ＷＡ２として第２メモリー２５３に出力する。

さらに、このライトアドレスコントローラー２６０は、垂直同期信号ＶＳＹＮＣに同期してライトアドレスをリセットすると共に、ドットクロック信号ＤＣＬＫに同期してライトアドレスをカウントアップすることにより、１フレーム内の各画素に対応する画像データＤＡＴＡの書込みを制御する。

リードアドレスコントローラー２７０は、リードタイミングコントローラー２３０から入力されるシステムクロック信号ＳＣＬＫ及び垂直同期信号ＶＳＹＮＣに基づいて、第１メモリー２５２、または第２メモリー２５３から画像データＤＡＴＡを読出すためのリードアドレスを生成する。また、このリードアドレスコントローラー２７０は、垂直同期信号ＶＳＹＮＣに同期して、リードアドレスの出力先となるメモリー（第１メモリー２５２、第２メモリー２５３）を交互に切り替える。

具体的には、例えば、第１セレクター２５１が画像データＤＡＴＡを第２メモリー２５３に出力している場合、第１メモリー２５２が読出し専用、第２メモリー２５３が書込み専用となっているため、リードアドレスコントローラー２７０は、リードアドレスの出力先を第１メモリー２５２に切り替え、生成したリードアドレスを第１リードアドレス信号ＲＡ１として第１メモリー２５２に出力する。

一方、例えば、第１セレクター２５１が画像データＤＡＴＡを第１メモリー２５２に出力している場合、第１メモリー２５２が書込み専用、第２メモリー２５３が読出し専用となっているため、リードアドレスコントローラー２７０は、リードアドレスの出力先を第２メモリー２５３に切り替え、生成したライトアドレスを第２リードアドレス信号ＲＡ２として第２メモリー２５３に出力する。

さらに、このリードアドレスコントローラー２７０は、垂直同期信号ＶＳＹＮＣに同期してリードアドレスをリセットすると共に、システムクロック信号ＳＣＬＫに同期してリードアドレスをカウントアップすることにより、１フレーム内の各画素に対応する画像データＤＡＴＡの読出しを制御する。

コード変換回路２８０は、フレームバッファー２５０の第２セレクター２５４から入力される画像データＤＡＴＡ（６４０ビット）を、１画素単位で各サブフレームにおける画素１１０の輝度レベル（第１のレベル（黒）または第２のレベル（白））を指定するデジタルコードに変換して第３セレクター２９０に出力する。上述したように、本実施形態の液晶装置１００では、表示領域１０１ａの近傍の温度（温度センサー２００の温度検出結果）に応じて１フレーム内のサブフレーム数ｋを設定するため、サブフレーム数の最大値ｋ_ｍａｘに対応可能なデジタルコードに変換する必要がある。

つまり、１フレーム内のサブフレーム数ｋを温度に応じて２０〜８１個の範囲で設定する場合（ｋ_ｍａｘ＝８１）、コード変換回路２８０は、第２セレクター２５４から入力される画像データＤＡＴＡを、１画素単位で８１個分のサブフレームに対応可能なデジタルコードに変換する。

図３は、ｋ_ｍａｘ＝８１の場合における１フレーム内のサブフレーム構成と、１画素分のデジタルコードとの対応関係を表すものである。この図３に示すように、コード変換回路２８０は、１画素分の画像データＤＡＴＡ（８ビットデータ）を、１番目のサブフレームＳＦ１に対応するコードＣ１（輝度レベルとして第１のレベル（黒）を指定する場合は「１」、第２のレベル（白）を指定する場合は「０」）、２番目のサブフレームＳＦ２に対応するコードＣ２、以下同様に、８１番目のサブフレームＳＦ８１に対応するコードＣ８１という８１個のコード列からなるデジタルコード（８１ビットデータ）に変換する。

このようなデジタルコードにおいて、１番目及び２番目のサブフレームＳＦ１及びＳＦ２に対応するコードＣ１及びＣ２は黒表示を行うために必要な黒表示コードであり、３番目から１２番目のサブフレームＳＦ３〜ＳＦ１２に対応するコードＣ３〜Ｃ１２は階調表示を行うために必要な階調コードであり、残りのサブフレームＳＦ１３〜ＳＦ８１に対応するコードＣ１３〜Ｃ８１は階調を維持するために必要なキープコード（階調維持コード）である。

このように、デジタルコードに黒表示コードを設けることにより、フレーム間の画像をリセットして動画品質の向上を図ることができる。また、デジタルコードにキープコードを設けることにより、１フレーム内のサブフレーム数ｋが増大した場合でも画素の階調を維持し続けることができ、画像品質の劣化を防止することができる。

図４は、階調（一例として０〜３１階調）と、黒表示コード、階調コード及びキープコードとの対応関係を表すものである。この図４に示すように、階調に関わらず黒表示コード（Ｃ１、Ｃ２）は「１」に設定される。また、階調コード（Ｃ３〜Ｃ１２）は、それぞれの階調に応じた値に設定される。さらに、キープコード（Ｃ１３〜Ｃ８１）は、それぞれの階調を維持するための値に設定されると共に、コード数が多いため繰り返しコードとなる。

すなわち、コード変換回路２８０は、図４に示すような対応表を基に、１画素分の画像データＤＡＴＡが示す階調に対応する黒表示コード、階調コード及びキープコードの値を設定することで、その１画素に対応するデジタルコードを生成する。ここで、第２セレクター２５４からコード変換回路２８０に入力される画像データＤＡＴＡは８０画素分の階調を示す６４０ビットデータであるため、コード変換回路２８０から第３セレクター２９０に出力されるデジタルコードのビット数は、８０画素分、つまり８０画素×８１ビット＝６４８０ビットとなる。

なお、このようなコード変換回路２８０の機能は、例えばＲＯＭ(Read Only Memory)を用いることで実現することができる。つまり、階調をアドレスとして、各アドレス（階調）に対応する黒表示コード、階調コード及びキープコードの値をＲＯＭに予め記憶しておけば、画像データＤＡＴＡ（階調を示すデータ）をリードアドレスとしてＲＯＭに入力することにより、その階調に対応する黒表示コード、階調コード及びキープコードの値を読出すことができ、高速且つ簡単な回路構成で画像データＤＡＴＡをデジタルコードに変換することができる。

第３セレクター２９０は、リードタイミングコントローラー２３０から入力されるシステムクロック信号ＳＣＬＫに同期して、コード変換回路２８０から入力されるデジタルコード（６４８０ビット）、つまり、８０画素分のぞれぞれのデジタルコードに含まれるコードＣ１〜Ｃ８１の内、最初のコードＣ１から順番に８０画素分一括選択して一斉にレベルシフター３２０に出力する。つまり、第３セレクター２９０からレベルシフター３２０に出力されるデータビット数は８０ビットとなる。

駆動電圧生成回路３００は、走査信号Ｇ１、Ｇ２、…、Ｇｍの電圧ＶＧ（トランジスタ１１６のゲートオン電圧）を生成して走査線駆動回路３１０に出力し、データ信号ｄ１、ｄ２、…、ｄｎの基準電圧Ｖ０、最大電圧ＶＤ１（正極性の場合の黒電圧）、最小電圧ＶＤ２（負極性の場合の黒電圧）を生成してレベルシフター３２０に出力し、また、コモン電圧ＶＣＯＭを生成して表示領域１０１ａに設けられた対向電極１０８及び保持容量線１１３に出力する。これら最大電圧ＶＤ１と最小電圧ＶＤ２は、基準電圧Ｖ０を中心として対称となるような値に設定されている。

さらに、この駆動電圧生成回路３００は、リードタイミングコントローラー２３０から入力される極性反転信号ＦＲのレベルに応じて、コモン電圧ＶＣＯＭの極性を基準電圧Ｖ０を中心として反転させる機能を有している。つまり、極性反転信号ＦＲがハイレベル（正極性）の場合、コモン電圧ＶＣＯＭは基準電圧Ｖ０に対して負極側の値（最小値）となり、極性反転信号ＦＲがローレベル（負極性）の場合、コモン電圧ＶＣＯＭは基準電圧Ｖ０に対して正極側の値（最大値）となる。なお、コモン電圧ＶＣＯＭの最大値はデータ信号の最大電圧ＶＤ１と等しく、コモン電圧ＶＣＯＭの最小値はデータ信号の最小電圧ＶＤ２と等しくなるように設定されている。

走査線駆動回路３１０は、走査スタートパルスＹＳＰから各サブフレームの開始タイミングを把握すると共に、走査転送クロックＹＣＬＫに同期して、走査線１１２の各々に電圧ＶＧを有する走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍを順次出力する。

レベルシフター３２０は、第３セレクター２９０から入力される８０画素分のコードＣｉ（ｉは１〜８１の整数）の値と、極性反転信号ＦＲのレベルとに基づいて、コードＣｉの各々の電圧レベルを画素１１０に供給すべき電圧レベルにシフトし、その電圧レベルシフト後の８０画素分のコードＣｉを表示データＸＤＡＴＡ（８０ビット）としてデータ線駆動回路３３０に出力する。

具体的には、レベルシフター３２０は、コードＣｉが第１のレベルを指定する「１」であり、且つ極性反転信号ＦＲがハイレベル（正極性）であった場合、コードＣｉの電圧レベルを最大電圧ＶＤ１にシフトする。また、レベルシフター３２０は、コードＣｉが第１のレベルを指定する「１」であり、且つ極性反転信号ＦＲがローレベル（負極性）であった場合、コードＣｉの電圧レベルを最小電圧ＶＤ２にシフトする。

一方、レベルシフター３２０は、コードＣｉが第２のレベルを指定する「０」であり、且つ極性反転信号ＦＲがハイレベル（正極性）であった場合、コードＣｉの電圧レベルを最小電圧ＶＤ２にシフトする。また、レベルシフター３２０は、コードＣｉが第２のレベルを指定するコード「０」であり、且つ極性反転信号ＦＲがローレベル（負極性）であった場合、コードＣｉの電圧レベルを最大電圧ＶＤ１にシフトする。

このようなレベルシフター３２０による電圧レベルシフト動作と、上述した駆動電圧生成回路３００によるコモン電圧反転動作とによって、極性反転信号ＦＲがハイレベルの期間では画素１１０にコモン電圧ＶＣＯＭに対して正極性の電圧が書き込まれ、また、極性反転信号ＦＲがローレベルの期間では画素１１０にコモン電圧ＶＣＯＭに対して負極性の電圧が書き込まれることになる。

データ線駆動回路３３０は、データ転送スタートパルスＸＳＰから１水平走査期間の開始タイミングを把握し、システムクロックＳＣＬＫに同期して表示データＸＤＡＴＡ（８０ビット）を８０画素分のデータ信号として８０本のデータ線１１４に同時に出力する。また、データ線駆動回路３３０は、上記のような８０画素分のデータ信号の出力動作を、システムクロックＳＣＬＫに同期して８０画素単位でデータ線１１４をずらしながら９回繰り返すことにより、１水平走査期間における７２０画素分のデータ信号の出力動作を完了する。

続いて、液晶装置１００の全体構成について、図５を参照して説明する。ここで、図５（ａ）は、液晶装置１００の全体構成を示す平面図であり、図５（ｂ）は、図５（ａ）におけるＡ−Ａ’矢視断面図である。これらの図に示されるように、液晶装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。

対向電極１０２は、ガラス等から構成される透明な基板である。また、上述した説明では、素子基板１０１は透明基板からなると記載したが、反射型の液晶装置の場合は、半導体基板とすることもできる。この場合、半導体基板は不透明なので、画素電極１１８はアルミニウムなどの反射性金属で形成される。また、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路３１０が形成され、また、領域１４０ａにはレベルシフター３２０及びデータ線駆動回路３３０が形成されている。

すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、コモン電圧ＶＣＯＭが印加される構成となっている。また、素子基板１０１において、データ線駆動回路３３０が形成される領域１４０ａ外側で、あって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。

一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、コモン電圧ＶＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。

ほかに、対向基板１０２には、液晶装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルターが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクターのライトバルブとして用いる場合には、カラーフィルターは形成されない。また、直視型の場合、液晶装置１００に光を対向基板１０２側もしくは素子基板側から照射するライトが必要に応じて設けられる。

くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０１の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。

次に、上記のように構成された本実施形態に係る液晶装置１００の動作について、図６及び図７のタイミングチャートを参照しながら説明する。図６は、垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣと、ドットクロック信号ＤＣＬＫと、画像データＤＡＴＡとの時間的な対応関係を示すタイミングチャートである。

図６に示すように、時刻ｔ１を垂直同期信号ＶＳＹＮＣの立下がりエッジが発生した時刻、つまり１フレームの開始タイミングとする。この時刻ｔ１において、フレームバッファー２５０の第１セレクター２５１は、垂直同期信号ＶＳＹＮＣの立下りエッジに同期して、画像データＤＡＴＡの出力先となるメモリーを切り替える。例えば、前回のフレームにおいて、画像データＤＡＴＡの出力先として選択されたメモリーが第１メモリー２５２であった場合、今回のフレームでは第２メモリー２５３が画像データＤＡＴＡの出力先として選択される。つまり、今回のフレームでは、第１メモリー２５２が読出し専用のメモリー、第２メモリー２５３が書込み専用のメモリーとなり、外部制御装置から入力される画像データＤＡＴＡは第１セレクター２５１によって第２メモリー２５３に出力される。

また、ライトアドレスコントローラー２６０は、垂直同期信号ＶＳＹＮＣの立下りエッジに同期して、ライトアドレスの出力先となるメモリーを切り替える。上記のように、今回のフレームでは、第２メモリー２５３が書込み専用のメモリーであるため、第２メモリー２５３がライトアドレスの出力先として選択される。そして、このライトアドレスコントローラー２６０は、垂直同期信号ＶＳＹＮＣの立下りエッジに同期してライトアドレスをリセットすると共に、ドットクロック信号ＤＣＬＫに同期してライトアドレスをカウントアップすることにより、１フレーム内の各画素に対応する画像データＤＡＴＡのライトアドレスを生成し、そのライトアドレスを第２ライトアドレス信号ＷＡ２として第２メモリー２５３に出力する。

このような動作により、例えば、図６に示すように、時刻ｔ２を水平同期信号ＨＳＹＮＣの立下りエッジが発生した時刻、つまり１ライン目の水平走査期間の開始タイミングとすると、この１ライン目の７２０画素分の画像データＤＡＴＡが１画素単位で順次第２メモリー２５３に記憶されていくことになる。この動作が４８０ラインまで繰り返されることにより、今回の１フレーム分（７２０×４８０画素）の画像データＤＡＴＡが第２メモリー２５３に記憶される。

一方、リードアドレスコントローラー２７０は、垂直同期信号ＶＳＹＮＣの立下りエッジに同期して、リードアドレスの出力先となるメモリーを切り替える。上記のように、今回のフレームでは、第１メモリー２５２が読出し専用のメモリーであるため、第１メモリー２５２がリードアドレスの出力先として選択される。そして、このリードアドレスコントローラー２７０は、垂直同期信号ＶＳＹＮＣの立下りエッジに同期してリードアドレスをリセットすると共に、ドットクロック信号ＤＣＬＫに同期してリードアドレスをカウントアップすることにより、１フレーム内の各画素に対応する画像データＤＡＴＡのリードアドレスを生成し、そのリードアドレスを第１リードアドレス信号ＲＡ１として第１メモリー２５２に出力する。

このような動作により、上述した第２メモリー２５３に対する今回のフレームの画像データＤＡＴＡの書込み動作と並行して、第１メモリー２５２から前回のフレームで記憶された画像データＤＡＴＡの読出しが行われ、８０画素分の画像データＤＡＴＡ（６４０ビット）が第２セレクター２５４に順次出力される。この第２セレクター２５４は、垂直同期信号ＶＳＹＮＣの立下りエッジに同期して、第１メモリー２５２を画像データＤＡＴＡの入力元として選択しており、上記のように第１メモリー２５２から入力される８０画素分の画像データＤＡＴＡをコード変換回路２８０に出力する。

コード変換回路２８０は、図４に示すような対応表を基に、第２セレクター２５４から入力される画像データＤＡＴＡを、１画素分ずつ、その１画素分の画像データＤＡＴＡが示す階調に対応する黒表示コード、階調コード及びキープコードの値を設定することで、その１画素に対応するデジタルコードを生成し、８０画素分のデジタルコードを同時に第３セレクター２９０に出力する。

ここで、ＶＣＸＯ２２０からは、温度センサー２００による表示領域１０１ａの温度検出結果に応じた周波数ｆ_ＳＣＬＫを有するシステムクロック信号ＳＣＬＫがリードタイミングコントローラー２３０に出力されている。上述したように、システムクロック信号ＳＣＬＫの周波数ｆ_ＳＣＬＫは、レベル変換回路２１０から出力されるアナログ電圧信号のレベル（温度）に応じて、５．１８ＭＨｚ（サブフレーム数ｋ＝２０）〜２１ＭＨｚ（サブフレーム数ｋ＝８１）の範囲でリニアに変化する。

リードタイミングコントローラー２３０は、上記のシステムクロック信号ＳＣＬＫ及び垂直同期信号ＶＳＹＮＣに基づいて、極性反転信号ＦＲ、走査スタートパルスＹＳＰ、走査転送クロックＹＣＬＫ、データ転送スタートパルスＸＳＰを生成する。図７は、垂直同期信号ＶＳＹＮＣと、走査スタートパルスＹＳＰと、走査線駆動回路３１０から出力される走査信号Ｇ１、Ｇ２、…、Ｇｍと、走査転送クロックＹＣＬＫと、データ転送スタートパルスＸＳＰと、システムクロック信号ＳＣＬＫと、レベルシフター３２０から出力される表示データＸＤＡＴＡとの時間的な対応関係を示すタイミングチャートである。

上述したように、走査スタートパルスＹＳＰの周波数ｆ_ＹＳＰは、表示領域１０１ａの近傍の温度に応じて、１．２ｋＨｚ（サブフレーム数ｋ＝２０）〜４．８６ｋＨｚ（サブフレーム数ｋ＝８１）の範囲でリニアに変化する。この走査スタートパルスＹＳＰは各サブフレームの開始タイミングを規定する信号であるため、上記のように周波数ｆ_ＹＳＰが変化するということは、表示領域１０１ａの近傍の温度に応じて１フレーム内のサブフレーム数ｋが変化することを意味する。なお、図７において、時刻ｔ３は１番目のサブフレームＳＦ１の開始タイミングを示し、時刻ｔ４は２番目のサブフレームＳＦ２の開始タイミングを示し、また、時刻ｔｋはｋ番目のサブフレームＳＦｋ（ｋは温度によって変わる）の開始タイミングを示している。

また、走査転送クロックＹＣＬＫの周波数ｆ_ＹＣＬＫは、表示領域１０１ａの近傍の温度に応じて、２８８ｋＨｚ（サブフレーム数ｋ＝２０）〜１．１６ＭＨｚ（サブフレーム数ｋ＝８１）の範囲でリニアに変化し、データ転送スタートパルスＸＳＰの周波数ｆ_ＸＳＰは、表示領域１０１ａの近傍の温度に応じて、５７６ｋＨｚ（サブフレーム数ｋ＝２０）〜２．３３ＭＨｚ（サブフレーム数ｋ＝８１）の範囲でリニアに変化する。

図７において、時刻ｔ３（１番目のサブフレームＳＦ１の開始タイミング）に着目すると、第３セレクター２９０は、システムクロック信号ＳＣＬＫの立上がりエッジに同期して、コード変換回路２８０から入力されるデジタルコードから、Ｙ方向の１番目の走査線１１４に接続され且つＸ方向の１番目から８０番目の画素１１０のそれぞれに対応するデジタルコードに含まれるコードＣ１〜Ｃ８１の内、１番目のサブフレームＳＦ１に対応するコードＣ１を８０画素分一括選択して一斉にレベルシフター３２０に出力する。

レベルシフター３２０は、第３セレクター２９０から入力される８０画素分のコードＣ１の値と、極性反転信号ＦＲのレベルとに基づいて、コードＣ１の各々の電圧レベルを画素１１０に供給すべき電圧レベルにシフトし、その電圧レベルシフト後の８０画素分のコードＣ１を表示データＸＤＡＴＡ（８０ビット）としてデータ線駆動回路３３０に出力する。例えば、コードＣ１が第１のレベル（黒）を指定する「１」であり、且つ極性反転信号ＦＲがハイレベル（正極性）であった場合、コードＣ１の電圧レベルは最大電圧ＶＤ１にシフトされる（この時、駆動電圧生成回路３００にて生成されるコモン電圧ＶＣＯＭは基準電圧Ｖ０に対して負極側の値（最小値）となる）。

一方、走査線駆動回路３１０は、走査スタートパルスＹＳＰの時刻ｔ３における立上がりエッジによって１番目のサブフレームＳＦ１の開始タイミングを把握すると共に、走査転送クロックＹＣＬＫの立上がりエッジに同期して、Ｙ方向の１番目の走査線１１２に電圧ＶＧを有する走査信号Ｇ１を出力する。これにより、Ｙ方向の１番目の走査線１１２に接続された７２０個の画素１１０におけるトランジスタ１１６がオン状態となる。

そして、データ線駆動回路３３０は、データ転送スタートパルスＸＳＰの時刻ｔ３における立上がりエッジによって１番目の水平走査期間の開始タイミングを把握し、システムクロックＳＣＬＫの立上がりエッジに同期して表示データＸＤＡＴＡ（８０ビット）を８０画素分のデータ信号ｄ１、ｄ２、…、ｄ８０として８０本のデータ線１１４、つまりＸ方向の１番目から８０番目までのデータ線１１４に出力する。これにより、Ｙ方向の１番目の走査線１１２に接続された１番目から８０番目までの画素１１０に、１番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれる。

続いて、次のシステムクロックＳＣＬＫの立上がりエッジが発生すると、第３セレクター２９０は、コード変換回路２８０から入力されるデジタルコードから、Ｘ方向の８１番目から１６０番目の画素１１０のそれぞれに対応するデジタルコードに含まれるコードＣ１〜Ｃ８１の内、コードＣ１を８０画素分一括選択して一斉にレベルシフター３２０に出力する。そして、レベルシフター３２０は、電圧レベルシフト後の８０画素分のコードＣ１を次の表示データＸＤＡＴＡ（８０ビット）としてデータ線駆動回路３３０に出力する。

そして、データ線駆動回路３３０は、システムクロックＳＣＬＫの立上がりエッジに同期して表示データＸＤＡＴＡ（８０ビット）を、次の８０画素分のデータ信号ｄ８１、ｄ８２、…、ｄ１６０として８０本のデータ線１１４、つまりＸ方向の８１番目から１６０番目までのデータ線１１４に出力する。これにより、Ｙ方向の１番目の走査線１１２に接続された８１番目から１６０番目までの画素１１０に、１番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれる。
以上のような動作がシステムクロックＳＣＬＫの立上がりエッジが発生する度に９回繰り返されることにより、Ｙ方向の１番目の走査線１１２に接続された７２０個の画素１１０の全てに１番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれる。

続いて、走査線駆動回路３１０は、走査転送クロックＹＣＬＫの時刻ｔ３１における立下がりエッジに同期して、Ｙ方向の２番目の走査線１１２に電圧ＶＧを有する走査信号Ｇ２を出力する。これにより、Ｙ方向の２番目の走査線１１２に接続された７２０個の画素１１０におけるトランジスタ１１６がオン状態となる。

第３セレクター２９０は、システムクロック信号ＳＣＬＫの時刻ｔ３１における立上がりエッジに同期して、コード変換回路２８０から入力されるデジタルコードから、Ｙ方向の２番目の走査線１１４に接続され且つＸ方向の１番目から８０番目の画素１１０のそれぞれに対応するデジタルコードに含まれるコードＣ１〜Ｃ８１の内、１番目のサブフレームＳＦ１に対応するコードＣ１を８０画素分一括選択して一斉にレベルシフター３２０に出力する。レベルシフター３２０は、電圧レベルシフト後の８０画素分のコードＣ１を表示データＸＤＡＴＡ（８０ビット）としてデータ線駆動回路３３０に出力する。

そして、データ線駆動回路３３０は、データ転送スタートパルスＸＳＰの時刻ｔ３１における立上がりエッジによって２番目の水平走査期間の開始タイミングを把握し、システムクロックＳＣＬＫの立上がりエッジに同期して表示データＸＤＡＴＡ（８０ビット）を８０画素分のデータ信号ｄ１、ｄ２、…、ｄ８０として、Ｘ方向の１番目から８０番目までのデータ線１１４に出力する。これにより、Ｙ方向の２番目の走査線１１２に接続された１番目から８０番目までの画素１１０に、１番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれる。

続いて、次のシステムクロックＳＣＬＫの立上がりエッジが発生すると、第３セレクター２９０は、コード変換回路２８０から入力されるデジタルコードから、Ｘ方向の８１番目から１６０番目の画素１１０のそれぞれに対応するデジタルコードに含まれるコードＣ１〜Ｃ８１の内、コードＣ１を８０画素分一括選択して一斉にレベルシフター３２０に出力する。そして、レベルシフター３２０は、電圧レベルシフト後の８０画素分のコードＣ１を次の表示データＸＤＡＴＡ（８０ビット）としてデータ線駆動回路３３０に出力する。

そして、データ線駆動回路３３０は、システムクロックＳＣＬＫの立上がりエッジに同期して表示データＸＤＡＴＡ（８０ビット）を、次の８０画素分のデータ信号ｄ８１、ｄ８２、…、ｄ１６０として８０本のデータ線１１４、つまりＸ方向の８１番目から１６０番目までのデータ線１１４に出力する。これにより、Ｙ方向の２番目の走査線１１２に接続された８１番目から１６０番目までの画素１１０に、１番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれる。
以上のような動作がシステムクロックＳＣＬＫの立上がりエッジが発生する度に９回繰り返されることにより、Ｙ方向の２番目の走査線１１２に接続された７２０個の画素１１０の全てに１番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれる。

さらに、上述した動作がＹ方向の４８０番目の走査線１１２に接続された７２０個の画素１１０の全てに１番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれるまで繰り返されることにより、１番目のサブフレームＳＦ１において、７２０×４８０個の全ての画素１１０に黒／白電圧が書き込まれ、１番目のサブフレームＳＦ１に対応する画像が表示されることになる。

続いて、時刻ｔ４において走査スタートパルスＹＳＰの立上がりエッジが発生し、２番目のサブフレームＳＦ２の開始タイミングが到来すると、走査線駆動回路３１０は、走査転送クロックＹＣＬＫの時刻ｔ４における立上がりエッジに同期して、Ｙ方向の１番目の走査線１１２に電圧ＶＧを有する走査信号Ｇ１を出力する。これにより、Ｙ方向の１番目の走査線１１２に接続された７２０個の画素１１０におけるトランジスタ１１６がオン状態となる。

第３セレクター２９０は、システムクロック信号ＳＣＬＫの時刻ｔ４における立上がりエッジに同期して、コード変換回路２８０から入力されるデジタルコードから、Ｙ方向の１番目の走査線１１２に接続され且つＸ方向の１番目から８０番目の画素１１０のそれぞれに対応するデジタルコードに含まれるコードＣ１〜Ｃ８１の内、２番目のサブフレームＳＦ２に対応するコードＣ２を８０画素分一括選択して一斉にレベルシフター３２０に出力する。レベルシフター３２０は、電圧レベルシフト後の８０画素分のコードＣ２を表示データＸＤＡＴＡ（８０ビット）としてデータ線駆動回路３３０に出力する。

そして、データ線駆動回路３３０は、データ転送スタートパルスＸＳＰの時刻ｔ４における立上がりエッジによって１番目の水平走査期間の開始タイミングを把握し、システムクロックＳＣＬＫの立上がりエッジに同期して表示データＸＤＡＴＡ（８０ビット）を８０画素分のデータ信号ｄ１、ｄ２、…、ｄ８０として、Ｘ方向の１番目から８０番目までのデータ線１１４に出力する。これにより、Ｙ方向の１番目の走査線１１２に接続された１番目から８０番目までの画素１１０に、２番目のサブフレームＳＦ２に対応する黒／白電圧が書き込まれる。

続いて、次のシステムクロックＳＣＬＫの立上がりエッジが発生すると、第３セレクター２９０は、コード変換回路２８０から入力されるデジタルコードから、Ｘ方向の８１番目から１６０番目の画素１１０のそれぞれに対応するデジタルコードに含まれるコードＣ１〜Ｃ８１の内、コードＣ２を８０画素分一括選択して一斉にレベルシフター３２０に出力する。そして、レベルシフター３２０は、電圧レベルシフト後の８０画素分のコードＣ２を次の表示データＸＤＡＴＡ（８０ビット）としてデータ線駆動回路３３０に出力する。

そして、データ線駆動回路３３０は、システムクロックＳＣＬＫの立上がりエッジに同期して表示データＸＤＡＴＡ（８０ビット）を、次の８０画素分のデータ信号ｄ８１、ｄ８２、…、ｄ１６０として８０本のデータ線１１４、つまりＸ方向の８１番目から１６０番目までのデータ線１１４に出力する。これにより、Ｙ方向の１番目の走査線１１２に接続された８１番目から１６０番目までの画素１１０に、２番目のサブフレームＳＦ１に対応する黒／白電圧が書き込まれる。
以上のような動作がシステムクロックＳＣＬＫの立上がりエッジが発生する度に９回繰り返されることにより、Ｙ方向の１番目の走査線１１２に接続された７２０個の画素１１０の全てに２番目のサブフレームＳＦ２に対応する黒／白電圧が書き込まれる。

さらに、上述した動作がＹ方向の４８０番目の走査線１１２に接続された７２０個の画素１１０の全てに２番目のサブフレームＳＦ２に対応する黒／白電圧が書き込まれるまで繰り返されることにより、２番目のサブフレームＳＦ２において、７２０×４８０個の全ての画素１１０に黒／白電圧が書き込まれ、２番目のサブフレームＳＦ２に対応する画像が表示されることになる。
以上説明した各サブフレーム毎の動作が、時刻ｔｋに発生する最後のサブフレームＳＦｋまで繰り返されることにより、時刻ｔ１から始まる１フレームの画像表示が完了する。

このような本実施形態に係る液晶装置１００の動作により、温度変化に関わらず、液晶１０５の応答速度を均一化することが可能となる。以下、その理由について説明する。図８は、１フレームを３２個のサブフレームに分割し、最初のいくつかのサブフレームを黒表示、残りのサブフレームを白表示とした場合において、各温度（４０°Ｃ、５０°Ｃ、６０°Ｃ）における液晶１０５の透過率特性を表した図である。なお、図８において、符号１０が４０°Ｃにおける液晶１０５の透過率特性、符号２０が５０°Ｃにおける液晶１０５の透過率特性、符号３０が６０°Ｃにおける液晶１０５の透過率特性を表している。
図８に示すように、黒表示から白表示に切り替わる際に、温度が高い程、液晶１０５の透過率は急激に上昇し（つまり、応答速度が速い）、温度が低い程、液晶１０５の透過率は緩やかに上昇する（つまり、応答速度が遅い）ことがわかる。

ここで、５０°Ｃにおける液晶１０５の透過率特性２０を基準として、１フレーム内のサブフレーム数ｋを変化させてみる。例えば、図９（ａ）に示すように、４０°Ｃの場合にはサブフレーム数ｋを３８個とし、また、図９（ｂ）に示すように、６０°Ｃの場合にはサブフレーム数ｋを２３個とする。図９（ａ）からわかるように、４０°Ｃの場合には、サブフレーム数変更後の透過率特性１０’は、サブフレーム数変更前の透過率特性１０と比較して透過率が急激に上昇し、５０°Ｃにおける透過率特性２０に近い特性となっている。一方、図９（ｂ）からわかるように、６０°Ｃの場合には、サブフレーム数変更後の透過率特性３０’は、サブフレーム数変更前の透過率特性３０と比較して透過率が緩やかに上昇し、５０°Ｃにおける透過率特性２０に近い特性となっている。

このように、温度が低い場合には１フレーム内のサブフレーム数ｋを多くして（１サブフレーム期間を短くして）データの処理時間を速めることで、液晶１０５の応答速度を速くすることと同等の効果を得ることができる。一方、温度が高い場合には１フレーム内のサブフレーム数ｋを少なくして（１サブフレーム期間を長くして）データの処理時間を遅くすることで、液晶１０５の応答速度を遅くすることと同等の効果を得ることができる。つまり、温度に応じて１フレーム内のサブフレーム数ｋを設定することにより、温度変化に関わらず、液晶１０５の応答速度を均一化することが可能となる。

以上のように、本実施形態に係る液晶装置１００によれば、従来のようなルックアップテーブルやペルチェ素子を用いる必要がないため、装置の大型化及びコストの増大を招くことなく、温度変化に対する階調補正を行うことが可能となる。

なお、上記実施形態では、システムクロック信号ＳＣＬＫの周波数ｆ_ＳＣＬＫを低くするために、相展開数Ｎを「８０」とした場合を例示して説明したが、必ずしも相展開を行う必要はない（つまりＮ＝１としても良い）。また、上記実施形態では、サブフレーム数ｋを温度に応じて２０個〜８１個の範囲で設定する場合を説明したが、このサブフレーム数ｋの設定範囲は、液晶装置１００の仕様や液晶１０５の特性などに応じて適宜設定すれば良い。また、上記実施形態では、システムクロック生成手段としてＶＣＸＯ２２０（電圧制御型水晶発振器）を用いた場合を例示したが、システムクロック信号ＳＣＬＫを生成することが可能であれば、その他の電圧制御型発振器を用いても良い。

＜電子機器＞
次に、上記の液晶装置１００（電気光学装置）を備えた電子機器の例について説明する。
（１）プロジェクター
まず、本実施形態に係る液晶装置１００をライトバルブとして用いたプロジェクターについて説明する。図１０は、このプロジェクターの構成を示す平面図である。この図１０に示すように、プロジェクター１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置している。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクター１１１４による反射で略平行な光束となって、第１のインテグレーターレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレーターレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほほ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。

偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッター１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の液晶装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液晶装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の液晶装置１００Ｇによって変調される。

このようにして、液晶装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッター１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、液晶装置１００Ｒ、１００Ｂおよび１００Ｇには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルターは必要ない。なお、本実施形態においては、反射型の液晶装置を用いたが、透過型表示の液晶装置を用いたプロジェクターとしても構わない。

（２）モバイル型コンピューター
次に、上記液晶装置１００を、モバイル型のパーソナルコンピューターに適用した例について説明する。図１１は、このパーソナルコンピューターの構成を示す斜視図である。同図において、パーソナルコンピューター１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた液晶装置１００の前面にフロントライトを付加することにより構成されている。なお、この構成では、液晶装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。

（３）携帯電話
さらに、上記液晶装置１００を、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。同図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、液晶装置１００を備えるものである。この液晶装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、液晶装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。

なお、電子機器としては、図１０〜図１２を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。

１００…液晶装置（電気光学装置）、１０１…素子基板、１０１ａ…表示領域、１０２…対向基板、１０５…液晶、１０８…対向電極、１１２…走査線、１１４…データ線、１１６…トランジスタ、１１８…画素電極、１１９…保持容量、２００…温度センサー、２１０…レベル変換回路、２２０…ＶＣＸＯ(Voltage Controlled Crystal Oscillator)、２３０…リードタイミングコントローラー、２４０…ライトタイミングコントローラー、２５０…フレームバッファー、２６０…ライトアドレスコントローラー、２７０…リードアドレスコントローラー、２８０…コード変換回路、２９０…第３セレクター、３００…駆動電圧生成回路、３１０…走査線駆動回路、３２０…レベルシフター、３３０…データ線駆動回路

Claims (5)

1. 温度を検出する温度検出手段を備え、
   フレーム周波数を一定とし、前記温度検出手段にて検出された前記温度が高いほど、サブフレーム周波数を下げて１フレーム内に含まれるサブフレーム数を減らし、前記温度が低いほど前記サブフレーム周波数を上げて前記１フレーム内に含まれるサブフレーム数を増やすことにより、前記１フレーム内に含まれるサブフレーム数を前記温度に応じて最大数から最小数の範囲内で動的に設定し、
   前記１フレーム内における各画素の階調を表す画像データを基に、１画素単位で、最大数分のサブフレームにおける最初の一定数分のサブフレームの各々に対応付けられた黒レベルを示す１ビットデータからなる黒表示コードと、次の一定数分のサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調表示に必要な階調コードと、残りのサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調を維持するために必要なキープコードとを含むデジタルコードを生成し、
   前記１フレーム内に含まれるサブフレームの各々における各画素の輝度レベルを、１画素単位で生成された前記デジタルコードの内、前記１フレーム内に含まれるサブフレームの各々に対応する１ビットデータに応じて黒レベル又は白レベルとすることで前記１フレームの階調表示を行い、
   前記デジタルコードに含まれる黒表示コード、階調コード及びキープコードの内容は、各階調毎に予め設定されていると共に、前記サブフレーム周波数の変化によって前記１フレーム内のサブフレーム数が最大数から最小数の範囲内で増減した時に前記キープコードの一部のみが未使用となるように、前記黒表示コード、前記階調コード及び前記キープコードの長さが設定されていることを特徴とする液晶装置。
2. 少なくとも２フレーム分の前記画像データを記憶可能なフレームバッファーと、
   前記フレームバッファーから出力される前記画像データを前記デジタルコードに変換するコード変換手段と、を含むコード生成手段と、
   前記温度検出手段にて検出された前記温度に応じた周波数を有するシステムクロック信号を生成するシステムクロック生成手段と、
   前記画像データと共に入力されるドットクロック信号、垂直同期信号及び水平同期信号に基づいて、前記フレームバッファーに対する前記画像データの書込みを制御する書込み制御手段と、
   前記システムクロック信号及び前記垂直同期信号に基づいて、前記フレームバッファーからの前記画像データの読出しを制御すると共に、前記サブフレームの周波数変化によるサブフレーム数の設定、及び前記デジタルコードに基づく各サブフレームにおける前記画素の輝度レベルの制御を行う読出し制御手段と、
   を備えることを特徴とする請求項１記載の液晶装置。
3. 前記温度検出手段は、前記温度の検出結果に応じたレベルを有する電圧信号を出力し、
   前記システムクロック生成手段は、前記電圧信号のレベルに応じた周波数を有するシステムクロック信号を生成する電圧制御型発振器であることを特徴とする請求項２記載の液晶装置。
4. 温度を検出する工程と、
   フレーム周波数を一定とし、前記温度が高いほど、サブフレーム周波数を下げて１フレーム内に含まれるサブフレーム数を減らし、前記温度が低いほど前記サブフレーム周波数を上げて前記１フレーム内に含まれるサブフレーム数を増やすことにより、前記１フレーム内に含まれるサブフレーム数を前記温度に応じて最大数から最小数の範囲内で動的に設定する工程と、
   前記１フレーム内における各画素の階調を表す画像データを基に、１画素単位で、最大数分のサブフレームにおける最初の一定数分のサブフレームの各々に対応付けられた黒レベルを示す１ビットデータからなる黒表示コードと、次の一定数分のサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調表示に必要な階調コードと、残りのサブフレームの各々に対応付けられた黒レベル又は白レベルを示す１ビットデータの組み合わせからなる階調を維持するために必要なキープコードとを含むデジタルコードを生成する工程と、
   前記１フレーム内に含まれるサブフレームの各々における各画素の輝度レベルを、１画素単位で生成された前記デジタルコードの内、前記１フレーム内に含まれるサブフレームの各々に対応する１ビットデータに応じて黒レベル又は白レベルとすることで前記１フレームの階調表示を行う工程と、
   を有し、
   前記デジタルコードに含まれる黒表示コード、階調コード及びキープコードの内容は、各階調毎に予め設定されていると共に、前記サブフレーム周波数の変化によって前記１フレーム内のサブフレーム数が最大数から最小数の範囲内で増減した時に前記キープコードの一部のみが未使用となるように、前記黒表示コード、前記階調コード及び前記キープコードの長さが設定されていることを特徴とする液晶装置の駆動方法。
5. 請求項１〜３のいずれか一項に記載の液晶装置を備えた電子機器。

Images