JP2007183329A - 液晶表示装置 - Google Patents

Abstract

【課題】交流化駆動方法により生じる画質低下を抑制して高品質の映像表示を可能とする。
【解決手段】画素電極に対して対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、画素電極に対して対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、各画素の駆動状態の位相反転させる際に、前記位相反転直後の最初のフレームにおいて、各画素の駆動状態として、始めの所定時間、位相反転前の最後のフレームの駆動状態と反対極性の駆動状態とした後、位相反転前の最後のフレームの駆動状態と同一極性の駆動状態とする。
【選択図】図１−１

Description

本発明は、液晶表示装置に係り、特に、交流化駆動方法により生じる画質低下を抑制して高品質の映像表示を可能とした液晶表示装置に関する。

コンピュータやその他の情報機器の高精細度カラーモニター、あるいはテレビ受像機の表示デバイスとして、液晶表示モジュールが使用される。
液晶表示モジュールは、基本的には、少なくとも一方が透明なガラス等からなる二枚の（一対の）基板の間に、液晶層を挟持した、所謂、液晶表示パネルを有し、この液晶表示パネルの基板に形成した画素形成用の各種電極に選択的に電圧を印加して、所定画素の点灯と消灯を行うもので、コントラスト性能、高速表示性能に優れている。
図４は、従来の液晶表示モジュールの概略構成を示すブロック図である。
図４に示す液晶表示モジュールは、液晶表示パネル１、ゲート・ドライバ部２、ソース・ドライバ部３、表示制御回路４、電源回路５で構成される。
ゲート・ドライバ部２、ソース・ドライバ部３は、表示パネル１の周辺部に設置される。ゲート・ドライバ部２は、液晶表示パネル１の一辺に配置された複数のゲート・ドライバＩＣから構成される。また、ソース・ドライバ部３は、液晶表示パネル１の他の辺に配置された複数のソース・ドライバＩＣから構成される。

表示制御回路４は、パソコンやテレビ受信回路等の表示信号源（ホスト側）から入力する表示信号を、データの交流化等、液晶表示パネル１の表示に適したタイミング調整を行い、表示形式の表示データに変換して同期信号（クロック信号）と共にゲート・ドライバ部２、ソース・ドライバ部３に入力する。
ゲート・ドライバ部２とソース・ドライバ部３は、表示制御回路４の制御の基に走査線に走査電圧を供給し、また、映像線に映像電圧を供給して映像を表示する。電源回路５は液晶表示装置に要する各種の電圧を生成する。
図５は、図４に示す液晶表示パネル１の画素部の等価回路を示す図である。なお、同図は、実際の画素の幾何学的配置に対応しており、有効表示領域（画素部）にマトリクス状に配置される複数のサブピクセルは、１サブピクセル当たり１つの薄膜トランジスタ（ＴＦＴ）で構成したものである。
図５において、ＤＲ，ＤＧ，ＤＢは、映像線（ドレイン線、ソース線ともいう）、Ｇは走査線（ゲート線ともいう）、Ｒ，Ｇ，Ｂは各色（赤、緑、青）の画素電極（ＩＴＯ１）であり、ＩＴＯ２は対向電極（コモン電極）、Ｃｌｃは液晶層を等価的に示す液晶容量、Ｃｓｔｇは、共通信号線ＣＯＭとソース電極の間に形成された保持容量である。

図４に示す液晶表示パネル１において、列方向に配置された各画素の薄膜トランジスタ（ＴＦＴ）のドレイン電極は、それぞれ映像線（ＤＲ，ＤＧ，ＤＢ）に接続され、各映像線（Ｄ）は列方向に配置された画素に、表示データに対応する映像電圧を供給するソース・ドライバ部３に接続される。
また、行方向に配置された各画素における薄膜トランジスタ（ＴＦＴ）のゲート電極は、それぞれ走査線（Ｇ）に接続され、各走査線（Ｇ）は、１水平走査時間、薄膜トランジスタ（ＴＦＴ）のゲートに走査電圧（正または負のバイアス電圧）を供給するゲート・ドライバ部２に接続される。
液晶表示パネル１に画像を表示する際、ゲート・ドライバ部２は、走査線（Ｇ０，Ｇ１，…Ｇｊ，Ｇｊ＋１）を上から下に向かって（Ｇ０→Ｇ１…の順番で）選択し、一方で、ある走査線の選択期間中に、ソース・ドライバ部３は、表示データに対応する映像電圧を、映像線（ＤＲ，ＤＧ，ＤＢ）に供給し、画素電極（ＩＴＯ１）に印加する。
ここでは、各画素に供給される映像電圧が、大きくなるほど高い輝度を示す、所謂、ノーマリ黒表示モード（Normally Black-displaying Mode）で動作することを前提とする。
映像線（Ｄ）に供給された電圧は、薄膜トランジスタ（ＴＦＴ）を経由して、画素電極（ＩＴＯ１）に印加され、最終的に、保持容量（Ｃｓｔｇ）と、液晶容量（Ｃｌｃ）に電荷がチャージされ、液晶分子をコントロールすることにより画像が表示される。

先の動作を、タイミング波形を踏まえて以下に説明する。
図６は、図４に示す液晶表示モジュールにおいて、ゲート・ドライバ部２から走査線（Ｇ）に出力される電圧波形と、ソース・ドライバ部３から出力される映像電圧（ＶＤ）の映像線上の電圧波形を示す図である。
図６に示すクロック（ＣＬ１）は、出力タイミングを制御するクロックであり、ソース・ドライバ部３は、クロック（ＣＬ１）の立ち下がり時点から、表示データに対応した映像電圧（図６のＶＤ）を映像線（ＤＲ，ＤＧ，ＤＢ）に対して出力する。なお、図６では、白を表示する場合の、映像電圧（ＶＤ）の電圧波形を示してある。
映像線（ＤＲ，ＤＧ，ＤＢ）に供給される映像電圧（ＶＤ）は、図５の液晶容量（Ｃｌｃ）に直流電圧が印加されることを防止するため、一水平走査期間（１Ｈ）毎に、対向電極（ＩＴＯ２）に印加されるコモン電圧（ＶＣＯＭ）に対して高電位の映像電圧（以下、正極性（＋）の映像電圧）と、コモン電圧（ＶＣＯＭ）に対して低電位の映像電圧（以下、負極性（−）の映像電圧）とに、極性を切り替えて交流化駆動する。なお、図６は、この交流化駆動方法として、コモン対称法の一つであるドット反転法を採用した場合について図示している。

一方、ゲート・ドライバ部２からは、走査線（Ｇ０，Ｇ１，…Ｇｊ，Ｇｊ＋１）の垂直走査の順に、一水平走査期間（１Ｈ）の間、Ｈｉｇｈレベル（以下、Ｈレベル）の走査電圧（ＶＧ）を印加し、走査線に接続された全ての薄膜トランジスタ（ＴＦＴ）をオンの状態、即ち、選択状態とすることで、ソース・ドライバ部３から出力された映像電圧（ＶＤ）を、液晶容量（Ｃｌｃ）と保持容量（Ｃｓｔｇ）に印加する。
逆に、Ｌｏｗレベル（以下、Ｌレベル）の走査電圧（ＶＧ）の場合、走査線（Ｇ０，Ｇ１，…Ｇｊ，Ｇｊ＋１）に接続された全ての薄膜トランジスタ（ＴＦＴ）はオフ状態、即ち、非選択状態となる。
映像電圧（ＶＤ）は、図６に示す通り、映像電圧（ＶＤ）の立ち上がり、立ち下がりの過程において、映像線（ＤＲ，ＤＧ，ＤＢ）の配線抵抗と液晶容量（Ｃｌｃ）の時定数にしたがって、波形が鈍るため、映像電圧（ＶＤ）が十分に飽和した状態になった後で、走査電圧（ＶＧ）を選択期間のＨレベルの電圧から、非選択期間のＬレベルの電圧とする。
例えば、図６の水平走査期間（Ｎ）においては、正極性の映像電圧（ＶＤ）が十分に飽和した時点から、次の水平走査期間（Ｎ＋１）の映像電圧（ＶＤ）が出力されるクロック（ＣＬ１）の立ち下がり時点までに、わずかな時間差（Ｔｇｄ）を設けて、走査電圧（ＶＧ）をＨレベルの電圧からＬレベルの電圧とする。
なお、以下、本明細書において、Ｔｇｄを、ゲート遅延時間と称する。

図７は、従来の液晶表示モジュールにおいて、垂直走査期間（以下、フレームという）毎に、白と黒を交互に表示した場合の、ある画素における画素極性及び画素電圧レベルを簡易的に表した模式図である。
図７に示す様に、負極性時「白表示」、正極性時「黒表示」といった液晶の交流化周期に合わせて映像電圧が変化した場合、画素電圧は、コモン電圧（ＶＣＯＭ）に対して、正極性側（プラス側）に偏り、液晶に対して実効値として直流が印加されるパターンとなる。
特に、このパターンは、動画映像を表示する場合に良く発生し、常時、液晶に直流信号が印加されるため、表示品位を低下させると共に、液晶自体の寿命を著しく低下させる。
また、フレーム毎に、白と黒の映像が交互に変化する表示データは、テレビ信号などのインターレース（飛越）走査信号を液晶駆動でのプログレッシプ（順次）走査に変換する際に良く起こり、例えば、液晶表示モジュールにテレビ映像やＤＶＤ映像を表示して観賞す場合、液晶の駆動電圧の偏りが発生し、画質劣化を引き起こす原因となる。

図８は、図７に示す交流化駆動方法において、ある一定周期（期間Ａ，期間Ｂ）で画素極性の位相を反転した場合のフレーム毎の画素極性を表す。
図８に示す位相反転信号によって、期間Ａの第１フレームの画素電圧は、正極性（＋）となり、期間Ｂは負極性（−）から電圧が開始されるため、期間Ａと期間Ｂの各区間における画素極性を比較すると、全て正極（＋）、負極性（−）の反対の極性となる。
以下、本明細書では、この交流化駆動方法を、位相反転駆動法と称する。
図９は、この位相反転駆動法において、フレーム毎に、白と黒を交互に表示した場合の、ある画素における画素極性及び画素電圧レベルを簡易的に表した模式図である。
図９に示す様に、位相反転駆動法によって、コモン電位（ＶＣＯＭ）より、負極性側（マイナス側）に偏っていた画素電圧は、位相反転後、正極性側（プラス側）に偏ることとなる。 このように、画素電圧の偏りを、ある一定周期で、正極性側、および、負極性側になるように交流化駆動することで、結果として液晶に印加される実効的な直流電圧を低減することができる。

一方、図９に示す第Ｎフレーム目の画素極性と、位相反転切替え後の第１フレームの画素極性に着目すると、正極性（プラス（＋））の画素極性が連続する。同一の画素極性の連続は、位相反転の切替えタイミングによっては、｛（−）→（−）｝又は｛（＋）→（＋）｝となる場合がある。
そして、画素極性が連続する場合、液晶駆動（交流化）条件が見かけ上変わるため、副作用として表示画面にフリッカが発生する。
フリッカは、図８で示した位相反転信号の切替えタイミング、即ち、位相反転信号の立ち上がり、および立ち下がり直後の第１フレームに発生する。結果として、位相反転駆動においては、液晶に直流電圧が印加されるのを防止する効果がある一方、副作用としてフリッカが発生し、表示品位を低下させる問題点がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置において、交流化駆動方法により生じる画質低下を抑制して高品質の映像表示が可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素を有する液晶表示パネルと、前記各画素を駆動する駆動回路とを備え、前記各画素は、画素電極と、対向電極とを有し、前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、前記駆動回路は、前記位相反転直後の最初のフレームにおいて、前記各画素の駆動状態として、始めの所定時間、前記位相反転前の最後のフレームの駆動状態と反対極性の駆動状態とした後、前記位相反転前の最後のフレームの駆動状態と同一極性の駆動状態とする。

（２）複数の画素を有する液晶表示パネルと、前記各画素を駆動する駆動回路とを備え、前記各画素は、画素電極と、対向電極とを有し、前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、前記駆動回路は、前記各フレーム期間内において、１表示ライン毎に、前記各画素の駆動状態を、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させ、さらに、前記位相反転直後の最初のフレームにおいて、任意の表示ラインの各画素に、１水平走査期間の始めの所定時間、直前の表示ラインの各画素の画素電極に印加される映像電圧を印加した後、前記任意の表示ラインの画素に印加される自画素用の映像電圧を印加する。
（３）（１）または（２）において、前記所定時間をＴＡ１、１水平走査期間をＴＡ２とするとき、ＴＡ１＜ＴＡ２を満足する。
（４）（３）において、ＴＡ１≧ＴＡ２／３を満足する。

（５）複数の画素を有する液晶表示パネルと、前記各画素を駆動する駆動回路とを備え、前記各画素は、画素電極と、アクティブ素子と、対向電極とを有し、前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、前記駆動回路は、前記位相反転直後の最初のフレームにおいて、前記各画素の前記アクティブ素子をオンとする選択電圧の出力タイミングと、前記位相反転直後の最初のフレーム以外のフレームにおいて、前記各画素の前記アクティブ素子をオンとする選択電圧の出力タイミングとを異ならせる。
（６）（５）において、前記位相反転直後の最初のフレームにおいて、前記アクティブ素子をオンとする選択電圧の出力タイミングと、前記画素電極に映像電圧を印加するタイミングとの間隔をＴ１、前記位相反転直後の最初のフレーム以外のフレームにおいて、前記各画素の前記アクティブ素子をオンとする選択電圧の出力タイミングと、前記画素電極に映像電圧を印加するタイミングをＴ２とするとき、Ｔ１＞Ｔ２、より好ましくは、Ｔ１≧３×Ｔ２である。

（７）複数の画素を有する液晶表示パネルと、前記各画素を駆動する駆動回路とを備え、前記各画素は、画素電極と、アクティブ素子と、対向電極とを有し、前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、前記駆動回路は、前記位相反転直後の最初のフレームにおいて、前記各画素のアクティブ素子を１表示ライン毎にオンとする選択走査を停止する。
（８）（１）ないし（７）において、前記ｍは、１である。
（９）（１）ないし（８）において、前記対向電極に印加する対向電圧は、一定の電圧である。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の液晶表示装置によれば、交流化駆動方法により生じる画質低下を抑制して高品質の映像表示が可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[実施例１]
本発明の実施例の液晶表示モジュールの概略構成は、前述した図４に示す従来の液晶表示モジュールと同じであるので、本実施例の液晶表示モジュールの概略構成の説明は省略する。
図１−１は、本発明の実施例１の液晶表示モジュールにおいて、ゲート・ドライバ部２から走査線（Ｇ）に出力される電圧波形と、ソース・ドライバ部３から出力される映像電圧（ＶＤ）の映像線上の電圧波形を示す図である。
尚、図１−１、及び前述の図６において、（−），（＋）の表記は、画素の最終的な極性を表し、（−’），（＋’）は、一時的に画素に対して印加される極性を表している。
図１−１の右側に位置する波形は、画素極性を第Ｎフレーム毎に位相反転した際の、位相反転直後の第１フレームにおける、Ｍ番目の水平走査期間の電圧波形を表しており、図１−１の左側に位置する波形は、第２フレーム以降から位相反転直前の第Ｎフレーム期間における、Ｍ番目の水平走査期間の電圧波形を簡易的に表している。

図１−１の左側に示す第２フレーム以降から位相反転直前の第Ｎフレーム期間におけるＭ番目の水平走査期間の波形は、前述の図６で説明した通り、映像電圧（ＶＤ）が十分に飽和した時間、即ち、ゲート遅延時間（Ｔｇｄ）のタイミングにおいて、走査電圧（ＶＧ）をＨレベルの選択電圧から、Ｌレベルの非選択電圧に切り替えることで、画素に対して、正極性（プラス極性）の映像電圧（ＶＤ）を印加する通常駆動の電圧波形を表す。
一方、図１−１の右側に示す位相反転直後の第１フレームにおけるＭ番目の水平走査期間の波形は、（Ｍ−１）番目の水平走査期間の約（１／２）の時間から走査電圧（ＶＧ）が立ち上がり、Ｍ番目の水平走査期間の約（１／２）の時間において走査電圧（ＶＧ）を立ち下げる。
従って、Ｍ番目の水平走査期間における、ゲート遅延時間（Ｔｇｘ）は、通常駆動のゲート遅延時間（Ｔｇｄ）に、変動遅延時間（△Ｔ）を加算した値、即ち、Ｔｇｘ（＝Ｔｇｄ＋△Ｔ）と表すことが出来る。ここで、ＴｇｘとＴｇｄの関係は、Ｔｇｘ≧３×Ｔｇｄが好ましい。
言い換えると、変動遅延時間（△Ｔ）は、画素極性（−’）と、画素極性（＋）における映像電圧（ＶＤ）の実効的な印加時間が、ほぼ等しくなる様に設定される。
位相反転直後の第１フレーム期間に、ゲート遅延時間をＴｇｘとすることで、本来、Ｍ番目の水平走査期間において、正極性（プラス極性（＋））の映像電圧（ＶＤ）を画素に対して十分印加するところを、（Ｍ−１）番目の水平走査期間の負極性（マイナス極性（−’））の映像電圧（ＶＤ）と、Ｍ番目の水平走査期間の正極性（プラス極性（＋））の映像電圧（ＶＤ）を一水平走査期間に同時に印加する制御を行う。
また、次の（Ｍ＋１）番目の水平走査期間においては、前述した説明と逆極性の制御が行われ、以後繰り返される。

図２は、本発明の実施例１の液晶表示モジュールにおいて、白と黒の映像電圧に対するフレーム毎のある画素電圧と画素極性を模式的に表した図である。
各フレーム毎に白と黒を交互に表示する場合で、Ｎフレーム毎に位相反転駆動を行った場合、前述の図８、図９で説明した様に、第Ｎフレーム以前の画素電圧は、コモン電圧（ＶＣＯＭ）に対して、負極性側（マイナス側）に偏り、位相反転後の第１フレーム以降の画素電圧は、正極性側（プラス側）に偏る。
同時に、位相反転切替え前の最後のＮフレームと、位相反転切替え後の最初の１フレームの画素極性が（＋）→（＋）と連続するが、図１にて説明した駆動法により、一水平走査期間に、負極性（マイナス極性）と正極性（プラス極性）を同時に書き込むため、図２に示す通り、一時的に、負極性（マイナス極性（−’））の映像電圧が発生し、位相反転駆動の切替え付近における画素極性が、（＋）→（−’）→（＋）となり、擬似的に作り出した負極性（−’）の効果により、画素極性が同極性（＋）→（＋）で連続することを回避し、見かけ上の画素極性が正極性（＋）、負極性（−）の連続性を維持できるため、前述の図８、図９で指摘した位相反転時におけるフリッカが発生するのを防止することができる。

図１−１に示す例では、位相反転直後の１フレーム期間に、（Ｍ−１）番目の水平走査期間の負極性（マイナス極性（−’））の映像電圧（ＶＤ）と、Ｍ番目の水平走査期間の正極性（プラス極性（＋））の映像電圧（ＶＤ）を一水平走査期間に同時に印加する。
しかしながら、１番目の水平走査期間では、直前の水平走査期間の負極性の映像電圧（ＶＤ）が存在しない。
そこで、一般に、ノーマリ黒表示モードでは、垂直ブランク期間に、黒の映像電圧が、また、ノーマリ白表示モードでは、垂直ブランク期間に、白の映像電圧が印加されることを利用し、図１−１に示す例においては、位相反転直後の第１フレーム期間の１番目の水平走査期間では、垂直ブランク期間内の、負極性（マイナス極性（−’））の黒の映像電圧（ＶＤ）と、１番目の水平走査期間の正極性（プラス極性（＋））の映像電圧（ＶＤ）を同時に印加する。
図１−２は、本発明の実施例１の液晶表示モジュールにおいて、ゲート・ドライバ部２から走査線（Ｇ）に出力される電圧波形と、ソース・ドライバ部３から出力される映像電圧（ＶＤ）の映像線上の電圧波形の他の例を示す図である。
図１−２の右側に位置する波形は、画素極性をＮフレーム毎に位相反転した際の、位相反転直後の第１フレームにおける、１番目の水平走査期間の電圧波形を表しており、図１−１の左側に位置する波形は、第２フレーム以降から位相反転直前の第Ｎフレーム期間における、１番目の水平走査期間の電圧波形を簡易的に表している。なお、図１−２では、白を表示する場合の電圧波形を示している。

[実施例２]
図３は、本発明の実施例２の液晶表示モジュールにおいて、白と黒の映像電圧に対するフレーム毎の、ある画素電圧と画素極性、並びに、ゲート走査電圧（ＶＧ）を模式的に表した図である。
図３に示すように、本実施例では、位相反転直後の第１フレームにおいて、ゲート信号線（Ｇ）の走査自体を停止し、本来白の映像電圧を画素に印加するところを、一フレーム期間の間何も画素に映像電圧を印加せず、位相反転前の第Ｎフレームで印加された正極性（プラス（＋）極性）の黒の映像電圧を保持する制御を行う。
従って、あるゲート線における走査電圧（ＶＧ）は、通常１フレームの周期（例：約６０Ｈｚ）で駆動されているが、第Ｎフレームと第２フレームの期間に着目すると走査電圧（ＶＧ）が１／２フレーム（例：約３０Ｈｚ）の駆動となる。
この制御によって、画素極性が、第Ｎフレーム目から（＋）→（＋）→（−）と同一極性が連続するところを、フレーム単位の画素極性は、見かけ上、（＋）→（−）となる。
この結果、前述の図２で説明した様に、通常駆動と同様に、画素極性（＋）、（−）の連続性が維持されるため、位相反転でのフリッカは発生しない。

なお、図２、図３の説明において、画素極性が全て逆になっても同様の効果が得られることは言うまでもなく、また、位相反転後の第１フレームだけでなく、第２フレーム以降にかけて、前述した駆動方法を実施しても問題なく、さらに、通常駆動におけるフレーム毎の画素極性が（＋）→（−）の連続でなく、例えば、（＋）→（＋）→（−）→（−）といった交流化の組合せに対しても、本発明が適用可能である。
以上説明したように、位相反転駆動を採用することにより、フレーム毎に、白と黒を交互に表示した場合に、位相反転駆動の切替えタイミングにおいて、同一の画素極性が連続することで、液晶駆動特性が一時的に変わり、その結果、フリッカが発生する。
しかしながら、本実施例では、位相反転直後における第１フレームにおいて、画素極性の連続性（＋）→（−）を維持することで、フリッカを低減することが可能となる。これにより、液晶に直流が印加されるのを防止すると共に、常に安定した良好な表示を得ることが可能となる。
なお、前述の説明では、本発明を、交流化駆動方法として、対向電極（ＩＴＯ２）の電圧が一定であるコモン対称法（例えば、ドット反転法）を採用する液晶表示モジュールに適用した実施例について説明したが、本発明は、これに限定されるものではなく、交流化駆動方法として、対向電極（ＩＴＯ２）の電圧が、Ｈレベルの電圧とＬレベルの電圧とに変動するコモン反転法（例えば、１ライン反転法）を採用する液晶表示モジュールに適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例１の液晶表示モジュールにおいて、ゲート・ドライバ部から走査線に出力される電圧波形と、ソース・ドライバ部から出力される映像電圧の映像線上の電圧波形を示す図である。 本発明の実施例１の液晶表示モジュールにおいて、ゲート・ドライバ部から走査線（Ｇ）に出力される電圧波形と、ソース・ドライバ部から出力される映像電圧（ＶＤ）の映像線上の電圧波形の他の例を示す図である。 本発明の実施例１の液晶表示モジュールにおいて、フレーム毎に、白と黒を交互に表示した場合の、ある画素における画素極性及び画素電圧レベルを簡易的に表した模式図である。 本発明の実施例２の液晶表示モジュールにおいて、フレーム毎に、白と黒を交互に表示した場合の、ある画素電圧と画素極性、並びに、ゲート走査電圧（ＶＧ）を模式的に表した図である。 従来の液晶表示モジュールの概略構成を示すブロック図である。 図４に示す液晶表示パネルの画素部の等価回路を示す図である。 従来の液晶表示モジュールにおいて、ゲート・ドライバ部から走査線に出力される電圧波形と、ソース・ドライバ部から出力される映像電圧の映像線上の電圧波形を示す図である。 従来の液晶表示モジュールにおいて、フレーム毎に、白と黒を交互に表示した場合の、ある画素における画素極性及び画素電圧レベルを簡易的に表した模式図である。 図７に示す交流化駆動方法において、ある一定周期（期間Ａ，期間Ｂ）で画素極性の位相を反転した場合のフレーム毎の画素極性を表す。 位相反転駆動法において、フレーム毎に、白と黒を交互に表示した場合の、ある画素における画素極性及び画素電圧レベルを簡易的に表した模式図である。

符号の説明

１ 液晶表示パネル
２ ゲート・ドライバ部
３ ソース・ドライバ部
４ 表示制御回路
５ 電源回路
ＤＲ，ＤＧ，ＤＢ 映像線（映像線（Ｄ）、ソース線）
Ｇ 走査線（ゲート線）
ＩＴＯ１ 画素電極
ＩＴＯ２ 対向電極（コモン電極）
ＴＦＴ 薄膜トランジスタ
Ｃｌｃ 液晶容量
Ｃｓｔｇ 保持容量
ＣＯＭ 共通信号線。

Claims (10)

1. 複数の画素を有する液晶表示パネルと、
   前記各画素を駆動する駆動回路とを備え、
   前記各画素は、画素電極と、対向電極とを有し、
   前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、
   前記駆動回路は、前記位相反転直後の最初のフレームにおいて、前記各画素の駆動状態として、始めの所定時間、前記位相反転前の最後のフレームの駆動状態と反対極性の駆動状態とした後、前記位相反転前の最後のフレームの駆動状態と同一極性の駆動状態とすることを特徴とする液晶表示装置。
2. 複数の画素を有する液晶表示パネルと、
   前記各画素を駆動する駆動回路とを備え、
   前記各画素は、画素電極と、対向電極とを有し、
   前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、
   前記駆動回路は、前記各フレーム期間内において、１表示ライン毎に、前記各画素の駆動状態を、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させ、さらに、前記位相反転直後の最初のフレームにおいて、任意の表示ラインの各画素に、１水平走査期間の始めの所定時間、直前の表示ラインの各画素の画素電極に印加される映像電圧を印加した後、前記任意の表示ラインの画素に印加される自画素用の映像電圧を印加することを特徴とする液晶表示装置。
3. 前記所定時間をＴＡ１、１水平走査期間をＴＡ２とするとき、ＴＡ１＜ＴＡ２を満足することを特徴とする請求項１または請求項２に記載の液晶表示装置。
4. ＴＡ１≧ＴＡ２／３を満足することを特徴とする請求項３に記載の液晶表示装置。
5. 複数の画素を有する液晶表示パネルと、
   前記各画素を駆動する駆動回路とを備え、
   前記各画素は、画素電極と、アクティブ素子と、対向電極とを有し、
   前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、
   前記駆動回路は、前記位相反転直後の最初のフレームにおいて、前記各画素の前記アクティブ素子をオンとする選択電圧の出力タイミングと、前記位相反転直後の最初のフレーム以外のフレームにおいて、前記各画素の前記アクティブ素子をオンとする選択電圧の出力タイミングとを異ならせたことを特徴とする液晶表示装置。
6. 前記位相反転直後の最初のフレームにおいて、前記アクティブ素子をオンとする選択電圧の出力タイミングと、前記画素電極に映像電圧を印加するタイミングとの間隔をＴ１、前記位相反転直後の最初のフレーム以外のフレームにおいて、前記各画素の前記アクティブ素子をオンとする選択電圧の出力タイミングと、前記画素電極に映像電圧を印加するタイミングをＴ２とするとき、Ｔ１＞Ｔ２であることを特徴とする請求項５に記載の液晶表示装置。
7. Ｔ１≧３×Ｔ２であることを特徴とする請求項６に記載の液晶表示装置。
8. 複数の画素を有する液晶表示パネルと、
   前記各画素を駆動する駆動回路とを備え、
   前記各画素は、画素電極と、アクティブ素子と、対向電極とを有し、
   前記画素電極に対して前記対向電極に印加する対向電圧よりも高電位の映像電圧を印加するときを正極性の駆動状態、また、前記画素電極に対して前記対向電極に印加する対向電圧よりも低電位の映像電圧を印加するときを負極性の駆動状態とするとき、前記駆動回路は、前記各画素の駆動状態として、ｍ（ｍ≧１）フレーム毎に、正極性の駆動状態から負極性の駆動状態、あるいは、負極性の駆動状態から正極性の駆動状態へ変化させるとともに、Ｎ（Ｎ≧ｍ）フレーム毎に、前記各画素の駆動状態の位相反転させる液晶表示装置において、
   前記駆動回路は、前記位相反転直後の最初のフレームにおいて、前記各画素のアクティブ素子を１表示ライン毎にオンとする選択走査を停止することを特徴とする液晶表示装置。
9. 前記ｍは、１であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の液晶表示装置。
10. 前記対向電極に印加する対向電圧は、一定の電圧であることを特徴とする請求項１ないし請求項９のいずれか１項に記載の液晶表示装置。
    

Images