KR20170002776A

KR20170002776A - 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Info

Publication number: KR20170002776A
Application number: KR1020150092451A
Authority: KR
Inventors: 조세형; 김현준; 이철곤; 강장미; 정미혜; 김종희
Original assignee: 삼성디스플레이 주식회사
Priority date: 2015-06-29
Filing date: 2015-06-29
Publication date: 2017-01-09
Also published as: US10332466B2; EP3113167B1; EP3113167A1; US20160379579A1; CN106297689B; KR102371896B1; CN106297689A

Abstract

표시 패널의 구동 방법은 홀수 번째 프레임 구간 동안, 기준 신호에 대해서 제1 극성을 갖는 정극성 데이터 신호를 제1 데이터 라인에 제공하는 단계, 및 짝수 번째 프레임 구간 동안, 상기 기준 신호에 대해서 제2 극성을 갖는 부극성 데이터 신호를 상기 제1 데이터 라인에 제공하는 단계를 포함한다. 상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍과 다르다. 이에 따라 스캔 신호의 RC 지연에 따른 정극성 및 부극성의 데이터 충전율 편차를 제거하여 표시 품질을 개선할 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하는 표시 장치{METHOD OF DRIVING DISPLAY PANEL AND DISPLAY APPARATUS FOR PERFORMING THE SAME}

본 발명은 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것으로, 보다 상세하게는 표시 품질을 개선하기 위한 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것이다.

일반적으로 액액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널, 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리 및 상기 액정 표시 패널을 구동하는 구동 회로를 포함한다.

상기 액정 표시 패널은 게이트 라인, 데이터 라인, 박막 트랜지스터 및 화소 전극을 갖는 어레이 기판, 상기 어레이 기판과 대향하며 공통 전극을 갖는 대향 기판, 및 상기 어레이 기판과 상기 대향 기판 사이에 개재된 액정층을 포함한다. 상기 구동 회로는 상기 게이트 라인을 구동하는 게이트 구동부 및 상기 데이터 라인을 구동하는 데이터 구동부를 포함한다.

최근 상기 액정 표시 패널의 대형화로 인해 상기 게이트 라인에 제공되는 게이트 신호 및 상기 데이터 라인에 제공된 데이터 신호는 RC 지연이 발생한다. 예를 들면, 상기 게이트 구동부로부터 출력된 게이트 신호는 상기 게이트 구동부의 출력단과 인접한 영역과 상대적으로 먼 영역에서의 게이트 신호는 상기 액정 표시 패널의 저항에 의해 RC 지연이 발생한다. 상기 게이트 신호는 화소의 박막트랜지스터의 턴-온 시간을 제어함에 따라서 화소에 인가되는 데이터 신호의 충전 시간을 제어한다. 이에 따라서, 상기 게이트 신호의 지연은 상기 데이터 신호의 충전율을 저하시키고 결과적으로 휘도 저하, 혼색 및 고스트 등과 같은 표시 불량을 발생한다.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 게이트 신호의 지연에 의한 데이터의 충전율 편차를 개선하기 위한 표시 패널의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 홀수 번째 프레임 구간 동안, 기준 신호에 대해서 제1 극성을 갖는 정극성 데이터 신호를 제1 데이터 라인에 제공하는 단계, 및 짝수 번째 프레임 구간 동안, 상기 기준 신호에 대해서 제2 극성을 갖는 부극성 데이터 신호를 상기 제1 데이터 라인에 제공하는 단계를 포함한다. 상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍과 다르다.

일 실시예에서, 상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍 보다 일정시간만큼 빠를 수 있다.

일 실시예에서, 상기 홀수 번째 프레임 구간 동안, 상기 제1 데이터 라인과 인접한 제2 데이터 라인에는 상기 제2 극성을 갖는 부극성 데이터 신호가 제공될 수 있다. 상기 짝수 번째 프레임 구간 동안, 상기 제2 데이터 라인에는 상기 제1 극성을 갖는 정극성 데이터 신호가 제공될 수 있다.

일 실시예에서, 상기 일정시간은 1 수평주기보다 짧을 수 있다.

일 실시예에서, 상기 일정 시간은 게이트 신호의 지연 시간에 비례하도록 설정될 수 있다.

일 실시예에서, 상기 일정 시간은 게이트 신호의 RC 지연값의 30%일 수 있다.

일 실시예에서, 상기 표시 패널의 구동 방법은 제1 클럭 신호를 생성하는 단계, 및 제2 클럭 신호를 생성하는 단계를 더 포함할 수 있다. 상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 다른 라이징 타임을 가질 수 있다.

일 실시예에서, 상기 홀수 번째 프레임 구간 동안, 상기 제1 클럭 신호는 상기 제1 데이터 라인에 제공되는 데이터 신호의 출력 타이밍을 제어할 수 있다. 상기 짝수 번째 프레임 구간 동안, 상기 제2 클럭 신호는 상기 제1 데이터 라인에 제공되는 데이터 신호의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 상기 제1 클럭 신호는 상기 정극성 데이터 신호의 출력 타이밍을 제어하고, 상기 제2 클럭 신호는 상기 부극성 데이터 신호의 출력 타이밍을 제어할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 복수의 데이터 라인들, 복수의 게이트 라인들 및 복수의 화소들을 포함하고, 각 화소는 데이터 라인과 게이트 라인에 연결된 스위칭 소자를 포함하는 표시 패널, 및 상기 표시 패널에 기준 신호에 대해서 제1 극성을 갖는 정극성 데이터 신호 및 상기 기준 신호에 대해서 제2 극성을 갖는 부극성 데이터 신호를 제공하는 데이터 구동부를 포함한다. 상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍과 서로 다르다.

일 실시예에서, 상기 표시 패널의 상기 데이터 라인들은 제1 데이터 라인을 포함할 수 있다. 상기 제1 데이터 라인에는 홀수 번째 프레임 구간 동안 상기 제1 극성을 갖는 정극성 데이터 신호가 제공되고, 짝수 번째 프레임 구간 동안 상기 제2 극성을 갖는 부극성 데이터 신호가 제공될 수 있다.

일 실시예에서, 상기 데이터 구동부는 제1 클럭 신호를 이용하여 상기 제1 데이터 라인의 출력 타이밍을 제어하고, 제2 클럭 신호를 이용하여 제2 데이터 라인의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 상기 데이터 구동부는 제1 클럭 신호를 이용하여 상기 정극성 데이터 신호의 출력 타이밍을 제어하고, 제2 클럭 신호를 이용하여 상기 부극성 데이터 신호의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 상기 표시 패널의 상기 데이터 라인들은 상기 제1 데이터 라인과 인접한 제2 데이터 라인을 더 포함할 수 있다. 상기 제2 데이터 라인에는 상기 홀수 번째 프레임 구간 동안 상기 제2 극성을 갖는 정극성 데이터 신호가 제공되고, 상기 짝수 번째 프레임 구간 동안 상기 제1 극성을 갖는 부극성 데이터 신호가 제공될 수 있다.

일 실시예에서, 상기 데이터 구동부는 제1 클럭 신호를 이용하여 상기 제1 데이터 라인의 출력 타이밍을 제어할 수 있다. 상기 제1 클럭 신호와 다른 라이징 에지를 갖는 제2 클럭 신호를 이용하여 제2 데이터 라인의 출력 타이밍을 제어할 수 있다.

일 실시예에서, 1 프레임 구간 동안 동일한 데이터 라인에는 동일한 극성을 갖는 데이터 신호가 제공될 수 있다.

본 발명의 실시예들에 따르면, 정극성의 데이터 신호와 부극성 데이터 신호의 출력 타이밍을 달리 하여, 스캔 신호의 RC 지연에 따른 정극성 및 부극성의 데이터 충전율 편차를 제거하여 표시 품질을 개선할 수 있다.

다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 표시 구동부에 대한 블록도이다.
도 3는 도 2의 표시 구동부의 신호들에 대한 파형도이다.
도 4a 및 도 4b는 게이트 신호와 데이터 신호에 따른 데이터 충전율을 설명하기 위한 파형도이다.
도 5는 출력 인에이블 신호의 제어시간의 설정 및 데이터 신호의 출력 타이밍 차이인 일정시간의 설정을 설명하기 위한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 표시 구동부의 신호들에 대한 파형도이다.
도 7은 본 발명의 일 실시예에 따른 표시 구동부의 신호들에 대한 파형도이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 2는 도 1의 표시 구동부에 대한 블록도이다.

도 1 및 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 구동부(200)를 포함한다.

상기 표시 패널(100)은 복수의 데이터 라인들(DL1,..., DLm) 과 복수의 게이트 라인들(GL1,..., GLn) 및 복수의 화소들(P)을 포함한다. 각 화소(P)는 데이터 라인(DL1)와 게이트 라인(GL1)에 연결된 스위칭 소자(TR) 및 상기 스위칭 소자(TR)에 연결된 액정 커패시터(CLC)를 포함한다.

상기 화소들(P)은 복수의 화소 행들과 복수의 화소 열들을 포함하는 매트릭스 형태로 배열된다. 상기 데이터 라인들(DL1,..., DLm)은 제1 방향(D1), 즉 열 방향으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2), 즉, 행 방향으로 배열된다. 각 데이터 라인은 상기 제1 방향(D1)으로 배열된 화소 열의 화소들과 전기적으로 연결된다.

상기 게이트 라인들(GL1,..., GLn)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다. 각 게이트 라인은 상기 제2 방향(D2)으로 배열된 화소 행의 화소들과 전기적으로 연결된다.

상기 표시 구동부(200)는 제어 회로부(210), 데이터 구동부(230) 및 게이트 구동부(250)를 포함한다. 상기 제어 회로부(210)는 상기 데이터 구동부(230)의 구동을 제어한다.

예를 들면, 상기 제어 회로부(210)는 상기 데이터 구동부(230)에 데이터 신호(DATA) 및 데이터 제어 신호를 제공한다. 상기 데이터 신호(DATA)는 색 데이터 신호를 포함하고, 응답속도 향상을 위한 보정 알고리즘 및 화이트 보상을 위한 보정 알고리즘 등을 통해 보정된 데이터 신호일 수 있다.

상기 데이터 제어 신호는 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 극성반전신호(POL)을 포함할 수 있다.

상기 데이터 구동부(230)는 상기 데이터 라인들(DL1,..., DLm)에 열 반전 모드에 대응하는 데이터 신호들(YO1, YE1,?,YOm/2, YEm/2)를 제공한다. 상기 데이터 구동부(230)는 상기 제1 클럭 신호(CLK1), 상기 제2 클럭 신호(CLK2) 및 상기 극성반전신호(POL)를 이용하여 상기 데이터 신호들(YO1, YE1,?,YOm/2, YEm/2)을 출력한다.

예를 들면, 상기 데이터 구동부(230)는 인접한 데이터 라인들에 서로 다른 극성의 데이터 신호를 제공하고, 1 프레임 주기로 반전된 극성의 데이터 신호를 제공할 수 있다. 즉, 홀수 번째 데이터 라인(D1, D3,?)에는 홀수_데이터 신호 (YO1,?, YOm/2)가 제공되고, 짝수 번째 데이터 라인(D2, D4,?)에는 짝수_데이터 신호(YE1,?, YEm/2)가 제공될 수 있다. 상기 홀수_데이터 신호(YO1,?, YOm/2)는 상기 극성반전신호(POL)에 따라 기준 신호에 대해서 제1 극성 또는 제 2 극성을 가질 수 있다. 상기 짝수_데이터 신호(YE1,?, YEm/2)는 상기 극성반전신호(POL)에 따라 기준 신호에 대해서 제1 극성 또는 제 2 극성을 가질 수 있다. 상기 극성반전신호(POL)는 프레임 마다 서로 다른 값을 가질 수 있다. 이에 따라서, 상기 표시 패널(100)은 열 반전 및 프레임 반전 모드로 구동할 수 있다.

상기 제어 회로부(210)는 상기 게이트 구동부(250)의 구동을 제어한다.

예를 들면, 상기 제어 회로부(210)는 상기 게이트 구동부(250)에 게이트 제어 신호(GCONT)를 제공한다.

상기 게이트 구동부(250)는 게이트 신호들(G1,..., Gn)을 생성하는 복수의 쉬프트 레지스터들을 포함한다. 상기 게이트 회로(250)는 상기 제어 회로부(210)로부터 상기 게이트 제어 신호를 수신한다. 상기 게이트 제어 신호(GCONT)는 게이트 온 신호, 게이트 오프 신호, 수직 개시 신호, 게이트 클럭 신호, 출력 인에이블 신호(도 4b의 OE 참조)를 포함할 수 있다.

상기 수직 개시 신호는 상기 게이트 회로(250)의 동작 개시 타이밍을 제어할 수 있다. 상기 게이트 클럭 신호는 상기 게이트 신호들(G1,..., Gn)의 라이징 타이밍을 제어할 수 있다. 상기 출력 인에이블 제어신호(OE)는 상기 게이트 신호들(G1,..., Gm) 각각의 폴링 타이밍을 제어할 수 있다.

상기 게이트 온 신호는 상기 게이트 신호들(G1,..., Gm)의 게이트 온 레벨을 제어하고, 상기 게이트 오프 신호는 상기 게이트 신호들(G1,..., Gm)의 게이트 오프 레벨을 제어할 수 있다.

도 3는 도 2의 표시 구동부의 신호들에 대한 파형도이다.

도 2 및 3을 참조하면, 데이터 구동부(230)는 제어 회로부(210)로부터 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 극성반전신호(POL)를 수신하여 상기 데이터 신호들(YO1, YE1)을 출력한다. 즉, 홀수 번째 데이터 라인에는 홀수_데이터 신호 (YO1)가 제공되고, 짝수 번째 데이터 라인에는 짝수_데이터 신호(YE1)가 제공될 수 있다. 게이트 구동부(250)는 상기 제어 회로부(210)로부터 게이트 제어 신호(GCONT)를 수신하여 게이트 신호(G1, G2)를 출력한다. 상기 표시 구동부는 열 반전 및 프레임 반전 구동을 할 수 있다.

설명의 편의상, 첫번째 및 두번째 게이트 라인에 각각 제공되는 게이트 신호들(G1, G2) 및 첫번째 및 두번째 데이터 라인들에 각각 제공되는 데이터 신호인 홀수_데이터 신호 (YO1) 및 짝수_데이터 신호(YE1)에 대해서만 설명한다.

상기 제1 클럭 신호(CLK1)는 상기 홀수 데이터 신호(YO1)의 출력 타이밍을 제어한다. 즉, 상기 홀수 데이터 신호(YO1)가 포함하는 각각의 데이터 값들은 1 수평주기(1H) 마다 상기 제1 클럭 신호(CLK1)에 기준하여 출력될 수 있다.

한편, 본 실시예에서는 상기 제1 클럭 신호(CLK1)의 라이징 에지에 기준하여 상기 데이터 값들이 변동되는 것으로 설명되었으나, 이에 한정되지 않는다. 예를 들면, 상기 홀수 데이터 신호(YO1)의 각각의 상기 1 수평주기(1H)마다의 데이터 값들은 상기 제1 클럭 신호(CLK1)의 라이징 에지 또는 폴링 에지에 동기화 되어 출력될 수 있다.

상기 제2 클럭 신호(CLK2)는 상기 짝수 데이터 신호(YE1)의 출력 타이밍을 제어한다. 즉, 상기 짝수 데이터 신호(YE1)가 포함하는 각각의 데이터 값들은 상기 1 수평주기(1H) 마다 상기 제2 클럭 신호(CLK2)에 기준하여 출력될 수 있다.

한편, 본 실시예에서는 상기 제2 클럭 신호(CLK2)의 라이징 에지에 기준하여 상기 데이터 값들이 변동되는 것으로 설명되었으나, 이에 한정되지 않는다. 예를 들면, 상기 짝수 데이터 신호(YE1)의 각각의 상기 1 수평주기(1H)마다의 데이터 값들은 상기 제2 클럭 신호(CLK2)의 라이징 에지 또는 폴링 에지에 동기화 되어 출력될 수 있다.

홀수 번째 프레임 구간(O_FRAME)에서 상기 제1 클럭 신호(CLK1)는 상기 제2 클럭 신호(CLK2) 보다 일정시간(△t)만큼 앞서 진행한다. 짝수 번째 프레임 구간(E_FRAME)에서 상기 제2 클럭 신호(CLK2)는 상기 제1 클럭 신호(CLK1) 보다 상기 일정시간(△t)만큼 앞서 진행한다.

즉, 정극성 데이터 값을 갖는 데이터 신호에 동기화 되는 클럭 신호(CLK1 또는 CLK2)가 부극성 데이터 값을 갖는 데이터 신호에 동기화 되는 클럭 신호(CLK2 또는 CLK1) 보다 상기 일정시간(△t)만큼 앞서 진행한다. 이에 따라 정극성 데이터 값을 데이터 신호가 부극성 데이터 값을 갖는 데이터 신호보다 상기 일정시간(△t)만큼 앞서 출력될 수 있다.

상기 극성반전신호(POL)는 1프레임 마다 상기 데이터 신호(YO1, YE1)를 반전 시킨다. 예를 들면, 상기 극성반전신호(POL)는 상기 홀수 번째 프레임 구간(O_FRAME)에서는 로우 레벨을 갖고, 상기 짝수 번째 프레임 구간(E_FRAME)에서 하이 레벨을 가질 수 있다. 이에 따라, 상기 홀수_데이터 신호(YO1)는 상기 홀수 번째 프레임 구간(O_FRAME)과 상기 짝수 번째 프레임 구간(E_FRAME)에서 서로 다른 극성의 데이터 값을 가질 수 있다. 상기 짝수_데이터 신호(YE1)는 상기 홀수 번째 프레임 구간(O_FRAME)과 상기 짝수 번째 프레임 구간(E_FRAME)에서 서로 다른 극성의 데이터 값을 가질 수 있다.

상기 게이트 구동부(250)는 하이 레벨을 갖는 게이트 온 신호와 로우 레벨을 갖는 게이트 오프 신호를 이용하여 상기 게이트 온 레벨과 게이트 오프 레벨을 갖는 게이트 신호들(G1, G2)을 생성한다. 상기 게이트 신호들(G1, G2)은 첫번째 및 두번째 게이트 라인들에 2 수평 주기(2H)로 순차적으로 제공된다. 상기 신호들(G1, G2) 각각의 폴링 타이밍은 출력 인에이블 제어신호(도 4B의 OE 참조)의 제어 구간(W)에 의해 설정된다.

상기 홀수_데이터 신호(YO1)는 상기 홀수 번째 프레임 구간(O_FRAME)에서 기준 신호(VCOM)에 대해서 정극성(+)의 데이터 값을 갖는다. 상기 홀수_데이터 신호(YO1)는 상기 짝수 번째 프레임 구간(E_FRAME)에서 상기 기준 신호(VCOM)에 대해서 부극성(-)의 데이터 값을 갖는다.

상기 짝수_데이터 신호(YE1)는 상기 홀수 번째 프레임 구간(O_FRAME)에서 상기 기준 신호(VCOM)에 대해서 부극성(-)의 데이터 값을 갖는다. 상기 짝수_데이터 신호(YE1)는 상기 짝수 번째 프레임 구간(E_FRAME)에서 상기 기준 신호(VCOM)에 대해서 정극성(+)의 데이터 값을 갖는다.

본 실시예에 따르면, 정극성 데이터 값을 갖는 데이터 신호는 부극성 데이터 값을 갖는 데이터 신호보다 일정시간(△t) 만큼 앞서 진행하므로, 정극성 데이터 충전 시간은 상기 부극성 데이터 충전 시간 보다 상기 일정시간(△t)만큼 길게 할 수 있다. 이에 따라, 극성에 따른 데이터 충전 시간 편차에 따른 화질 저하를 최소화 할 수 있다.

도 4a 및 도 4b는 게이트 신호와 데이터 신호에 따른 데이터 충전율을 설명하기 위한 파형도이다.

도 4a는 비교예에 따른 게이트 신호의 지연에 의한 데이터 충전율을 설명하한 파형도이고, 도 4b는 본 실시예에 따른 게이트 신호의 지연에 의한 데이터 충전율을 설명하기 위한 파형도이다.

일반적으로 출력 인에이블 제어신호는 인접한 수평 라인에 인가되는 데이터 신호의 혼선을 막기 위해 게이트 신호의 폴링 타이밍을 제어한다. 표시 패널에서 RC 지연이 가장 큰 영역은 게이트 구동부로부터 가장 멀리 떨어진 경우로서, 예를 들면 게이트 구동부가 게이트 라인의 양측 단부에 각각 배치되는 듀얼 구조의 경우 상기 표시 패널의 수평 방향에 대해 중앙 영역이다. 따라서, 상기 출력 인에이블 제어신호는 최악의 RC 지연 조건을 갖는 상기 표시 패널의 중앙 영역에서의 지연된 게이트 신호(Gd)를 고려하여 결정된다.

도 4a를 참조하면, 비교예에 따른 출력 인에이블 제어신호(OEc)는 게이트 신호(Gd)의 폴링 타이밍(Fc)을 제어하는 제어 구간(Wc)을 갖는다. 상기 제어 구간(Wc)은 정극성(+)의 데이터 신호 및 부극성(-)의 데이터 신호가 인접한 다음 라인의 데이터 신호와의 혼선을 막기 위해 최악의 경우를 기준, 즉, 부극성(-)의 데이터 신호에 기초하여 결정된다.

이에 따라서, 상기 출력 인에이블 제어신호(OEc)의 제어 구간(Wc)에 대응하는 상기 게이트 신호(Gd)에 의해 정극성(+)의 데이터 신호는 제1 충전 시간(Tc1)을 갖고, 부극성(-)의 데이터 신호는 상기 제1 충전 시간(Tc1) 보다 △t 만큼 긴 제2 충전 시간(Tc2)을 갖는다.

다시 말하면, 정극성(+)의 게이트/소스 전압(ON_Vgs1)이 부극성(-)의 게이트/소스 전압(ON_Vgs2) 보다 작다. 따라서, 게이트/소스 전압(Vgs)이 클수록 트랜지스터의 출력전류(Id)가 증가함으로써 부극성의 데이터 충전율이 정극성(+)의 데이터 충전율 보다 크다. 이러한, 정극성 및 부극성 데이터의 충전율 편차는 플리커, 잔상 등과 같은 표시 불량을 발생시킨다.

또한, 트랜지스터 전압-전류(Vgs-Id) 곡선의 트랜지스터의 턴-오프 구간에 대응하여 정극성(+)의 게이트/소스 전압(OFF_Vgs1)과 부극성(-)의 게이트/소스 전압(OFF_Vgs2)이 다르다. 이에 따라서, 정극성의 오프 영역과 부극성의 오프 영역이 서로 다름으로써 오프 누설 전류 편차가 발생한다. 이러한, 오프 누설 전류 편차는 잔상 등과 같은 표시 불량을 발생한다.

도 4b를 참조하면, 본 실시예에 따르면, 정극성(+)의 데이터 신호는 부극성(-)의 데이터 신호보다 일정시간(△t) 만큼 앞서 진행한다.

출력 인에이블 제어신호(OE)는 게이트 신호(Gd)의 폴링 타이밍(F)을 제어하는 제어 구간(W)을 갖는다. 상기 제어 구간(W)은 정극성(+)의 데이터 신호 및 부극성(-)의 데이터 신호가 인접한 다음 라인의 데이터 신호와의 혼선을 막기 위해 최악의 경우를 기준, 즉, 부극성(-)의 데이터 신호에 기초하여 결정된다.

이에 따라서, 상기 출력 인에이블 제어신호(OE)의 제어 구간(W)에 대응하는 상기 게이트 신호(Gd)에 의해 정극성(+)의 데이터 신호는 제1 충전 시간(Tc1)을 갖고, 부극성(-)의 데이터 신호는 제2 충전 시간(Tc2)을 갖는다. 상기 정극성(+)의 데이터 신호는 상기 부극성(-)의 데이터 신호보다 상기 일정시간(△t) 만큼 앞서 진행하므로, 상기 정극성(+)의 데이터 신호는 위의 도 4a의 비교예에 비해 상기 일정시간(△t) 만큼의 충전시간을 더 확보할 수 있다. 따라서, 극성에 따른 데이터 충전 시간 편차에 따른 화질 저하를 최소화 할 수 있다.

도 5는 출력 인에이블 신호의 제어시간의 설정 및 데이터 신호의 출력 타이밍 차이인 일정시간의 설정을 설명하기 위한 그래프이다.

도 5를 참조하면, 상기 그래프는 시간을 의미하는 x축 및 전압(V)을 의미하는 y축을 갖는다. 이상적인 게이트 신호(G) 및 지연된 게이트 신호(Gd)가 도시된다.

게이트 신호의 RC 지연 값(GRC)은 일반적인 방법으로 계산될 수 있다. 상기 RC 지연 값(GRC), 기준 전압, 정극성(+) 데이터 신호의 전압 설정 범위, 부극성(-) 데이터 신호의 전압 설정 범위에 따라, 상기 정극성(+) 데이터 신호와 상기 부극성(-) 데이터 신호의 시간 차이인 일정시간(도 4b의 △t 참조)이 설정될 수 있다.

상기 일정시간은 상기 게이트 신호의 상기 RC 지연 값(GRC)에 비례하여 최적의 값이 설정될 수 있다.

또한, 출력 인에이블 제어신호(도 4b의 OE 참조)는 상기 부극성(-)의 데이터 신호에 기초하여 설정되거나, 상기 정극성(+)의 데이터 신호에 기초하여 설정될 수 있다.

예를 들면, 상기 출력 인에이블 제어신호의 제어 구간(도 4b의 W 참조)은 상기 정극성(+) 데이터 신호의 전압 설정 범위가 8V 에서 15V 이고, 상기 부극성(-) 데이터 신호의 전압 설정 범위가 0V 에서 7V 인 경우, 상기 부극성(-) 데이터 신호가 0V일 때를 기준으로(normally black 의 경우 white), 계산에 의해 0.7*RC 지연값(GRC) = dt1으로 설정할 수 있다.

이때, 상기 정극성(+) 데이터 신호가 8V일 때를 기준으로(normally black 의 경우 black), 계산에 의해 0.4*RC 지연값(GRC) = dt2이다. 따라서, 상기 정극성(+) 데이터 신호는 상기 dt1 과 dt2 의 차이만큼 즉, 지연값 (GRC)의 약 30% 정도의 충전 시간을 더 확보할 수 있다. 이때, 상기 dt1 과 dt2 의 차이만큼 상기 일정시간이 설정될 수 있다.

도 6은 본 발명의 일 실시예에 따른 표시 구동부의 신호들에 대한 파형도이다.

도 2 및 6을 참조하면, 데이터 구동부(230)는 제어 회로부(210)로부터 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 극성반전신호(POL)를 수신하여 상기 데이터 신호들(YO1, YE1)을 출력한다. 즉, 홀수 번째 데이터 라인에는 홀수_데이터 신호 (YO1)가 제공되고, 짝수 번째 데이터 라인에는 짝수_데이터 신호(YE1)가 제공될 수 있다. 게이트 구동부(250)는 상기 제어 회로부(210)로부터 게이트 제어 신호(GCONT)를 수신하여 게이트 신호(G1, G2)를 출력한다. 상기 표시 구동부는 열 반전 및 프레임 반전 구동을 할 수 있다.

홀수 번째 프레임 구간(O_FRAME)에서 상기 제2 클럭 신호(CLK2)는 상기 제1 클럭 신호(CLK1) 보다 일정시간(△t)만큼 늦게 진행한다. 짝수 번째 프레임 구간(E_FRAME)에서 상기 제1 클럭 신호(CLK1)는 상기 제2 클럭 신호(CLK2) 보다 상기 일정시간(△t)만큼 늦게 진행한다.

즉, 부극성 데이터 값을 갖는 데이터 신호에 동기화 되는 클럭 신호(CLK2 또는 CLK1)가 정극성 데이터 값을 갖는 데이터 신호에 동기화 되는 클럭 신호(CLK1 또는 CLK2) 보다 상기 일정시간(△t)만큼 늦게 진행한다. 이에 따라 부극성 데이터 값을 데이터 신호가 정극성 데이터 값을 갖는 데이터 신호보다 상기 일정시간(△t)만큼 늦게 출력될 수 있다.

이때, 상기 출력 인에이블 제어신호는 부극성 데이터 신호를 기준으로 결정될 수 있으므로, 상기 제어 구간(W)은 상기 일정시간(△t)을 고려하여 결정되어야 한다.

본 실시예에 따르면, 부극성 데이터 값을 갖는 데이터 신호는 정극성 데이터 값을 갖는 데이터 신호보다 일정시간(△t) 만큼 늦게 진행하므로, 정극성 데이터 충전 시간은 상기 부극성 데이터 충전 시간 보다 상기 일정시간(△t)만큼 길게 할 수 있다. 이에 따라, 극성에 따른 데이터 충전 시간 편차에 따른 화질 저하를 최소화 할 수 있다.

도 7은 본 발명의 일 실시예에 따른 표시 구동부의 신호들에 대한 파형도이다.

도 2 및 7을 참조하면, 데이터 구동부(230)는 제어 회로부(210)로부터 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 극성반전신호(POL)를 수신하여 상기 데이터 신호들(YO1, YE1)을 출력한다. 즉, 홀수 번째 데이터 라인에는 홀수_데이터 신호 (YO1)가 제공되고, 짝수 번째 데이터 라인에는 짝수_데이터 신호(YE1)가 제공될 수 있다. 게이트 구동부(250)는 상기 제어 회로부(210)로부터 게이트 제어 신호(GCONT)를 수신하여 게이트 신호(G1, G2)를 출력한다. 상기 표시 구동부는 열 반전 및 프레임 반전 구동을 할 수 있다.

상기 제1 클럭 신호(CLK1)는 상기 제2 클럭 신호(CLK2) 보다 일정시간(△t)만큼 앞서 진행한다.

상기 제1 클럭 신호(CLK1)는 정극성 데이터 값을 출력하는 데이터 신호의 출력 타이밍을 제어한다. 상기 제2 클럭 신호(CLK2)는 부극성 데이터 값을 출력하는 데이터 신호의 출력 타이밍을 제어한다.

예를 들면, 홀수 번째 프레임 구간(O_FRAME)에서 상기 홀수 데이터 신호(YO1)가 포함하는 각각의 데이터 값들은 1 수평주기(1H) 마다 상기 제1 클럭 신호(CLK1)에 기준하여 출력될 수 있다. 이때, 상기 홀수 번째 프레임 구간(O_FRAME)에서 상기 짝수 데이터 신호(YE1)가 포함하는 각각의 데이터 값들은 1 수평주기(1H) 마다 상기 제2 클럭 신호(CLK2)에 기준하여 출력될 수 있다.

또한, 짝수 번째 프레임 구간(E_FRAME)에서 상기 홀수 데이터 신호(YO1)가 포함하는 각각의 데이터 값들은 상기 1 수평주기(1H) 마다 상기 제2 클럭 신호(CLK2)에 기준하여 출력될 수 있다. 이때, 상기 짝수 번째 프레임 구간(E_FRAME)에서 짝수 데이터 신호(YE1)가 포함하는 각각의 데이터 값들은 상기 1 수평주기(1H) 마다 상기 제1 클럭 신호(CLK1)에 기준하여 출력될 수 있다.

한편, 본 실시예에서는 상기 제1 또는 제2 클럭 신호(CLK1, CLK2)의 라이징 에지에 기준하여 상기 데이터 값들이 변동되는 것으로 설명되었으나, 이에 한정되지 않는다. 예를 들면, 상기 홀수 또는 짝수 데이터 신호(YO1, YE1)는 상기 제1 또는 제2 클럭 신호(CLK1, CLK2)의 라이징 에지 또는 폴링 에지에 동기화 되어 출력될 수 있다.

또한, 상기 극성반전신호(POL)를 기초로 상기 제1 또는 제2 클럭 신호(CLK1, CLK2)를 상기 홀수 또는 짝수 데이터 신호(YO1, YE1)와 동기화 할 수 있다. 예를 들면, 상기 극성반전신호(POL)가 상기 로우 레벨을 갖는 상기 홀수 번째 프레임 구간(O_FRAME)에서는, 상기 제1 클럭 신호(CLK1)를 상기 홀수 데이터 신호(YO1)에 동기화 하고, 상기 제2 클럭 신호(CLK2)를 상기 짝수 데이터 신호(YE1)에 동기화 할 수 있다. 또한, 상기 극성반전신호(POL)가 상기 하이 레벨을 갖는 상기 짝수 번째 프레임 구간(E_FRAME)에서는, 상기 제1 클럭 신호(CLK1)를 상기 짝수 데이터 신호(YE1)에 동기화 하고, 상기 제2 클럭 신호(CLK2)를 상기 홀수 데이터 신호(YO1)에 동기화 할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 표시 패널 200 : 표시 구동부
210 : 제어 회로부 230 : 데이터 구동부
250 : 게이트 구동부

Claims

홀수 번째 프레임 구간 동안, 기준 신호에 대해서 제1 극성을 갖는 정극성 데이터 신호를 제1 데이터 라인에 제공하는 단계; 및
짝수 번째 프레임 구간 동안, 상기 기준 신호에 대해서 제2 극성을 갖는 부극성 데이터 신호를 상기 제1 데이터 라인에 제공하는 단계를 포함하고,
상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍과 다른 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서,
상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍 보다 일정시간만큼 빠른 것을 특징으로 하는 표시 패널의 구동 방법.
제2항에 있어서,
상기 홀수 번째 프레임 구간 동안, 상기 제1 데이터 라인과 인접한 제2 데이터 라인에는 상기 제2 극성을 갖는 부극성 데이터 신호가 제공되고,
상기 짝수 번째 프레임 구간 동안, 상기 제2 데이터 라인에는 상기 제1 극성을 갖는 정극성 데이터 신호가 제공되는 것을 특징으로 하는 표시 패널의 구동 방법.
제2항에 있어서,
상기 일정시간은 1 수평주기보다 짧은 것을 특징으로 하는 표시 패널의 구동 방법.
제2항에 있어서,
상기 일정 시간은 게이트 신호의 지연 시간에 비례하도록 설정되는 것을 특징으로 하는 표시 패널의 구동 방법.
제5항에 있어서,
상기 일정 시간은 게이트 신호의 RC 지연값의 30% 인 것을 특징으로 하는 표시 패널의 구동 방법.
제5항에 있어서,
제1 클럭 신호를 생성하는 단계 및
제2 클럭 신호를 생성하는 단계를 더 포함하고, 상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 다른 라이징 타임을 갖는 것을 특징으로 하는 표시 패널의 구동 방법.
제7항에 있어서,
상기 홀수 번째 프레임 구간 동안, 상기 제1 클럭 신호는 상기 제1 데이터 라인에 제공되는 데이터 신호의 출력 타이밍을 제어하고,
상기 짝수 번째 프레임 구간 동안, 상기 제2 클럭 신호는 상기 제1 데이터 라인에 제공되는 데이터 신호의 출력 타이밍을 제어하는 것을 특징으로 하는 표시 패널의 구동 방법.
제7항에 있어서,
상기 제1 클럭 신호는 상기 정극성 데이터 신호의 출력 타이밍을 제어하고, 상기 제2 클럭 신호는 상기 부극성 데이터 신호의 출력 타이밍을 제어하는 것을 특징으로 하는 표시 패널의 구동 방법.
복수의 데이터 라인들, 복수의 게이트 라인들 및 복수의 화소들을 포함하고, 각 화소는 데이터 라인과 게이트 라인에 연결된 스위칭 소자를 포함하는 표시 패널; 및
상기 표시 패널에 기준 신호에 대해서 제1 극성을 갖는 정극성 데이터 신호 및 상기 기준 신호에 대해서 제2 극성을 갖는 부극성 데이터 신호를 제공하는 데이터 구동부를 포함하고,
상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍과 서로 다른 것을 특징으로 하는 표시 장치.
제10항에 있어서,
상기 정극성 데이터 신호의 출력 타이밍은 상기 부극성 데이터 신호의 출력 타이밍 보다 일정시간만큼 빠른 것을 특징으로 하는 표시 장치.
제11항에 있어서,
상기 표시 패널의 상기 데이터 라인들은 제1 데이터 라인을 포함하고,
상기 제1 데이터 라인에는 홀수 번째 프레임 구간 동안 상기 제1 극성을 갖는 정극성 데이터 신호가 제공되고, 짝수 번째 프레임 구간 동안 상기 제2 극성을 갖는 부극성 데이터 신호가 제공되는 것을 특징으로 하는 표시 장치.
제12항에 있어서,
상기 데이터 구동부는 제1 클럭 신호를 이용하여 상기 제1 데이터 라인의 출력 타이밍을 제어하고, 제2 클럭 신호를 이용하여 제2 데이터 라인의 출력 타이밍을 제어하는 것을 특징으로 하는 표시 장치.
제12항에 있어서,
상기 데이터 구동부는 제1 클럭 신호를 이용하여 상기 정극성 데이터 신호의 출력 타이밍을 제어하고, 제2 클럭 신호를 이용하여 상기 부극성 데이터 신호의 출력 타이밍을 제어하는 것을 특징으로 하는 표시 장치.
제12항에 있어서,
상기 표시 패널의 상기 데이터 라인들은 상기 제1 데이터 라인과 인접한 제2 데이터 라인을 더 포함하고,
상기 제2 데이터 라인에는 상기 홀수 번째 프레임 구간 동안 상기 제2 극성을 갖는 정극성 데이터 신호가 제공되고, 상기 짝수 번째 프레임 구간 동안 상기 제1 극성을 갖는 부극성 데이터 신호가 제공되는 것을 특징으로 하는 표시 장치.
제15항에 있어서,
상기 데이터 구동부는 제1 클럭 신호를 이용하여 상기 제1 데이터 라인의 출력 타이밍을 제어하고,
상기 제1 클럭 신호와 다른 라이징 에지를 갖는 제2 클럭 신호를 이용하여 제2 데이터 라인의 출력 타이밍을 제어하는 것을 특징으로 하는 표시 장치.
제11항에 있어서,
상기 일정시간은 1 수평주기보다 짧은 것을 특징으로 하는 표시 장치.
제11항에 있어서,
상기 일정 시간은 게이트 신호의 지연 시간에 비례하도록 설정되는 것을 특징으로 하는 표시 장치.
제18항에 있어서,
상기 일정 시간은 게이트 신호의 RC 지연값의 30% 인 것을 특징으로 하는 표시 장치.
제11항에 있어서,
1 프레임 구간 동안 동일한 데이터 라인에는 동일한 극성을 갖는 데이터 신호를 제공하는 것을 특징으로 하는 표시 장치.