KR102066135B1 - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR102066135B1
KR102066135B1 KR1020130010838A KR20130010838A KR102066135B1 KR 102066135 B1 KR102066135 B1 KR 102066135B1 KR 1020130010838 A KR1020130010838 A KR 1020130010838A KR 20130010838 A KR20130010838 A KR 20130010838A KR 102066135 B1 KR102066135 B1 KR 102066135B1
Authority
KR
South Korea
Prior art keywords
data
emphasis
voltage
reference voltage
outputting
Prior art date
Application number
KR1020130010838A
Other languages
English (en)
Other versions
KR20140098892A (ko
Inventor
김경록
서보건
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130010838A priority Critical patent/KR102066135B1/ko
Publication of KR20140098892A publication Critical patent/KR20140098892A/ko
Application granted granted Critical
Publication of KR102066135B1 publication Critical patent/KR102066135B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히, 데이터전압이 출력되는 기간 중에서, 엠파시스 제어신호가 출력되는 동안에는 기 설정된 크기를 가지고 있는 엠파시스 기준 전압을 출력할 수 있는, 액정표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 액정표시장치는, 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하기 위한 래치부; 엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 변환부; 및 상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값들이 수신된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터라인으로 출력하기 위한 출력부를 포함한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 액정표시장치에 관한 것으로서, 특히, 데이터전압의 충전방법을 변경시킨, 액정표시장치 및 그 구동방법에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Electro Luminescence Display) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.
평판표시장치들 중에서, 액정표시장치는 양산화 기술, 구동 수단의 용이성, 고화질의 구현이라는 장점으로 인하여 현재 가장 널리 상용화되고 있다.
도 1은 종래의 액정표시장치의 데이터전압의 출력파형을 나타낸 예시도이다.
종래의 액정표시장치에서는, 액정셀에 한 방향의 전계가 장시간 인가되어 발생되는 액정의 열화 현상을 방지하기 위하여, 프레임 인버젼(Frame Inversion) 방식, 라인 인버젼(Line Inversion) 방식, 컬럼 인버젼 방식(Column Inversion) 또는 도트 인버젼(Dot Inversion) 방식과 같은 다양한 인버젼 방식이 적용된다.
상기한 바와 같은 인버젼 방식을 이용하는 경우, 데이터라인으로 출력되는 데이터전압(Vdata)은, 각 라인 단위로, 또는 각 프레임 단위로 변경되며, 또한, 네가티브 극성에서 파지티브 극성으로, 또는 파지티브 극성에서 네가티브 극성으로 변경된다.
즉, 종래의 액정표시장치에서는, 도 1에 도시된 바와 같이, 공통전압(Vcom)을 기준으로, 데이터전압(Vdata)의 극성이, (+)극성에서 (-)극성으로 변했다가, 다시, (-)극성에 (+)극성으로 변화되는 과정이 반복된다. 이때, 극성에 상관없이, 상기 데이터전압의 펄스폭(A)은 일정하다.
한편, 상기한 바와 같은 데이터전압(Vdata)이 패널의 각 픽셀에 충전되는 시간(Charging Time)을 확보하기 위해, 데이터 드라이버의 출력 버퍼의 성능을 높이는 방법이 이용되고 있다.
즉, 큰 사이즈의 패널에서는, RC delay가 증가하여 충전시간(Charging Time) 내에 데이터전압을 충전시키는 것이 어려우며, 고해상도의 패널 또는 고속구동되는 패널에서는, 충전시간이 줄어들기 때문에, 이를 보완하기 위해, 데이터 드라이버의 출력 버퍼의 성능을 높이는 방법이 이용되고 있다.
그러나, 발열문제 및 면적의 한계로 인하여, 데이터 드라이버의 출력 버퍼의 성능을 향상시키는데에는 한계가 있다.
부연하여 설명하면, 액티브 모드 액정표시장치(AM-LCD)에서, 충전 시간(Charging Time)은 고속구동이나 고해상도 구동시 매우 짧아지기 때문에, 1수평기간(1H) 내에 타겟(Target) 전압까지 충전을 하기 위해서는, 성능이 높은 데이터 드라이버가 사용되어야 하지만, 발열과 면적 등의 제약으로 한계가 있다. 또한, AH-IPS 같이 데이터라인의 로드(Data Line Load)가 큰 경우에도, 충전시간(Charging Time) 내에 픽셀을 타겟 전압까지 충전시키는데에는 많은 제약이 따르고 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 데이터전압이 출력되는 기간 중에서, 엠파시스 제어신호가 출력되는 동안에는 기 설정된 크기를 가지고 있는 엠파시스 기준 전압을 출력할 수 있는, 액정표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하기 위한 래치부; 엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 변환부; 및 상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값들이 수신된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터라인으로 출력하기 위한 출력부를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치 구동방법은, 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하는 단계; 엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하는 단계; 및 상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값들이 전송된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터라인으로 출력하는 단계를 포함한다.
본 발명에 의하면, 충전 시간(Charging Time)의 한계를 극복하여, 고해상도 패널, 고속구동되는 패널 또는 큰 사이즈의 패널에서도, 데이터전압이 정상적으로 픽셀에 충전될 수 있다.
도 1은 종래의 액정표시장치의 데이터전압의 출력파형을 나타낸 예시도.
도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 일실시예 구성도.
도 3은 본 발명에 따른 액정표시장치에 적용되는 데이터 드라이버의 일실시예 구성도.
도 4는 본 발명에 따른 액정표시장치에 적용되는 스위칭기의 일실시예 구성도.
도 5는 본 발명에 따른 액정표시장치 구동방법의 일실시예 흐름도.
도 6은 본 발명에 따른 액정표시장치 구동방법에 적용되는 다양한 파형을 나타낸 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 일실시예 구성도이고, 도 3은 본 발명에 따른 액정표시장치에 적용되는 데이터 드라이버의 일실시예 구성도이고, 도 4는 본 발명에 따른 액정표시장치에 적용되는 스위칭기의 일실시예 구성도이며, 도 5는 본 발명에 따른 액정표시장치에 적용되는 다양한 파형도이다.
본 발명에 따른 액정표시장치는, 도 2에 도시된 바와 같이, 데이터라인들(DL1 내지 DLd)과, 게이트라인들(GL1 내지 Glg)의 교차 영역마다 픽셀이 형성되어 있는 패널(100), 상기 데이터라인들 각각으로 데이터전압(Vdata)을 출력하기 위한 데이터 드라이버(300), 상기 게이트라인들(GL1 내지 Glg)에 순차적으로 스캔신호를 출력하기 위한 게이트 드라이버(200) 및 상기 데이터 드라이버(300)와 상기 게이트 드라이버(200)를 제어하기 위한 타이밍 컨트롤러(400)를 포함하고 있다.
우선, 상기 패널(100)은 표시영역(120)에 형성된 상기 게이트라인들(GL1 내지 GLg)과 상기 데이터라인들(DL1 내지 DLd)의 교차로 정의되는 영역마다 형성된 픽셀들을 포함하며, 상기 픽셀들 각각에는 박막트랜지스터(TFT)가 형성되어 있다.
상기 박막트랜지스터(TFT)는 상기 게이트라인으로부터 공급되는 스캔신호에 응답하여, 상기 데이터라인으로부터 공급된 데이터전압을 상기 픽셀전극에 공급한다. 상기 픽셀전극이 상기 데이터전압에 응답하여 공통전극과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율이 조절된다.
본 발명에 적용되는 패널의 액정모드는, TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 종류의 액정모드도 가능하다. 또한, 본 발명에 따른 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
다음, 상기 게이트 드라이버(200)는, 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호(GCS)들을 이용하여, 상기 게이트라인들 각각에 순차적으로 게이트온신호를 공급한다.
여기서, 상기 게이트온신호는 상기 게이트라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 전압을 말한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 게이트온신호와 상기 게이트오프신호를 총칭하여 스캔신호라 한다.
상기 박막트랜지스터가 N타입인 경우, 상기 게이트온신호는 하이레벨의 전압이며, 상기 게이트오프신호는 로우레벨의 전압이다. 상기 박막트랜지스터가 P타입인 경우, 상기 게이트온신호는 로우레벨의 전압이며, 상기 게이트오프신호는 하이레벨의 전압이다.
상기 게이트 드라이버(200)는, 상기 패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 패널(100)에 연결될 수 있다.
그러나, 상기 게이트 드라이버(200)는, 도 2에 도시된 바와 같이, 상기 패널(100) 내에 실장되는 게이트 인 패널(Gate In Panel : GIP)방식으로 구성될 수도 있다. 이 경우, 상기 패널(100)의 비표시영역(110)에는, 도 2에 도시된 바와 같이, 게이트온신호를 순차적으로 출력하는 복수의 스테이지(210)들이 형성되어 있다.
다음, 상기 데이터 드라이버(300)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 디지털 영상데이터를 데이터전압으로 변환하여 상기 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 상기 데이터전압을 상기 데이터라인들에 공급한다.
상기 데이터 드라이버(300)는 데이터 드라이브 IC로 형성될 수 있으며, 이 경우, 칩온필름(COF) 형태로 상기 패널(100)에 연결될 수 있으며, 또는 상기 패널 상에 직접 장착될 수도 있다. 상기 데이터 드라이브 IC의 갯 수는 상기 패널의 크기, 상기 패널의 해상도 등에 따라 다양하게 설정될 수 있다.
상기 데이터 드라이버(300)는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터전압으로 변환시킨 후 상기 데이터라인으로 출력시킨다.
이를 위해, 상기 데이터 드라이버(300)는, 도 3에 도시된 바와 같이, 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하기 위한 래치부(380), 엠파시스 제어신호(EC : Emphasis Control)에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 변환부(340) 및 상기 변환부(340)로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부(340)로부터 상기 특정값들이 수신된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준 전압(ER : Emphasis Reference)을 상기 데이터라인으로 출력하기 위한 출력부(390)를 포함한다.
한편, 이하에서는 설명의 편의상, 하나의 픽셀에 영상을 출력하기 위한 영상데이터가 8비트의 비트데이터들과 1비트의 엠파시스 극성 데이터(Emphasis Pol. Data)로 구성되어 있는 경우를 일예로 하여 본 발명이 설명된다. 또한, 이하에서는 설명의 편의상, 하나의 영상데이터에 의해 하나의 데이터전압이 출력되는 경우를 일예로 하여 본 발명이 설명된다.
즉, 상기 데이터드라이버(300)는 복수의 데이터라인들과 연결되어 있으며, 상기 복수의 데이터라인들로 출력된 복수의 데이터전압에 의해, 복수의 픽셀들이 동시에 충전되고 있으나, 이하에서는, 하나의 데이터전압이 하나의 데이터라인으로 출력되는 경우만이 설명된다.
따라서, 도 3에서는, 하나의 영상데이터(Data)를 형성하는 8비트의 비트데이터들이 상기 변환부(340)로 입력되고 있으며, 8비트의 상기 비트데이터들 또는 8비트의 상기 특정값들을 상기 변환부(340)로부터 수신한 상기 출력부(390)가 하나의 데이터라인으로 하나의 데이터전압(Vdata)을 출력하는 상태가 도시되어 있다.
또한, 도면으로 도시되어 있지는 않지만, 상기 데이터 드라이버(300)로는, 상기 타이밍 컨트롤러(400)로부터 9비트로 구성된 복수의 영상데이터들이 입력되고 있고, 상기 변환부(340)에는 상기 각각의 영상데이터를 형성하는 비트데이터들을 그대로 출력하거나 또는 특정값들로 변환시키기 위한 스위칭기(350)들이 상기 영상데이터들을 형성하는 비트데이터들의 수만큼 형성되어 있으며, 상기 출력부(390)는 복수개의 데이터라인들과 연결되어 있다.
상기 데이터드라이버(300)의 구성들을 설명하면 다음과 같다.
첫째, 상기 래치부(380)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 영상데이터들 중, 하나의 수평라인들로 출력될 영상데이터들의 비트데이터들을 저장하고 있다가, 상기 변환부(340)로 동시에 출력하는 기능을 수행한다.
이를 위해, 상기 래치부(380)는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력하기 위한 쉬프트 레지스터(Shift Register)(310), 상기 샘플링 신호에 의해 샘플링된 비트데이터들을 출력하기 위한 샘플링 래치(Sampling Latch)(320) 및 상기 샘플링된 비트데이터들을 상기 타이밍 컨트롤러로부터 전송되어온 소스 출력 인에이블 신호(SOE)에 따라 상기 변환부(340)로 동시에 출력하기 위한 홀딩 래치(330)를 포함하여 구성될 수 있다.
상기한 바와 같이, 도 3에 도시된 상기 래치부(380)의 출력으로는, 하나의 영상데이터를 형성하는 8개의 비트데이터 및 하나의 엠파시스 극성 데이터(EPD)가 도시되어 있다.
둘째, 상기 변환부(340)는, 상기 비트데이터를 수신하여, 상기 엠파시스 제어신호(EC)에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 스위칭기(350)를 포함하며, 상기 스위칭기(350)는 상기 비트데이터가 입력되는 비트라인 마다 형성되어 있다.
즉, 상기 스위칭기(350)는 상기 래치부(380)로부터 출력되는 비트데이터들의 숫자만큼 상기 변환부(340)에 형성되어 있다.
상기 스위칭기(350)는 도 4에 도시된 바와 같이, 상기 래치부(380)로부터 출력되는 비트데이터들이 입력되는 비트라인과, 상기 출력부와 연결되어 있는 출력라인 사이에 연결되어 있으며 상기 엠파시스 제어신호(EC)에 따라 턴온 또는 턴오프되는 제1트랜지스터(TR1) 및 상기 출력라인에 연결되어 있으며 상기 엠파시스 제어신호(EC)에 따라 턴온 또는 턴오프되는 제2트랜지스터(TR2)를 포함하여 구성될 수 있다.
여기서, 상기 제1트랜지스터(TR1)와 상기 제2트랜지스터(TR2)는 서로 다른 타입으로 형성될 수 있다. 즉, 도 4에 도시된 바와 같이, 상기 제1트랜지스터(TR1)가 P타입으로 형성된 경우, 상기 제2트랜지스터(TR2)는 N타입으로 형성될 수 있다.
상기 스위칭기(350)는 하나의 비트데이터를 그대로 출력하거나, 또는, 상기 하나의 비트데이터를 특정값으로 변환시켜 출력하는 기능을 수행한다.
즉, 상기 스위칭기(350)로 0의 값을 갖는 상기 엠파시스 제어신호(EC)가 입력되면, P타입으로 형성되어 있는 상기 제1트랜지스터(TR1)는 턴온되며, N타입으로 형성되어 있는 상기 제2트랜지스터(TR2)는 오프된다.
따라서, 상기 비트라인으로 입력된 상기 비트데이터는, 아무런 변화없이, 그대로 상기 출력부(390)로 출력된다.
그러나, 상기 스위칭기(350)로 1의 값을 갖는 상기 엠파시스 제어신호(EC)가 입력되면, P타입으로 형성되어 있는 상기 제1트랜지스터(TR1)는 턴오프되며, N타입으로 형성되어 있는 상기 제2트랜지스터(TR2)는 턴온된다.
따라서, 상기 제2트랜지스터(TR2)를 통해 기 설정되어 있는 특정값이 상기 출력부(390)로 출력될 수 있다. 이 경우, 상기 특정값은 0이 될 수 있다.
한편, 상기 엠파시스 제어신호(EC)는 상기 변환부(340)에 형성되어 있는 상기 스위칭기(350)로 동시에 입력되기 때문에, 상기 비트데이터들은 아무런 변화없이 그대로 상기 출력부(390)로 출력되거나, 또는 모두 0으로 변환되어 상기 출력부(390)로 출력된다.
또한, 상기 엠파시스 극성 데이터(EPD)는 상기 스위칭기(350)를 거치지 않고 그대로 상기 출력부(390)로 출력된다. 상기 엠파시스 극성 데이터(EPD)는 상기 데이터라인으로 출력될 엠파시스 기준전압의 극성을 선택하기 위해 상기 출력부(390)로 출력된다.
셋째, 상기 출력부(390)는 상기 변환부(340)로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부(340)로부터 상기 특정값(0)들이 수신되고, 엠파시스 제어신호(EC)로 1이 입력된 경우에는, 기 설정된 크기를 가지고 있는 엠파시스 기준 전압(ER : Emphasis Reference)을 상기 데이터라인으로 출력하는 기능을 수행한다.
즉, 상기 엠파시스 제어신호(EC)가 하이(High, '1')이고, 모든 비트데이터가 0인 경우에, 엠파시스 기준 전압(ER)이 출력된다.
따라서, 도 3에 도시된 바와 같이, 상기 엠파시스 제어신호(EC)는 상기 출력부(390)의 디지털 아날로그 변환부(360)로도 입력된다.
이를 위해, 상기 출력부(390)는, 상기 변환부(340)로부터 전송되어온 상기 비트데이터들을 동시에 정극성 또는 부극성의 데이터전압으로 변환하여 출력하거나, 또는, 상기 변환부(340)로부터 상기 특정값(0)이 입력된 경우에는, 상기 엠파시스 극성 데이터(EPD)에 따라 파지티브 극성의 제1엠파시스 기준전압을 출력하거나, 또는 네가티브 극성의 제2엠파시스 기준전압을 출력하기 위한 디지털 아날로그 변환부(360) 및 상기 디지털 아날로그 변환부(360)로부터 전송되어온 상기 데이터전압 또는 상기 엠파시스 기준전압을 증폭시켜 상기 데이터라인으로 출력하기 위한 버퍼(370)를 포함한다.
즉, 상기 디지털 아날로그 변환부(340)는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 비트데이터들에 대응되는 정극성 또는 부극성의 데이터전압을 생성하여 상기 버퍼(370)로 출력한다.
상기 디지털 아날로그 변환부(340)가 상기 데이터전압을 출력하는 방법은, 종래의 일반적인 데이터 드라이버에 형성되어 있는 디지털 아날로그 변환부에서 수행되는 방법과 동일하다.
상기 디지털 아날로그 변환부(340)는 상기 기능 이외에도, 상기 엠파시스 폴 데이터(EPD)에 따라, 상기 엠파시스 기준전압(ER)을 출력하는 기능을 수행한다.
상기 엠파시스 기준전압(ER)은, 파지티브 극성을 갖는 제1엠파시스 기준전압 및 네가티브 극성을 갖는 제2엠파시스 기준전압을 포함할 수 있다.
상기 제1엠파시스 기준전압은, 상기 데이터전압이 파지티브 극성으로 출력되는 경우에, 상기 데이터전압보다 높은 레벨로 출력되는 전압으로서, 예를 들어, 파지티브 극성을 갖는 상기 데이터전압의 최대값이 +8V인 경우, 상기 제1엠파시스 기준전압은 +8V 또는 그 이상이 될 수 있다.
상기 제2엠파시스 기준전압은, 상기 데이터전압이 네가티브 극성으로 출력되는 경우에, 상기 데이터전압보다 낮은 레벨로 출력되는 전압으로서, 예를 들어, 네가티브 극성을 갖는 상기 데이터전압의 최소값이 -8V인 경우, 상기 제2엠파시스 기준전압은 -8V 또는 그 이하가 될 수 있다.
즉, 상기 제1엠파시스 기준전압 및 상기 제2엠파시스 기준전압은, 상기 데이터전압이 상기 데이터라인을 통해 픽셀로 출력되기 전에, 상기 픽셀의 충전량을 일정레벨로 상승시키기 위한 것이다.
따라서, 상기 제1엠파시스 기준전압의 크기는, 상기 데이터전압의 최대값 보다는 크게 형성되어야 하며, 상기 제1엠파시스 기준전압의 최대값은 상기 데이터 드라이버(300)의 성능 및 상기 데이터 드라이버(300)로 전원을 공급하는 전원공급부의 최대 전압값에 따라 다양하게 설정될 수 있다.
또한, 상기 제2엠파시스 기준전압의 크기는, 상기 데이터전압의 최소값보다는 작게 형성되어 하며, 상기 제2엠파시스 기준전압의 최소값은 상기 데이터 드라이버(300)의 성능 및 상기 데이터 드라이버(300)로 전원을 공급하는 전원공급부의 최소 전압값에 따라 다양하게 설정될 수 있다.
상기 제1엠파시스 기준전압 또는 상기 제2엠파시스 기준전압은, 상기 영상데이터에 포함되어 있는 엠파시스 극성 신호(EPD : Emphasis Pol Data)에 의해 선택될 수 있다.
즉, 상기 엠파시스 극성 신호가 파지티브인 경우, 상기 디지털 아날로그 변환부(360)는, 상기 제1엠파시스 기준전압을 상기 버퍼(370)로 출력하며, 상기 엠파시스 극성 신호가 네가티브인 경우, 상기 디지털 아날로그 변환부(360)는, 상기 제2엠파시스 기준전압을 상기 버퍼(370)로 출력한다.
한편, 상기 엠파시스 기준전압(ER)이 출력되는 시간은, 상기 엠파시스 제어신호(EC)의 펄스폭에 따라 가변될 수 있다. 이에 대하여는, 이하에서, 도 5 및 도 6을 참조하여 설명된다.
상기 출력버퍼(370)는 상기 디지털 아날로그 변환부(360)로부터 전송되어온 정극성 또는 부극성의 상기 데이터전압 또는 상기 엠파시스 기준전압을 증폭시켜, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스 출력 인에이블 신호(SOE)에 따라, 상기 패널의 데이터라인(DL)으로 출력한다. 즉, 상기 출력버퍼(370)는 상기 데이터라인과 연결되어 있으며, 상기 데이터전압 또는 상기 엠파시스 기준전압을 상기 데이터라인으로 출력한다.
마지막으로, 상기 타이밍 컨트롤러(400)는, 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 데이터 드라이버(300)로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부를 포함한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 데이터 드라이버(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 데이터 드라이버를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 드라이버를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 데이터 드라이버와 상기 게이트 드라이버로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부에서 실행될 수 있다.
상기 제어신호 생성부에서 발생되는 게이트 제어신호(GCS)들로는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 게이트 스타트신호(VST), 게이트 클럭(GCLK) 등이 있다.
상기 제어신호 생성부에서 발생되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
또한, 상기 타이밍 컨트롤러(400)는 상기 엠파시스 제어신호(EC) 및 상기 엠파시스 극성 데이터(EPD)를 생성하여 상기 데이터 드라이버(300)로 전송한다.
상기 엠파시스 제어신호(EC)는 상기한 바와 같이, 상기 영상데이터에 대응되는 데이터전압을 상기 데이터라인으로 출력할지, 아니면, 상기 엠파시스 기준전압을 상기 데이터라인으로 출력할지의 여부를 결정하는 제어신호이다.
상기 엠파시스 극성 데이터(EPD)는 상기 엠파시스 기준전압의 극성을 결정하는 신호이다. 즉, 상기 엠파시스 극성 데이터(EDP)에 따라, 파지티브 극성을 갖는 제1엠파시스 기준전압이 출력될 수도 있고, 네가티브 극성을 갖는 제2엠파시스 기준전압이 출력될 수도 있다.
도 5는 본 발명에 따른 액정표시장치 구동방법의 일실시예 흐름도이며, 도 6은 본 발명에 따른 액정표시장치 구동방법에 적용되는 다양한 파형을 나타낸 예시도이다. 이하의 설명 중, 상기에서 설명된 내용과 유사하거나 동일한 내용들은, 간단히 설명되거나 또는 생략된다.
본 발명에 따른 액정표시장치 구동방법은, 상기 타이밍 컨트롤러(400)가 상기 엠파시스 극성 데이터(EPD)를 선택하여 상기 데이터 구동부로 전송하는 단계(S602), 상기 타이밍 컨트롤러(400)가 상기 엠파시스 제어신호의 듀티를 설정하여 상기 데이터 드라이버(300)로 전송하는 단계(S604) 및 상기 데이터 드라이버(300)가 상기 엠파시스 극성 데이터와 상기 엠파시스 제어신호에 따라 상기 데이터전압을 출력하거나 또는 상기 기준전압을 출력하는 단계(S606)를 포함한다.
우선, 상기 엠파시스 극성 데이터(EPD)의 극성 및 상기 엠파시스 제어신호의 듀티를 설정하는 단계(S602, S604)는 상기 타이밍 컨트롤러에서 이루어진다. 상기 타이밍 컨트롤러는, 데이터전압이 출력된 이전 라인과 현재 라인의 데이터전압의 변동 방향을 비교하여 상기 엠파시스 극성 데이터(EPD)를 선택한다.
즉, 다양한 인버젼 방식에 의해, 상기 데이터전압의 극성이 변경될 수 있으며, 상기 타이밍 컨트롤러는 상기 인버젼 방식에 따른 상기 데이터전압의 극성과 동일한 극성의 엠파시스 기준전압이 출력될 수 있도록 상기 엠파시스 극성 데이터(EPD)의 극성을 선택할 수 있다.
예를 들어, 도 6의 (e)에 도시된 바와 같이, 데이터전압의 극성이 파지티브인 경우(X, Z, V), 상기 엠파시스 극성 데이터 역시 (b)에 도시된 바와 같이, 파지티브 극성이 될 수 있다.
또한, 상기 타이밍 컨트롤러(400)는 상기 엠파시스 기준전압이 출력되는 라인의 위치에 따라 상기 엠파시스 제어신호의 듀티(Duty)를 다양하게 설정할 수 있다.
예를 들어, 패널(100)의 상단에 상기 데이터 드라이버(300)가 장착되어 있는 경우, 상기 패널(100)의 하단에 형성되어 있는 픽셀로 공급되는 데이터전압의 파워는, 상기 패널(100)의 상단에 형성되어 있는 픽셀로 공급되는 데이터전압의 파워보다 약하게 된다. 이로 인해, 상기 패널(100)의 하단에 형성되어 있는 픽셀에 충전되는 데이터전압량이 작아져, 영상이 정상적으로 출력되지 않을 수도 있다.
따라서, 상기 타이밍 컨트롤러(400)는 패널의 하단으로 갈수록, 상기 엠파시스 제어신호(EC)의 펄스 폭을 증가시킬 수 있다.
예를 들어, 도 6의 (c)에 도시된 엠파시스 제어신호(EC)들 중 첫 번째 엠파시스 제어신호(EC)의 펄스폭은, 세 번째 엠파시스 제어신호(EC)의 펄스폭보다 상대적으로 크다. 따라서, 도 6의 (e)에 도시된 바와 같이, 상기 첫 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압의 펄스폭 또는 출력기간(a)은, 상기 세 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압의 펄스폭 또는 출력기간(c) 보다 크게 형성된다. 이 경우, 상기 첫 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압은 상기 패널(100)의 하단에 형성되어 있는 픽셀들로 출력되는 전압이 될 수 있으며, 상기 세 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압은 상기 패널(100)의 상단에 형성되어 있는 픽셀들로 출력되는 전압이 될 수 있다.
마지막으로, 상기 데이터 드라이버(300)는 상기 엠파시스 극성 데이터와 상기 엠파시스 제어신호에 따라 상기 데이터전압을 출력하거나 또는 상기 기준전압을 출력한다(S606).
즉, 상기 데이터 드라이버(300)는 상기한 바와 같이, 상기 엠파시스 제어신호(EC)에 따라, 상기 비트데이터들을 이용해 상기 데이터전압을 생성하거나, 또는, 상기 비트데이터들을 특정값, 예를 들어, 0으로 변환시킨 후, 상기 특정값 및 상기 엠파시스 극성 데이터(EPD)에 따라 제1엠파시스 기준전압 또는 제2엠파시스 기준전압을 생성한다.
이후, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러로부터 전송되어온 데이터인에이블신호(DE), 소스 출력 인에이블 신호(SOE) 및 상기 엠파시스 제어신호에 따라, 상기 엠파시스 기준전압 및 상기 데이터전압을 순차적으로 출력한다.
예를 들어, 상기 데이터인에이블신호(DE)가 하이인 상태에서, 상기 소스 출력 인에이블 신호(SOE)가 하이에서 로우로 폴링되면, 상기 데이터 드라이버(300)는 상기 엠파시스 제어신호(EC)에 따라 상기 엠파시스 제어신호(EC)의 펄스폭에 해당되는 엠파시스 기준전압을 출력한다. 이때, 상기 엠파시스 기준전압의 극성은 상기 엠파시스 극성 데이터(EPD)에 따라 전환될 수 있으며, 상기 엠파시스 기준전압의 펄스폭 또는 출력기간(a, b, z, d)은 상기 엠파시스 제어신호의 듀티(Duty)에 따라 가변될 수 있다.
상기 엠파시스 기준전압은 도 6의 (e)에 도시된 바와 같이, 파지티브 극성을 갖는 상기 데이터전압의 크기(X, Z, V) 보다는 크며, 네가티브 극성을 갖는 상기 데이터전압의 크기(Y) 보다는 작다.
또한, 하나의 엠파시스 기준전압이 출력되는 기간(a)과 하나의 데이터전압이 출력되는 기간(X)의 합은, 1수평기간 보다 작거나 같게 형성된다. 즉, 상기 엠파시스 기준전압은, 1수평기간 중, 상기 데이터전압이 출력되기 직전에 출력되어, 상기 데이터전압에 의해 충전되는 픽셀을, 상기 데이터전압보다 높은 전압을 갖는 상기 엠파시스 기준전압으로 미리 충전시키는 기능을 수행한다. 이에 따라, 픽셀 충전기간이 짧아지는 경우에도, 상기 픽셀에는 기 설정된 전압이 정상적으로 충전될 수 있다.
한편, 도 6의 (e)에 도시된 파형에 대응하여 데이터전압(Vdata)이 표시되어 있으나, (e)에 도시된 파형은, 실질적으로는 상기 데이터전압 및 상기 엠파시스 기준전압을 모두 포함하고 있다. 즉, (e)에서 SOE의 폴링 기간 이후에 (a) 기간만큼 출력되는 신호는 엠파시스 기준전압이며, 이후, 다음번 SOE의 폴링기간 전까지 (X) 기간만큼 출력되는 신호는 데이터전압이다.
또한, 도 6의 (e)에서, a, b, c, d, X, Y, Z, V는 다양한 의미로 사용될 수 있다. 즉, 상기 기호들은, 펄스폭 또는 펄스의 출력기간을 의미하는 것으로 사용될 수 있다. 또한, X, Y, Z, V는 해당 펄스의 전압값을 의미하는 것으로 사용될 수도 있다.
상기한 바와 같은 본 발명을 정리하면 다음과 같다.
본 발명에 따른 액정표시장치에서는, 도 3에 도시된 바와 같은 데이터 드라이버(300)의 샘플링 래치(Sampling Latch)(320)가, 상기 타이밍 컨트롤러보부터 전송되어온 영상데이터를 각 채널에 맞게 샘플링(Sampling) 하고, 상기 홀딩 래치(Holding Latch)(330)가 상기 소스 출력 인에이블 신호(SOE)를 받아 샘플링된 영상데이터를 출력한다.
상기 홀딩 래치(300)에서 출력된 상기 영상데이터를 형성하는 비트데이터들은 상기 변환부(340)에서 변환되거나 또는 그대로 출력된다.
상기 디지털 아날로그 변환부(DAC)(360)는 상기 변환부(340)로부터 전송되어온 신호들에 따라, 데이터전압을 출력생성하거나 또는 엠파시스 기준전압을 생성하며, 상기 버퍼(370)는 상기 데이터전압 또는 상기 기준전압을, Unit gain OPAMP를 거쳐 최종적으로 상기 데이터라인으로 출력한다.
이때, 상기 데이터전압에는, Low 또는 high 방향의 상기 엠파시스 기준전압을 결정하기 위한 bit가 추가되어 있다.
즉, 본 발명에서는 상기 홀딩 래치(Holding Latch)(330)와 상기 디지털 아날로그 변환부(DAC)(360) 사이에, 상기 변환부(340)가 구비되어 있으며, 상기 변환부(340)에는 상기 스위칭기(350)가 형성되어 있다. 상기 스위칭기(350)에 의해, 상기 홀딩 래치(330)로부터 전송되는 값에 상관없이, 엠파시스(Emphasis) 구간에서는 강제적으로 특정값(0)이 생성될 수 있다.
즉, 상기 엠파시스 제어신호(EC : Emphasis Control)와 상기 변환부(340)에서 출력된 8비트의 0값의 조합으로, 상기 디지털 아날로그 변환부(360)는, 상기 엠파시스 기준전압을 생성할 수 있다.
이때, 상기 엠파시스 극성 데이터(EPD)에 따라 상기 엠파시스 기준전압의 극성이 결정된다.
상기한 바와 같은 본 발명에 의하면, 엠파시스 제어신호 하나만으로, 영상데이터의 비트데이터들의 값에 무관하게 지정된 엠파시스 기준전압이 선택될 수 있고, 상기 엠파시스 제어신호의 High 구간의 시간조절로, 상기 엠파시스 기준전압을 공급하는 시간도 조절가능하다. 따라서, 상기 데이터 드라이버(300)에서 멀어지는 필셀데 대한 충전시간 확보가 용이하게 이루어질 수 있다.
한편, 본 발명에서는, Positive Charging White 전압보다 높은 Pre-emphasis를 위해, positive charging Rising Emphasis Voltage(제1엠파시스 기준전압)가 필요하고, 마찬가지로 Negative Charging White 보다 낮은 전압인 Negative Charging Falling Emphasis Voltage(제2엠파시스 기준전압)도 필요하다. 이를 위해, 상기 엠파시스 기준전압은, 파지티브 극성을 갖는 제1엠파시스 기준전압 및 네가티브 극성을 갖는 제2엠파시스 기준전압을 포함할 수 있다.
그러나, negative charging Rising Emphasis Voltage(제2엠파시스 기준전압)와 positive charging Falling Emphasis Voltage(제1엠파시스 기준전압)는 gamma R-string 내부에서 생성될 수 있으므로, 추가적인 구성이 요구되지 않는다.
또한, 도 6에 도시된 바와 같이, Graphic Data(데이터전압)와 함께 엠파시스 극성 데이터(EPD)에 따라 Falling/Rising Emphasis(제1엠파시스 기준전압 / 제2엠팟시스 기준전압)가 결정되고, 상기 엠파시스 제어신호(EC)의 high Duty가 상기 엠파시스 기준전압의 출력 시간을 결정한다.
또한, 본 발명은, 라인 메모리를 이용하여 이전라인과 현재라인의 영상데이터의 관계를 파악하여, Data 천이가 Rising 인지 Falling 인지를 조사하여, 데이터 천이가 Rising 일 때 엠파시스 극성 데이터(EPD)를 high로 세팅하고, 데이터 천이가 Falling 일 때 엠파시스 극성 데이터(EPD)를 low로 세팅하며, 각 Pixel에 맞게 영상데이터와 같이 전송한다.
또한, 상기 엠파시스 제어신호의 Duty 조절에 의해, 상기 엠파시스 기준전압의 출력 기간의 설정이 가능하므로, 라인의 위치에 따라, 데이터 드라이버(300)에서 멀어지는 픽셀의 충전이 용이하게 이루어질 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러

Claims (10)

  1. 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하기 위한 래치부;
    엠파시스 제어신호에 따라, 상기 영상데이터를 형성하는 상기 비트데이터들을 그대로 출력하거나, 또는 상기 영상데이터를 형성하는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 변환부; 및
    상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값이 수신된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터전압이 출력되는 상기 데이터라인으로 출력하기 위한 출력부를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 변환부는,
    상기 비트데이터를 수신하여, 상기 엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 스위칭기를 포함하며,
    상기 스위칭기는 상기 비트데이터가 입력되는 비트라인 마다 형성되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 엠파시스 기준전압은, 파지티브 극성을 갖는 제1엠파시스 기준전압 및 네가티브 극성을 갖는 제2엠파시스 기준전압을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제1엠파시스 기준전압 또는 상기 제2엠파시스 기준전압은, 상기 영상데이터에 포함되어 있는 엠파시스 극성 신호에 의해 선택되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 엠파시스 기준전압이 출력되는 시간은, 상기 엠파시스 제어신호의 펄스폭에 따라 가변되는 것을 특징으로 하는 액정표시장치.
  6. 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하는 단계;
    엠파시스 제어신호에 따라, 상기 영상데이터를 형성하는 상기 비트데이터들을 그대로 출력하거나, 또는 상기 영상데이터를 형성하는 상기 비트데이터들을 특정값으로 변환시켜 출력하는 단계; 및
    변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값이 전송된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터전압이 출력되는 상기 데이터라인으로 출력하는 단계를 포함하는 액정표시장치 구동방법.
  7. 제 6 항에 있어서,
    상기 특정값으로 변환시켜 출력하는 단계는,
    상기 비트데이터들을 0으로 변환시켜 출력하는 것을 특징으로 하는 액정표시장치 구동방법.
  8. 제 6 항에 있어서,
    상기 엠파시스 기준 전압을 출력하는 단계는,
    파지티브 극성을 갖는 제1엠파시스 기준전압 또는 네가티브 극성을 갖는 제2엠파시스 기준전압 중 어느 하나를 상기 데이터라인으로 출력하는 것을 특징으로 하는 액정표시장치 구동방법.
  9. 제 8 항에 있어서,
    상기 엠파시스 기준 전압을 출력하는 단계는,
    상기 영상데이터에 포함되어 있는 엠파시스 극성 신호에 따라, 상기 제1엠파시스 기준전압 또는 상기 제2엠파시스 기준전압 중 어느 하나를 상기 데이터라인으로 출력하는 것을 특징으로 하는 액정표시장치 구동방법.
  10. 제 6 항에 있어서,
    상기 엠파시스 기준 전압을 출력하는 단계는,
    상기 엠파시스 제어신호의 펄스폭에 대응되는 시간 동안, 상기 엠파시스 기준전압을 상기 데이터라인으로 출력하는 것을 특징으로 하는 액정표시장치 구동방법.
KR1020130010838A 2013-01-31 2013-01-31 액정표시장치 및 그 구동방법 KR102066135B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130010838A KR102066135B1 (ko) 2013-01-31 2013-01-31 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130010838A KR102066135B1 (ko) 2013-01-31 2013-01-31 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20140098892A KR20140098892A (ko) 2014-08-11
KR102066135B1 true KR102066135B1 (ko) 2020-01-15

Family

ID=51745450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130010838A KR102066135B1 (ko) 2013-01-31 2013-01-31 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102066135B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102201487B1 (ko) * 2014-11-14 2021-01-12 엘지디스플레이 주식회사 데이터구동부 및 이를 포함하는 표시장치
KR102371896B1 (ko) 2015-06-29 2022-03-11 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008056462A1 (fr) 2006-11-07 2008-05-15 Panasonic Corporation Circuit de convertisseur numérique-analogique

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130011173A (ko) * 2011-07-20 2013-01-30 엘지디스플레이 주식회사 인터페이스 구동회로 및 이를 포함하는 평판표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008056462A1 (fr) 2006-11-07 2008-05-15 Panasonic Corporation Circuit de convertisseur numérique-analogique
JP4864978B2 (ja) * 2006-11-07 2012-02-01 パナソニック株式会社 デジタル・アナログ変換回路

Also Published As

Publication number Publication date
KR20140098892A (ko) 2014-08-11

Similar Documents

Publication Publication Date Title
KR102002459B1 (ko) 액정표시장치 및 그 구동방법
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
US9978326B2 (en) Liquid crystal display device and driving method thereof
KR102255618B1 (ko) 표시장치
US20120218316A1 (en) Lcd device and driving method thereof
US8482554B2 (en) Device and method for driving liquid crystal display device
KR102008133B1 (ko) 표시장치 및 그 구동방법
KR102007775B1 (ko) 액정표시장치 및 그 구동방법
KR20110039006A (ko) 대화면 액정 표시장치
KR20090127771A (ko) 액정표시장치
KR101958654B1 (ko) 도트 인버젼 액정표시장치
KR102066135B1 (ko) 액정표시장치 및 그 구동방법
KR20120066538A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102202870B1 (ko) Ｄｒｄ 방식을 이용한 표시장치
KR20140082488A (ko) 액정표시장치 및 그 구동방법
KR101973405B1 (ko) 액정표시장치
KR20150135615A (ko) 표시장치 및 그 구동방법
KR102298315B1 (ko) 액정표시장치
KR20140038240A (ko) 액정표시장치
KR20120111643A (ko) 액정 표시장치의 구동장치와 그 구동방법
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR102473522B1 (ko) 표시장치 및 그 구동방법
KR20140083646A (ko) 액정표시장치 및 그 구동방법
KR20120131047A (ko) 영상 표시장치의 구동장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant