KR102255618B1

KR102255618B1 - 표시장치

Info

Publication number: KR102255618B1
Application number: KR1020150014773A
Authority: KR
Inventors: 전은석; 김지웅
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-01-30
Filing date: 2015-01-30
Publication date: 2021-05-25
Also published as: KR20160094469A

Abstract

본 발명은 표시장치에 관한 것으로서, 온 클럭신호와 오프 클럭신호를 출력하며 온 클럭신호의 펄스 폭 조절이 가능한 타이밍 컨트롤러; 온 클럭신호와 오프 클럭신호를 이용하여 게이트 클럭신호를 생성하며, 온 클럭신호의 펄스 폭에 따라 게이트 클럭신호의 프리차징 구간의 폭을 조절하는 레벨 쉬프터;를 포함한다. 이에 의해, 모든 서브픽셀들에 동일한 데이터전압이 충전될 수 있으므로, 상호 상이한 서브픽셀들의 충전량이 상이하여 발생하던 녹화 현상과, 한 종류의 서브픽셀들에 약충전과 강충전이 교번됨에 따라 발생하던 라인 딤 현상을 방지할 수 있다.

Description

표시장치{DISPLAY DEVICE}

본 발명은 표시장치에 관한 것이다.

최근, 휴대폰(Mobile Phone), 노트북컴퓨터와 같은 각종 포터플기기(potable device) 및, HDTV 등의 고해상도, 고품질의 영상을 구현하는 정보전자장치가 발전함에 따라, 이에 적용되는 평판표시장치(Flat Panel Display Device)에 대한 수요가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 OLED(Organic Light Emitting Diodes) 등이 활발히 연구되었지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대면적 화면의 실현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.

특히, 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor, TFT)가 이용되는 액티브 매트릭스 방식의 표시장치는 동적인 영상을 표시하기에 적합하다.

도 1을 참조하면, 표시장치는 디지털 비디오 신호를 감마전압을 기준으로 아날로그 신호로 변환하여 데이터라인(DL)에 공급함과 동시에 게이트 신호를 게이트라인(GL)에 공급하여, 데이터신호를 서브픽셀(SP)에 충전시킨다.

TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 서브픽셀에 접속된다. 게이트 신호가 게이트라인(GL)에 인가되면 TFT는 턴-온되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 서브픽셀(SP)의 화소전극에 공급한다.

이러한 액정표시장치는 게이트라인(GL)들을 구동하기 위한 게이트 구동부(130)와 데이터라인(DL)들을 구동하기 위한 데이터 구동부(120)를 포함하며, 표시장치가 대형화 및 고해상도화 될수록 요구되는 구동부를 이루는 IC의 갯수는 증가하고 있다.

그런데, 데이터 구동부(120)의 IC는 타 소자에 비해 상대적으로 매우 고가이기 때문에, 최근에는 표시장치의 생산단가를 낮추기 IC 갯수를 줄이기 위한 여러 방법들이 연구 개발되고 있으며, 이중 하나로써 기존 대비 게이트라인들의 갯수는 2배로 늘리는 대신 데이터라인들의 갯수를 1/2배로 줄여 필요로 하는 IC의 갯수를 반으로 줄이면서도 기존과 동일 해상도를 구현하는 DRD(Double Rate Driving) 구동방식이 제안되었다.

DRD 구동방식 표시장치는, 도 6에 도시한 바와 같이, 하나의 수평라인에 배치된 복수의 서브픽셀들을 두개의 게이트라인들(GL1~8)과 1/2개의 데이터라인(DL1~3)들을 이용하여 구동시킨다. 즉, 하나의 데이터라인(DL1~3)을 사이에 두고 서로 인접한 두개의 서브픽셀들은 두개의 게이트라인들(GL1~8)에 각각 접속되어 데이터라인(DL1~3)을 통해 공급되는 동일 극성의 데이터전압을 충전한다.

이에 따라, 상부 수평라인부터 순차적으로 화살표방향에 따라 각 수평라인의 화소들이 충전된다. 이중 최상단 수평라인에 배치된 서브픽셀들 중 제1 데이터라인(DL1)에 공유된 R 서브픽셀과 G 서브픽셀은 제1 및 제2 게이트라인(GL1, GL2)으로부터의 게이트 클럭신호의 공급시점에 동기되어 정극성(+)으로 순차 충전된다. 제2 데이터라인(DL2)에 공유된 B 서브픽셀과 R 서브픽셀은 제1 및 제2 게이트라인(GL1, GL2)으로부터의 게이트 클럭신호의 공급시점에 동기되어 부극성(-)으로 충전되며, 이때, R 서브픽셀이 먼저 충전되고, B 서브픽셀이 나중에 충전된다. 제3데이터라인(DL3)에 공유된 G 서브픽셀과 B 서브픽셀은 게이트라인들(GL1, GL2)로부터의 게이트신호 공급시점에 동기되어 정극성(+)으로 순차 충전되며, B 서브픽셀이 먼저 충전되고, G 서브픽셀이 나중에 충전된다.

이렇게 각 데이터라인에 연결된 서브픽셀들이 순차적으로 충전될 때, 하나의 데이터라인(DL1~3)에 공유된 두 개의 서브픽셀 중 처음에 충전되는 서브픽셀은 홀수번 째 게이트라인(GL1,3,5,7)의 신호 공급시점부터 충전되는 반면, 두번째 충전되는 서브픽셀은 짝수번 째 게이트라인(GL2,4,6,8)의 신호 공급시점부터 충전된다. 따라서, 첫번째 충전되는 서브픽셀은 약충전이 되고, 두번째 충전되는 서브픽셀은 강충전이 된다.

예를 들어, 제1 데이터라인(DL1)에 연결된 G 서브픽셀은, 제2게이트라인(GL2)의 신호 공급시점부터 충전되기 때문에 제1데이터라인(DL1)을 공유하는 R 서브픽셀의 충전이후 충전되어 강충전되나, 제1데이터라인(DL1)에 연결된 R 서브픽셀은 제1게이트라인(GL1)의 신호 공급시점부터 충전되기 때문에 약충전된다. 이에 따라, R 서브픽셀은 항상 약충전되고, G 서브픽셀은 항상 강충전됨에 따라, 녹화(Greenish) 현상이 발생하게 된다. 이에 반해, B 서브픽셀은 강충전과 약충전이 교번되므로, 수직라인에 따라 충전편차에 기인하는 라인 딤(dim)이 발생되며, 이에 따라 표시장치가 구현하는 영상 품질 저하되는 문제점이 있다.

본 발명은, 각 서브픽셀의 충전량을 조절함으로써, Greenish 현상과 라인 딤 현상을 제거할 수 있도록 하는 표시장치를 제안한다.

상기 목적은, 일정한 주기를 가지고 형성되는 다수의 펄스로 이루어진 온 클럭신호와, 상기 온 클럭신호와 동일한 주기를 가지나 소정의 시간차를 두고 형성되는 다수의 펄스로 이루어진 오프 클럭신호를 출력하며, 상기 온 클럭신호의 펄스 폭 조절이 가능한 타이밍 컨트롤러; 및 상기 온 클럭신호와 오프 클럭신호를 이용하여 게이트 클럭신호를 생성하며, 상기 온 클럭신호의 펄스 폭에 따라 상기 게이트 클럭신호의 프리차징 구간의 폭을 조절하는 레벨 쉬프터;를 포함하는 표시장치에 의해 달성될 수 있다.

본 발명에 따르면, 모든 서브픽셀들에 동일한 데이터전압이 충전될 수 있으므로, 상호 상이한 서브픽셀들의 충전량이 상이하여 발생하던 녹화 현상과, 한 종류의 서브픽셀들에 약충전과 강충전이 교번됨에 따라 발생하던 라인 딤 현상을 방지할 수 있다. 이에 따라, 표시장치의 화질을 향상시킬 수 있다.

도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도,
도 2는 본 발명에 따른 타이밍 컨트롤러의 구성블럭도,
도 3은 온 클럭신호(ON_CLK), 오프 클럭신호(OFF_CLK), 홀수번째 게이트 클럭신호(ODD), 짝수번째 게이트 클럭신호(EVEN)의 신호도,
도 4는 본 발명에 따른 레벨 쉬프터의 구성블럭도,
도 5는 서브픽셀의 배열구조를 나타낸 도면,
도 6은 본 발명에 의해 출력되는 홀수번째 스캔신호와 짝수번째 스캔신호를 나타낸 도면이다.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.

도 1은 본 실시예들에 따른 표시장치의 개략적인 시스템 구성도이다.

도 1을 참조하면, 본 실시예들에 따른 표시장치(100)는, 표시패널(110), 데이터 구동부(120), 게이트 구동부(130), 타이밍 컨트롤러(140) 등을 포함한다.

표시패널(110)에는, 서로 교차하는 방향으로 다수의 데이터라인(DL)과 다수의 게이트라인(GL)이 배치된다. 또한, 표시패널(110)에는, 다수의 서브픽셀(SP: Sub Pixel)이 매트릭스 타입으로 배치된다.

데이터 구동부(120)는, 다수의 데이터라인으로 데이터전압을 공급하여 다수의 데이터라인(DL)을 구동한다.

게이트 구동부(130)는, 다수의 게이트라인(GL)으로 스캔 신호를 순차적으로 공급하여 다수의 게이트라인(GL)을 순차적으로 구동한다.

타이밍 컨트롤러(140)는, 데이터 구동부(120) 및 게이트 구동부(130)로 제어신호를 공급하여, 데이터 구동부(120) 및 게이트 구동부(130)를 제어한다.

이러한 타이밍 컨트롤러(140)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 영상데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.

게이트 구동부(130)는, 타이밍 컨트롤러(140)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 스캔 신호를 다수의 게이트라인으로 순차적으로 공급하여 다수의 게이트라인을 순차적으로 구동한다.

게이트 구동부(130)는, 구동 방식에 따라서, 도 1에서와 같이, 표시패널(110)의 일 측에만 위치할 수도 있고, 경우에 따라서는, 양측에 위치할 수도 있다.

또한, 게이트 구동부(130)는, 하나 이상의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다. 단, 도 1에서는 설명의 편의상, 5개의 게이트 드라이버 집적회로(GDIC)가 도시되었다.

또한, 게이트 구동부(130)에 포함된 하나 이상의 게이트 드라이버 집적회로(GDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다. 단, 게이트 구동부(130)가 GIP 구조로 설계된 경우, 게이트 구동부(130)는 집적회로(IC) 형태가 아닌 게이트 구동 회로를 적어도 하나 포함할 수 있다.

게이트 구동부(125)는 하나 이상의 쉬프트레지스터로 구성되며, 제1 쉬프트레지스터 내지 제n 쉬프트레지스터는 각각 타이밍 컨트롤러(140)로부터 입력되는 온 클럭신호(ON_CLK) 및 오프 클럭신호(OFF_CLK)에 대응하여 발생된 게이트 클럭신호를 생성하고 게이트라인(GL)으로 공급하여, 박막 트랜지스터들을 턴-온/오프(turn-on/off) 구동시켜 데이터 구동부(120)로부터 공급되는 영상신호들이 각 박막트랜지스터(TFT)들에 접속된 서브픽셀들로 인가되도록 한다.

데이터 구동부(120)는, 특정 게이트라인(GL)이 열리면, 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터전압으로 변환하여 데이터라인들로 공급함으로써, 다수의 데이터라인(DL)을 구동한다.

데이터 구동부(120)는 하나 이상의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit, 데이터 드라이버 집적회로(Data Driver IC)라고도 함)를 포함할 수 있다. 단, 도 1에서는, 설명의 편의상, 10개의 소스 드라이버 집적회로(SDIC)가 도시되었다.

데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시패널(110)에 직접 배치될 수도 있으며, 경우에 따라서, 표시패널(110)에 집적화되어 배치될 수도 있다.

데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC) 각각은, 쉬프트 레지스터, 래치, 디지털 아날로그 컨버터(DAC: Digital Analog Converter), 출력 버퍼 등을 포함하고, 경우에 따라서, 서브픽셀 보상을 위해 아날로그 전압 값을 센싱하여 디지털 값으로 변환하고 센싱 데이터를 생성하여 출력하는 아날로그 디지털 컨버터(ADC: Analog Digital Converter)를 더 포함할 수 있다.

또한, 데이터 구동부(120)에 포함된 하나 이상의 소스 드라이버 집적회로(SDIC) 각각은, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 하나 이상의 소스 드라이버 집적회로(SDIC) 각각에서, 일 단은 소스 인쇄회로기판(Source Printed Circuit Board, 160a, 160b)에 본딩되고, 타 단은 표시패널(110)에 본딩된다.

타이밍 컨트롤러(140)는, 외부로부터 입력 영상의 영상 데이터와 함께, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호(CLK) 등을 포함하는 각종 타이밍 신호들을 수신한다.

이에 따라, 타이밍 컨트롤러(140)는, 외부로부터 입력된 영상 데이터를 데이터 구동부(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상데이터를 출력한다. 또한, 타이밍 컨트롤러(140)는, 입력받은 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 입력 데이터 인에이블(DE: Data Enable) 신호, 클럭 신호 등의 타이밍 신호를 이용하여 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위한 각종 제어 신호들을 생성하여 데이터 구동부(120) 및 게이트 구동부(130)로 출력한다.

도 2는 본 발명에 따른 타이밍 컨트롤러의 구성블럭도이다.

본 타이밍 컨트롤러(140)에서 게이트 구동부(130)로 제공되는 제어신호는, 게이트 스타트 신호와, 클럭신호를 포함할 수 있다. 게이트 스타트 신호는 게이트의 구동을 시작하는 명령신호이고, 기준클럭신호는 게이트 클럭신호를 생성하기 위한 신호이다.

기준클럭신호는, 온 클럭신호(ON_CLK)와 오프 클럭신호(OFF_CLK)를 포함할 수 있다.

본 타이밍 컨트롤러(140)는, 온 클럭신호(ON_CLK)의 폭을 조절하여 출력할 수 있으며, 이를 위해, 기준클럭신호 생성부(141)와, 온 클럭신호(ON_CLK)의 폭을 조절하는 클럭신호 조절부(143)와, 클럭신호의 조절비율에 대한 정보를 저장하는 메모리(145)를 포함할 수 있다.

기준클럭신호 생성부(141)는, 온 클럭신호(ON_CLK)와 오프 클럭신호(OFF_CLK)를 생성하며, 온 클럭신호(ON_CLK)에서 펄스가 온되면 게이트 클럭신호가 온되고, 오프 클럭신호(OFF_CLK)의 펄스가 온되면 게이트 클럭신호가 오프되도록 게이트 클럭신호를 형성한다. 온 클럭신호(ON_CLK)와 오프 클럭신호(OFF_CLK)는 동일한 주기를 갖는 펄스를 갖도록 형성되나, 소정의 시간 차를 두고 온 클럭신호(ON_CLK)의 펄스와 오프 클럭신호(OFF_CLK)의 펄스가 생성된다.

클럭신호 조절부(143)는, 메모리(145)에 저장된 클럭신호의 조절비율에 따라 온 클럭신호(ON_CLK)의 폭을 조절할 수 있다. 온 클럭신호(ON_CLK)의 폭은 게이트 클럭신호의 프리차징 구간의 폭을 결정하고, 오프 클럭신호(OFF_CLK)의 폭은 게이트 클럭신호의 다운구간의 폭을 결정한다. 클럭신호 조절부(143)에서는 온 클럭신호(ON_CLK)의 폭을 조절함으로써, 게이트 클럭신호의 프리차징 구간의 폭을 조절할 수 있다. 온 클럭신호(ON_CLK)의 폭이 좁아지면 게이트 클럭신호의 프리차징 구간이 좁아지게 되고, 온 클럭신호(ON_CLK)의 폭이 넓어지면 게이트 클럭신호의 프리차징 구간이 넓어지게 된다. 이때, 게이트 클럭신호의 턴온시간은 동일하므로, 프리차징 구간이 좁아지면, 차징구간이 넓어지게 되어 충전량이 커지게 된다. 반면, 프리차징 구간이 넓어지면, 차징구간이 좁아지게 되어 충전량이 적어지게 된다.

클럭신호 조절부(143)에서는 온 클럭신호(ON_CLK)에서 홀수번째 펄스의 폭이 짝수번째 펄스의 폭보다 상대적으로 좁도록 펄스의 폭을 조절할 수 있다. 이를 위해, 클럭신호 조절부(143)는 온 클럭신호(ON_CLK)의 펄스 중 홀수번째 또는 짝수번째 펄스를 조절할 수 있다.

클럭신호 조절부(143)는, 짝수번째 펄스를 조절하는 경우에는 짝수번째 펄스의 폭이 넓어지도록 조절할 수 있고, 홀수번째 펄스를 조절하는 경우에는 홀수번째 펄스의 폭이 좁아지도록 조절할 수 있다. 이 두 경우 모두, 도 3에 도시된 바와 같이, 짝수번째 펄스의 폭이 홀수번째 펄스의 폭보다 상대적으로 넓어지게 된다.

이렇게 클럭신호 조절부(143)에서 짝수번째 펄스의 폭이 넓어지도록 조절할 경우, 짝수번째에 형성되는 게이트 클럭신호의 프리차징 구간이 넓어지게 되므로, 차징 구간이 좁아지게 되어 전체적인 충전량은 적어지게 된다.

그러나, 홀수번째 게이트 클럭신호에 의해 턴온되는 서브픽셀의 경우, 신호의 라이징시 소요되는 시간동안 충전량이 손실되므로, 클럭신호 조절부(143)에 의한 짝수번째 펄스의 폭 조절로 인해, 홀수번째 게이트 클럭신호에 의해 턴온되는 서브픽셀과 짝수번째 게이트 클럭신호에 의해 턴온되는 서브픽셀은 동일하게 충전된다.

메모리(145)에는 온 클럭신호(ON_CLK)의 홀수번째 펄스의 폭 정보 및 짝수번째 펄스의 폭 정보와, 오프 클럭신호(OFF_CLK)의 펄스 폭 정보가 저장되어 있다. 이에 따라, 클럭신호 조절부(143)에서는 메모리(145)에 저장된 온 클럭신호(ON_CLK) 및 오프 클럭신호(OFF_CLK)의 펄스 폭에 기초하여 기준클럭신호 생성부(141)에서 생성된 온 클럭신호(ON_CLK)의 펄스 폭을 조절할 수 있다.

도 1을 참조하면, 타이밍 컨트롤러(140)는, 소스 드라이버 집적회로(SDIC)가 본딩된 적어도 하나의 소스 인쇄회로기판(160a, 160b)과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄 회로(FPC: Flexible Printed Circuit) 등의 연결 매체(170a, 170b)를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board, 180)에 배치될 수 있다.

이러한 컨트롤 인쇄회로기판(180)에는, 표시패널(110), 데이터 구동부(120) 및 게이트 구동부(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러(150)가 더 배치될 수 있다. 이러한 전원 컨트롤러는 전원 관리 집적회로(PMIC: Power Management IC)라고도 한다.

전원 컨트롤러(150)는 타이밍 컨트롤러(140)로부터 제공된 온 클럭신호(ON_CLK)와 오프 클럭신호(OFF_CLK) 및 게이트 스타트 신호를 이용하여 게이트 구동부(130)로 제공되는 게이트 클럭신호(GCLK)를 생성하고, 온 클럭신호(ON_CLK)D의 펄스 폭에 따라 게이트 클럭신호(GCLK)의 프리차징 구간의 폭을 조절하는 레벨 쉬프터(151)를 포함할 수 있다.

레벨 쉬프터(151)는, 도 4에 도시된 바와 같이, 게이트 클럭 생성부(153)와, 프리차징 조절부(155)를 포함할 수 있다.

게이트 클럭 생성부(153)는, 타이밍 컨트롤러(140)로부터 제공된 온 클럭신호(ON_CLK)와 오프 클럭신호(OFF_CLK)를 이용하여 게이트 클럭신호(GCLK)(GCLK)를 생성할 수 있다. 게이트 클럭 생성부(153)는, 온 클럭신호(ON_CLK)의 펄스가 온되면, 게이트 클럭신호(GCLK)를 온시키고, 오프 클럭신호(OFF_CLK)의 펄스가 온되면, 게이트 클럭신호(GCLK)를 오프시킴으로써, 게이트 클럭신호(GCLK)의 펄스를 생성할 수 있다.

프리차징 조절부(155)는, 게이트 클럭 생성부(153)에서 생성된 게이트 클럭신호(GCLK)의 프리차징구간 폭을 조절할 수 있다. 프리차징 조절부(155)는, 온 클럭신호(ON_CLK)의 펄스 폭을 이용하여 프리차징구간의 폭을 조절하며, 이때, 온 클럭신호(ON_CLK)의 펄스 폭에 매칭되도록 프리차징구간의 폭을 조절한다. 즉, 온 클럭신호(ON_CLK)의 펄스 폭이 넓을수록 프리차징구간의 폭도 넓어지고, 온 클럭신호(ON_CLK)의 펄스 폭이 좁을수록 프리차징 구간의 폭도 좁아지게 된다. 온 클럭신호(ON_CLK)는 짝수번째 펄스 폭이 홀수번째 펄스 폭보다 넓게 형성되므로, 도 3에 도시된 바와 같이, 짝수번째 생성되는 게이트 클럭신호(GCLK)의 프리차징 구간은 홀수번째 생성되는 게이트 클럭신호(GCLK)의 프리차징 구간보다 넓게 형성된다.

이러한 프리차징 조절부(155)에서의 프리차징 구간의 폭 조절에 따라, 나머지 차징구간의 폭이 조절되므로, 프리차징 구간이 넓어질 경우, 차징구간이 좁아져 충전량이 감소한다. 이렇게 프리차징 구간의 폭이 조절된 게이트 클럭신호(GCLK)는 게이트 구동부(130)로 전달된다.

게이트 구동부(130)에서는 스캔신호의 생성을 위한 게이트 클럭신호(GCLK)와, 한 프레임의 시작을 알리는 구동시작신호를 제공받는다. 게이트 구동부(130)는, 게이트 클럭신호(GCLK)의 각 펄스에 부합되는 스캔신호를 생성하여 각 게이트라인(GL)으로 제공할 수 있다. 이때, 홀수번째 게이트라인(GL)에 제공되는 스캔신호는, 도 3에 도시된 홀수번째 게이트 클럭신호(GCLK-ODD)와 동일한 형상으로 형성되고, 짝수번째 게이트라인(GL)에 제공되는 스캔신호는 도 3에 도시된 짝수번째 게이트 클럭신호(GCLK-EVEN)와 동일한 형상으로 형성된다. 즉, 짝수번째 게이트라인(GL)에 제공되는 스캔신호의 프리차징 구간의 폭이 홀수번째 게이트라인(GL)에 제공되는 스캔신호의 프리차징 구간의 폭보다 넓게 형성된다.

도 5는 본 발명에 따라 형성된 스캔신호가 제공되는 각 서브픽셀 영역의 구성도이다.

각 서브픽셀은 가로방향을 따라, R 서브픽셀, G 서브픽셀, B 서브픽셀이 순차적으로 배열되어 있으며, 데이터라인(DL)은 홀수번째 서브픽셀 라인과 짝수번째 서브픽셀 라인 사이에 배치되어 있다.

게이트라인(GL)은 하나의 수평 라인의 서브픽셀들에 대해 상부와 하부에 각각 한 쌍이 배치되어 있다. 그리고 홀수번째 게이트라인(GL)에는 홀수번째 서브픽셀들이 연결되어 있고, 짝수번째 게이트라인(GL)에는 짝수번째 서브픽셀들이 연결되어 있다.

데이터라인(DL)과 게이트라인(GL)은 박막트랜지스터를 통해 각 서브픽셀들에 연결되며, 게이트라인(GL)에는 박막트랜지스터의 게이트가 연결되어 있다. 이에 따라, 게이트라인(GL)을 통해 제공되는 스캔신호에 따라 각 서브픽셀들에 연결된 박막트랜지스터가 턴온되고, 박막트랜지스터가 턴온되면 데이터라인(DL)을 통해 각 서브픽셀로 데이터전압이 제공되어 각 서브픽셀이 충전된다.

도 5에 도시된 바와 같이, 제1데이터라인(DL1)은 R 서브픽셀과 G 서브픽셀 사이에 배치되어 있으며, R 서브픽셀은 박막트랜지스터를 통해 제1게이트라인(GL1)과 제1데이터라인(DL1)에 연결되어 있고, G 서브픽셀은 박막트랜지스터를 통해 제2게이트라인(GL2)과 제1데이터라인(DL1)에 연결되어 있다. 이에 따라, 제1게이트라인(GL1)을 통해 스캔신호가 입력되면, R 서브픽셀의 박막트랜지스터가 턴온되고, 제1데이터라인(DL1)을 통해 R 서브픽셀에 데이터전압이 제공되어 충전이 시작된다. 제2게이트라인(GL2)을 통해 스캔신호가 입력되면, G 서브픽셀의 박막트랜지스터가 턴온되고, 제1데이터라인(DL1)을 통해 G 서브픽셀에 데이터전압이 제공되어 충전이 시작된다. 즉, 도 5에 화살표로 표시한 바와 같이, 제1 데이터라인(DL1)에 공유된 R 서브픽셀과 G 서브픽셀은 제1 및 제2 게이트라인(GL1, GL2)으로부터의 게이트 클럭신호(GCLK)의 공급시점에 동기되어 정극성(+)으로 순차 충전된다.

제2데이터라인(DL2)은 B 서브픽셀과 R 서브픽셀 사이에 배치되어 있으며, B 서브픽셀은 박막트랜지스터를 통해 제2게이트라인(GL2)과 제2데이터라인(DL2)에 연결되어 있고, R 서브픽셀은 박막트랜지스터를 통해 제1게이트라인(GL1)과 제2데이터라인(DL2)에 연결되어 있다. 이에 따라, 제1게이트라인(GL1)을 통해 스캔신호가 입력되면, R 서브픽셀에 연결된 박막트랜지스터가 턴온되고 제2데이터라인(DL2)을 통해 R 서브픽셀에 데이터전압이 제공되어 충전이 시작된다. 제2게이트라인(GL2)을 통해 스캔신호가 입력되면, B 서브픽셀에 연결된 박막트랜지스터가 턴온되고 제2데이터라인(DL2)을 통해 B 서브픽셀에 데이터전압이 제공되어 충전이 시작된다. 즉, 제2 데이터라인(DL2)에 공유된 B 서브픽셀과 R 서브픽셀은 제1 및 제2 게이트라인(GL1, GL2)으로부터의 게이트 클럭신호(GCLK)의 공급시점에 동기되어 부극성(-)으로 충전되며, 이때, 도 5에 화살표로 표시된 바와 같이, R 서브픽셀이 먼저 충전되고, B 서브픽셀이 나중에 충전된다.

제3데이터라인(DL3)은 G 서브픽셀과 B 서브픽셀 사이에 배치되어 있으며, G 서브픽셀은 박막트랜지스터를 통해 제2게이트라인(GL2)과 제3데이터라인(DL3)에 연결되어 있고, B 서브픽셀은 박막트랜지스터를 통해 제1게이트라인(GL1)과 제3데이터라인(DL3)에 연결되어 있다. 이에 따라, 제1게이트라인(GL1)을 통해 스캔신호가 입력되면, B 서브픽셀에 연결된 박막트랜지스터가 턴온되고 제3데이터라인(DL3)을 통해 제공된 데이터 전압이 B 서브픽셀에 충전된다. 제2게이트라인(GL2)을 통해 스캔신호가 입력되면, G 서브픽셀의 박막트랜지스터가 턴온되고 제3데이터라인(DL3)을 통해 제공된 데이터 전압이 G 서브픽셀에 충전된다. 즉, 제3데이터라인(DL3)에 공유된 G 서브픽셀과 B 서브픽셀은 제1 및 제2게이트라인들(GL1, GL2)로부터의 게이트신호 공급시점에 동기되어 정극성(+)으로 순차 충전되며, 도 5에 화살표로 표시한 바와 같이, B 서브픽셀이 먼저 충전되고, G 서브픽셀이 나중에 충전된다.

이러한 구조와 순서로 서브픽셀들에 데이터전압이 제공되면, 각 데이터라인(DL)에 연결된 서브픽셀들 중, 홀수번째로 충전되는 서브픽셀들은 데이터전압의 라이징 시간 지연에 의해 짝수번째로 충전되는 서브픽셀들에 비해 상대적으로 충전량이 적어 약충전된다. 예를 들어, 제1데이터라인(DL1)에 연결된 R 서브픽셀들, 제2데이터라인(DL2)에 연결된 R 서브픽셀들, 제3데이터라인(DL3)에 연결된 B 서브픽셀들의 충전량은, 제1데이터라인(DL1)에 연결된 G 서브픽셀들, 제2데이터라인(DL2)에 연결된 B 서브픽셀들, 제3데이터라인(DL3)에 연결된 G 서브픽셀들에 비해 상대적으로 적기 때문에 약충전된다.

한편, 제1 내지 제3데이터라인(DL1~3)에는 각각 2 줄의 R 서브픽셀들, G 서브픽셀들, B 서브픽셀들이 연결되어 있다. 이 중, R 서브픽셀들은 모두 홀수번째로 충전되므로 약충전되고, G 서브픽셀들은 모두 짝수번째로 충전되므로 강충전된다. 또한, B 서브픽셀들은 홀수번째에 충전되는 경우도 있고 짝수번째 충전되는 경우도 있으므로, 약충전과 강충전이 교번된다.

이에 따라, R 서브픽셀들은 모두 약충전되는 반면, G 서브픽셀들은 모두 강충전되기 때문에 녹화 현상이 발생한다. 또한, B 서브픽셀은 강충전과 약충전에 의한 충전편차에 기인하는 세로 라인 딤(dim)이 두드러지며, 이에 따라 표시패널이 구현하는 영상 품질 저하되는 문제점이 있다.

그러나, 본 발명에서는, 도 6에 도시된 바와 같이, 데이터전압이 제공되는 동안, 홀수번째 게이트라인(GL)을 통해 제공되는 스캔신호(ODD)의 프리차징 구간의 폭이 짝수번째 게이트라인(GL)을 통해 제공되는 스캔신호(EVEN)의 프리차징 구간의 폭보다 좁다. 이때, 전체 스캔신호의 폭은 동일하므로, 프리차징 구간의 폭이 좁을수록 차징구간의 폭이 넓으며, 프리차징 구간의 폭이 넓을수록 차징구간의 폭이 좁다. 즉, 프리차징 구간의 폭이 좁을수록 서브픽셀들의 충전량이 증가하게 되고, 프리차징 구간의 폭이 넓을수록 서브픽셀들의 충전량이 감소하게 된다.

이에 따라, 홀수번째 게이트라인(GL)을 통해 제공되는 스캔신호의 프리차징 구간의 폭이 상대적으로 좁기 때문에, 홀수번째로 충전되는 서브픽셀들에는 짝수번째로 충전되는 서브픽셀들보다 상대적으로 더 긴 차징구간동안 데이터 전압이 제공된다. 반면 짝수번째로 충전되는 서브픽셀들에는 더 짧은 차징구간동안 데이터 전압이 제공된다.

이에 따라, 기존에는 홀수번째로 충전되는 서브픽셀들의 충전량이 짝수번째로 충전되는 서브픽셀들의 충전량에 비해 적었으나, 본 발명에서는 홀수번째로 충전되는 서브픽셀들에 더 긴 차징구간동안 데이터 전압이 제공됨에 따라, 홀수번째로 충전되는 서브픽셀들과 짝수번째로 충전되는 서브픽셀들에 동일한 데이터전압이 충전된다.

이러한 구성에 의한 표시장치에서는, 타이밍 컨트롤러(140)에서 제공되는 온 클럭신호(ON_CLK)와 오프 클럭신호(OFF_CLK) 중 온 클럭신호(ON_CLK)의 펄스 폭을 조절함으로써, 게이트 클럭신호(GCLK)와 스캔신호의 프리차징 구간 폭을 조절할 수 있다. 이에 따라, 기존에 약충전되었던 홀수번째 충전순서의 서브픽셀들에는 더 짧은 프리차징구간과 더 긴 차징구간을 제공하고, 강충전되었던 짝수번째 충전순서의 서브픽셀들에는 더 긴 프리차징구간과 더 짧은 차징구간을 제공함으로써, 모든 서브픽셀들에 동일한 데이터전압이 충전될 수 있도록 한다. 따라서, 기존에 R 서브픽셀들이 약충전되고, G 서브픽셀들이 강충전됨에 따라 발생하던 녹화 현상과, B 서브픽셀들에 약충전과 강충전이 교번됨에 따라 발생하던 라인 딤 현상을 방지할 수 있으므로, 화질을 향상시킬 수 있다.

전술한 실시예에서 언급한 표준내용 또는 표준문서들은 명세서의 설명을 간략하게 하기 위해 생략한 것으로 본 명세서의 일부를 구성한다. 따라서, 위 표준내용 및 표준문서들의 일부의 내용을 본 명세서에 추가하거나 청구범위에 기재하는 것은 본 발명의 범위에 해당하는 것으로 해석되어야 한다.

이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야하며, 그와 동등한 범위내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

120 : 데이터 구동부 130 : 게이트 구동부
140 : 타이밍 컨트롤러 141 : 기준클럭신호 생성부
143 : 클럭신호 조절부 151 : 레벨 쉬프터
153 : 게이트 클럭 생성부 155 : 프리차징 조절부

Claims

제1 펄스 폭을 갖고, 다수의 펄스로 이루어진 제1 온 클럭신호, 상기 제1 펄스 폭과 상이한 제2 펄스 폭을 갖는 제2 온 클럭신호를 포함하는 온 클럭신호;
상기 제1 온 클럭신호 및 상기 제2 온 클럭신호와 시간차를 두고 출력되고, 다수의 펄스로 이루어진 오프 클럭신호;
상기 온 클럭신호와 상기 오프 클럭신호를 출력하고, 상기 온 클럭신호의 펄스 폭 조절이 가능한 타이밍 컨트롤러; 및
상기 제1 온 클럭신호와 상기 오프 클럭신호를 이용하여 제1 게이트 클럭신호를 생성하고, 상기 제2 온 클럭신호와 상기 오프 클럭신호를 이용하여 제2 게이트 클럭신호를 생성하며, 상기 제1 온 클럭신호의 펄스 폭에 따라 상기 제1 게이트 클럭신호의 프리차징 구간의 폭을 조절하고, 상기 제2 온 클럭신호의 펄스 폭에 따라 상기 제2 게이트 클럭신호의 프리차징 구간의 폭을 조절하는 레벨 쉬프터;를 포함하는 표시장치.
제1항에 있어서,
상기 타이밍 컨트롤러는,
상기 온 클럭신호와 상기 오프 클럭신호를 생성하는 기준클럭신호 생성부;
상기 온 클럭신호 중 미리 선택된 펄스의 폭을 조절하는 클럭신호 조절부; 및
상기 온 클럭신호의 펄스 폭 조절비율에 대한 정보를 저장하는 메모리;를 포함하는 표시장치.
제2항에 있어서,
상기 클럭신호 조절부는,
상기 온 클럭신호 중 짝수번째 펄스의 폭이 홀수번째 펄스의 폭보다 넓어지도록 상기 온 클럭신호의 펄스 폭을 조절하는 표시장치.
제1항에 있어서,
상기 레벨 쉬프터는,
상기 타이밍 컨트롤러로부터 제공된 상기 제1 온 클럭신호와 상기 오프 클럭신호를 이용하여 상기 제1 게이트 클럭신호를 생성하고, 상기 타이밍 컨트롤러로부터 제공된 상기 제2 온 클럭신호와 상기 오프 클럭신호를 이용하여 상기 제2 게이트 클럭신호를 생성하는 게이트 클럭 생성부; 및
상기 제1 게이트 클럭신호에서 상기 제1 온 클럭신호의 펄스 폭에 기초하여 상기 제1 게이트 클럭신호의 프리차징 구간의 폭을 조절하고, 상기 제2 게이트 클럭신호에서 상기 제2 온 클럭신호의 펄스 폭에 기초하여 상기 제2 게이트 클럭신호의 프리차징 구간의 폭을 조절하는 프리차징 조절부;를 포함하는 표시장치.
제4항에 있어서,
상기 프리차징 조절부는, 상기 제1 온 클럭신호의 펄스 폭이 넓어지면 상기 제1 게이트 클럭신호의 프리차징 구간의 폭을 증가시키고, 상기 제1 온 클럭신호의 펄스 폭이 좁아지면 상기 제1 게이트 클럭신호의 프리차징 구간의 폭을 감소시키는 표시장치.
제4항에 있어서,
상기 프리차징 조절부는, 홀수번째 게이트라인에 적용되는 상기 제1 게이트 클럭신호의 프리차징 구간의 폭이 짝수번째 게이트라인에 적용되는 상기 제2 게이트 클럭신호의 프리차징 구간의 폭보다 좁아지도록 조절하는 표시장치.
제4항에 있어서,
상기 제1 게이트 클럭신호에 기초하여 홀수번째 게이트라인에 제공되는 제1 스캔신호 및 상기 제2 게이트 클럭신호에 기초하여 짝수번째 게이트라인에 제공되는 제2 스캔신호를 생성하는 게이트 구동부를 포함하는 표시장치.
제7항에 있어서,
상기 게이트 구동부는, 상기 홀수번째 게이트라인에 제공되는 상기 제1 스캔신호의 프리차징 구간의 폭이 상기 짝수번째 게이트라인에 제공되는 상기 제2 스캔신호의 프리차징 구간의 폭보다 좁아지도록 조절하는 표시장치.