KR102050442B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102050442B1
KR102050442B1 KR1020120158085A KR20120158085A KR102050442B1 KR 102050442 B1 KR102050442 B1 KR 102050442B1 KR 1020120158085 A KR1020120158085 A KR 1020120158085A KR 20120158085 A KR20120158085 A KR 20120158085A KR 102050442 B1 KR102050442 B1 KR 102050442B1
Authority
KR
South Korea
Prior art keywords
gate
level shifter
timing controller
masking
gate driver
Prior art date
Application number
KR1020120158085A
Other languages
English (en)
Other versions
KR20140087594A (ko
Inventor
김재혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120158085A priority Critical patent/KR102050442B1/ko
Publication of KR20140087594A publication Critical patent/KR20140087594A/ko
Application granted granted Critical
Publication of KR102050442B1 publication Critical patent/KR102050442B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전원이 불안정한 구간에서는 타이밍 컨트롤러의 출력을 마스킹하여 레벨 쉬프터의 출력을 차단함으로써 비정상적인 표시를 방지할 수 있는 표시 장치에 관한 것으로, 본 발명의 표시 장치는 표시부의 게이트 라인들을 구동하는 게이트 드라이버와; 입력 전압을 이용하여 해당 표시 장치에 필요한 복수의 구동 전압을 생성하여 출력하는 전압 생성부와; 타이밍 컨트롤러로부터 입력되는 복수의 타이밍 신호를 이용하여 게이트 드라이버를 제어하는 복수의 게이트 제어 신호를 생성하고 레벨 쉬프팅하여 출력하는 레벨 쉬프터 유닛을 포함하고; 레벨 쉬프터 유닛은 미리 설정된 마스킹 신호와 타이밍 컨트롤러로부터 입력되는 복수의 타이밍 신호를 논리 연산한 결과가 디세이블 상태인 동안, 게이트 드라이버로 공급되는 레벨 쉬프터 유닛의 모든 출력을 차단한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 전원이 불안정할 때 타이밍 컨트롤러의 출력을 마스킹하여 레벨 쉬프터의 출력을 차단함으로써 비정상적인 표시를 방지할 수 있는 표시 장치에 관한 것이다.
최근 표시 장치로 각광 받고 있는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 불활성 가스의 방전을 이용한 플라즈마 디스플레이 패널(Plasma Display Panel; PDP), 유기 발광 다이오드(Organic Light Emitting Diode; OLED)를 이용한 OLED 표시 장치 등이 대표적이다. PDP는 대형 TV로, OLED 표시 장치는 소형 제품에 주로 응용되고 있고, LCD는 휴대폰, 노트북, 모니터, TV 등과 같이 소형부터 대형까지 다양한 크기로 많은 분야에 응용되고 있다.
평판 표시 장치는 화소 매트릭스를 통해 화상을 표시하는 표시 패널과, 표시 패널을 구동하는 패널 구동 회로와, 패널 구동 회로를 제어하는 타이밍 컨트롤러를 포함한다.
예를 들면, LCD는 다수의 화소들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와, 액정 패널의 데이터 라인을 구동하는 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버를 제어하는 타이밍 컨트롤러와, 게이트 드라이버 및 데이터 드라이버와 타이밍 컨트롤러 및 액정 패널에 필요한 각종 구동 전압들을 생성하여 공급하는 전원 회로 등을 포함한다.
최근 전원 회로는 각종 구동 전압들을 생성하여 공급하는 직류-직류(DC-DC) 컨버터와 함께, 타이밍 컨트롤러로부터의 기본 타이밍 신호를 이용하여 게이트 제어 신호를 생성한 다음 필요한 게이트 구동 전압으로 레벨 쉬프팅하여 게이트 드라이버로 공급하는 레벨 쉬프터 유닛을 포함하여 집적화되고 있다.
종래의 전원 회로는 도 1에 나타낸 파워 온 시퀀스(Power on Sequence)와 같이 입력 전압(VIN)을 이용하여 디지털 구동 전압(VCC), 게이트 하이 전압(VGH)을 생성하여 출력한다. 또한, 종래의 전원 회로는 타이밍 컨트롤러로부터의 스타트 펄스(VST)와 기본 클럭을 이용하여 게이트 스타트 펄스(GST) 및 게이트 클럭(GCLK) 등을 생성하여 레벨 쉬프팅하여 출력한다.
그러나, 종래의 전원 회로에서 구동 전압(VCC, VGH)들이 안정화되기 이전에, 타이밍 컨트롤러로부터 불안정한 신호인 글리치(Glitch)가 유입되는 경우가 발생하고 있으며, 이때 레벨 쉬프터가 타이밍 컨트롤러로부터의 글리치를 동작 신호로 인식하여 비정상적인 레벨 쉬프터의 출력이 발생함으로써 표시 패널에 비정상적인 영상이 표시되는 문제점이 있다.
한편, 전술한 전원 회로의 비정상 구동은 액정 표시 장치 뿐만 아니라 OLED 표시 장치에서도 동일하게 발생할 수 있다.
본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 전원이 불안정한 구간에서는 타이밍 컨트롤러의 출력을 마스킹하여 레벨 쉬프터의 출력을 차단함으로써 비정상적인 표시를 방지할 수 있는 표시 장치를 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예에 따른 표시 장치는 표시부의 게이트 라인들을 구동하는 게이트 드라이버와; 입력 전압을 이용하여 해당 표시 장치에 필요한 복수의 구동 전압을 생성하여 출력하는 전압 생성부와; 타이밍 컨트롤러로부터 입력되는 복수의 타이밍 신호를 이용하여 게이트 드라이버를 제어하는 복수의 게이트 제어 신호를 생성하고 레벨 쉬프팅하여 출력하는 레벨 쉬프터 유닛을 포함하고; 레벨 쉬프터 유닛은 미리 설정된 마스킹 신호와 타이밍 컨트롤러로부터 입력되는 복수의 타이밍 신호를 논리 연산한 결과가 디세이블 상태인 동안, 게이트 드라이버로 공급되는 레벨 쉬프터 유닛의 모든 출력을 차단한다.
레벨 쉬프터 유닛은 타이밍 컨트롤러로부터의 온 클럭 및 오프 클럭을 이용하여 다수의 게이트 쉬프트 클럭을 생성하여 출력하는 제어 로직과; 제어 로직으로부터의 다수의 게이트 쉬프트 클럭을 레벨 쉬프팅하여 상기 게이트 드라이버로 출력하는 제1 레벨 쉬프터와; 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 레벨 쉬프팅하여 게이트 드라이버로 출력하는 제2 레벨 쉬프터와; 마스킹 신호와, 타이밍 컨트롤러로부터의 온 클럭 및 오프 클럭을 노어 논리 연산하고, 그 결과가 디세이블 상태인 동안 제1 레벨 쉬프터를 디세이블시키는 제1 마스킹 로직과; 마스킹 신호와, 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 노어 논리 연산하고, 그 결과가 디세이블 상태인 동안 제2 레벨 쉬프터를 디세이블시키는 제2 마스킹 로직을 구비한다.
레벨 쉬프터 유닛은 타이밍 컨트롤러로부터의 이븐-오드 펄스를 이븐 펄스와 오드 펄스로 분리하고 레벨 쉬프팅하여 게이트 드라이버로 출력하는 제3 레벨 쉬프터와; 마스킹 신호와, 타이밍 컨트롤러로부터의 이븐-오드 펄스를 노어 논리 연산하고, 그 결과가 디세이블 상태인 동안 제3 레벨 쉬프터를 디세이블시키는 제3 마스킹 로직을 추가로 구비한다.
레벨 쉬프터 유닛은 제1 레벨 쉬프터로부터 출력되는 게이트 쉬프트 클럭의 폴링 구간을 오프 클럭에 응답하여 변조하고 변조된 게이트 쉬프트 클럭을 게이트 드라이버로 출력하는 게이트 펄스 변조부를 추가로 구비한다.
마스킹 신호는 전압 생성부, 타이밍 컨트롤러, 또는 외부 시스템으로부터 공급되고, 전압 생성부에서 생성되는 게이트 하이 전압의 전압 안정화 기간을 기준으로 마스킹 신호의 마스킹 구간이 미리 설정된다.
표시부 및 게이트 드라이버는 표시 패널에 내장되고, 전압 생성부 및 레벨 쉬프터 유닛은 전원 회로에 내장될 수 있다.
삭제
삭제
삭제
본 발명에 따른 표시 장치는 파워 온 시퀀스가 안정화될 때까지 외부로부터의 마스킹 신호에 응답하여 레벨 쉬프터 유닛을 디세이블시킴으로써 타이밍 컨트롤러로부터 글리치가 유입되더라도 레벨 쉬프터의 출력을 차단하여 표시 패널에 비정상적인 영상이 표시되는 것을 방지할 수 있다.
도 1은 종래 전원 회로의 파워 온 시퀀스를 나타낸 파형도이다.
도 2는 본 발명의 실시예에 따른 전원 회로를 구비한 액정 표시 장치를 개략적으로 나타낸 블록도이다.
도 3은 도 2에 나타낸 전원 회로의 파워 온 시퀀스를 나타낸 파형도이다.
도 4는 도 2에 나타낸 전원 회로의 구성을 나타낸 회로도이다.
도 5는 도 4에 나타낸 전원 회로의 입출력 파형도이다.
도 6은 도 4에 나타낸 마스킹 로직의 내부 구성을 예를 들어 나타낸 회로도이다.
이하, 본 발명의 바람직한 실시예를 첨부한 도 2 내지 도 6을 참조하여 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 전원 회로를 포함하는 액정 표시 장치를 개략적으로 나타낸 회로 블록도이다.
도 1에 나타낸 액정 표시 장치는 타이밍 컨트롤러(12), 데이터 드라이버(14), 게이트 드라이버(18) 및 표시 패널(20)을 구비한다.
타이밍 컨트롤러(12)는 화질 향상이나 소비 전력 감소를 위한 다양한 데이터 처리 방법을 이용하여 외부로부터 입력된 데이터를 보정하여 데이터 드라이버(14)로 출력한다. 예를 들면, 타이밍 컨트롤러(12)는 액정의 응답 속도를 향상시키기 위하여 인접 프레임간의 데이터 차에 따라 룩업 테이블로부터 선택한 오버슈트(Overshoot) 값 또는 언더슈트(Undershoot) 값을 적용하여 입력 데이터를 오버드라이빙(Overdriving) 데이터로 보정하여 출력할 수 있다.
또한, 타이밍 컨트롤러(12)는 외부로부터의 타이밍 동기 신호들 및 타이밍 제어 정보를 이용하여 데이터 드라이버(14)의 구동 타이밍을 제어하는 데이터 제어 신호를 생성하여 데이터 드라이버(14)로 공급한다. 예를 들면, 데이터 제어 신호는 데이터의 래치를 제어하는 소스 스타트 펄스 및 소스 샘플링 클럭과, 데이터 신호의 출력 기간을 제어하는 소스 출력 이네이블 신호 등을 포함한다.
또한, 타이밍 컨트롤러(12)는 외부로부터의 타이밍 동기 신호들 및 타이밍 제어 정보를 이용하여 게이트 드라이버(16)의 구동 타이밍을 제어하는 게이트 제어 신호를 생성하는데 이용되는 심플 타이밍 신호를 생성하여 전원 회로(30)로 공급한다. 예를 들면, 심플 타이밍 신호는 게이트 스타트 펄스(GST) 및 온 클럭(ONCLK)과 오프 클럭(OFFCLK) 등을 포함한다.
전원 회로(30)는 DC/DC 컨버터 유닛 및 레벨 쉬프터 유닛을 구비한다.
전원 회로(30)의 DC/DC 컨버터 유닛은 외부로부터의 입력 전압(VIN)을 이용하여 타이밍 컨트롤러(12), 데이터 드라이버(14), 게이트 드라이버(16) 및 액정 패널(20)의 구동에 필요한 각종 구동 전압들을 생성하여 출력한다. 예를 들면, 전원 회로(30)는 입력 전압(VIN)을 이용하여 타이밍 컨트롤러(12) 및 데이터 드라이버(14) 등에 공급되는 디지털 구동 전압(VCC)과, 액정 패널(20)에 공급되는 공통 전압(Vcom)과, 게이트 드라이버(16)에 공급되는 게이트 하이 전압(VGH) 및 게이트 로우 전압(VGL) 등을 생성하여 출력한다.
전원 회로(30)의 레벨 쉬프터 유닛은 타이밍 컨트롤러(12)로부터의 심플 타이밍 신호를 이용하여 게이트 드라이버(16)의 구동 타이밍을 제어하는 게이트 제어 신호를 생성함과 아울러 레벨 쉬프팅하여 게이트 드라이버(18)로 공급한다. 예를 들면, 전원 회로(30)는 타이밍 컨트롤러(12)로부터의 게이트 스타트 펄스(GST) 및 온 클럭(ONCLK)과 오프 클럭(OFFCLK)을 이용하여 게이터 드라이버(16)의 구동 타이밍을 제어하는 스타트 펄스(VST)와 n개(n은 자연수)의 게이트 쉬프트 클럭(GCLKn) 등을 생성하고, 스타트 펄스(VST) 및 게이트 쉬프트 클럭(GCLKn)의 스윙폭이 증가하도록 레벨쉬프팅하여 게이트 드라이버(16)로 공급한다.
특히, 전원 회로(30)는 전원이 턴-온되어 입력 전압(VIN)으로부터 생성되는 각종 구동 전압들이 안정화될 때까지 외부 시스템 또는 타이밍 컨트롤러(12)로부터 입력되거나 내부에서 생성된 마스킹 신호(MS)에 응답하여 레벨 쉬프터 유닛을 디세이블시킴으로써 구동 전압이 불안정할 때 레벨 쉬프터 유닛의 출력을 차단한다. 이어서, 구동 전압들이 안정화되면 상기 마스킹 신호(MS)에 응답하여 레벨 쉬프터 유닛을 이네이블시킴으로써 타이밍 컨트롤러(12)로부터의 제어 신호에 따라 정상적인 게이트 제어 신호를 생성하여 게이트 드라이버(16)로 공급한다. 이때, 마스킹 신호(MS)의 마스킹 구간은 설계자에 의해 미리 설정된다.
예를 들면, 전원 회로(30)에서 생성되는 구동 전압들은 도 3와 같이 입력 전압(VIN), 디지털 구동 전압(VCC), 게이트 하이 전압(VGH) 순서로 안정화되는 파워 온 시퀀스를 갖는다. 이에 따라, 가장 긴 라이징 타임을 갖고 게이트 하이 전압(VGH)으로 수렴하는 게이트 하이 전압(VGH)의 안정화 기간(즉, 소프트 스타트 구간의 종료점)을 실험적으로 측정하여 설계자는 게이트 하이 전압(VGH)의 안정화 기간을 마스킹 신호(MS)의 마스킹 구간으로 설정할 수 있다.
이에 따라, 전원 회로(30)는 파워 온 시퀀스가 안정화될 때까지 마스킹 신호(MS)을 이용하여 레벨 쉬프터 유닛을 디세이블시킴으로써 타이밍 컨트롤러(12)로부터 글리치가 유입되더라도 레벨 쉬프터 유닛의 출력을 차단하여 액정 패널(20)에 비정상적인 영상이 표시되는 것을 방지할 수 있다.
데이터 드라이버(14)는 타이밍 컨트롤러(12)로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러(12)로부터의 영상 데이터를 액정 패널(20)의 다수의 데이터 라인(DL)에 공급한다. 데이터 드라이버(14)는 타이밍 컨트롤러(12)로부터 입력되는 디지털 데이터를 감마 전압을 이용하여 정극성/부극성 아날로그 데이터 신호로 변환하고, 각 게이트 라인(GL)이 구동될 때마다 데이터 신호를 데이터 라인(DL)으로 공급한다. 데이터 드라이버(14)는 적어도 하나의 데이터 IC로 구성되어 TCP(Tape Carrier Package), COF(Chip On Film), FPC(Flexible Print Circuit) 등과 같은 회로 필름에 실장되어 액정 패널(28)에 TAB(Tape Automatic Bonding) 방식으로 부착되거나, COG(Chip On Glass) 방식으로 액정 패널(20) 상에 실장될 수 있다.
게이트 드라이버(16)는 전원 회로(30)로부터의 게이트 제어 신호에 응답하여 액정 패널(20)의 게이트 라인(GL)을 순차 구동한다. 게이트 드라이버(16)는 쉬프트 레지스터로 구성되며, 스타트 펄스(VST)를 게이트 쉬프트 클럭(GCLKn)을 이용하여 순차적으로 쉬프트시키면서 게이트 라인(GL)에 스캔 펄스를 순차 공급한다. 따라서, 게이트 드라이버(16)는 각 게이트 라인(GL)에 해당 스캔 기간마다 게이트 온 전압(VGH)의 스캔 펄스를 공급하고, 다른 게이트 라인(GL)이 구동되는 나머지 기간에는 게이트 오프 전압(VGL)을 공급한다. 게이트 드라이버(20)는 적어도 하나의 게이트 IC로 구성되고 TCP, COF, FPC 등과 같은 회로 필름에 실장되어 액정 패널(20)에 TAB 방식으로 부착되거나, COG 방식으로 액정 패널(20) 상에 실장될 수 있다. 이와 달리, 게이트 드라이버(16)는 GIP(Gate In Panel) 방식으로 액정 패널(20)의 박막 트랜지스터 어레이와 함께 동일한 공정으로 박막 트랜지스터 기판 상에 형성되어 액정 패널(20)에 내장될 수 있다.
액정 패널(20)은 컬러 필터 어레이가 형성된 컬러 필터 기판과, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 컬러 필터 기판 및 박막 트랜지스터 기판 사이의 액정층과, 컬러 필터 기판 및 박막 트랜지스터 기판의 외측면에 각각 부착된 편광판을 구비한다. 액정 패널(20)은 다수의 화소들이 배열된 화소 매트릭스를 통해 영상을 표시한다. 각 화소는 데이터 신호에 따른 액정 배열의 가변으로 광투과율을 조절하는 적색/녹색/청색(R/G/B) 서브화소의 조합으로 원하는 색을 구현하고, 휘도 향상을 위한 백색(W) 서브화소를 추가로 구비하기도 한다. 각 서브화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 전압을 안정적으로 유지시킨다. 액정층은 TN(Twisted Nematic) 모드 또는 VA(Vertical Alignment) 모드와 같이 수직 전계에 의해 구동되거나, IPS(In-Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드와 같이 수평 전계에 의해 구동된다.
한편, 액정 표시 장치는 도 2에 도시하지 않았으나 액정 패널(20)로 광을 공급하는 백라이트 유닛과, 백라이트 유닛을 구동하는 백라이트 드라이버를 더 구비한다. 백라이트 유닛은 백라이트 드라이버에 의해 구동되는 CCFL(Cold Cathode Fluorescent Lamp), EEFL(External Electrode Fluoresecent Lamp) 등과 같은 형광 램프나, LED(Light Emitting Diode)를 광원으로 포함하는 직하형 또는 에지형 백라이트를 이용한다. 직하형 백라이트는 액정 패널(20)의 배면과 대면하도록 표시 영역 전체에 배치된 광원 및 광원 상에 배치된 다수의 광학 시트를 포함하고, 광원으로부터 방출된 광은 다수의 광학 시트를 통해 액정 패널(20)에 조사된다. 에지형 백라이트는 액정 패널(20)의 배면과 대면하는 도광판과, 도광판의 적어도 1개의 에지와 마주하도록 배치된 광원과, 도광판 상에 배치된 다수의 광학 시트를 포함하고, 광원으로부터 방출된 광은 도광판을 통해 면광원으로 변환되어서 다수의 광학 시트를 통해 액정 패널(20)에 조사된다. 백라이트 드라이버는 외부로부터의 펄스폭변조(PWM) 신호의 듀티비에 응답하여 백라이트 유닛를 구동함과 아울러 휘도를 제어한다.
도 4는 도 2에 나타낸 전원 회로(30) 중 본 발명의 실시예에 따른 레벨 쉬프터 유닛(32)의 내부 구성을 나타낸 회로 블록도이고, 도 5는 도 4에 나타낸 레벨 쉬프터 유닛(32)의 구동 파형도이다.
도 4에 나타낸 전원 회로(30)의 레벨 쉬프터 유닛(32)에서 제어 로직(CL)은, 도 5(a)와 같이 타이밍 컨트롤러(12)로부터의 온 클럭(ONCLK) 및 오프 클럭(OFFCLK)을 이용하여 4개의 게이트 쉬프트 클럭(GLCK1~GCLK4)을 생성하여 제1 레벨 쉬프터(LS1)로 출력한다. 4개의 게이트 쉬프트 클럭(GCLK1~GCLK4)은 온 클럭(ONCLK)의 라이징 타임에 응답하여 순차적으로 라이징되고, 오프 클럭(OFFCLK)의 폴링 타임에 응답하여 순차적으로 폴링되며, 인접한 게이트 쉬프트 클럭과 일부 구간이 서로 중첩되는 형태를 갖는다.
제1 레벨 쉬프터(LS1)는 제어 로직(CL)으로부터의 게이트 쉬프트 클럭(GCLK1~GCLK4)의 하이 전압을 게이트 하이 전압(VGH)으로, 로우 전압을 게이트 로우 전압(VGL)로 레벨 쉬프팅시켜 출력한다.
게이트 펄스 변조부(GPM)은 제1 레벨 쉬프터(LS1)으로부터 출력된 게이트 쉬프트 클럭(GCLK1~GCLK4)의 폴링 타임이 도 5와 같이 오프 클럭(OFFCLK)의 라이징 타임에 동기하여 시작하도록 게이트 쉬프트 클럭(GLK1~GCLK4)의 펄스를 변조하여 출력한다.
제2 레벨 쉬프터(LS2)는 타이밍 컨트롤러(12)로부터의 게이트 스타트 펄스(GST)의 하이 전압을 게이트 하이 전압(VGH)으로, 로우 전압을 게이트 로우 전압(VGL)로 레벨 쉬프팅시켜 출력한다.
제3 레벨 쉬프터(LS3)는 타이밍 컨트롤러(12)로부터의 이븐-오드 펄스(E0)를 도 5(b)와 같이 이븐 펄스(EVEN)와 오드 펄스(ODD)로 분리한 다음, 이븐 펄스(EVEN) 및 오드 펄스(ODD)의 하이 전압을 게이트 하이 전압(VGH)으로, 로우 전압을 게이트 로우 전압(VGL)로 레벨 쉬프팅시켜 출력한다. 이븐 펄스(EVEN) 및 오드 펄스(ODD)는 게이트 드라이버(16)가 액정 패널(20)의 양측에서 위치하여 오드 게이트 라인과, 이븐 게이트 라인을 분리 구동하는 경우 오드 게이트 라인을 구동하는 게이트 드라이버와, 이븐 게이트 라인을 구동하는 게이트 드라이버를 교번적으로 이네이블시키는 역할을 한다.
제1 마스킹 로직(ML1)은 입력 마스킹 신호(MS)와 온 클럭(ONCLK) 및 오프 클럭(OFFCLK)을 이용한 논리 연산으로 제1 이네이블 신호(EN1)를 생성하여 제1 레벨 쉬프터(LS1)로 공급함으로써 제1 레벨 쉬프터(LS1)를 디세이블시키거나 이네이블시킨다.
제2 마스킹 로직(ML2)은 입력 마스킹 신호(MS)와 게이트 스타트 펄스(GST)을 이용한 논리 연산으로 제2 이네이블 신호(EN2)를 생성하여 제2 레벨 쉬프터(LS2)로 공급함으로써 제2 레벨 쉬프터(LS2)를 디세이블시키거나 이네이블시킨다.
제3 마스킹 로직(ML3)은 입력 마스킹 신호(MS)와 이븐-오드 펄스(EO)를 이용한 논리 연산으로 제3 이네이블 신호(EN3)를 생성하여 제3 레벨 쉬프터(LS3)로 공급함으로써 제3 레벨 쉬프터(LS3)를 디세이블시키거나 이네이블시킨다.
제1 내지 제3 마스킹 로직(ML1~ML3) 각각은 도 6에 도시된 바와 같이 모든 입력 신호를 오어(OR-NOT) 연산하는 노어 게이트(NOR)로 구현된다. 노어 게이트(NOR)는 도 6과 같이 모든 입력이 로우 상태가 되는 구간에서만 하이 상태의 이네이블 신호(EN)를 출력한다.
도 3와 같이 게이트 하이 전압(VGH)이 안정화되는 기간은 마스킹 신호(MS)가 하이 상태를 유지하므로 노어 게이트(NOR)는 타이밍 컨트롤러(12)의 출력과 관계없이 로우 상태의 이네이블 신호(EN)를 출력함으로써 해당 레벨 쉬프터를 디세이블시킨다. 이에 따라, 구동 전압들이 안정화되어 가는 과정에 있는 불안정 구간에서 타이밍 컨트롤러로부터 글리치가 유입되더라도 레벨 쉬프터의 출력을 차단하여 비정상적인 영상이 표시되는 것을 방지할 수 있다.
그 다음, 게이트 하이 전압(VGH)가 안정화되어 마스킹 신호(MS)가 로우 상태가 되면, 타이밍 컨트롤러(12)의 출력도 모두 로우 상태이므로 노어 게이트(NOR)는 하이 상태의 이네이블 신호(EN)를 출력함으로써 해당 레벨 쉬프터를 이네이블시켜서 정상적인 레벨 쉬프팅 동작을 수행할 수 있게 한다.
이와 같이, 본 발명에 따른 표시 장치의 전원 회로 및 그 구동 방법은 파워 온 시퀀스가 모두 안정화될 때까지 마스킹 신호에 응답하여 레벨 쉬프터 유닛을 디세이블시킴으로써 타이밍 컨트롤러로부터 글리치가 유입되더라도 레벨 쉬프터의 출력을 차단하여 표시 패널에 비정상적인 영상이 표시되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
12: 타이밍 컨트롤러 14: 데이터 드라이버
16: 게이트 드라이버 20: 액정 패널
30: 전원 회로 32: 레벨 쉬프터 유닛
CL: 제어 로직 LS1, LS2, LS3: 레벨 쉬프터
ML1, ML2, ML3: 마스킹 로직 GPM: 게이트 펄스 변조부

Claims (10)

  1. 표시부의 게이트 라인들을 구동하는 게이트 드라이버와;
    입력 전압을 이용하여 해당 표시 장치에 필요한 복수의 구동 전압을 생성하여 출력하는 전압 생성부와;
    타이밍 컨트롤러로부터 입력되는 복수의 타이밍 신호를 이용하여 상기 게이트 드라이버를 제어하는 복수의 게이트 제어 신호를 생성하고 레벨 쉬프팅하여 출력하는 레벨 쉬프터 유닛을 포함하고;
    상기 레벨 쉬프터 유닛은
    미리 설정된 마스킹 신호와 상기 타이밍 컨트롤러로부터 입력되는 상기 복수의 타이밍 신호를 논리 연산한 결과가 디세이블 상태인 동안, 상기 게이트 드라이버로 공급되는 상기 레벨 쉬프터 유닛의 모든 출력을 차단하는 표시 장치.
  2. 청구항 1에 있어서,
    상기 레벨 쉬프터 유닛은
    상기 타이밍 컨트롤러로부터의 온 클럭 및 오프 클럭을 이용하여 다수의 게이트 쉬프트 클럭을 생성하여 출력하는 제어 로직과; 상기 제어 로직으로부터의 다수의 게이트 쉬프트 클럭을 레벨 쉬프팅하여 상기 게이트 드라이버로 출력하는 제1 레벨 쉬프터와;
    상기 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 레벨 쉬프팅하여 상기 게이트 드라이버로 출력하는 제2 레벨 쉬프터와;
    상기 마스킹 신호와, 상기 타이밍 컨트롤러로부터의 온 클럭 및 오프 클럭을 노어 논리 연산하고, 그 결과가 디세이블 상태인 동안 상기 제1 레벨 쉬프터를 디세이블시키는 제1 마스킹 로직과;
    상기 마스킹 신호와, 상기 타이밍 컨트롤러로부터의 게이트 스타트 펄스를 노어 논리 연산하고, 그 결과가 디세이블 상태인 동안 상기 제2 레벨 쉬프터를 디세이블시키는 제2 마스킹 로직을 구비하는 표시 장치.
  3. 청구항 2에 있어서,
    상기 레벨 쉬프터 유닛은 상기 타이밍 컨트롤러로부터의 이븐-오드 펄스를 이븐 펄스와 오드 펄스로 분리하고 레벨 쉬프팅하여 상기 게이트 드라이버로 출력하는 제3 레벨 쉬프터와;
    상기 마스킹 신호와, 상기 타이밍 컨트롤러로부터의 이븐-오드 펄스를 노어 논리 연산하고, 그 결과가 디세이블 상태인 동안 상기 제3 레벨 쉬프터를 디세이블시키는 제3 마스킹 로직을 추가로 구비하는 표시 장치.
  4. 청구항 2에 있어서,
    상기 제1 레벨 쉬프터로부터 출력되는 상기 게이트 쉬프트 클럭의 폴링 구간을 상기 오프 클럭에 응답하여 변조하고 변조된 게이트 쉬프트 클럭을 상기 게이트 드라이버로 출력하는 게이트 펄스 변조부를 추가로 구비하는 표시 장치.
  5. 청구항 1 내지 4 중 어느 한 청구항에 있어서,
    상기 마스킹 신호는
    상기 전압 생성부, 상기 타이밍 컨트롤러, 또는 외부 시스템으로부터 공급되고,
    상기 전압 생성부에서 생성되는 게이트 하이 전압의 전압 안정화 기간을 기준으로 상기 마스킹 신호의 마스킹 구간이 미리 설정되는 표시 장치.
  6. 청구항 1 내지 4 중 어느 한 청구항에 있어서,
    상기 표시부 및 게이트 드라이버는 표시 패널에 내장되고,
    상기 전압 생성부 및 레벨 쉬프터 유닛은 전원 회로에 내장된 표시 장치.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020120158085A 2012-12-31 2012-12-31 표시 장치 KR102050442B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120158085A KR102050442B1 (ko) 2012-12-31 2012-12-31 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120158085A KR102050442B1 (ko) 2012-12-31 2012-12-31 표시 장치

Publications (2)

Publication Number Publication Date
KR20140087594A KR20140087594A (ko) 2014-07-09
KR102050442B1 true KR102050442B1 (ko) 2019-11-29

Family

ID=51736492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120158085A KR102050442B1 (ko) 2012-12-31 2012-12-31 표시 장치

Country Status (1)

Country Link
KR (1) KR102050442B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102263010B1 (ko) * 2014-12-18 2021-06-09 주식회사 실리콘웍스 레벨 쉬프터 및 이를 포함하는 디스플레이 장치
KR102306988B1 (ko) * 2014-12-22 2021-09-30 엘지디스플레이 주식회사 표시장치
KR102262407B1 (ko) * 2015-01-20 2021-06-07 엘지디스플레이 주식회사 제어회로장치 및 이를 포함한 표시장치
KR102278325B1 (ko) * 2015-01-21 2021-07-15 엘지디스플레이 주식회사 액정표시장치 및 이의 구동회로
KR102255618B1 (ko) * 2015-01-30 2021-05-25 엘지디스플레이 주식회사 표시장치
EP3174040B1 (en) * 2015-11-25 2024-03-20 LG Display Co., Ltd. Display device and driving method thereof
KR102396469B1 (ko) * 2017-12-22 2022-05-10 엘지디스플레이 주식회사 디스플레이 장치
CN111161664B (zh) * 2020-02-13 2023-04-07 Tcl华星光电技术有限公司 显示装置和终端

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070120339A (ko) * 2006-06-19 2007-12-24 엘지.필립스 엘시디 주식회사 표시장치의 구동장치와 그의 구동방법
KR100922927B1 (ko) * 2007-12-27 2009-10-23 주식회사 동부하이텍 액정표시장치의 구동장치 및 그 구동방법
KR101418017B1 (ko) * 2008-06-27 2014-07-09 삼성전자주식회사 파워 온 리셋 신호를 이용한 셀프 마스킹 기능을 갖는 액정패널 구동 장치 및 방법
KR101611910B1 (ko) * 2009-12-18 2016-04-26 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR101610002B1 (ko) * 2009-12-31 2016-04-21 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR101285541B1 (ko) * 2010-12-07 2013-07-23 엘지디스플레이 주식회사 입체 영상 표시장치

Also Published As

Publication number Publication date
KR20140087594A (ko) 2014-07-09

Similar Documents

Publication Publication Date Title
KR102050442B1 (ko) 표시 장치
US7764262B2 (en) Liquid crystal display device and method of driving the same
KR101560240B1 (ko) 백라이트 드라이버 및 그 구동 방법과 그를 이용한 액정 표시 장치
KR102000040B1 (ko) 입출력 동기 신호의 동기화 회로와, 그를 이용한 백라이트 드라이버 및 액정 표시 장치
KR101308479B1 (ko) 입출력 동기 신호의 동기화 방법 및 회로와, 그를 이용한 액정 표시 장치의 백라이트 드라이버 및 그 구동 방법
US10049629B2 (en) Display device capable of low-speed driving and method of driving the same
KR20150086621A (ko) 표시장치와 그 구동방법
US20080001882A1 (en) Liquid crystal display device and method of driving the same
KR20150070840A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
US10586506B2 (en) Display device with low power consumption
US10283065B2 (en) Display device and driving method thereof
KR20130097369A (ko) 표시장치와 그 구동방법
US20070047256A1 (en) Backlight unit, display device having the same and method of controlling a light source
KR102049733B1 (ko) 액정표시장치 및 그 구동방법
KR20110006366A (ko) 액정표시장치
KR101667048B1 (ko) 액정표시장치
KR102332278B1 (ko) 액정표시장치와 이의 구동방법
KR20160035142A (ko) 액정표시장치와 이의 구동방법
KR101585691B1 (ko) 액정표시장치
KR102467878B1 (ko) 액정 표시 장치
KR20170061590A (ko) 표시 장치와 그 구동방법
KR20080105827A (ko) 액정표시장치
KR102108330B1 (ko) 액정표시장치를 포함하는 전자기기 및 그 구동방법
KR20150003053A (ko) 액정표시장치
KR101773192B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant