KR102467878B1 - 액정 표시 장치 - Google Patents

Abstract

본 발명은 간단한 회로 구성으로 공통 전압을 보상하여 상하부 수평 크로스토크를 효과적으로 억제할 수 있는 액정 표시 장치에 관한 것으로, 한 실시예에 따른 액정 표시 장치는 액정 패널의 픽셀들 각각에 공통 전압을 공급하는 다수의 공통 라인들과, 다수의 공통 라인들의 제1 끝단과 공통 접속되고 액정 패널의 제1측단까지 연장된 제1 메인 공급 라인과, 다수의 공통 라인들의 제2 끝단과 공통 접속되고 액정 패널의 상기 제1측단과 마주하는 제2측단까지 연장된 제2 메인 공급 라인과, 제1 메인 공급 라인과 연결되어 제1측단까지 연장된 제1 피드백 라인과, 제2 메인 공급 라인과 연결되어 제2측단까지 연장된 제2 피드백 라인을 구비한다. 또한, 제1 피드백 라인으로부터 입력 노드로 공급되는 제1 피드백 전압과, 제2 피드백 라인으로부터 입력 노드로 공급되는 제2 피드백 전압의 합성 피드백 전압에 따라 기준 공통 전압을 보상하여 공통 전압을 생성하고, 제1 및 제2 메인 공급 라인과 공통 접속된 출력 노드를 통해 제1 및 제2 메인 공급 라인으로 공통 전압을 공급하는 공통 전압 보상 회로를 구비한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 간단한 회로 구성으로 상하부 수평 크로스토크를 효과적으로 억제할 수 있는 액정 표시 장치에 관한 것이다.

액정 표시 장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정 표시 장치는 액정을 이용한 픽셀 매트릭스를 통해 영상을 표시하는 액정 패널과, 액정 패널을 구동하는 구동 회로와, 액정 패널에 빛을 공급하는 백라이트 유닛을 구비한다.

액정 패널은 픽셀 매트릭스를 구성하는 각 픽셀(서브픽셀)이 데이터 신호에 따라 액정 배열 상태를 가변시켜 백라이트 유닛에서 조사된 빛의 투과율을 조절함으로써 영상을 표시한다. 각 픽셀은 박막 트랜지스터를 통해 픽셀 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압의 차전압을 충전하여 액정을 구동한다. 박막 트랜지스터는 게이트 라인에 공급된 게이트 온 전압에 의해 턴-온되어 데이터 라인에 공급된 데이터 신호를 픽셀 전극에 충전하고, 게이트 라인에 공급된 게이트 오프 전압에 의해 턴-오프되어 픽셀 전극에 충전된 데이터 신호를 홀딩한다.

액정 표시 장치는 액정 열화를 방지하기 위하여 액정에 인가되는 데이터 신호의 전압 극성을 주기적으로 인버젼시키는 인버젼 방식으로 픽셀들을 구동한다.

이로 인하여, 액정 표시 장치에서는 데이터 라인에 정극성 또는 부극성 데이터 신호가 공급될 때마다, 데이터 라인과 공통 전극간의 커플링 작용에 의해 데이터 신호가 상승 및 하강하는 시점에서 공통 전압이 상승 및 하강하는 리플 성분이 발생한다. 공통 전압에서 발생한 리플 성분은 각 픽셀의 액정 커패시터에 영향을 줄 뿐만 아니라 액정 표시 장치에서 수평 크로스토크 현상이 발생하여 표시 품질이 저하되는 문제가 있다.

이를 해결하기 위하여, 액정 패널로부터 피드백되는 공통 전압을 이용하여 공통 전압의 변동을 보상하고자 공통 전압 보상 회로를 이용하고 있다. 그러나, 액정 패널의 상단부에 공급되는 공통 전압과, 하단부에 공급되는 공통 전압은 패널 로드(RC)가 서로 다르기 때문에 하나의 공통 전압 보상 회로로는 패널 상단부와 하단부의 수평 크로스토크를 동시에 해결하기 어려운 문제점이 있다. 또한, 액정 패널에 네로우 베젤(narrow bezel)이 적용됨에 따라 공통 전압 공급 라인의 배선폭이 좁아짐으로써 공통 전압의 로드 차이로 인한 휘도 편차 문제는 더욱 심화되고 있다.

이로 인하여, 패널을 적어도 2개의 영역으로 분할하고 영역별로 공통 전압 보상 회로를 적용하여 공통 전압의 로드에 따라 보상비를 다르게 조절하는 방안이 적용되고 있으나 이는 공통 전압 보상 회로의 구성이 복잡하다는 단점이 있다.

본 발명은 간단한 회로 구성으로 공통 전압을 보상하여 상하부 수평 크로스토크를 효과적으로 억제할 수 있는 액정 표시 장치에 관한 것이다.

본 발명의 한 실시예에 따른 액정 표시 장치는 액정 패널의 픽셀들 각각에 공통 전압을 공급하는 다수의 공통 라인들과, 다수의 공통 라인들의 제1 끝단과 공통 접속되고 액정 패널의 제1측단까지 연장된 제1 메인 공급 라인과, 다수의 공통 라인들의 제2 끝단과 공통 접속되고 액정 패널의 상기 제1측단과 마주하는 제2측단까지 연장된 제2 메인 공급 라인과, 제1 메인 공급 라인과 연결되어 제1측단까지 연장된 제1 피드백 라인과, 제2 메인 공급 라인과 연결되어 제2측단까지 연장된 제2 피드백 라인을 구비한다.

본 발명의 한 실시예에 따른 액정 표시 장치는 제1 피드백 라인으로부터 입력 노드로 공급되는 제1 피드백 전압과, 제2 피드백 라인으로부터 입력 노드로 공급되는 제2 피드백 전압의 합성 피드백 전압에 따라 기준 공통 전압을 보상하여 공통 전압을 생성하고, 제1 및 제2 메인 공급 라인과 공통 접속된 출력 노드를 통해 제1 및 제2 메인 공급 라인으로 공통 전압을 공급하는 공통 전압 보상 회로를 구비한다.

본 발명의 한 실시예에 따른 액정 표시 장치는 액정 패널의 제1 측단 중 제1 일측부에 연결된 제1 소스 인쇄 회로 기판과, 액정 패널의 제2 측단 중 제1 일측부와 대각선 방향으로 마주하는 제2 일측부에 연결된 제2 소스 인쇄 회로 기판과, 제1 소스 인쇄 회로 기판을 경유하며, 제1 메인 공급 라인과 출력 노드를 연결하는 제1 외부 공급 라인과, 제1 피드백 라인과 입력 노드를 연결하는 제1 외부 피드백 라인과, 제2 소스 인쇄 회로 기판을 경유하며, 제2 메인 공급 라인과 출력 노드를 연결하는 제2 외부 공급 라인과, 제2 피드백 라인과 상기 입력 노드를 연결하는 제2 외부 피드백 라인을 추가로 구비한다.

본 발명의 한 실시예에 따른 액정 표시 장치는 액정 패널의 뒤쪽에서 제1 소스 인쇄 회로 기판과 제2 소스 인쇄 회로 기판 사이에 배치된 메인 인쇄 회로 기판과, 메인 인쇄 회로 기판 상에 실장되고 공통 전압 보상 회로를 내장한 전원 관리 회로와, 메인 인쇄 회로 기판과 제1 소스 인쇄 회로 기판을 연결하는 제1 플렉서블 인쇄 회로와, 메인 인쇄 회로 기판과 제2 소스 인쇄 회로 기판을 연결하는 제2 플렉서블 인쇄 회로를 추가로 구비한다.

본 발명의 한 실시예에 따른 액정 표시 장치는 액정 패널의 제1측단 중 제1 일측부와 제1 소스 인쇄 회로 기판 사이에 연결되고 제1 표시 영역의 데이터 라인들을 분할 구동하는 제1 데이터 구동 회로를 각각 실장한 다수의 제1 회로 필름과, 액정 패널의 제2측단 중 제2 일측부와 제2 소스 인쇄 회로 기판 사이에 연결되고 제2 표시 영역의 데이터 라인들을 분할 구동하는 제2 데이터 구동 회로를 각각 실장한 다수의 제2 회로 필름을 추가로 구비한다.

제1 메인 공급 라인과 제1 피드백 라인은 다수의 제1 회로 필름 중 최외곽에 위치한 어느 하나의 제1 회로 필름을 경유하여 제1 소스 인쇄 회로 기판과 연결되고, 제2 메인 공급 라인과 제2 피드백 라인은 다수의 제2 회로 필름 중 최외곽부에 위치한 어느 하나의 제2 회로 필름을 경유하여 제2 소스 인쇄 회로 기판과 연결된다.

본 발명의 실시예에 따른 액정 표시 장치는 액정 패널에서 제1 메인 공급 라인을 따라 하단부로부터 상단부쪽으로 갈수록 점진적으로 감소하는 제1 공통 전압을 공통 라인들의 제1 끝단에 공급하고, 제2 메인 공급 라인을 따라 상단부로부터 하단부쪽으로 갈수록 점진적으로 감소하는 제2 공통 전압은 공통 라인들의 제2 끝단에 공급함으로써 공통 라인들 각각에 제1 및 제2 공통 전압의 평균 전압을 균등하게 공급할 수 있다.

이에 따라, 본 발명의 실시예에 따른 액정 표시 장치는 픽셀 어레이 전체에 상호 보완된 제1 및 제2 공통 전압의 평균 전압을 균등하게 공급함으로써 라인 로드로 인한 공통 전압 편차를 방지할 수 있을 뿐만 아니라 기생 커패시터로 인한 공통 전압의 리플 성분도 단일의 공통 전압 보상 회로에 의해 보상함으로써 간단한 회로 구성으로 공통 전압의 리플 성분 및 로드 편차를 보상하여 수평 크로스토크 발생을 방지할 수 있다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 공통 전압 보상 회로와 액정 패널의 연결 관계를 나타낸 도면이다.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 배면에서 제1 및 제2 소스 인쇄 회로 기판과 메인 인쇄 회로 기판의 연결 관계를 나타낸 도면이다.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 수평 크로스토크 억제 효과를 보여주는 도면이다.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예들을 설명하기로 한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 블록도이다.

도 1을 참조하면, 액정 표시 장치는 타이밍 컨트롤러(100), 전원 관리 회로(Power Management Integrated Circuit; 이하 PMIC)(200), 게이트 구동부(300), 데이터 구동부(400), 액정 패널(500), 백라이트 유닛(600), 백라이트 구동부(700), 감마 전압 생성부(800)를 구비한다.

액정 패널(500)은 컬러 필터 어레이가 형성된 컬러 필터 기판과, 박막 트랜지스터 어레이가 형성된 박막 트랜지스터 기판과, 컬러 필터 기판 및 박막 트랜지스터 기판 사이의 액정층과, 컬러 필터 기판 및 박막 트랜지스터 기판의 외측면에 각각 부착된 편광판을 구비한다. 액정 패널(500)은 픽셀들이 매트릭스 형태로 배열된 픽셀 어레이를 통해 영상을 표시한다. 픽셀 어레이의 각 픽셀은 적색(Red; 이하 R), 녹색(Green; 이하 G), 청색(Blue; 이하 B)의 3개 서브픽셀들로 구성되거나, 휘도 향상을 위한 백색(White; 이하 W) 서브픽셀이 추가된 R/W/B/G 서브픽셀들로 구성된다.

각 서브픽셀(P)은 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)와 병렬 접속된 액정 커패시터(Clc) 및 스토리지 커패시터(Cst)를 구비한다. 액정 커패시터(Clc)는 박막 트랜지스터(TFT)를 통해 픽셀 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압(Vcom)과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다. 스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 충전된 전압을 안정적으로 유지시킨다. 액정층은 TN(Twisted Nematic) 모드 또는 VA(Vertical Alignment) 모드와 같이 수직 전계에 의해 구동되거나, IPS(In-Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드와 같이 수평 전계에 의해 구동된다.

액정 패널(500)에서 표시 영역인 픽셀 어레이의 각 서브픽셀(P)에 공통 전압(Vcom)을 공급하는 공통 라인들(CL)은 게이트 라인들(GL)과 나란하게 배치된다.

액정 패널(500)의 제1측 비표시 영역, 즉 좌측 비표시 영역에는 공통 라인들(CL)의 제1 끝단과 공통 접속된 제1 메인 공급 라인(MCL1)과, 제1 메인 공급 라인(MCL)과 접속된 제1 피드백 라인(FB1)이 위치한다.

액정 패널(500)의 제2측 비표시 영역, 즉 우측 비표시 영역에는 공통 라인들(CL)의 제2 끝단과 공통 접속된 제2 메인 공급 라인(MCL2)과, 제2 메인 공급 라인(MCL2)와 접속된 제2 피드백 라인(FB2)이 위치한다.

제1 메인 공급 라인(MCL1) 및 제1 피드백 라인(FB1)은 액정 패널(500)의 좌측 비표시 영역에서 상단부로부터 하단부까지 길게 연장되며, 액정 패널(100)의 좌측 하단부를 통해 제1 외부 공급 라인(EMCL1) 및 제1 외부 피드백 라인(EFB1)과 각각 접속된다.

제2 메인 공급 라인(MCL2) 및 제2 피드백 라인(FB2)은 액정 패널(500)의 우측 비표시 영역에서 하단부로부터 상단부까지 길게 연장되며, 액정 패널(100)의 우측 하단부를 통해 제2 외부 공급 라인(EMCL2) 및 제2 외부 피드백 라인(EFB2)과 각각 접속된다.

타이밍 컨트롤러(100)는 호스트 시스템(도시 생략)으로부터 영상 데이터와, 타이밍 신호들을 공급받는다. 타이밍 신호들은 도트 클럭, 데이터 인에이블 신호, 수직 동기 신호, 수평 동기 신호를 포함한다. 수직 동기 신호 및 수평 동기 신호는 데이터 인에이블 신호를 카운트하여 생성할 수 있으므로 생략 가능하다.

타이밍 컨트롤러(100)는 호스트 시스템으로부터 공급받은 영상 데이터를 화질 보정 등과 같은 다양한 영상 처리를 수행하여 데이터 구동부(400)로 공급한다.

타이밍 컨트롤러(100)는 호스트 시스템으로부터 공급받은 타이밍 신호들을 이용하여 데이터 구동부(400)의 동작 타이밍을 제어하는 데이터 제어 신호들을 생성하여 데이터 구동부(400)로 공급한다. 예를 들면, 데이터 제어 신호들은는 데이터의 래치 타이밍을 제어하는데 이용되는 소스 스타트 펄스, 소스 샘플링 클럭, 데이터의 출력 기간을 제어하는 소스 출력 인에이블 신호, 데이터 신호의 전압 극성을 제어하는 극성 제어 신호 등을 포함한다.

타이밍 컨트롤러(100)는 호스트 시스템으로부터 공급받은 타이밍 신호들을 이용하여 게이트 구동부(300)의 구동 타이밍을 제어하는 게이트 제어 신호들을 생성하는데 이용되는 심플 타이밍 신호들을 생성하여 PMIC(200)로 공급한다. 예를 들면, 심플 타이밍 신호들은 초기 스타트 펄스, 온 클럭, 오프 클럭, 초기 리셋 신호 등을 포함한다.

PMIC(200)는 액정 표시 장치에서 필요로 하는 다양한 구동 전압들을 생성하여 공급함과 아울러 타이밍 컨트롤러(100)로부터 공급받은 심플 타이밍 신호들을 이용하여 게이트 구동부(300)를 제어하는 게이트 제어 신호들을 생성하여 공급한다.

PMIC(200)는 외부로부터 공급받은 입력 전압을 이용하여 타이밍 컨트롤러(100), 게이트 구동부(300), 데이터 구동부(400), 액정 패널(500)의 구동에 필요한 각종 구동 전압들을 생성하여 출력한다. 예를 들면, PMIC(200)는 입력 전압을 이용하여 타이밍 컨트롤러(100) 및 데이터 구동부(400) 등에 공급되는 디지털 구동 전압(VCC, GND)과, 액정 패널(500)에 공급되는 공통 전압(Vcom), 데이터 구동부(400)에 공급되는 아날로그 구동 전압(VDD), 게이트 구동부(300)에 공급되는 게이트 온 전압(VGH) 및 게이트 오프 전압(VGL) 등을 생성하여 출력한다.

PMIC(200)는 타이밍 컨트롤러(100)로부터 공급받은 심플 타이밍 신호들을 이용하여 게이트 구동부(300)의 동작 타이밍을 제어하는 게이트 제어 신호들을 생성하고 레벨 쉬프팅하여 게이트 구동부(300)로 공급한다. 예를 들면, PMIC(200)는 초기 스타트 펄스 및 초기 리셋 신호를 각각 레벨 쉬프팅하여 스타트 펄스 및 리셋 신호를 게이트 구동부(300)로 출력하고, 온 클럭 및 오프 클럭을 이용하여 순차적으로 위상 쉬프트되는 다수의 클럭들을 생성 및 레벨 쉬프팅하여 게이트 구동부(300)로 공급한다.

PMIC(200)는 공통 전압(Vcom)을 생성하여 공급하는 공통 전압 보상 회로(210)를 내장한다.

공통 전압 보상 회로(210)는 액정 패널(500)의 제1측단 및 제2측단(예를 들면, 좌측 하단부 및 우측 상단부)으로부터 서로 다른 외부 피드백 라인(EFB1, EFB2)을 경유하여 피드백되는 제1 및 제2 피드백 공통 전압(FVcom1, FVcom2)을 합성한 피드백 공통 전압에 따라, 기준 공통 전압을 보상하여 공통 전압(Vcom)을 생성하고, 공통 전압(Vcom)을 서로 다른 외부 공급 라인(EMCL1, EMCL2)을 통해 액정 패널(500)의 제1측단 및 제2측단(예를 들면, 좌측 하단부 및 우측 상단부)으로 공급한다.

공통 전압 보상 회로(210)로부터 제1 외부 공급 라인(EMCL1)을 경유하여 액정 패널(500)의 제1측단(좌측 하단부)를 통해 공급된 공통 전압(Vcom)은 액정 패널(500)의 제1측 비표시 영역(좌측 비표시 영역)에 형성된 제1 메인 공급 라인(MCL1)을 따라 액정 패널(500)의 좌측 하단부로부터 좌측 상단부쪽으로 제1 공통 전압(Vcom1)으로 공급된다.

이와 반대로, 공통 전압 보상 회로(210)로부터 제2 외부 공급 라인(EMCL2)을 경유하여 액정 패널(500)의 제2측단(우측 상단부)를 통해 공급된 공통 전압(Vcom)은 액정 패널(500)의 제2측 비표시 영역(우측 비표시 영역)에 형성된 제2 메인 공급 라인(MCL2)을 따라 액정 패널(500)의 우측 상단부로부터 우측 하단부쪽으로 제2 공통 전압(Vcom2)으로 공급된다.

이에 따라, 액정 패널(500)에서 제1 메인 공급 라인(MCL1)을 따라 좌측 하단부로부터 좌측 상단부쪽으로 공급되는 제1 공통 전압(Vcom1)은 하단부로부터 상단부쪽으로 갈수록 라인 로드가 증가하여 점진적으로 전압이 감소하게 된다.

제2 메인 공급 라인(MCL2)을 따라 우측 상단부로부터 우측 하단부쪽으로 공급되는 제2 공통 전압(Vcom2)은 상단부로부터 하단부쪽으로 갈수록 라인 로드가 증가하여 점진적으로 전압이 감소하게 된다.

따라서, 제1 메인 공급 라인(MCL1)을 따라 하단부로부터 상단부쪽으로 갈수록 점진적으로 감소하는 제1 공통 전압(Vcom1)은 공통 라인들(CL1)의 제1 끝단에 공급되고, 제2 메인 공급 라인(MCL2)을 따라 상단부로부터 하단부쪽으로 갈수록 점진적으로 감소하는 제2 공통 전압(Vcom2)은 공통 라인들(CL2)의 제2 끝단에 공급됨으로써 공통 라인들(CL) 각각에는 제1 및 제2 공통 전압(Vcom1, Vcom2)의 평균 전압이 공급된다. 이 결과, 픽셀 어레이에서 제1 및 제2 공통 전압(Vcom1, Vcom2)이 상호 보완되어 제1 및 제2 공통 전압(Vcom1, Vcom2)의 평균 전압인 공통 전압(Vcom)을 동등하게 픽셀 어레이 전체에 공급할 수 있다.

게이트 구동부(300)는 PMIC(200)로 공급된 게이트 제어 신호들에 응답하여, 액정 패널(500)의 게이트 라인들(GL)을 순차 구동한다. 게이트 구동부(300)는 각 게이트 라인(GL)에 해당 스캔 기간마다 게이트 온 전압(VGH)의 스캔 펄스를 공급하고, 다른 게이트 라인(GL)이 구동되는 나머지 기간에는 게이트 오프 전압(VGH)을 공급한다.

게이트 구동부(300)는 적어도 하나의 게이트 IC로 구성되고 TCP(Tape Carrier Package), COF(Chip On Film), FPC(Flexible Print Circuit) 등과 같은 회로 필름에 실장되어 액정 패널(500)에 TAB(Tape Automatic Bonding) 방식으로 부착되거나, COG(Chip On Glass) 방식으로 액정 패널(500) 상에 실장될 수 있다. 이와 달리, 게이트 구동부(300)는 GIP(Gate In Panel) 방식으로 액정 패널(500)의 박막 트랜지스터 어레이와 함께 동일한 공정으로 박막 트랜지스터 기판 상에 형성되어 액정 패널(500)에 내장될 수 있다.

데이터 구동부(400)는 타이밍 컨트롤러(100)로부터 공급된 데이터 제어 신호에 응답하여, 타이밍 컨트롤러(100)로부터 공급된 영상 데이터를 아날로그 신호로 변환하여 액정 패널(500)의 데이터 라인들(DL)로 공급한다. 데이터 구동부(400)는 감마 전압 생성부(800)로부터 공급된 기준 감마 전압 세트를 데이터의 계조값에 각각 대응하는 계조 전압들로 세분화한다. 데이터 구동부(400)는 세분화된 계조 전압들을 이용하여 디지털 데이터를 정극성 또는 부극성 아날로그 데이터 전압으로 변환하고, 극성 제어 신호에 따라 일정 단위로 전압 극성이 인버젼되는 데이터 전압을 게이트 라인(GL)에 스캔 펄스가 공급될 때마다 액정 패널(500)의 데이터 라인들(DL)로 각각 공급한다.

데이터 구동부(400)는 적어도 하나의 데이터 구동 IC(DIC)로 구성되어 TCP, COF, FPC 등과 같은 회로 필름에 실장되어 액정 패널(500)에 TAB 방식으로 부착되거나, COG 방식으로 액정 패널(500) 상에 실장될 수 있다.

백라이트 유닛(600)은 CCFL, EEFL 등과 같은 형광 램프나, LED를 광원으로 포함하는 직하형 또는 에지형 백라이트를 이용한다. 직하형 백라이트는 액정 패널(500)의 배면과 대면하도록 표시 영역 전체에 배치된 광원 및 광원 상에 배치된 도광판 및 다수의 광학 시트를 포함하고, 광원으로부터 방출된 광은 다수의 광학 시트를 통해 액정 패널(500)에 조사된다. 에지형 백라이트는 액정 패널(500)의 배면과 대면하는 도광판과, 도광판의 적어도 1개의 에지와 마주하도록 배치된 광원과, 도광판 상에 배치된 다수의 광학 시트를 포함하고, 광원으로부터 방출된 광은 도광판을 통해 면광원으로 변환되어서 다수의 광학 시트를 통해 액정 패널(500)에 조사된다.

백라이트 구동부(700)는 호스트 시스템 또는 타이밍 컨트롤러(100)로부터 공급되는 휘도 제어 신호에 따라 조절된 듀티비를 갖는 펄스폭변조(Pulse Width Modulation; PWM) 신호를 생성하고 PWM 신호에 대응하는 광원 구동 신호를 공급함으로써 백라이트 유닛(100)을 구동한다.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 공통 전압 보상 회로(210)와 액정 패널(500)의 연결 관계를 나타낸 도면이고, 도 3은 본 발명의 한 실시예에 따른 액정 패널(500)의 배면에서 제1 및 제2 소스 인쇄 회로 기판(SPCB1, SPCB2)과 메인 인쇄 회로 기판(MPCB)의 연결 관계를 나타낸 도면이다.

도 2 및 도 3을 참조하면, 액정 패널(500)의 표시 영역은 제1 표시 영역과 제2 표시 영역으로 분할된다.

액정 패널(500)의 제1 표시 영역의 데이터 라인들을 분할 구동하는 제1 데이터 구동 IC들(DIC1)은 제1 회로 필름들(COF1) 상에 각각 실장되어 액정 패널(500)의 제1측단(즉, 좌측 하단부)과, 제1 소스 PCB(SPCB1) 사이에 연결된다. 제1 표시 영역의 데이터 라인들을 분할 구동하는 제1 데이터 구동 IC들(DIC1)은 타이밍 컨트롤러(100)로부터 제1 소스 PCB(SPCB1)를 경유하여, 제1 표시 영역에 대응하는 영상 데이터와, 제1 데이터 구동 IC들(DIC1)을 제어하는 데이터 제어 신호들을 공급받는다.

액정 패널(500)의 제2 표시 영역의 데이터 라인들을 분할 구동하는 제2 데이터 구동 IC들(DIC2)은 제2 회로 필름들(COF2) 상에 각각 실장되어 액정 패널(500)의 제2측단(즉, 우측 상단부)과, 제2 소스 PCB(SPCB2) 사이에 연결된다. 제2 표시 영역의 데이터 라인들을 분할 구동하는 제2 데이터 구동 IC들(DIC2)은 타이밍 컨트롤러(100)로부터 제2 소스 PCB(SPCB2)를 경유하여, 제2 표시 영역에 대응하는 영상 데이터와, 제2 데이터 구동 IC들(DIC2)을 제어하는 데이터 제어 신호들을 공급받는다.

액정 패널(500)의 좌측 비표시 영역에서 상단부로부터 하단부까지 길게 연장된 제1 메인 공급 라인(MCL1) 및 제1 피드백 라인(FB1)은 액정 패널(100)의 좌측 하단부와 연결된 최외곽의 제1 회로 필름(COF1)을 경유하여, 제1 소스 PCB(SPCB1)를 경유하는 제1 외부 공급 라인(EMCL1) 및 제1 외부 피드백 라인(EFB1)과 각각 접속된다.

액정 패널(500)의 우측 비표시 영역에서 하단부로부터 상단부까지 길게 연장된 제2 메인 공급 라인(MCL2) 및 제2 피드백 라인(FB2)은 액정 패널(100)의 우측 상단부와 연결된 최외곽의 제2 회로 필름(COF2)을 경유하여, 제2 소스 PCB(SPCB2)를 경유하는 제2 외부 공급 라인(EMCL1) 및 제2 외부 피드백 라인(EFB1)과 각각 접속된다.

도 3을 참조하면, 공통 전압 보상 회로(210)를 내장한 PMIC(200; 도 1)는 타이밍 컨트롤러(100; 도 1) 등이 실장되고 액정 패널(500)의 배면에서 중앙부에 배치되는 메인 PCB(MPCB)에 실장된다. 메인 PCB(MPCB)는 제1 플렉서블 인쇄 회로(FPC1)를 통해 좌측 하단부의 제1 소스 PCB(SPCB1)와 연결되고, 제2 플렉서블 인쇄 회로(FPC2)를 통해 좌측 하단부의 제2 소스 PCB(SPCB2)와 연결된다.

메인 PCB(MPCB) 상의 타이밍 컨트롤러(100; 도 1)는 제1 표시 영역을 구동하는 제1 데이터 구동 IC들(DIC1)과, 제2 표시 영역을 구동하는 제2 데이터 구동 IC들(DIC2)에 해당 영상 데이터와 데이터 제어 신호들을 분리한다. 타이밍 컨트롤러(100; 도 1)는 제1 플렉서블 인쇄 회로(FPC1) 및 제1 소스 PCB(SPCB1)과 제1 회로 필름(COF1)을 경유하여 제1 표시 영역을 구동하기 위한 영상 데이터와 데이터 제어 신호들을 제1 데이터 구동 IC들(DIC1)로 공급한다. 타이밍 컨트롤러(100; 도 1)는 제2 플렉서블 인쇄 회로(FPC2) 및 제2 소스 PCB(SPCB2)와 제2 회로 필름(COF2)을 경유하여 제2 표시 영역을 구동하기 위한 영상 데이터와 데이터 제어 신호들을 제2 데이터 구동 IC들(DIC2)로 공급한다.

좌측 하단의 제1 회로 필름(COF1) 및 제1 소스 PCB(SPCB1)와 제1 플렉서블 인쇄 회로(FPC1)를 경유하는 제1 외부 피드백 라인(EFB1)과, 우측 상단의 제2 회로 필름(COF2) 및 제2 소스 PCB(SPCB2)와 제2 플렉서블 인쇄 회로(FPC2)를 경유하는 제2 외부 피드백 라인(FB2)은 메인 PCB(MPCB) 상에 위치하는 공통 전압 보상 회로(210)의 입력 노드와 공통 접속된다. 좌측 비표시 영역의 제1 메인 공급 라인(MCL1)으로부터 제1 피드백 라인(FB) 및 제1 외부 피드백 라인(EFB1)을 경유하여 피드백되는 제1 피드백 전압(FVcom1)과, 우측 비표시 영역의 제2 메인 공급 라인(MCL2)으로부터 제1 피드백 라인(FB) 및 제1 외부 피드백 라인(EFB1)을 경유하여 피드백되는 제2 피드백 전압(FVcom2)은 공통 전압 보상 회로(210)의 입력 노드에서 합성되어 공급된다.

좌측 하단의 제1 소스 PCB(SPCB1)를 경유하는 제1 외부 공급 라인(EMCL1)과, 우측 상단의 제2 소스 PCB(SPCB2)를 경유하는 제2 외부 공급 라인(FMCL2)은 메인 PCB(MPCB) 상에 위치하는 공통 전압 보상 회로(210)의 출력 노드와 공통 접속된다.

PMIC(200)에 내장된 공통 전압 보상 회로(210)는 연산 증폭기(AMP)과, 저항비에 따라 연산 증폭기(AMP)의 증폭비를 결정하는 저항(R1, R2)을 구비한다.

PMIC(200)에서 생성된 기준 공통 전압(REF)은 연산 증폭기(AMP)의 반전 단자(-)로 공급되고, 입력 노드에서 합성된 제1 및 제2 피드백 전압(FVcom1, FVcom2)의 합성 피드백 전압은 연산 증폭기(AMP)의 비반전 단자(+)로 공급된다.

연산 증폭기(AMP)는 입력 노드를 통해 공급된 합성 피드백 전압과 기준 공통 전압(REF)을 비교하여, 기준 공통 전압(REF)과 합성 피드백 전압의 차이 성분(즉, 공통 전압의 변동분)과 저항(R1, R2)의 비율에 따른 증폭비에 따라 보상값을 결정하고, 보상값에 따라 기준 공통 전압(REF)을 보상하여 공통 전압(Vcom)을 생성하고, 생성된 공통 전압(Vcom)을 출력 노드로 공급한다.

공통 전압 보상 회로(210)의 출력 노드를 통해 공급된 공통 전압(Vcom)은 좌측 하단의 제1 소스 PCB(SPCB1) 및 제1 회로 필름(COF1)를 경유하는 제1 외부 공급 라인(EMCL1)을 경유하여, 액정 패널(500)의 좌측 비표시 영역의 하단부로부터 상단부로 연장된 제1 메인 공급 라인(MCL1)에 제1 공통 전압(Vcom1)으로 공급된다.

공통 전압 보상 회로(210)의 출력 노드를 통해 공급된 공통 전압(Vcom)은 우측 상단의 제2 소스 PCB(SPCB2) 및 제2 회로 필름(COF2)를 경유하는 제2 외부 공급 라인(EMCL2)을 경유하여, 액정 패널(500)의 우측 비표시 영역의 상단부로부터 하단부로 연장된 제2 메인 공급 라인(MCL2)에 제2 공통 전압(Vcom2)으로 공급된다.

이에 따라, 액정 패널(500)에서 제1 메인 공급 라인(MCL1)을 따라 하단부로부터 상단부쪽으로 갈수록 점진적으로 감소하는 제1 공통 전압(Vcom1)은 공통 라인들(CL1)의 제1 끝단에 공급되고, 제2 메인 공급 라인(MCL2)을 따라 상단부로부터 하단부쪽으로 갈수록 점진적으로 감소하는 제2 공통 전압(Vcom2)은 공통 라인들(CL2)의 제2 끝단에 공급됨으로써 공통 라인들(CL) 각각에는 제1 및 제2 공통 전압(Vcom1, Vcom2)의 평균 전압이 균등하게 공급된다. 이 결과, 픽셀 어레이 전체에 상호 보완된 제1 및 제2 공통 전압(Vcom1, Vcom2)의 평균 전압이 균등하게 공급됨으로써 라인 로드로 인한 공통 전압 편차를 방지할 수 있을 뿐만 아니라 기생 커패시터로 인한 공통 전압의 리플 성분도 단일의 공통 전압 보상 회로(210)에 의해 보상됨으로써 공통 전압의 리플 성분으로 인한 수평 크로스토크 발생을 방지할 수 있다.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 수평 크로스토크 억제 효과를 보여주는 도면이다.

도 4(a), (b)를 참조하면, 액정 패널(500)의 중앙부에 255계조의 윈도우 패턴을 표시하고, 그 주변부에 127계조의 배경을 표시하거나, 255계조의 띠 패턴을 표시하고 배경부에 127계조를 표시하는 경우, 종래에는 공통 라인과 데이터 라인간의 기생 커패시터에 의해 공통 전압이 변동(리플 성분이 발생)하여 수평 크로스토크가 발생됨을 알 수 있다.

반면에, 본 발명에서는 단일의 공통 전압 보상 회로(210)에 의해 리플 성분이 보상된 공통 전압(Vcom)의 서로 다른 경로를 통해 액정 패널(500)에 공급되어 픽셀 어레이 전체에 상호 보완된 제1 및 제2 공통 전압(Vcom1, Vcom2)의 평균 전압이 공급됨으로써 공통 전압의 리플 성분으로 인한 수평 크로스토크 발생을 방지할 수 있다.

이상 설명한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 액정 패널에서 제1 메인 공급 라인을 따라 하단부로부터 상단부쪽으로 갈수록 점진적으로 감소하는 제1 공통 전압을 공통 라인들의 제1 끝단에 공급하고, 제2 메인 공급 라인을 따라 상단부로부터 하단부쪽으로 갈수록 점진적으로 감소하는 제2 공통 전압은 공통 라인들의 제2 끝단에 공급함으로써 공통 라인들 각각에 제1 및 제2 공통 전압의 평균 전압을 균등하게 공급할 수 있다.

이에 따라, 본 발명의 실시예에 따른 액정 표시 장치는 픽셀 어레이 전체에 상호 보완된 제1 및 제2 공통 전압의 평균 전압을 균등하게 공급함으로써 라인 로드로 인한 공통 전압 편차를 방지할 수 있을 뿐만 아니라 기생 커패시터로 인한 공통 전압의 리플 성분도 단일의 공통 전압 보상 회로에 의해 보상함으로써 간단한 회로 구성으로 공통 전압의 리플 성분 및 로드 편차를 보상하여 수평 크로스토크 발생을 방지할 수 있다.

이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.

100: 타이밍 컨트롤러 200: 전원 관리 회로(PMIC)
210: 공통 전압 보상 회로 300: 게이트 구동부
400: 데이터 구동부 500: 액정 패널
600: 백라이트 유닛 700: 백라이트 구동부
800: 감마 전압 생성부 CL: 공통 라인
MCL1, MCL2: 제1, 제2 메인 공급 라인
EMCL1, EMCL2: 제1, 제2 외부 공급 라인
FB1, FB2: 제1, 제2 피드백 라인
EFB1, EFB2: 제1, 제2 외부 피드백 라인
AMP: 증폭기 R1, R2: 제1, 제2 저항
SPCB1, SPCB2: 제1, 제2 소스 인쇄 회로 기판
COF1, COF2: 제1, 제2 칩 온 필름
DIC1, DIC2: 제1, 제2 데이터 구동 집적 회로
MPCB: 메인 인쇄 회로 기판

Claims (6)

1. 액정 패널의 픽셀들 각각에 공통 전압을 공급하는 다수의 공통 라인들과,
   상기 다수의 공통 라인들의 제1 끝단과 공통 접속되고 상기 액정 패널의 제1측단까지 연장된 제1 메인 공급 라인과,
   상기 다수의 공통 라인들의 제2 끝단과 공통 접속되고 상기 액정 패널의 상기 제1측단과 마주하는 제2측단까지 연장된 제2 메인 공급 라인과,
   상기 제1 메인 공급 라인과 연결되어 상기 제1측단까지 연장된 제1 피드백 라인과,
   상기 제2 메인 공급 라인과 연결되어 상기 제2측단까지 연장된 제2 피드백 라인과,
   상기 제1 피드백 라인으로부터 입력 노드로 공급되는 제1 피드백 전압과, 상기 제2 피드백 라인으로부터 상기 입력 노드로 공급되는 제2 피드백 전압의 합성 피드백 전압에 따라 기준 공통 전압을 보상하여 공통 전압을 생성하고, 상기 제1 및 제2 메인 공급 라인과 공통 접속된 출력 노드를 통해 상기 제1 및 제2 메인 공급 라인으로 상기 공통 전압을 공급하는 공통 전압 보상 회로와,
   상기 액정 패널의 상기 제1 측단 중 제1 일측부에 연결된 제1 소스 인쇄 회로 기판과,
   상기 액정 패널의 상기 제2 측단 중 상기 제1 일측부와 대각선 방향으로 마주하는 제2 일측부에 연결된 제2 소스 인쇄 회로 기판과,
   상기 제1 소스 인쇄 회로 기판을 경유하며, 상기 제1 메인 공급 라인과 상기 출력 노드를 연결하는 제1 외부 공급 라인과, 상기 제1 피드백 라인과 상기 입력 노드를 연결하는 제1 외부 피드백 라인과,
   상기 제2 소스 인쇄 회로 기판을 경유하며, 상기 제2 메인 공급 라인과 상기 출력 노드를 연결하는 제2 외부 공급 라인과, 상기 제2 피드백 라인과 상기 입력 노드를 연결하는 제2 외부 피드백 라인과,
   상기 액정 패널의 뒤쪽에서 상기 제1 소스 인쇄 회로 기판과 상기 제2 소스 인쇄 회로 기판 사이에 배치된 메인 인쇄 회로 기판과,
   상기 메인 인쇄 회로 기판 상에 실장되고 상기 공통 전압 보상 회로를 내장한 전원 관리 회로와,
   상기 메인 인쇄 회로 기판과 상기 제1 소스 인쇄 회로 기판을 연결하는 제1 플렉서블 인쇄 회로와,
   상기 메인 인쇄 회로 기판과 상기 제2 소스 인쇄 회로 기판을 연결하는 제2 플렉서블 인쇄 회로를 구비하고,
   상기 액정 패널의 좌측 하단부로부터 좌측 상단부까지 연장된 상기 제1 메인 공급 라인은, 상기 공통 전압 보상 회로로부터 공급된 상기 공통 전압을 상기 좌측 하단부로부터 좌측 상단부쪽으로 갈수록 점진적으로 감소하는 제1 공통 전압으로 상기 공통 라인들의 제1 끝단에 공급하고,
   상기 액정 패널의 우측 상단부로부터 우측 하단부까지 연장된 상기 제2 메인 공급 라인은, 상기 공통 전압 보상 회로로부터 공급된 상기 공통 전압을 상기 우측 상단부로부터 우측 하단부쪽으로 갈수록 점진적으로 감소하는 제2 공통 전압으로 상기 공통 라인들의 제2 끝단에 공급하여,
   상기 공통 라인들 각각에는 상기 제1 및 제2 공통 전압의 평균 전압이 공급되는 액정 표시 장치.
2. 삭제
3. 삭제
4. 청구항 1에 있어서,
   상기 액정 패널은 제1 표시 영역과 제2 표시 영역으로 분할되고,
   상기 액정 패널의 상기 제1측단 중 상기 제1 일측부와 상기 제1 소스 인쇄 회로 기판 사이에 연결되고 상기 제1 표시 영역의 데이터 라인들을 분할 구동하는 제1 데이터 구동 회로를 각각 실장한 다수의 제1 회로 필름과,
   상기 액정 패널의 상기 제2측단 중 상기 제2 일측부와 상기 제2 소스 인쇄 회로 기판 사이에 연결되고 상기 제2 표시 영역의 데이터 라인들을 분할 구동하는 제2 데이터 구동 회로를 각각 실장한 다수의 제2 회로 필름을 추가로 구비하고,
   상기 제1 메인 공급 라인과 상기 제1 피드백 라인은 상기 다수의 제1 회로 필름 중 최외곽에 위치한 어느 하나의 제1 회로 필름을 경유하여 상기 제1 소스 인쇄 회로 기판과 연결되고,
   상기 제2 메인 공급 라인과 상기 제2 피드백 라인은 상기 다수의 제2 회로 필름 중 최외곽부에 위치한 어느 하나의 제2 회로 필름을 경유하여 상기 제2 소스 인쇄 회로 기판과 연결되는 액정 표시 장치.
5. 청구항 4에 있어서,
   상기 메인 회로 기판 상에 타이밍 컨트롤러가 실장되고,
   상기 타이밍 컨트롤러는
   상기 제1 표시 영역을 구동하기 위한 영상 데이터 및 데이터 제어 신호들을 상기 제1 플렉서블 인쇄 회로, 상기 제1 소스 인쇄 회로 기판, 상기 제1 회로 필름을 경유하여 상기 제1 데이터 구동 회로로 공급하고,
   상기 제2 표시 영역을 구동하기 위한 영상 데이터 및 데이터 제어 신호들을 상기 제2 플렉서블 인쇄 회로, 상기 제2 소스 인쇄 회로 기판, 상기 제2 회로 필름을 경유하여 상기 제2 데이터 구동 회로로 공급하는 액정 표시 장치.
6. 삭제

Images