KR101989931B1 - 액정표시장치 - Google Patents

Abstract

본 발명은 액정표시장치를 공개한다. 보다 상세하게는, 본 발명은 특히 DRD 구조(double rate driving type)와 같이 하나의 데이터배선을 이웃한 화소간에 공유함에 따라 감소되는 게이트 배선의 충전시간에 의한 오작동 문제를 개선한 액정표시장치에 관한 것이다.
본 발명의 바람직한 실시예에 따른 액정표시장치는, 복수의 게이트배선 및 데이터 배선이 매트릭스 형태로 형성되고, 교차지점에 화소를 정의하는 액정패널과, 게이트배선 및 데이터배선에 각각 게이트 구동전압 및 데이터전압을 공급하는 게이트 구동부 및 데이터 구동부와, 게이트 하이전압 및 게이트 로우전압을 포함하며, 게이트 구동전압의 생성을 위한 게이트 클록신호를 게이트구동부에 공급하는 레벨쉬프트부와, 게이트 로우전압을 2 이상의 상이한 전압레벨을 갖도록 상기 레벨쉬프트부에 공급하여 게이트 구동전압에 언더슈트구간을 삽입하는 언더슈트 발생부를 포함한다.
이에 따라, 본 발명의 액정표시장치는 전원공급부로부터 게이트 구동부에 제공되는 전압 중, 적어도 기존의 게이트 로우전압보다 낮은 레벨의 전압을 게이트 배선의 방전시점에 제공함으로서 게이트 방전시간의 지연을 최소화하여 보다 안정적으로 구동할 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY AND UNDERSHOOT GENERATION CIRCUIT THEREOF}

본 발명은 액정표시장치에 관한 것으로, 특히 DRD 구조(double rate driving type)와 같이, 하나의 데이터배선을 이웃한 화소간에 공유함에 따라 감소되는 게이트 배선의 충전시간에 의한 오작동 문제를 개선한 액정표시장치에 관한 것이다.

최근, 휴대폰(Mobile Phone), 노트북컴퓨터와 같은 각종 포터플기기(potable device) 및, HDTV 등의 고해상도, 고품질의 영상을 구현하는 정보전자장치가 발전함에 따라, 이에 적용되는 평판표시장치(Flat Panel Display Device)에 대한 수요가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display) 및 OLED(Organic Light Emitting Diodes) 등이 활발히 연구되었지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현, 대면적 화면의 실현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.

특히, 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor, TFT)가 이용되는 액티브 매트릭스 방식의 액정표시장치는 동적인 영상을 표시하기에 적합하다.

도 1은 종래 액티브 매트릭스 방식의 액정표시장치의 구조를 개략적으로 도시한 것으로, 액티브 매트릭스 타입의 액정표시장치는 복수의 게이트 배선(GL) 및 데이터배선(DL)의 교차지점에 구비되는 복수의 스위칭 소자(T)로 이루어지는 액정패널(1)과, 타이밍 제어부(2), 게이트 및 데이터 구동부(3,4)를 포함하며, 외부시스템으로부터 인가되는 디지털 비디오 신호를 기준전압을 이용하여 아날로그 데이터전압으로 변환하고 데이터배선(DL)에 공급함과 동시에 게이트 구동전압을 게이트배선(GL)에 공급함으로서, 데이터전압을 액정셀(LC)에 충전시키는 구조이다.

상세하게는, 스위칭 소자(T)의 게이트전극은 게이트배선(GL)에 접속되고, 소스전극은 데이터배선(DL)에 접속되며, 그리고 스위칭 소자(T)의 드레인전극은 액정캐패시터(LC)와 접속된다. 액정캐패시터(LC)는 화소전극 및 공통전극으로 이루어지는 것으로서, 타이밍 제어부(2)의 제어에 따라 게이트 구동부(3)로부터 게이트 구동신호가 게이트배선(GL)에 인가되면 스위칭 소자 턴-온 되어 소스전극과 드레인전극 사이의 채널을 형성하고, 데이터 구동부(4)로부터 데이터배선(DL)을 통해 데이터전압이 인가되면 액정셀(LC)의 화소전극에 공급한다. 이때, 액정셀(LC)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광에 따른 영상을 표시하게 된다.

여기서, 게이트 구동부(3)는 게이트 구동신호로서 스위칭 소자(T)를 턴-온하기 위한 게이트 하이전압(VGH) 및 턴-오프 하기 위한 게이트 로우전압(VGL)의 전압을 전원공급부(미도시)로부터 공급받아 게이트 배선(GL)으로 출력한다. 전술한 게이트 하이전압(VGH) 및 게이트 로우전압(VGL) 은 전원공급부(미도시)로부터 레벨쉬프터부(5)를 거쳐 소정주기로 위상이 반전되는 형태(VG_M)로 게이트 구동부(3)에 제공되며, 게이트 구동부(3)는 게이트 하이전압(VGH) 1 수평기간(1H)마다 게이트 구동전압으로서 각 게이트배선(GL)에 순차적으로 출력하고, 게이트 하이전압(VGH)이 인가되지 않는 게이트배선(GL)에는 게이트 로우전압(VGL)을 출력한다.

한편, 종래의 액정표시장치는 도 1에 도시된 바와 같이 각 스위칭 소자(T) 당 하나의 게이트 배선(GL) 및 데이터배선(DL)이 할당되어 1 수평기간동안 하나의 수평선상에 포함된 화소가 구동하는 구조이나, 최근 이웃한 스위칭 소자(T)간에 데이터배선(DL)을 공유하여 데이터배선(DL) 및 데이터구동부(4)의 출력단자 개수를 줄여 단가를 낮추는 DRD 구조(double rate driving type) 액정표시장치가 제안되었다.

도 2는 종래 DRD 구조의 액정표시장치 일부 화소를 나타내는 도면이다.

도시된 바와 같이, 종래의 DRD 액정표시장치는 도시한 바와 같이, DRD 구조 액정표시장치는 하나의 수평선상에 배치된 화소들의 스위칭 소자(T1, T2)가 두 개의 게이트배선(GL1, GL2)과 한 개의 데이터배선(DL2)에 접속되며, 또한 다음 수평선상에 배치된 화소들의 스위칭 소자(T3, T4)가 두 개의 게이트 배선(GL3, GL4)과 상기 데이터배선(DL2)에 접속된다.

이러한 구조에 따라, DRD 구조 액정표시장치는 한 프레임동안 하나의 데이터배선에 동일 극성의 데이터전압을 인가하는 경우 컬럼 Z-인버전(column Z-inversion)으로 구동하게 된다.

그러나, 도시된 바와 같이 하나의 수평선에 배치된 화소의 스위칭 소자(T1, T2)가 서로 다른 게이트배선(GL1, GL2)에 의해 동작하게 되므로 1 수평기간(1H)동안 하나의 수평선의 화소를 구동하기 위해 두 게이트배선(GL1, GL2)에 게이트 구동전압을 인가하여야 하고, 따라서 게이트배선(GL1 내지 GLn)은 각각 1/2 수평기간(1/2H)씩 구동되게 된다.

이는 각 화소의 스위칭 소자들은 종래보다 게이트 배선(GL1 내지 GLn)의 충전 및 방전시간이 절반으로 줄어들게 되는 것을 의미하며, 따라서 DRD 구조의 액정표시장치에서는 부족한 충방전 시간에 따른 오작동 문제가 종종 발생하게 된다.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로, DRD 구조 액정표시장치에서 부족한 게이트 배선의 충방전 문제를 보상하는 액정표시장치를 제공하는 데 그 목적이 있다.

전술한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따른 액정표시장치는, 복수의 게이트배선 및 데이터 배선이 매트릭스 형태로 형성되고, 교차지점에 화소를 정의하는 액정패널; 상기 게이트배선에 게이트 구동전압을 공급하는 게이트 구동부; 상기 데이터배선에 데이터전압을 공급하는 데이터 구동부; 게이트 하이전압 및 게이트 로우전압을 포함하며, 상기 게이트 구동전압의 생성을 위한 게이트 클록신호를 상기 게이트구동부에 공급하는 레벨쉬프트부; 상기 게이트 로우전압을 2 이상의 상이한 전압레벨을 갖도록 상기 레벨쉬프트부에 공급하여 상기 게이트 구동전압에 언더슈트구간을 삽입하는 언더슈트 발생부를 포함한다.

상기 게이트 로우전압은, 서로 다른 전압레벨의 제1 및 제2 게이트 로우전압으로 구분되며, 상기 제2 게이트 로우전압은 적어도 상기 제1 게이트 로우전압보다 전압레벨이 낮은 것을 특징으로 한다.

상기 게이트 구동전압은, 상기 언더슈트 구간에서 전압레벨이 상기 제2 게이트 로우전압인 것을 특징으로 한다.

상기 게이트 클록신호는, 하이레벨구간 및 로우레벨구간이 타이밍 제어부로부터 공급되는 클록신호의 하이레벨구간 및 로우레벨구간에 대응하는 것을 특징으로 한다.

상기 언더슈트 구간은, 상기 게이트 하이전압의 폴링에지 시점에 대응하여 출력되는 것을 특징으로 한다.

상기 언더슈트 발생부는, 타이밍 제어부로부터 공급되는 언더슈트 동기화 신호에 대응하여 상기 게이트 하이전압 및 게이트 로우전압의 입력단 중, 어느 하나를 선택하여 출력하는 스위치로 구성되는 것을 특징으로 한다.

상기 액정패널은, 하나의 수평선상에 배치된 이웃한 두 개의 화소가 하나의 데이터배선에 서로 연결되는 것을 특징으로 한다.

상기 게이트 구동부는, 상기 액정패널의 일측에 복수의 박막트랜지스터 형태로 실장되는 게이트-인-패널 구조인 것을 특징으로 한다.

본 발명의 바람직한 실시예에 따른 액정표시장치는 전원공급부로부터 게이트 구동부에 제공되는 전압 중, 적어도 기존의 게이트 로우전압보다 낮은 레벨의 전압을 게이트 배선의 방전시점에 제공함으로서 게이트 방전시간의 지연을 최소화하여 보다 안정적으로 구동하는 액정표시장치를 제공할 수 있는 효과가 있다.

도 1은 종래 액티브 매트릭스 방식의 액정표시장치의 구조를 개략적으로 도시한 것이다.
도 2는 종래 DRD 구조의 액정표시장치 일부 화소를 나타내는 도면이다.
도 3은 본 발명의 실시예에 따른 액정표시장치 및 이에 포함되는 언더슈트 발생회로를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 액정표시장치의 언더슈트 발생회로 및 이와 연결되는 회로구조를 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 액정표시장치의 언더슈트 발생회로에 의한 신호파형을 나타내는 도면이다.
도 6은 본 발명의 실시예에 따른 액정표시장치의 게이트 클록신호에 따른 게이트 구동신호의 신호파형을 나타낸 도면이다.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치를 설명한다.

도 3은 본 발명의 실시예에 따른 액정표시장치 및 이에 포함되는 언더슈트 발생회로를 나타낸 도면이다.

도시된 바와 같이, 본 발명의 액정표시장치는, 본 발명의 실시예에 따른 액정표시장치는, 화상을 표시하는 액정패널(100)과, 외부시스템으로부터 인가된 영상신호 및 제어신호를 각 구동회로에 공급하는 타이밍 제어부(110)와, 액정패널(100)의 일측에 구비되어 게이트배선(GL)으로 게이트 구동전압(VG)을 인가하는 게이트 구동부(120)와, 각 화소에 데이터전압(VDATA)을 인가하는 데이터 구동부(130)와, 게이트 구동부(130)에 게이트 구동전압(VG)의 생성을 위한 복수의 전압을 제공하는 레벨 쉬프터부(140)와, 레벨 쉬프터부(140)에 인가되는 전압을 일부를 스위칭하여 게이트 구동전압에 언더슈트(undershoot)구간을 삽입하는 언더슈트 발생부(150)를 포함한다.

액정패널(100)은 글라스를 이용한 기판 상에 다수의 게이트배선(GL)과 다수의 데이터배선(DL)이 매트릭스 형태로 교차되고, 교차지점에 다수의 화소를 정의한다. 액정패널(100)의 표시영역 상에는 R,G,B 삼원색에 각각 대응하는 복수의 화소가 매트릭스 형태로 형성되며, 각 화소는 적어도 하나의 박막트랜지스터(T)와 액정캐패시터(LC)가 구성되어 화상을 표시하게 된다.

전술한 박막트랜지스터(T)의 게이트전극은 게이트배선(GL)에 연결되고, 소스전극은 데이터배선(DL)에 연결되며, 그리고 드레인전극은 공통전극과 대향하는 화소전극과 연결되어 하나의 화소를 정의한다. 이러한 박막트랜지스터(T)의 액티브층을 이루는 물질로는 비정질 실리콘이 널리 이용되나, 후술하는 게이트 구동부(120)가 액정패널(100)의 일측에 실장되는 게이트-인-패널(gate-in-panel, GIP)구조의 액정표시장치에서는 박막 트랜지스터(T)의 액티브층이 폴리 실리콘으로 이루어질 수 있다.

특히, 본 발명의 액정표시장치는 DRD 구조가 적용된 것으로 표시영역에서 동일 수평선상에 배치된 이웃한 화소들은 서로 같은 데이터 배선(DL)에 된동일 수직선상에 배치된 화소들은 서로 다른 데이터배선에 접속된다.

타이밍 제어부(110)는 외부시스템으로부터 전송되는 디지털 형태의 영상신호(RGB)와, 도시하지는 않았지만 수평동기신호(Hsync), 수직동기신호(Vsync), 데이터 인에이블 신호(DE)등의 타이밍 신호를 인가받아, 게이트 구동부(120), 데이터 구동부(130)의 제어신호들과, 레벨 쉬프트부(140) 및 언더슈트 발생부(150)의 클록신호들을 생성한다.

일예로서, 타이밍 제어부(110)가 게이트 구동부(120)에 제공하는 게이트 제어신호(GCS)로는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블(Gate Output Enable, GOE)등이 있다.

또한, 타이밍 제어부(110)가 데이터 구동부(130)에 제공하는 데이터 제어신호(DCS)로는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 쉬프트 클럭(Source Shift Clock, SSC) 및 소스 출력 인에이블(Source Output Enable, SOE) 등이 있다.

그리고, 타이밍 제어부(110)는 레벨 쉬프터부(140)의 출력을 제어하는 클록신호(CLK)와, 레벨 쉬프터부(140)의 출력신호에 언더슈트가 발생되는 구간을 정의하는 언더슈트 제어신호(FLK)을 생성한다.

또한, 타이밍 제어부(110)는 통상의 인터페이스 방식을 통해 영상신호(RGB)를 입력받게 되며, 입력된 영상신호(RGB)를 데이터 구동부(130)가 처리가능한 형태로 정렬하여 공급하게 된다.

게이트 구동부(120)는 정상모드에서 전술한 타이밍 제어부(110)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 액정패널(100)에 형성된 게이트배선(GL)을 통해 게이트 구동전압(VG)를 출력하는데, 종래보다 1/2만큼 줄어든 수평기간(1H)마다 게이트 하이전압(VGH)이 순차적으로 출력되도록 한다. 이에 따라, 해당 게이트배선(GL)과 연결된 박막트랜지스터(T)는 턴-온(turn-on)하며, 동시에 데이터 구동부(130)는 공급되는 아날로그 파형의 데이터전압(VDATA)을 데이터배선(DL)을 통해 박막트랜지스터(T)에 접속된 화소들로 인가하게 된다.

또한, 게이트 구동부(120)는 소정 게이트배선(GL)에 대하여 게이트 하이전압(VGH)이 1 수평기간(1H)동안 인가된 직후, 후단 게이트배선(GL)에 게이트 하이전압(VGH)을 출력하기 이전에, 전단 게이트배선(GL)에 대하여 통상의 전압레벨인 제2 게이트 로우전압(VGL2)이 아닌, 그 보다 낮은 전압레벨인 제1 게이트 로우전압(VGL1)을 출력하게 된다.

여기서, 통상의 게이트 하이전압(VGH)은 약 23 V 정도이며, 게이트 로우전압(VGL)은 약 -6 V의 전압레벨인 것에 반해, 전술한 언더 슈트 구간에서는 게이트 로우전압(VGL)이 적어도 이보다 낮은 전압레벨(-10 V 이하)로 출력된다. 이는 레벨쉬프터부(140)가 출력하는 게이트 클록신호의 제1 게이트 로우레벨(VGL1)이 종래와 동일한 전압레벨의 제2 게이트 로우전압(VGL)보다 낮은 전압레벨이며, 따라서 전단 게이트배선(GL)에 대한 언더슈트를 발생시켜 전단 게이트 배선(GL)을 빠른 속도로 방전시킴에 따라 DRD 구동의 부족한 게이트 배선 방전기간을 확보할 수 있게 된다.

데이터 구동부(130)는 타이밍 제어부(110)로부터 입력되는 데이터 제어신호(DCS)에 대응하여 입력되는 정렬된 디지털형태의 영상신호(RGB)를 기준전압에 따라 아날로그 형태의 데이터전압(VDATA)으로 변환한다. 전술한 데이터전압(VDATA)은 하나의 수평선씩 래치되어 하나의 수평기간(1H)마다 모든 데이터 배선(DL)을 통해 동시에 액정패널(100)로 출력된다.

레벨 쉬프터부(140)는 전원공급부(미도시) 및 언더슈트 발생부(150)로부터 게이트 하이전압(VGH)과, 제1 및 제2 게이트 로우전압(VGL1, VGL2)을 공급받고, 타이밍 제어부(110)로부터 출력되는 클록신호(CLK)에 동기하여 게이트 하이전압(VGH)과 제1 및 제2 게이트 로우전압(VGL1, VGL2) 사이에서 스윙하는 게이트클록신호(GCLK)을 생성하여 게이트 구동부(120)로 출력한다.

여기서, 제1 및 제2 게이트 로우전압(VGL1, VGL2)은 언더슈트 발생부(150)가 언더슈트 동기화 클록신호(FLK)에 대응하여 선택적으로 레벨쉬프터부(140)에 공급되는 것으로, 레벨 쉬프터부(140)는 1 수평기간(1H)내에서 게이트 하이전압(VGH)과, 제1 및 제2 게이트 로우전압(VGL1, VGL2)을 순차적으로 출력하게 된다. 여기서, 제1 게이트 로우전압(VGL1)은 제2 게이트 로우전압(VGL2)보다 낮은 레벨의 전압으로서, 전술한 언더슈트 동기화 클록신호(FLK)의 하이레벨구간내에 대응하여 출력된다.

언더슈트 발생부(150)는 전원공급부(미도시)로부터 제1 및 제2 게이트 로우전압(VGL1, VGL2)을 공급받아 타이밍제어부(110)로부터 인가되는 언더슈트 동기화 클록신호(FLK)에 동기하여 제1 및 제2 게이트로우전압(VGL1, VGL2)를 선택적으로 레벨쉬프터부(140)에 출력한다. 이를 위해, 언더 슈트 발생부(150)는 공급되는 두 게이트 로우전압(VGL1, VGL2) 중, 어느 하나를 선택하는 스위치를 포함할 수 있다.

전술한 구조에 따라, 본 발명의 액정표시장치 및 이의 언더슈트 발생회로는 게이트 구동부(120)가 출력하는 게이트 구동전압이 하이레벨에서 로우레벨로 천이되는 기간 동안에서 언더 슈트 구간을 삽입하여 게이트 배선(GL)의 방전을 신속하게 수행하게 된다.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 따른 액정표시장치에 포함되는 언더슈트 발생회로 및 이와 연결되는 회로구조를 설명한다.

도 4는 본 발명의 실시예에 따른 액정표시장치의 언더슈트 발생회로 및 이와 연결되는 회로구조를 나타낸 도면이다.

도면을 참조하면, 본 발명의 액정표시장치는 각종 제어신호를 생성하는 타이밍 제어부(110)와, 액정패널상에 형성된 게이트배선(GL N, GL N+1)과 출력단이 연결되는 게이트 구동부(120)와, 게이트 구동부(120)에 게이트 클록신호(GCLK)를 공급하는 레벨 쉬프터부(140)와, 레벨 쉬프터부(140)에 적어도 2 이상의 게이트 로우신호를 선택적으로 공급하는 언더슈트 발생부(150)를 포함한다.

타이밍 제어부(110)는 레벨 쉬프터부(140)의 출력을 제어하는 클록신호(CLK)와, 레벨 쉬프터부(140)의 출력신호인 게이트 클록신호(GCLK)에 언더슈트가 발생되는 구간을 정의하는 언더슈트 제어신호(FLK)을 생성한다.

게이트 구동부(120)는 레벨 쉬프터부(140)가 공급하는 게이트 클록신호(GCLK)에 대응하여 게이트 구동신호를 게이트 배선(GL N, GL N+1)을 통해 출력한다.

이러한 게이트 구동부(120)는 액정패널의 비표시영역상에 형성된 복수의 박막트랜지스터로 구현된 쉬프트 레지스터이며, 등가회로도로서 두 앤드게이드(A1,A2)가 S입력단 및 R입력단에 연결되고, 풀업 및 풀다운 트랜지스터(Th, Tl)가 Q출력단 및 QB출력단에 연결되는 RS 플립플롭(121, 122)로 표현될 수 있으나, 예시된 구조가 아닌 1 수평기간동안 하나의 게이트 배선(GL N)에 대하여 게이트 하이전압을 출력하고, 나머지 게이트 배선(GL N+1)에 대해서 게이트 로우전압을 출력하는 어떠한 구조의 쉬프트 레지스터로도 대체가능하다.

도 4를 참조하면, 게이트배선(G LN, GL N+1)은 풀-업(pull-up) 및 풀-다운(pull-down)트랜지스터(Th, Tl)가 각각 연결되어 있고, 풀-업 및 풀-다운 트랜지스터(Th, Tl)의 게이트는 각각 제1 플립플롭(121) 및 제2 플립플롭(122)의 Q출력단와 Qb출력단에 각각 연결되어 있다. 또한, 제1 및 제2 플립플롭(121)의 S,R 입력단에는 제1 앤드게이트(A1) 및 제2 앤드게이트(A2) 가 연결되어 있다.

두 풀-업 트랜지스터(Th)의 소스는 각각 레벨쉬프터부(140)에 연결되어 게이트 클럭신호(GCLK)가 입력되며, 풀-업 트랜지스터(Th)의 드레인 및 풀-다운 트랜지스터(Tl)의 소스는 게이트배선(GL N, GL N+1)에 연결된다. 두 풀-다운 트랜지스터(Tl)의 드레인은 접지된다. 또한, 두 플립플롭(121, 122)의 S,R입력단에 연결된 앤드게이트(A1,A2)에는 스타트신호(VST) 및 기타 클록신호(미도시)가 입력된다.

이러한 구조에 따라, 게이트구동부(120)의 제1 앤드게이트(A1)에 하이레벨의 스타트신호(VST)와 로우레벨의 기타 클럭신호가 입력되면, 플립플롭(121)의 S,R입력단에는 각각 로우신호가 인가되므로 플립플롭(121)은 이전의 상태를 유지하여 Q출력단에서는 하이레벨의 신호를 출력하고 Qb단에서는 로우레벨 신호를 출력한다. 이에 따라, 풀-업 트랜지스터(Th)는 턴-온 상태이며, 풀-다운 트랜지스터(Tl)는 턴-오프 상태이다. 이때, 게이트 클록신호(GCLK)가 제2 게이트 로우전압(VGL2)이며 제N 게이트 배선(GL N)의 게이트 구동전압은 제2 게이트 로우전압(VGL2)이 된다.

다음으로, 스타트신호(VST)가 하이레벨을 유지한 상태에서 게이트 클럭신호(GCLK)가 게이트 하이전압(VGH)이 되면, 이는 턴-온된 풀-업 트랜지스터(Th)를 통해 출력되므로, 제N 게이트 배선(GL N)에 인가되는 게이트 구동전압(VG)은 게이트 하이전압(VGH)이 된다.

이후, 게이트 클럭신호(GCLK)가 제1 게이트 로우전압(VGL1)이 되면, 제N 게이트배선(GL N)은 방전되기 시작하는데, 제1 게이트 로우전압(VGL1)은 통상의 로우레벨전압인 제2 게이트 로우전압(VGL2)보다 낮은 전압레벨이므로 보다 빠르게 방전된다.

다음으로 Q출력단에서는 로우레벨의 신호를 출력하고 Qb단에서는 로우레벨 신호를 출력하여 제N+1 게이트 배선(GL N+1)은 로우레벨 상태를 유지하게 되며, 제2 플립플롭(122)의 Q출력단에서는 하이레벨의 신호를 출력하고 Qb단에서는 로우레벨 신호를 출력한다. 이에 따라, 풀-업 트랜지스터(Th)는 턴-온 상태이며, 풀-다운 트랜지스터(Tl)는 턴-오프 상태이다. 게이트 클럭신호(GCLK)가 다시 게이트 하이전압(VGH)이 되면, 이는 턴-온된 풀-업 트랜지스터(Th)를 통해 출력되므로, 제N+1 게이트 배선(GL N+1)에 인가되는 게이트 구동전압(VG)은 게이트 하이전압(VGH)이 된다.

한편, 레벨 쉬프터부(140)는 전원공급부(미도시)로부터 직접 게이트 하이전압(VGH)을 공급받으며, 언더슈트 발생부(150)로부터 제1 및 제2 게이트 로우전압(VGL1, VGL2)을 선택적으로 공급받는다. 이러한 레벨 쉬프터부(140)는 타이밍 제어부(110)로부터 출력되는 클록신호(CLK)에 동기하여 게이트 하이전압(VGH)과 제1 및 제2 게이트 로우전압(VGL1, VGL2) 사이에서 스윙하는 게이트 클록신호(GCLK)을 생성하여 게이트 구동부(120)로 출력한다.

언더슈트 발생부(150)는 전원공급부(미도시)로부터 통상의 게이트 로우전압레벨인 제2 게이트 로우전압(VGL2)과, 적어도 이보다 낮은 전압레벨인 제1 게이트 로우전압(VGL1)을 두 입력단을 통해 각각 공급받고, 입력단에 인가된 전압 중 어느 하나를 언더슈트 동기화 클록신호(FLK)에 따라 선택적으로 출력하는 스위치를 통해 레벨쉬프터부(140)에 출력한다.

이하, 전술한 언더슈트 발생회로에 의한 신호파형을 참조하여 본 발명의 액정표시장치의 구동방법을 설명한다. 도 5는 본 발명의 실시예에 따른 액정표시장치의 언더슈트 발생회로에 의한 신호파형을 나타내는 도면이다.

도 4 및 도 5를 참조하면, 타이밍 제어부(110)는 레벨 쉬프터부(140)를 제어하는 클록신호(CLK) 및 언더슈트 발생부(150)를 제어하는 언더슈트 동기화 클록신호(FLK)을 생성하는데, 클록신호(CLK)는 게이트배선(GL N, GL N+1)의 하이레벨의 게이트 구동신호(VG)출력구간인 1 수평기간(1H)을 정의하는 신호이며, 언더슈트 동기화 클록신호(FLK)는 제1 게이트 로우신호(VGL1)의 생성시점을 정의하는 신호이다.

여기서, 게이트 하이전압(VGH) 및 제1 게이트 로우전압(VGL1)은 그 전압레벨 차이가 큰 신호이므로 서로간의 전환시 그 시간이 지연될 수 있으며, 따라서, 언더슈트 동기화 클록신호(FLK)는 클록신호(CLK)가 라이징 에지에서 폴링에지로 천이되는 시점이 아닌, 이 이전 시점에서 미리 하이레벨로 인가되어야 한다. 이에 따라 제1 게이트 로우전압(VGL1)로의 전환시 충분한 시간이 확보되게 된다.

또한, 언더슈트 동기화 클록신호(FLK)에 동기하여 언더슈트 발생부(150)는 제1 및 제2 게이트 로우전압(VGL1, VGL2)을 교번으로 레벨 쉬프터부(140)에 공급하게 되며, 따라서 도 5에 도시된 바와 같이, 레벨 쉬프터부(140)에 인가되는 게이트 로우전압은 언더슈트 동기화 클록신호(FLK)가 하이레벨일 때 제1 게이트 로우전압(VGL1)이 출력되고, 언더슈트 동기화 클록신호(FLK)가 로우레벨일 때 제2 게이트 로우전압(VGL2)이 번갈아 변조되어 출력되는 형태의 신호(VGLM)가 된다.

이에 따라, 레벨 쉬프터부(140)는 클럭신호(CLK)의 하이레벨 구간에 게이트 하이전압(VGH)을 출력하고, 클럭신호(CLK)의 로우레벨 구간에 제1 게이트 로우전압(VGL1) 및 제2 게이트 로우전압(VGL2)을 순차적으로 출력하게 된다.

여기서, 제2 게이트 로우전압(VGL2)은 언더슈트 동기화 클록신호(FLK)의 폴링 에지에 동기하여 출력되게 된다.

도 6은 본 발명의 실시예에 따른 액정표시장치의 게이트 클록신호에 따른 게이트 구동신호의 신호파형을 나타낸 도면이다.

도시된 바와 같이, 제1 게이트 로우전압(VGL1)이 -10 V 이고, 제2 게이트 로우전압(VGL2)이 - 6V 일 때, 종래 대비 게이트 클록신호(GCLK)는 폴링에지에서 언더슈트 구간(c)이 삽입된다. 이에 따라, 게이트 구동신호는 언더슈트 구간(c)이후, 종래 대비 방전시간이 최대 d 만큼 감축되게 된다.

전술한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

100 : 액정패널 110 : 타이밍 제어부
120 : 게이트 구동부 130 : 데이터 구동부
140 : 레벨 쉬프터부 150 : 언더슈트 발생부
GL : 게이트 배선 DL : 데이터 배선
VGH : 게이트 하이전압 VGL1 : 제1 게이트 로우전압
VGL2 : 제2 게이트 로우전압

Claims (8)

1. 복수의 게이트배선 및 데이터 배선이 매트릭스 형태로 형성되고, 교차지점에 화소를 정의하는 액정패널;
   상기 게이트배선에 게이트 구동전압을 공급하는 게이트 구동부;
   상기 데이터배선에 데이터전압을 공급하는 데이터 구동부;
   게이트 하이전압 및 게이트 로우전압을 포함하며, 상기 게이트 구동전압의 생성을 위한 게이트 클록신호를 상기 게이트구동부에 공급하는 레벨쉬프트부;
   2 이상의 상이한 전압레벨을 갖는 상기 게이트 로우전압을 상기 레벨쉬프트부에 선택적으로 공급하는 스위치를 포함하고, 상기 스위치를 제어하여 상기 게이트 구동전압의 폴링 에지에 언더슈트구간을 삽입하는 언더슈트 발생부를 포함하고,
   전단 게이트배선에 대한 게이트 구동전압의 폴링 에지에 삽입되는 언더슈트구간은, 후단 게이트배선에 대한 게이트 구동전압의 라이징 에지 이전에 형성되는 액정표시장치.
2. 제 1 항에 있어서,
   상기 게이트 로우전압은, 서로 다른 전압레벨의 제1 및 제2 게이트 로우전압으로 구분되며,
   상기 제2 게이트 로우전압은 적어도 상기 제1 게이트 로우전압보다 전압레벨이 낮은 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,
   상기 게이트 구동전압은,
   상기 언더슈트 구간에서 전압레벨이 상기 제2 게이트 로우전압인 것을 특징으로 하는 액정표시장치.
4. 제 2 항에 있어서,
   상기 게이트 클록신호는,
   하이레벨구간 및 로우레벨구간이 타이밍 제어부로부터 공급되는 클록신호의 하이레벨구간 및 로우레벨구간에 대응하는 것을 특징으로 하는 액정표시장치.
5. 삭제
6. 제 1 항에 있어서,
   상기 스위치는,
   타이밍 제어부로부터 공급되는 언더슈트 동기화 클록신호에 따라 상기 2 이상의 상이한 전압레벨을 갖는 상기 게이트 로우전압 중, 어느 하나를 선택하여 출력하는 액정표시장치.
7. 제 1 항에 있어서,
   상기 액정패널은,
   하나의 수평선상에 배치된 이웃한 두 개의 화소가 하나의 데이터배선에 서로 연결되는 것을 특징으로 하는 액정표시장치.
8. 제 1 항에 있어서,
   상기 게이트 구동부는, 상기 액정패널의 일측에 복수의 박막트랜지스터 형태로 실장되는 게이트-인-패널 구조인 것을 특징으로 하는 액정표시장치.
   
   

Images