WO2013018596A1 - 液晶表示装置および補助容量線の駆動方法 - Google Patents
液晶表示装置および補助容量線の駆動方法 Download PDFInfo
- Publication number
- WO2013018596A1 WO2013018596A1 PCT/JP2012/068758 JP2012068758W WO2013018596A1 WO 2013018596 A1 WO2013018596 A1 WO 2013018596A1 JP 2012068758 W JP2012068758 W JP 2012068758W WO 2013018596 A1 WO2013018596 A1 WO 2013018596A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- period
- signal
- scanning
- clock signal
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Abstract
Description
複数の映像信号線と、該複数の映像信号線と交差する複数の走査信号線と、該複数の映像信号線および該複数の走査信号線に対応してマトリクス状に配置された複数の画素電極をそれぞれ含む複数の画素形成部と、該複数の走査信号線に沿って配置された複数の補助容量線と、各補助容量線と該補助容量線に沿った走査信号線に対応する画素電極との間に形成される補助容量とを含む表示部と、
オンレベルとオフレベルとを周期的に繰り返すクロック信号を生成する表示制御回路と、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するための走査信号線駆動回路と、
前記表示部と一体的に形成され、前記クロック信号に含まれる補助容量クロック信号に基づいて前記複数の補助容量線を互いに独立して駆動するための補助容量線駆動回路とを備え、
前記補助容量線駆動回路は、互いに縦続接続された複数の第1双安定回路を有し、該複数の第1双安定回路の出力信号を、前記補助容量クロック信号に含まれる前記複数の第1シフト動作用クロック信号に基づいて順次にオンレベルにする第1シフトレジスタを含み、
前記走査期間における前記複数の第1シフト動作用クロック信号の周波数よりも、前記休止期間における該複数の第1シフト動作用クロック信号の周波数が低いことを特徴とする。
前記休止期間における前記複数の第1シフト動作用信号の振幅が、前記走査期間における該複数の第1シフト動作用信号の振幅よりも低いことを特徴とする。
前記休止期間が前記走査期間よりも長いことを特徴とする。
前記補助容量線駆動回路は、前記複数の補助容量線に第1導通端子がそれぞれ接続された複数の第1スイッチング素子をさらに含み、
前記表示制御回路が、前記フレーム期間毎に2つの電位の間で切り替わり各フレーム期間内では固定された電位をバイアス信号として各第1スイッチング素子の第2導通端子に与え、
各第1スイッチング素子の制御端子には、該第1スイッチング素子の前記第1導通端子が接続された補助容量線に対応する第1双安定回路の出力信号が与えられることを特徴とする。
前記表示制御回路が、互いに隣接する補助容量線にそれぞれ前記第1導通端子が接続された第1スイッチング素子のうちの一方については該第1スイッチング素子の前記第2導通端子に前記バイアス信号として第1バイアス信号を与え、互いに隣接する補助容量線にそれぞれ前記第1導通端子が接続された第1スイッチング素子のうちの他方については該第1スイッチング素子の前記第2導通端子に前記バイアス信号として第2バイアス信号を与え、
前記第1バイアス信号と前記第2バイアス信号とは、各フレーム期間において互いに異なる電位であることを特徴とする。
前記補助容量線駆動回路は、前記複数の第1スイッチング素子にそれぞれ対応する複数の第2スイッチング素子をさらに含み、
前記表示制御回路は、前記補助容量クロック信号に含まれ、前記走査期間における電位がオフレベルであり、前記休止期間においてオンレベルとオフレベルとを周期的に繰り返し、前記走査期間における前記複数の第1シフト動作用信号の周波数よりも前記休止期間における周波数が低い休止期間動作用クロック信号を、各第2スイッチング素子の制御端子に与え、
各第2スイッチング素子の第1制御端子が、該第2スイッチング素子に対応する第1スイッチング素子の前記第1導通端子に接続された補助容量線に接続され、
各第2スイッチング素子の第2制御端子には、該第2スイッチング素子に対応する第1スイッチング素子の前記第2導通端子に与えられた前記バイアス信号が与えられることを特徴とする。
前記複数の第1シフト動作クロック信号が、互いに位相の異なる3相以上の第1シフト動作クロック信号であることを特徴とする。
前記走査信号線駆動回路が前記表示部と一体的に形成されていることを特徴とする。
前記走査信号線駆動回路は、互いに縦続接続された複数の第2双安定回路の出力信号を、前記クロック信号に含まれる複数の第2シフト動作クロック信号に基づいて順次にオンレベルにする第2シフトレジスタを含み、該複数の第2双安定回路の出力信号をそれぞれ前記複数の走査信号線に与えることを特徴とする。
前記走査信号線駆動回路および前記補助容量線駆動回路は、前記第1シフトレジスタを共通に含み、
前記走査信号線駆動回路は、複数の第1双安定回路に対応してそれぞれ設けられた複数の出力バッファをさらに含み、
前記表示制御回路が、前記走査期間ではオンレベルとなり、前記休止期間ではオフレベルとなるバッファ入力信号を前記複数の出力バッファに与え、
前記複数の出力バッファは、前記バッファ入力信号と、対応する第1双安定回路の出力信号との論理積を前記複数の走査信号線にそれぞれ与えることを特徴とする。
前記補助容量線駆動回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。
前記走査信号線駆動回路および前記補助容量線駆動回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。
前記補助容量線駆動回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。
前記走査信号線駆動回路および補助容量線駆動回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するステップと、
前記クロック信号に含まれる補助容量クロック信号に基づいて該複数の補助容量線を互いに独立して駆動するステップと、
前記走査期間における、前記補助容量クロック信号に含まれる複数の第1シフト動作用クロック信号の周波数よりも、前記休止期間における該複数の第1シフト動作用クロック信号の周波数を低くするステップとを備え、
前記補助容量線駆動回路は、互いに縦続接続された複数の第1双安定回路を有し、該複数の第1双安定回路の出力信号を、前記複数の第1シフト動作用クロック信号に基づいて順次にオンレベルにする第1シフトレジスタを含むことを特徴とする。
前記休止期間における前記複数の第1シフト動作用信号の振幅が、前記走査期間における該複数の第1シフト動作用信号の振幅よりも低いことを特徴とする。
前記休止期間が前記走査期間よりも長いことを特徴とする。
前記複数の第1シフト動作クロック信号が、互いに位相の異なる3相以上の第1シフト動作クロック信号であることを特徴とする。
<1.1 全体構成および動作>
図1は、本発明の第1の実施形態に係る、CS駆動方式を採用したアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。図1に示すように、この液晶表示装置は、電源100とDC/DCコンバータ110と表示制御回路200とソースドライバ(映像信号線駆動回路)300とゲートドライバ(走査信号線駆動回路)400とCSドライバ(補助容量線駆動回路)500と表示部600と共通電極駆動回路700とを備えている。CSドライバ500は、アモルファスシリコン、多結晶シリコン、微結晶シリコン、または酸化物半導体等を用いて、表示部600を含む液晶表示パネル800上に形成されている。すなわち、本実施形態に係る液晶表示装置は、CSドライバ500と表示部600とが同一基板(液晶表示パネルを構成する2枚の基板のうちの一方の基板であるアレイ基板)上に形成されたCSドライバモノリシック型の液晶表示装置である。これにより、液晶表示装置の額縁面積を縮小することができる。なお、ゲートドライバ400および/またはソースドライバ300も、アモルファスシリコン、多結晶シリコン、微結晶シリコン、または酸化物半導体等を用いて液晶表示パネル800上に形成されていても良い。これらのアモルファスシリコンおよびIGZOを用いた具体的な実現例については後述する。
図2は、本実施形態におけるゲートドライバ400およびCSドライバ500の構成を説明するためのブロック図である。図2に示すように、ゲートドライバ400は、m個(段)のゲート双安定回路40(1)~40(m)、および1個(段)のダミー用ゲート双安定回路40(m+1)(以下「ダミー段」ともいう)からなるゲートシフトレジスタ410により構成されている。なお、CSドライバ500の説明については後述する。本実施形態では、ゲートシフトレジスタ410により第2シフトレジスタが実現され、ゲート双安定回路により第2双安定回路が実現されている。
図7は、本実施形態における各ゲート双安定回路の構成を示す回路図である。なお、後述のCS双安定回路も、ゲート双安定回路と同様に図7に示す構成となっている。図7に示すように、この双安定回路は、4個の薄膜トランジスタ(スイッチング素子)M1~M4、コンデンサ(容量素子)C1、4個の入力端子41~44、ローレベルの直流電源電位Vss用の入力端子、および出力端子49により構成されている。ここで、第1クロック信号CK1を受け取る入力端子には符号41を付し、第2クロック信号CK2を受け取る入力端子には符号42を付し、セット信号Sを受け取る入力端子には符号43を付し、リセット信号Rを受け取る入力端子には符号44を付している。また、状態信号Zを出力する出力端子には符号49を付している。
図8は、本実施形態におけるi段目のゲート双安定回路40(i)の動作のうち、特に後述の走査期間T1での動作を説明するための信号波形図である。なお、他のゲート双安定回路の動作も同様であるので、説明を省略する。i段目では第1ゲートクロック信号GCK1および第2ゲートクロック信号GCK2がそれぞれ第1クロック信号CK1および第2クロック信号CK2に相当する。図8における時点t1から時点t2までの期間は選択期間に相当する。以下の説明では、1フレーム期間のうち、ゲートスタートパルス信号GSPが立ち上がる時点(走査開始時点)から、ダミー段の走査信号GOUT(m+1)が立ち上がる時点までの期間を「走査期間」といい、符号T1を付す。この走査期間T1は、複数(m本)のゲートラインGL(1)~GL(m)を1回走査する期間である。また、1フレーム期間のうち、ダミー段の走査信号GOUT(m+1)が立ち上がる時点から後続のフレーム期間においてゲートスタートパルス信号GSPが立ち上がる時点までの期間を「休止期間」といい、符号T2を付す。この休止期間T2は、ダミー段40(m+1)を除くゲート双安定回路40(1)~40(m)の出力信号のいずれもがローレベル電位となる期間である。走査期間T1での動作説明においては、選択期間直前の1水平走査期間のことを「セット期間」といい、選択期間直後の1水平走査期間のことを「リセット期間」という。また、走査期間T1のうちの、選択期間、セット期間、およびリセット期間以外の期間のことを「通常動作期間」という。
上記図2に示すように、本実施形態におけるCSドライバ500は、CSシフトレジスタ510およびCS出力部520により構成されている。本実施形態では、ゲートドライバ400とCSドライバ500とは、表示部600を挟んだ両側にそれぞれ配置されている。CSシフトレジスタ510は、m個(段)のCS双安定回路50(1)~50(m)、および1個(段)のダミー用CS双安定回路50(m+1)(以下「ダミー段」ともいう)により構成されている。表示部600には上述のようにm行×n列の画素マトリクスが形成されており、これらの画素マトリクスの各行と1対1で対応するように各段において上記CS双安定回路が設けられている。CS双安定回路50(1)~50(m)はCS出力部520に接続されている。CS出力部520は、CSラインCL1~CLmに接続されている。本実施形態では、CSシフトレジスタ510により第1シフトレジスタが実現され、CS双安定回路により第1双安定回路が実現されている。
図9は、本実施形態におけるCSドライバ500の、最前段および最後段以外の構成を示すブロック図である。図10は、本実施形態におけるCSドライバ500の最前段側の構成を示すブロック図である。図11は、本実施形態におけるCSドライバ500の最後段側の構成を示すブロック図である。上述のように、各CS双安定回路の構成は上記ゲート双安定回路と同様である。このため、上記ゲート双安定回路と共通する部分についての説明は省略する。
図13は、本実施形態におけるi段目のCS双安定回路50(i)の動作のうち、特に走査期間T1での動作を説明するための信号波形図である。図13に示すように、このCS双安定回路の動作は、上記ゲート双安定回路の動作において第1ゲートクロック信号GCK1および第2ゲートクロック信号GCK2をそれぞれ第1CSクロック信号CCK1および第2CSクロック信号CCK2に置き換えたものなので、走査期間T1でのCS双安定回路の詳細な動作説明を省略する。
上記図9~図11に示すように、本実施形態におけるCS出力部520は、m個のバイアス用薄膜トランジスタ(第1スイッチング素子)60(1)~60(m)により構成されている。バイアス用薄膜トランジスタ60(1)~60(m)は、CS双安定回路50(1)~50(m)にそれぞれ対応すると共に、CSラインCL1~CLmにそれぞれ対応している。各バイアス用薄膜トランジスタのゲート端子には対応するCS双安定回路の出力端子49(状態信号Zが出力される端子)が接続され、ドレイン端子には対応するCSラインが接続されている。また、奇数段目のバイアス用薄膜トランジスタのソース端子には第1バイアス信号Vcs1が与えられ、偶数段目のバイアス用薄膜トランジスタのソース端子には第2バイアス信号Vcs2が与えられる。なお、CSライン(補助容量信号)、第1バイアス信号Vcs1、および第2バイアス信号Vcs2の電位によって各バイアス用薄膜トランジスタのソース端子とドレイン端子とが入れ替わる。しかし本明細書では、これらの電位に関わらず、各バイアス用薄膜トランジスタにおいて、対応するCSラインに接続されている側の端子をドレイン端子とし、第1バイアス信号Vcs1または第2バイアス信号Vcs2が与えられている端子をソース端子として説明する。
図15は、本実施形態における画素電位の変化を説明するための信号波形図である。本実施形態では、各行で画素電位の極性を反転させるライン反転駆動が行われる。なお、以下では、1行毎に画素電位の極性を反転させるものとして説明するが、複数行毎に画素電位の極性を反転させても良い。図15において、Vd(1)~Vd(3)はそれぞれ、ゲートラインGL1~GL3に対応して設けられた画素形成部のうちの任意の画素形成部における画素電位Vdを表す。以下では、画素電位Vd(1)を「1行目画素電位」といい、画素電位Vd(2)を「2行目画素電位」といい、画素電位Vd(3)を「3行目画素電位」という。
Vd(1)=Vsig+ΔVcs
=Vsig+(Ccs/(Clc+Ccs))×(Vh-Vl)…(1)
図16は、本実施形態におけるCSドライバ500の動作のうち、特に休止期間T2の動作を説明するための信号波形図である。図16に示すように、本実施形態では、1フレーム期間が走査期間T1と、当該走査期間T1の後に設けられた休止期間T2とからなっている。すなわち、走査期間T1と休止期間T2とが1フレーム期間を周期として交互に現れる。CSドライバ500の動作についての説明の前に、まず、ゲートドライバ400の動作について説明する。ここで、休止期間T2における、第1ゲートクロック信号GCK1および第2ゲートクロック信号GCK2のそれぞれの周期(以下「休止期間ゲート周期」という)を符号tgck2で表す。また、休止期間T2における、第1ゲートクロック信号GCK1および第2ゲートクロック信号GCK2のそれぞれの周波数(以下「休止期間ゲート周波数」という)を符号fgck2で表す。
例えば図9に示すCSドライバ500を備えるCSドライバモノリシック型の液晶表示装置に対して上記特許文献3に記載の駆動方法を適用した場合を考える。この場合、休止期間T2においてCSラインCL1~CLm(補助容量信号CSS(1)~CSS(m))の電位を高電位Vhまたは低電位Vlに維持するためには、バイアス用薄膜トランジスタ60(1)~60(m)をオフ状態に維持する必要があるか、または、バイアス用薄膜トランジスタ60(1)~60(m)をオン状態に維持すると共にこれらのバイアス用薄膜トランジスタ60(1)~60(m)を介してCSラインCL1~CLmに第1バイアス信号Vcs1または第2バイアス信号Vcs2を与える必要がある。
本実施形態における双安定回路中の各薄膜トランジスタの半導体層には、例えば、a-Siまたは酸化物半導体等を用いることができる。なお、酸化物半導体としては、典型的には、インジウム、ガリウム、亜鉛、および酸素を主成分とする酸化物半導体であるInGaZnOx(以下、「IGZO」という)が用いられるが本発明はこれに限定されるものではない。例えば、インジウム、ガリウム、亜鉛、銅、珪素、錫、アルミニウム、カルシウム、ゲルマニウム、および鉛のうち少なくとも1つを含む酸化物半導体であれば良い。
本実施形態によれば、1フレーム期間において、走査期間T1の後に休止期間T2が設けられる。休止期間CS周波数fcck2が走査期間CS周波数fcck1よりも低いので、CSドライバ500の1フレーム期間全体の駆動周波数が低減される。このため、CSドライバ500の駆動に要する消費電力が低減される。また、CSドライバ500がモノリシック化されて形成されているので、液晶表示パネル800の額縁面積が縮小されると共に、CSドライバ500のコストが低減される。
<2.1 休止期間の動作>
図19は、本発明の第2の実施形態におけるCSドライバ500の動作のうち、特に休止期間T2の動作を説明するための信号波形図である。なお、本実施形態は、休止期間の動作を除き上記第1の実施形態と同様であるので、当該同様の部分についての説明を省略する。図19に示すように、本実施形態における休止期間CS振幅Vcck2は走査期間CS振幅Vcck1よりも小さい。なお、休止期間T2においてバイアス用薄膜トランジスタ60(1)~60(m)を確実にオン状態にするためには、この休止期間CS振幅Vcck2はバイアス用薄膜トランジスタ60(1)~60(m)のしきい値電圧よりも大きい必要がある。すなわち、本実施形態における休止期間CS振幅Vcck2は、走査期間CS振幅Vcck1よりも小さく且つバイアス用薄膜トランジスタ60(1)~60(m)のしきい値電圧よりも大きい。
本実施形態によれば、休止期間T2における第1CSクロック信号CCK1および第2CSクロック信号CCK2の振幅である休止期間CS振幅Vcck2が、走査期間T1における第1CSクロック信号CCK1および第2CSクロック信号CCK2の振幅である走査期間CS振幅Vcck1よりも小さい。このため、さらなる低消費電力化を図ることができる。また、休止期間V2にバイアス用薄膜トランジスタ60(1)~60(m)に掛かるゲートバイアスストレスが低減されるので、これらのバイアス用薄膜トランジスタ60(1)~60(m)のさらなる高信頼性化を図ることができる。
<3.1 全体構成および動作>
図20は、本発明の第3の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。本実施形態の構成要素のうち第1の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。図20に示すように、本実施形態に係る液晶表示装置は、上記第1の実施形態におけるゲートドライバ400およびCSドライバ500に代えてゲートCSドライバ900を備えている。このゲートCSドライバ900は、後述のように上記ゲートドライバ400およびCSドライバ500により構成されている。このゲートCSドライバ900は、表示部600と一体的に液晶表示パネル800上に形成されている。すなわち、本実施形態では、CSドライバ500のみならず、ゲートドライバ400も表示部600と一体的に形成されている。このゲートドライバ400も、CSドライバ500と同様にアモルファスシリコン、多結晶シリコン、微結晶シリコン、または酸化物半導体(例えばIGZO)などを用いて、表示部600を含む液晶表示パネル800上に形成されている。
図21は、本実施形態におけるゲートCSドライバ900の構成を説明するためのブロック図である。このゲートCSドライバ900は、上述のようにゲートドライバ400およびCSドライバ500により構成されている。図21に示すように、ゲートドライバ400は、上記ゲートシフトレジスタ410(以下、本実施形態では単に「シフトレジスタ」という)および出力バッファ群420により構成されている。CSドライバ500は、シフトレジスタ410および上記CS出力部520により構成されている。すなわち、本実施形態では、ゲートドライバ400とCSドライバ500とがシフトレジスタ410を共有している。本実施形態では、シフトレジスタ410により第1シフトレジスタが実現されている。
図26は、本実施形態におけるゲートCSドライバ900の動作を説明するための信号波形図である。まず、走査期間T1における動作について説明する。走査期間T1では、ゲートCSドライバ900は走査期間ゲート周波数fgck1で駆動される。図26に示すように、ゲートスタートパルス信号GSPがハイレベル電位になった後、第1ゲートクロック信号GCK1および第2ゲートクロック信号GCK2に基づいて、制御信号GOUT’(1)~GOUT’(m)が順次にハイレベル電位になる。この走査期間T1ではバイアス入力信号Vghがハイレベル電位になっているので、これらの制御信号GOUT’(1)~GOUT’(m)がハイレベル電位になるタイミングでそれぞれ、AND回路70(1)~70(m)の出力信号の電位がハイレベルになる。すなわち、の制御信号GOUT’(1)~GOUT’(m)がハイレベル電位になるタイミングでそれぞれ走査信号GOUT(1)~GOUT(m)がハイレベル電位になる。
本実施形態によれば、ゲートドライバ400とCSドライバ500とでシフトレジスタ410を共有化できる。このため、回路規模が縮小されるので、例えばさらなる狭額縁化を図ることができる。また、CSドライバ500のみならずゲートドライバ400もモノリシック化されて形成されるため、ゲートドライバ400のコストが低減されると共に、さらなる狭額縁化を図ることができる。
<4.1 CSドライバの構成>
図27は、本発明の第4の実施形態におけるCSドライバ500の構成を示すブロック図である。なお、本実施形態は、CSドライバ500の構造および休止期間の動作を除き上記第1の実施形態と同様であるので、当該同様の部分についての説明を省略する。図27に示すように、本実施形態におけるCSドライバ500は、m本のゲートラインGL1~GLmにそれぞれ対応して設けられた、m個の休止時動作用薄膜トランジスタ(第2スイッチング素子)61(1)~61(m)をさらに備えている。また、これらの休止動作用薄膜トランジスタ61(1)~61(m)はそれぞれCS双安定回路50(1)~50(m)に対応している。
図28は、本実施形態におけるCSドライバ500の動作のうち、特に休止期間T2の動作を説明するための信号波形図である。走査期間T1では、休止期間動作用クロック信号ALL_ONは上述のようにローレベル電位を維持している。
本実施形態によれば、休止期間T2において、制御信号COUT(1)~COUT(m)がハイレベル電位になるタイミングに代えて、休止期間動作用クロック信号ALL_ONがハイレベル電位になるタイミングでCSラインCL1~CLmにそれぞれ高電位Vhまたは低電位Vlが与えられる。このため、休止期間T2においてCSラインCL1~CLmがフローティング状態になることによりこれらのCSラインCL1~CLmが受けるノイズ等の影響が低減される。これにより、表示品位の低下を抑制することができる。また、休止期間T2において第1CSクロック信号CCK1および第2CSクロック信号CCK2がローレベル電位を維持するので、さらなる低消費電力化を図ることができる。さらに、休止期間T2において制御信号COUT(1)~COUT(m)がハイレベル電位にならないので、バイアス用薄膜トランジスタ60(1)~60(m)に掛かるゲートバイアスストレスがさらに低減される。したがって、バイアス用薄膜トランジスタ60(1)~60(m)におけるしきい値変動がさらに低減されるので、これらのバイアス用薄膜トランジスタ60(1)~60(m)のさらなる高信頼性化を図ることができる。なお、休止動作用薄膜トランジスタ61(1)~61(m)においてしきい値変動が生じたとしても、バイアス用薄膜トランジスタ60(1)~60(m)においてしきい値変動が生じる場合に比べて表示に与える影響は少ない。
<5.1 CSシフトレジスタの構成および動作>
図29は、本発明の第5の実施形態におけるCSシフトレジスタ510の構成を説明するためのブロック図である。なお、本実施形態は、CSシフトレジスタ410の構成および動作を除き上記第1の実施形態と同様であるので、当該同様の部分についての説明を省略する。本実施形態では、表示制御回路200からCSドライバ500に与えられるCSクロック信号CCKが、3相のCSクロック信号CCK1~CCK3からなっている。以下では、CSクロック信号CCK3を「第3CSクロック信号」という。これらの第1CSクロック信号CCK1、第2CSクロック信号CCK2、および第3CSクロック信号CCK3は互いに1水平走査期間だけ位相がずれており、いずれも3水平走査期間中の1水平走査期間だけハイレベル電位(Vdd電位)になる(ただし、休止期間T2を除く)。
一般に、CSドライバの駆動に要する消費電力W(以下単に「消費電力W」という)は、下記の式(1)により求められる。
W=n×f×(Cp+Ct)×V2 …(1)
ここで、nはCSクロック信号CCKの相数を、fはCSクロック信号GCKの周波数を、Cpは配線容量を、Ctは薄膜トランジスタの負荷容量を表す。
W=2×f×(Cp+Ct)×V2 …(2)
W=3×f×(Cp+(2/3)×Ct)×V2 …(3)
W=2.67×f×Ct×V2 …(4)
W=2×f×Ct×V2 …(5)
本実施形態によれば、CSクロック信号CCKの相数が3となる。このため、各相が与えられるCS双安定回路の入力端子41または42の数(接続数)が、上記第1の実施形態における接続数よりも少なくなる。このため、各相に対する薄膜トランジスタの負荷容量が小さくなる。したがって、さらなる低消費電力化を図ることができる。
上記各実施形態において、CSクロック信号CCKおよびゲートクロック信号GCKの周波数および振幅の制御は表示制御回路200において行われることが望ましいが、CSドライバ500およびゲートドライバ400においてそれぞれこのような制御が行われる構成としても良い。
40(m+1)…ゲート双安定回路(ダミー段)
41~44…入力端子(入力ノード)
49…出力端子(出力ノード)
50(1)~50(m)…CS双安定回路(双安定回路)
50(m+1)…CS双安定回路(ダミー段)
60(1)~60(m)…バイアス用薄膜トランジスタ(第1スイッチング素子)
61(1)~61(m)…休止動作用薄膜トランジスタ(第2スイッチング素子)
70(1)~70(m)…出力バッファ(AND回路)
80…画素薄膜トランジスタ(画素スイッチング素子)
300…ソースドライバ(映像信号線駆動回路)
400…ゲートドライバ(走査信号線駆動回路)
410…ゲートシフトレジスタ
420…出力バッファ群
500…CSドライバ(補助容量線駆動回路)
510…CSシフトレジスタ
520…CS出力部
600…表示部
800…液晶表示パネル
900…ゲートCSドライバ
Ep…画素電極
Ccs…補助容量
M1~M4…薄膜トランジスタ(スイッチング素子)
C1…コンデンサ(容量素子)
N1…第1ノード
CSP…CSスタートパルス信号
GSP…ゲートスタートパルス信号
CCK1~CCK3…第1CSクロック信号~第3CSクロック信号(第1シフト動作用クロック信号)
GCK1、GCK2…第1ゲートクロック信号、第2ゲートクロック信号(第2シフト動作用クロック信号)
S…セット信号
R…リセット信号
CSS(1)~CSS(m)…補助容量信号
COUT(1)~COUT(m)…制御信号
GOUT(1)~GOUT(m)…走査信号
GOUT’(1)~GOUT’(m)…制御信号
ALL_ON…休止期間動作用クロック信号
T1…走査期間
T2…休止期間
tcck1…走査期間CS周期
tcck2…休止期間CS周期
tack2…休止期間ALL_ON周期
fcck1…走査期間CS周波数
fcck2…休止期間CS周波数
fack2…休止期間ALL_ON周波数
Vcck1…走査期間CS振幅
Vcck2…休止期間CS振幅
Vss…ローレベルの直流電源電位
Vdd…ハイレベルの直流電源電位
Claims (18)
- 複数の映像信号線と、該複数の映像信号線と交差する複数の走査信号線と、該複数の映像信号線および該複数の走査信号線に対応してマトリクス状に配置された複数の画素電極をそれぞれ含む複数の画素形成部と、該複数の走査信号線に沿って配置された複数の補助容量線と、各補助容量線と該補助容量線に沿った走査信号線に対応する画素電極との間に形成される補助容量とを含む表示部と、
オンレベルとオフレベルとを周期的に繰り返すクロック信号を生成する表示制御回路と、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するための走査信号線駆動回路と、
前記表示部と一体的に形成され、前記クロック信号に含まれる補助容量クロック信号に基づいて前記複数の補助容量線を互いに独立して駆動するための補助容量線駆動回路とを備え、
前記補助容量線駆動回路は、互いに縦続接続された複数の第1双安定回路を有し、該複数の第1双安定回路の出力信号を、前記補助容量クロック信号に含まれる前記複数の第1シフト動作用クロック信号に基づいて順次にオンレベルにする第1シフトレジスタを含み、
前記走査期間における前記複数の第1シフト動作用クロック信号の周波数よりも、前記休止期間における該複数の第1シフト動作用クロック信号の周波数が低いことを特徴とする、液晶表示装置。 - 前記休止期間における前記複数の第1シフト動作用信号の振幅が、前記走査期間における該複数の第1シフト動作用信号の振幅よりも低いことを特徴とする、請求項1に記載の液晶表示装置。
- 前記休止期間が前記走査期間よりも長いことを特徴とする、請求項1に記載の液晶表示装置。
- 前記補助容量線駆動回路は、前記複数の補助容量線に第1導通端子がそれぞれ接続された複数の第1スイッチング素子をさらに含み、
前記表示制御回路が、前記フレーム期間毎に2つの電位の間で切り替わり各フレーム期間内では固定された電位をバイアス信号として各第1スイッチング素子の第2導通端子に与え、
各第1スイッチング素子の制御端子には、該第1スイッチング素子の前記第1導通端子が接続された補助容量線に対応する第1双安定回路の出力信号が与えられることを特徴とする、請求項1に記載の液晶表示装置。 - 前記表示制御回路が、互いに隣接する補助容量線にそれぞれ前記第1導通端子が接続された第1スイッチング素子のうちの一方については該第1スイッチング素子の前記第2導通端子に前記バイアス信号として第1バイアス信号を与え、互いに隣接する補助容量線にそれぞれ前記第1導通端子が接続された第1スイッチング素子のうちの他方については該第1スイッチング素子の前記第2導通端子に前記バイアス信号として第2バイアス信号を与え、
前記第1バイアス信号と前記第2バイアス信号とは、各フレーム期間において互いに異なる電位であることを特徴とする、請求項4に記載の液晶表示装置。 - 前記補助容量線駆動回路は、前記複数の第1スイッチング素子にそれぞれ対応する複数の第2スイッチング素子をさらに含み、
前記表示制御回路は、前記補助容量クロック信号に含まれ、前記走査期間における電位がオフレベルであり、前記休止期間においてオンレベルとオフレベルとを周期的に繰り返し、前記走査期間における前記複数の第1シフト動作用信号の周波数よりも前記休止期間における周波数が低い休止期間動作用クロック信号を、各第2スイッチング素子の制御端子に与え、
各第2スイッチング素子の第1制御端子が、該第2スイッチング素子に対応する第1スイッチング素子の前記第1導通端子に接続された補助容量線に接続され、
各第2スイッチング素子の第2制御端子には、該第2スイッチング素子に対応する第1スイッチング素子の前記第2導通端子に与えられた前記バイアス信号が与えられることを特徴とする、請求項4に記載の液晶表示装置。 - 前記複数の第1シフト動作クロック信号が、互いに位相の異なる3相以上の第1シフト動作クロック信号であることを特徴とする、請求項1に記載の液晶表示装置。
- 前記走査信号線駆動回路が前記表示部と一体的に形成されていることを特徴とする、請求項1に記載の液晶表示装置。
- 前記走査信号線駆動回路は、互いに縦続接続された複数の第2双安定回路の出力信号を、前記クロック信号に含まれる複数の第2シフト動作クロック信号に基づいて順次にオンレベルにする第2シフトレジスタを含み、該複数の第2双安定回路の出力信号をそれぞれ前記複数の走査信号線に与えることを特徴とする、請求項8に記載の液晶表示装置。
- 前記走査信号線駆動回路および前記補助容量線駆動回路は、前記第1シフトレジスタを共通に含み、
前記走査信号線駆動回路は、複数の第1双安定回路に対応してそれぞれ設けられた複数の出力バッファをさらに含み、
前記表示制御回路が、前記走査期間ではオンレベルとなり、前記休止期間ではオフレベルとなるバッファ入力信号を前記複数の出力バッファに与え、
前記複数の出力バッファは、前記バッファ入力信号と、対応する第1双安定回路の出力信号との論理積を前記複数の走査信号線にそれぞれ与えることを特徴とする、請求項8に記載の液晶表示装置。 - 前記補助容量線駆動回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項1から7までのいずれか1項に記載の液晶表示装置。
- 前記走査信号線駆動回路および前記補助容量線駆動回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項8から10までのいずれか1項に記載の液晶表示装置。
- 前記補助容量線駆動回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項1から7までのいずれか1項に記載の液晶表示装置。
- 前記走査信号線駆動回路および補助容量線駆動回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項8から10までのいずれか1項に記載の液晶表示装置。
- 複数の映像信号線と、該複数の映像信号線と交差する複数の走査信号線と、該複数の映像信号線および該複数の走査信号線に対応してマトリクス状に配置された複数の画素電極をそれぞれ含む複数の画素形成部と、該複数の走査信号線に沿って配置された複数の補助容量線と、各補助容量線と該補助容量線に沿った走査信号線に対応する画素電極との間に形成される補助容量とを含む表示部と、オンレベルとオフレベルとを周期的に繰り返すクロック信号を生成する表示制御回路と、該複数の走査信号線を駆動するための走査信号線駆動回路と、該表示部と一体的に形成され、該複数の補助容量線を駆動するための補助容量線駆動回路とを備える液晶表示装置における該複数の補助容量線の駆動方法であって、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するステップと、
前記クロック信号に含まれる補助容量クロック信号に基づいて該複数の補助容量線を互いに独立して駆動するステップと、
前記走査期間における、前記補助容量クロック信号に含まれる複数の第1シフト動作用クロック信号の周波数よりも、前記休止期間における該複数の第1シフト動作用クロック信号の周波数を低くするステップとを備え、
前記補助容量線駆動回路は、互いに縦続接続された複数の第1双安定回路を有し、該複数の第1双安定回路の出力信号を、前記複数の第1シフト動作用クロック信号に基づいて順次にオンレベルにする第1シフトレジスタを含むことを特徴とする、駆動方法。 - 前記休止期間における前記複数の第1シフト動作用信号の振幅が、前記走査期間における該複数の第1シフト動作用信号の振幅よりも低いことを特徴とする、請求項15に記載の駆動方法。
- 前記休止期間が前記走査期間よりも長いことを特徴とする、請求項15に記載の駆動方法。
- 前記複数の第1シフト動作クロック信号が、互いに位相の異なる3相以上の第1シフト動作クロック信号であることを特徴とする、請求項15に記載の駆動方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SG11201400740TA SG11201400740TA (en) | 2011-08-02 | 2012-07-25 | Liquid crystal display device and method for driving auxiliary capacitance lines |
JP2013526832A JP5972267B2 (ja) | 2011-08-02 | 2012-07-25 | 液晶表示装置および補助容量線の駆動方法 |
US14/235,125 US9336736B2 (en) | 2011-08-02 | 2012-07-25 | Liquid crystal display device and method for driving auxiliary capacitance lines |
CN201280048649.XA CN103918024B (zh) | 2011-08-02 | 2012-07-25 | 液晶显示装置和辅助电容线的驱动方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011-169050 | 2011-08-02 | ||
JP2011169050 | 2011-08-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2013018596A1 true WO2013018596A1 (ja) | 2013-02-07 |
Family
ID=47629123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2012/068758 WO2013018596A1 (ja) | 2011-08-02 | 2012-07-25 | 液晶表示装置および補助容量線の駆動方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9336736B2 (ja) |
JP (1) | JP5972267B2 (ja) |
CN (1) | CN103918024B (ja) |
SG (1) | SG11201400740TA (ja) |
TW (1) | TWI534787B (ja) |
WO (1) | WO2013018596A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014174889A1 (ja) * | 2013-04-25 | 2014-10-30 | シャープ株式会社 | 表示装置及びその駆動方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103941439B (zh) * | 2013-06-28 | 2016-09-28 | 上海中航光电子有限公司 | 一种补偿馈通电压驱动电路及阵列基板 |
JP6398249B2 (ja) * | 2014-03-26 | 2018-10-03 | セイコーエプソン株式会社 | ドライバーの作動方法 |
KR102371896B1 (ko) * | 2015-06-29 | 2022-03-11 | 삼성디스플레이 주식회사 | 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 |
CN105679248B (zh) * | 2016-01-04 | 2017-12-08 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
CN108022751B (zh) | 2016-10-31 | 2022-01-11 | 北京北方华创微电子装备有限公司 | 磁性薄膜叠层的沉积方法、磁性薄膜叠层及微电感器件 |
CN106531105B (zh) * | 2016-12-26 | 2019-06-28 | 上海天马微电子有限公司 | 显示面板的驱动方法及显示面板 |
KR102316563B1 (ko) * | 2017-05-22 | 2021-10-25 | 엘지디스플레이 주식회사 | 금속으로 형성된 상부 기판을 포함하는 유기 발광 표시 장치 및 이의 제조 방법 |
JP2019056740A (ja) * | 2017-09-20 | 2019-04-11 | シャープ株式会社 | 液晶表示装置 |
WO2022046148A1 (en) * | 2020-08-24 | 2022-03-03 | Google Llc | Display clock signaling with reduced power consumption |
CN114019342B (zh) * | 2022-01-05 | 2022-04-05 | 深圳佑驾创新科技有限公司 | 一种无源晶振测试电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216443A (ja) * | 1991-10-11 | 1993-08-27 | Toshiba Corp | 液晶表示装置 |
JP2002182619A (ja) * | 2000-10-05 | 2002-06-26 | Sharp Corp | 表示装置の駆動方法およびそれを用いた表示装置 |
JP2006053349A (ja) * | 2004-08-12 | 2006-02-23 | Citizen Watch Co Ltd | 表示装置 |
JP2006220947A (ja) * | 2005-02-10 | 2006-08-24 | Sharp Corp | アクティブマトリクス型の表示装置およびその走査側駆動回路 |
JP2006267313A (ja) * | 2005-03-23 | 2006-10-05 | Sharp Corp | 表示装置の駆動方法 |
JP2011123963A (ja) * | 2009-12-11 | 2011-06-23 | Mitsubishi Electric Corp | シフトレジスタ回路 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3583356B2 (ja) * | 1999-09-06 | 2004-11-04 | シャープ株式会社 | アクティブマトリクス型の液晶表示装置およびデータ信号線駆動回路、並びに、液晶表示装置の駆動方法 |
JP2001188217A (ja) * | 1999-10-20 | 2001-07-10 | Sharp Corp | アクティブマトリクス型液晶表示装置およびその駆動方法ならびに製造方法 |
EP1296174B1 (en) * | 2000-04-28 | 2016-03-09 | Sharp Kabushiki Kaisha | Display unit, drive method for display unit, electronic apparatus mounting display unit thereon |
JP3766926B2 (ja) | 2000-04-28 | 2006-04-19 | シャープ株式会社 | 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器 |
TWI298478B (en) | 2002-06-15 | 2008-07-01 | Samsung Electronics Co Ltd | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
JP2005062396A (ja) * | 2003-08-11 | 2005-03-10 | Sony Corp | 表示装置及びその駆動方法 |
JP4168270B2 (ja) * | 2003-08-11 | 2008-10-22 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP2006011004A (ja) * | 2004-06-25 | 2006-01-12 | Sharp Corp | 液晶表示装置ならびにその駆動回路および駆動方法 |
JP4794157B2 (ja) * | 2004-11-22 | 2011-10-19 | 三洋電機株式会社 | 表示装置 |
JP4969037B2 (ja) * | 2004-11-30 | 2012-07-04 | 三洋電機株式会社 | 表示装置 |
EP1895545B1 (en) * | 2006-08-31 | 2014-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
JP4873760B2 (ja) * | 2007-03-16 | 2012-02-08 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
JP5542296B2 (ja) * | 2007-05-17 | 2014-07-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置、表示モジュール及び電子機器 |
US8115714B2 (en) * | 2007-06-06 | 2012-02-14 | Sharp Kabushiki Kaisha | Display device and method of driving the same |
JP2009086170A (ja) | 2007-09-28 | 2009-04-23 | Epson Imaging Devices Corp | 電気光学装置及び電気光学装置の駆動方法並びに電子機器 |
KR100987589B1 (ko) * | 2007-10-31 | 2010-10-12 | 가시오게산키 가부시키가이샤 | 액정표시장치 및 그 구동방법 |
US20100309394A1 (en) * | 2008-03-18 | 2010-12-09 | Sharp Kabushiki Kaisha | Display device and drive method for the same |
CN102209929B (zh) * | 2008-11-19 | 2014-09-17 | 夏普株式会社 | 有源矩阵基板及其制造方法、液晶显示面板及其制造方法和驱动方法、液晶显示装置 |
JP2010256420A (ja) * | 2009-04-21 | 2010-11-11 | Sony Corp | 液晶表示装置および液晶表示装置の駆動方法 |
JP2010256466A (ja) * | 2009-04-22 | 2010-11-11 | Sony Corp | 液晶表示装置およびその駆動方法 |
JP5485282B2 (ja) * | 2009-09-16 | 2014-05-07 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
US8654108B2 (en) * | 2009-09-25 | 2014-02-18 | Sharp Kabushiki Kaisha | Liquid crystal display device |
US20120242646A1 (en) * | 2009-12-11 | 2012-09-27 | Sharp Kabushiki Kaisha | Display panel, liquid crystal display, and driving method |
WO2011125459A1 (ja) * | 2010-04-02 | 2011-10-13 | シャープ株式会社 | 表示装置およびその駆動方法 |
US20130147783A1 (en) * | 2010-08-31 | 2013-06-13 | Sharp Kabushiki Kaisha | Pixel circuit and display device |
-
2012
- 2012-07-25 US US14/235,125 patent/US9336736B2/en active Active
- 2012-07-25 CN CN201280048649.XA patent/CN103918024B/zh not_active Expired - Fee Related
- 2012-07-25 SG SG11201400740TA patent/SG11201400740TA/en unknown
- 2012-07-25 WO PCT/JP2012/068758 patent/WO2013018596A1/ja active Application Filing
- 2012-07-25 JP JP2013526832A patent/JP5972267B2/ja not_active Expired - Fee Related
- 2012-07-27 TW TW101127349A patent/TWI534787B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05216443A (ja) * | 1991-10-11 | 1993-08-27 | Toshiba Corp | 液晶表示装置 |
JP2002182619A (ja) * | 2000-10-05 | 2002-06-26 | Sharp Corp | 表示装置の駆動方法およびそれを用いた表示装置 |
JP2006053349A (ja) * | 2004-08-12 | 2006-02-23 | Citizen Watch Co Ltd | 表示装置 |
JP2006220947A (ja) * | 2005-02-10 | 2006-08-24 | Sharp Corp | アクティブマトリクス型の表示装置およびその走査側駆動回路 |
JP2006267313A (ja) * | 2005-03-23 | 2006-10-05 | Sharp Corp | 表示装置の駆動方法 |
JP2011123963A (ja) * | 2009-12-11 | 2011-06-23 | Mitsubishi Electric Corp | シフトレジスタ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014174889A1 (ja) * | 2013-04-25 | 2014-10-30 | シャープ株式会社 | 表示装置及びその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140168182A1 (en) | 2014-06-19 |
TWI534787B (zh) | 2016-05-21 |
JPWO2013018596A1 (ja) | 2015-03-05 |
SG11201400740TA (en) | 2014-08-28 |
CN103918024A (zh) | 2014-07-09 |
CN103918024B (zh) | 2016-08-17 |
US9336736B2 (en) | 2016-05-10 |
JP5972267B2 (ja) | 2016-08-17 |
TW201312536A (zh) | 2013-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5972267B2 (ja) | 液晶表示装置および補助容量線の駆動方法 | |
JP5372268B2 (ja) | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 | |
JP6033225B2 (ja) | 表示装置および走査信号線の駆動方法 | |
JP5165153B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 | |
US8982107B2 (en) | Scanning signal line drive circuit and display device provided with same | |
JP5318117B2 (ja) | 走査信号線駆動回路、シフトレジスタ、およびシフトレジスタの駆動方法 | |
TWI529682B (zh) | A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line | |
WO2014092011A1 (ja) | 表示装置およびその駆動方法 | |
US8781059B2 (en) | Shift register | |
WO2011129126A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
WO2011114563A1 (ja) | シフトレジスタ | |
WO2011074316A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
JP5248717B1 (ja) | 表示装置およびその駆動方法 | |
JP2009015291A (ja) | 表示装置及びその駆動方法 | |
JP2010250030A (ja) | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 | |
WO2018193912A1 (ja) | 走査信号線駆動回路およびそれを備える表示装置 | |
JP6316423B2 (ja) | シフトレジスタおよびそれを備える表示装置 | |
JP6076253B2 (ja) | 表示装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12820630 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 14235125 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2013526832 Country of ref document: JP Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 12820630 Country of ref document: EP Kind code of ref document: A1 |