JP5248717B1 - 表示装置およびその駆動方法 - Google Patents

Abstract

消費電力を低減したＳＳＤ方式の表示装置を提供する。
選択回路（４００）はｋ個の選択ブロック（４１０（１）〜４１０（ｋ））により構成されている。各選択ブロックは、３つの薄膜トランジスタにより構成されている。これらの３つの薄膜トランジスタのゲート端子には、３相の選択制御信号（ＣＴ）がそれぞれ与えられる。走査期間（Ｔ１）の後に休止期間（Ｔ２）が設けられる。休止期間（Ｔ２）では、休止期間周波数（ｆｃｋ２）の選択制御信号（ＣＴ）に基づいて、各選択ブロック内の３つの薄膜トランジスタがオン状態になる。休止期間周波数（ｆｃｋ２）は走査期間周波数（ｆｃｋ１）よりも低い。

Description

本発明は、表示装置およびその駆動方法に関し、特に、複数の映像信号線を単位とする組おける映像信号線のそれぞれに、各組に共通の映像信号を時分割して与える表示装置およびその駆動方法に関する。

従来、液晶表示装置等の表示装置の駆動方式の１つとして、ＳＳＤ（Ｓｏｕｒｃｅ Ｓｈａｒｅｄ Ｄｒｉｖｉｎｇ：ソース・シェアド・ドライビング）と呼ばれる駆動方式（以下「ＳＳＤ方式」という）が知られている。このＳＳＤ方式を採用した液晶表示装置では、液晶パネルにおける複数のソースライン（映像信号線）を駆動するためのソースドライバ（映像信号線駆動回路）の複数の出力端子に、複数の薄膜トランジスタ等のスイッチング素子により構成される選択回路が接続される。ソースドライバの各出力端子には、上記複数の薄膜トランジスタのうちの所定数の薄膜トランジスタが接続される。この選択回路内の複数の薄膜トランジスタには複数のソースラインが接続される。すなわち、この液晶表示装置では、上記所定数のソースラインを単位とする組が上記所定数の薄膜トランジスタをそれぞれ介して共通のソースドライバの出力端子に接続される。そして、各組に共通の映像信号がソースドライバに与えられ、選択回路によりこの映像信号が時分割されて複数のソースラインに与えられる。このようなＳＳＤ方式を採用することにより、ソース端ドライバの出力端子数を削減することができる。

特許文献１には、このようなＳＳＤ方式を採用し、上記選択回路を液晶パネルと一体的に形成した液晶表示装置が開示されている。以下では、選択回路を液晶パネル（表示部）と一体的に形成した液晶表示装置を「選択回路モノリシック型の液晶表示装置」という。この選択回路モノリシック型の液晶表示装置によれば、狭額縁化および低コスト化を図ることができる。なお、この選択回路モノリシック型の液晶表示装置では、特許文献１に開示されているように、アモルファスシリコン（ａ−Ｓｉ）を半導体層に用いた薄膜トランジスタ（以下「ａ−ＳｉＴＦＴ」という）等が駆動素子として採用されている。

ところで、特許文献２には、ゲートライン（走査信号線）を走査する走査期間Ｔ１の後に、全てのゲートラインを非走査状態にする休止期間Ｔ２を設ける表示装置の駆動方法が開示されている。この休止期間Ｔ２では、ゲートドライバ（走査信号線駆動回路）にクロック信号等が与えられず、画像の書き換えが行われない。このため、走査期間Ｔ１においてゲートラインを６０Ｈｚで走査したとしても、例えばこの走査期間Ｔ１の同じ長さの休止期間Ｔ２を設けることにより、全体としてのゲートラインの駆動周波数が３０Ｈｚ程度になる。このため、低消費電力化を図ることができる。

日本の特開２０１０−１０２２６６号公報 日本の特開２００１−３１２２５３号公報

従来から、表示装置等の電子機器には低消費電力化が求められている。

そこで、本発明は、消費電力を低減した、ＳＳＤ方式を採用した表示装置（以下「ＳＳＤ方式の表示装置」という）およびその駆動方法を提供することを目的とする。

本発明の第１の局面は、表示装置であって、
複数の映像信号線および該複数の映像信号線と交差する複数の走査信号線を含む表示部と、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するための走査信号線駆動回路と、
前記表示部と一体的に形成され、複数の選択ブロックを含む選択回路と、
前記複数の選択ブロックにそれぞれ複数の映像信号を与える映像信号線駆動回路と、
前記映像信号線駆動回路に前記複数の映像信号に対応する画像データを与え、各選択ブロックにオンレベルとオフレベルとを周期的に繰り返す複数の選択制御信号を与える表示制御回路とを備え、
各選択ブロックが、前記複数の選択制御信号と同数の互いに隣接する映像信号線を単位とする映像信号線組における各映像信号線に、該選択ブロックが受け取る前記映像信号を該複数の選択制御信号に基づいて時分割して与え、
前記表示制御回路が、前記休止期間における前記複数の選択制御信号の周波数を前記走査期間における該複数の選択制御信号の周波数よりも低くする該複数の選択制御信号を生成することを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記表示制御回路が、前記休止期間における前記複数の選択制御信号の振幅を前記走査期間における該複数の選択制御信号の振幅よりも小さくするように該複数の選択制御信号を生成することを特徴とする。

本発明の第３の局面は、本発明の第１の局面において、
前記休止期間が前記走査期間よりも長いことを特徴とする。

本発明の第４の局面は、本発明の第１の局面において、
前記映像信号線駆動回路が、前記休止期間における前記映像信号の電位を固定電位にすることを特徴とする。

本発明の第５の局面は、本発明の第１の局面において、
各選択ブロックは、該選択ブロックに対応する映像信号線組内の複数の映像信号線にそれぞれ第１導通端子が接続された複数のスイッチング素子を有し、
各選択ブロックにおける前記複数のスイッチング素子の第２導通端子には、該選択ブロックが受け取る前記映像信号が与えられ、
前記表示制御回路が、各選択ブロックにおける前記複数のスイッチング素子にそれぞれ前記複数の選択制御信号を与えることを特徴とする。

本発明の第６の局面は、本発明の第５の局面において、
前記表示部が複数の原色に基づく画像を表示し、
各映像信号線組における複数の映像信号線が、前記複数の原色にそれぞれ対応することを特徴とする。

本発明の第７の局面は、本発明の第６の局面において、
前記複数の原色が３原色であり、
各映像信号線組が３本の映像信号線からなり、
各選択ブロックが３つのスイッチング素子を有し、
各映像信号線組における前記３本の映像信号線が、前記３原色にそれぞれ対応することを特徴とする。

本発明の第８の局面は、本発明の第５の局面において、
前記表示部が複数の原色に基づく画像を表示し、
各映像信号線組における複数の映像信号線が、該映像信号線数よりも多い所定数の原色のうちの、該映像信号線と同数の原色にそれぞれ対応すると共に、該所定数の原色のうちの、該映像信号線と同数の他の原色にそれぞれ対応することを特徴とする。

本発明の第９の局面は、本発明の第８の局面において、
前記複数の原色が４原色であり、
各映像信号線組が２本の映像信号線からなり、
各選択ブロックが２つのスイッチング素子を有し、
各映像信号線組における前記２本の映像信号線が、前記４原色のうちの２色にそれぞれ対応すると共に、該４原色のうちの他の２色にそれぞれ対応することを特徴とする。

本発明の第１０の局面は、本発明の第５の局面において、
前記表示部が複数の原色に基づく画像を表示し、
各映像信号線組が、前記複数の原色の数の整数倍の映像信号線からなることを特徴とする。

本発明の第１１の局面は、本発明の第１０の局面において、
前記複数の原色が３原色であり、
各映像信号線組が６本の映像信号線からなり、
各選択ブロックが６つのスイッチング素子を有し、
各映像信号線組における３本の映像信号線が前記３原色にそれぞれ対応し、該映像信号線組における他の３本の映像信号線が該３原色にそれぞれ対応することを特徴とする。

本発明の第１２の局面は、本発明の第１の局面において、
前記選択回路は、
前記表示部に対して一方に位置する第１選択回路と、
前記表示部に対して他方に位置する第２選択回路とにより構成されることを特徴とする。

本発明の第１３の局面は、本発明の第１の局面から第１２の局面までのいずれかにおいて、
前記選択回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。
本発明の第１４の局面は、本発明の第１３の局面において、
前記酸化物半導体が、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする。

本発明の第１５の局面は、本発明の第１の局面から第１２の局面までのいずれかにおいて、
前記選択回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする。

本発明の第１６の局面は、複数の映像信号線および該複数の映像信号線に直交する複数の走査信号線を含む表示部と、該複数の走査信号線を駆動するための走査信号線駆動回路と、該表示部と一体的に形成され、複数の選択ブロックを含む選択回路と、該複数の選択ブロックにそれぞれ複数の映像信号を与える映像信号線駆動回路と、該映像信号線駆動回路に該複数の映像信号に対応する画像データを与え、各選択ブロックにオンレベルとオフレベルとを周期的に繰り返す複数の選択制御信号を与える表示制御回路とを備える表示装置の駆動方法であって、
前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するステップと、
前記複数の選択制御信号と同数の互いに隣接する映像信号線を単位とする映像信号線組における各映像信号線に、該選択ブロックが受け取る前記映像信号を前記複数の選択制御信号に基づいて時分割して与えるステップと、
前記休止期間における前記複数の選択制御信号の周波数を、前記走査期間における該複数の選択制御信号の周波数よりも低くするステップとを備えることを特徴とする。

本発明の第１７の局面は、本発明の第１６の局面において、
前記休止期間における前記複数の選択制御信号の振幅が、前記走査期間における該複数の選択制御信号の振幅よりも小さいことを特徴とする。

本発明の第１８の局面は、本発明の第１６の局面において、
前記休止期間が前記走査期間よりも長いことを特徴とする。

本発明の第１９の局面は、本発明の第１６の局面において、
前記休止期間における前記映像信号の電位が固定電位であることを特徴とする。

本発明の第１の局面によれば、表示部と選択回路とが一体的に形成され、選択回路内の選択ブロックが映像信号線組内の複数の映像信号線に映像信号を時分割して与える表示装置において、１フレーム期間が上記走査期間および上記休止期間からなる。この休止期間における複数の選択制御信号の周波数は、走査期間における複数の選択制御信号の周波数よりも低くなる。このため、１フレーム期間全体での選択回路の駆動周波数が低減される。これにより、消費電力が低減される。また、表示部と選択回路とが一体的に形成されているので、額縁面積が縮小されると共に、選択回路のコストが低減される。

本発明の第２の局面によれば、休止期間における複数の選択制御信号の振幅が、走査期間における複数の選択制御信号の振幅よりも小さくなる。このため、さらなる低消費電力化を図ることができる。

本発明の第３の局面によれば、休止期間が走査期間によりも長くなる。このため、さらなる低消費電力化を図ることができる。

本発明の第４の局面によれば、休止期間において映像信号の電位が固定電位とすることにより、本発明の第１の局面と同様の効果を奏することができる。

本発明の第５の局面によれば、複数のスイッチング素子により選択ブロックを実現することができる。ここで、休止期間において、複数の制御信号に基づいて映像信号が映像信号線組（複数の映像信号線）に与えられる。このため、休止期間において映像信号線が受けるノイズ等の影響が低減される。これにより、表示品位の低下を抑制することができる。また、休止期間における複数の選択制御信号の周波数が走査期間におけるものよりも低くなるので、スイッチング素子に掛かる負荷が低減される。したがって、スイッチング素子におけるしきい値変動が低減されるので、当該スイッチング素子の信頼性低下を抑制することができる。

本発明の第６の局面によれば、複数原色に基づく画像表示を行う表示装置において、本発明の第５の局面と同様の効果を奏することができる。

本発明の第７の局面によれば、３原色に基づく画像表示を行うことができる。

本発明の第８の局面によれば、１本の映像信号線に複数原色を対応させることにより、複数原色に基づく画像表示を行う表示装置において、本発明の第５の局面と同様の効果を奏することができる。

本発明の第９の局面によれば、１本の映像信号線に２原色を対応させることにより、４原色に基づく画像表示を行うことができる。

本発明の第１０の局面によれば、映像信号線駆動回路の出力数が削減されるので、さらなる低コスト化を図ることができる。

本発明の第１１の局面によれば、３原色に基づく画像表示を行うことができる。

本発明の第１２の局面によれば、走査信号線の延びる方向における選択回路のサイズを約半分にできる。このため、走査信号線の延びる方向におけるレイアウトピッチが倍に広がる。これにより、例えば表示部の高精細化を図ることができる。

本発明の第１３の局面によれば、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて選択回路が実現される。この薄膜トランジスタのリーク電流は十分に小さいので、休止期間における複数の制御信号の周波数をさらに低くすることができる。このため、さらなる低消費電力化を図ることができる。また、酸化物半導体により半導体層が形成された薄膜トランジスタのオン電流は十分に大きいので、この薄膜トランジスタのサイズを十分に小さくすることができる。これにより、さらなる狭額縁化を図ることができる。
本発明の第１４の局面によれば、酸化物半導体として、特にＩｎＧａＺｎＯ _x が用いられることにより、本発明の第１３の局面と同様の効果を奏することができる。

本発明の第１５の局面によれば、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて選択回路が実現される。このため、さらなる低コスト化を図ることができる。

本発明の第１６の局面から第１９の局面までによれば、表示装置の駆動方法において、本発明の第１の局面から第４の局面までとそれぞれ同様の効果を奏することができる。

本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。 上記第１の実施形態におけるソースドライバの構成を示すブロック図である。 上記第１の実施形態における選択回路の構成を説明するためのブロック図である。 上記第１の実施形態における選択ブロックとソースラインとの対応関係を説明するための回路図である。 上記第１の実施形態に係る液晶表示装置の詳細な動作を説明するための信号波形図である。 ａ−ＳｉＴＦＴおよびＩＧＺＯＴＦＴのドレイン電流−ゲート電圧特性を示す図である。 上記第１の実施形態の変形例における選択回路の構成、および選択ブロックとソースラインとの対応関係を説明するための回路図である。 上記第１の実施形態の変形例における液晶表示装置の詳細な動作を説明するための信号波形図である。 本発明の第２の実施形態における液晶表示装置の詳細な動作を説明するための信号波形図である。 本発明の第３の実施形態における選択回路の構成、および選択ブロックとソースラインとの対応関係を説明するための回路図である。 上記第３の実施形態における液晶表示装置の詳細な動作を説明するための信号波形図である。 本発明の第４の実施形態における選択回路の構成、および選択ブロックとソースラインとの対応関係を説明するための回路図である。

以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の説明においては、薄膜トランジスタのゲート端子は制御端子に相当し、ドレイン端子は第１導通端子に相当し、ソース端子は第２導通端子に相当する。また、薄膜トランジスタはすべてｎチャネル型であるものとして説明する。

＜１．第１の実施形態＞
＜１．１ 全体構成および動作＞
図１は、本発明の第１の実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、電源１００とＤＣ／ＤＣコンバータ１１０と表示制御回路２００とソースドライバ（映像信号線駆動回路）３００と選択回路（選択回路）４００とゲートドライバ（走査信号線駆動回路）５００と表示部６００と共通電極駆動回路９００とを備えている。本実施形態に係る液晶表示装置は、複数のソースライン（映像信号線）が所定数のソースラインを単位として組み分けされ、各組が選択回路４００を介してソースドライバ３００に接続されている、いわゆるＳＳＤ（Ｓｏｕｒｃｅ Ｓｈａｒｅｄ Ｄｒｉｖｉｎｇ：ソース・シェアド・ドライビング）方式を採用した液晶表示装置である。

選択回路４００は、アモルファスシリコン、多結晶シリコン、微結晶シリコン、または酸化物半導体（例えばＩＧＺＯ）等を用いて、表示部６００を含む液晶表示パネル７００上に形成されている。すなわち、本実施形態に係る液晶表示装置は、選択回路４００と表示部６００とが同一基板（液晶表示パネルを構成する２枚の基板のうちの一方の基板であるアレイ基板）上に形成された選択回路モノリシック型の液晶表示装置である。これにより、液晶表示装置の額縁面積を縮小することができる。なお、ソースドライバ３００および／またはゲートドライバ５００も、アモルファスシリコン、多結晶シリコン、微結晶シリコン、または酸化物半導体等を用いて液晶表示パネル７００上に形成されていても良い。これらのアモルファスシリコンおよびＩＧＺＯを用いた具体的な実現例については後述する。

表示部６００には、ｎ本のソースライン（映像信号線）ＳＬ１〜ＳＬｎと、ｍ本のゲートライン（走査信号線）ＧＬ１〜ＧＬｍと、これらのソースラインＳＬ１〜ＳＬｎとゲートラインＧＬ１〜ＧＬｍとの交差点にそれぞれ対応して設けられたｍ×ｎ個の画素形成部とが形成されている。上記ｍ×ｎ個の画素形成部は、マトリクス状に配置されることにより画素アレイを構成している。各画素形成部は、対応する交差点を通過するゲートラインにゲート端子が接続されると共に当該交差点を通過するソースラインにソース端子が接続されたスイッチング素子である画素薄膜トランジスタ８０と、その画素薄膜トランジスタ８０のドレイン端子に接続された画素電極と、上記複数個の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数個の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により、画素容量Ｃｐが構成される。なお通常、画素容量Ｃｐに確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。

本実施形態に係る液晶表示装置では、ＲＧＢの３原色によるカラー画像が行われる。このため、上記画素形成部は、Ｒ、Ｇ、およびＢにそれぞれ対応する３個の画素形成部を１組として構成されている。この１組により１画素が形成される。以下では、Ｒ、Ｇ、およびＢにそれぞれ対応する画素形成部を「Ｒ画素形成部」、「Ｇ画素形成部」、および「Ｂ画素形成部」という。

電源１００は、ＤＣ／ＤＣコンバータ１１０と表示制御回路２００と共通電極駆動回路９００とに所定の電源電圧を供給する。ＤＣ／ＤＣコンバータ１１０は、ソースドライバ３００およびゲートドライバ５００を動作させるための所定の直流電圧を電源電圧から生成し、それをソースドライバ３００およびゲートドライバ５００に供給する。共通電極駆動回路９００は、共通電極Ｅｃに所定の電位Ｖｃｏｍを与える。

表示制御回路２００は、外部から送られる画像信号ＤＡＴおよび水平同期信号や垂直同期信号などのタイミング信号群ＴＧを受け取り、デジタル映像信号ＤＶ（画像データ）と、表示部６００における画像表示を制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、選択制御信号ＣＴ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。選択制御信号ＣＴのハイレベル側の電位はＶｄｄ電位、ローレベル側の電位はＶｓｓ電位となっている。

本実施形態では、この選択制御信号ＣＴは３相の選択制御信号ＣＴｒ、ＣＴｇ、およびＣＴｂからなっている。これらの選択制御信号ＣＴｒ、ＣＴｇ、およびＣＴｂはそれぞれ、Ｒ画素形成部、Ｇ画素形成部、およびＢ画素形成部に対応している。以下では、選択制御信号ＣＴｒを「Ｒ用選択制御信号」といい、選択制御信号ＣＴｇを「Ｇ用選択制御信号」といい、選択制御信号ＣＴｂを「Ｂ用選択制御信号」という。また、Ｒ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれがローレベル電位からハイレベル電位に変化する時点から、ハイレベル電位からローレベル電位に変化する時点までの期間を便宜上「切替選択期間」という。これらのＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂは、互いに１切替選択期間だけ位相がずれており、いずれも３切替選択期間中の１切替選択期間だけハイレベル電位（Ｖｄｄ電位）になる（ただし、後述の休止期間Ｔ２を除く）。本実施形態では、３切替選択期間が１水平走査期間に相当する。

ソースドライバ３００は、表示制御回路２００から出力されるデジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、ｋ本の出力信号線ＯＬ１〜ＯＬｋにそれぞれ映像信号ＳＳ（１）〜ＳＳ（ｋ）を与える。ここで、本実施形態ではｋ＝ｎ／３である。なお、このソースドライバについての詳しい説明は後述する。

選択回路４００は、表示制御回路２００から出力されるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂとソースドライバ３００から出力される映像信号ＳＳ（１）〜ＳＳ（ｋ）とを受け取り、これらの映像信号ＳＳ（１）〜ＳＳ（ｋ）を時分割してソースラインＳＬ１〜ＳＬｎに印加する。なお、この選択回路４００についての詳しい説明は後述する。

ゲートドライバ５００は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づいて、ハイレベル電位の走査信号ＧＳ（１）〜ＧＳ（ｍ）のゲートラインＧＬ１〜ＧＬｍそれぞれへの印加を１フレーム期間を周期として繰り返す。

以上のようにして、ソースラインＳＬ１〜ＳＬｎに映像信号ＳＳ（１）〜ＳＳ（ｋ）が時分割されて印加され、ゲートラインＧＬ１〜ＧＬｍに走査信号ＧＳ（１）〜ＧＳ（ｍ）がそれぞれ印加されることにより、外部から送られた画像信号ＤＡＴに基づく画像が表示部６００に表示される。

＜１．２ ソースドライバの構成および動作＞
図２は、本実施形態におけるソースドライバ３００の構成を示すブロック図である。図２に示すように、このソースドライバ３００は、出力信号線ＯＬ１〜ＯＬｋの本数に等しい段数のシフトレジスタ３１０と、シフトレジスタ３１０に接続されたサンプリングラッチ回路３２０と、サンプリングラッチ回路３２０に接続され、出力信号線ＯＬ１〜ＯＬｋに接続された出力回路３３０とにより構成されている。

シフトレジスタ３１０は、表示制御回路２００から出力されたソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫを受け取る。このシフトレジスタ３１０は、これらのソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫに基づいて、各水平走査期間における３切替選択期間のそれぞれにおいてソーススタートパルス信号ＳＳＰに含まれるパルスを入力端から出力端へと順次転送する。この転送に応じて、サンプリングラッチ回路３２０にサンプリングパルスが順次与えられる。

サンプリングラッチ回路３２０は、表示制御回路２００から出力されたデジタル映像信号ＤＶおよびラッチストローブ信号ＬＳと、シフトレジスタ３１０から出力されたサンプリングパルスを受け取る。このサンプリングラッチ回路３２０は、デジタル映像信号ＤＶをサンプリングパルスのタイミングで保持し、さらに、ラッチストローブ信号ＬＳでラッチして１切替選択期間（１／３水平走査期間）ずつ保持する。ここで保持されるデジタル映像信号ＤＶは各色に対応する、例えば８ビットデータである。この保持されたデジタル映像信号ＤＶは出力回路３３０に与えられる。

出力回路３３０は、サンプリングラッチ回路３２０から受け取ったデジタル映像信号ＤＶを例えば２５６階調を表すアナログ信号に変換し、映像信号ＳＳ（１）〜ＳＳ（ｋ）としてそれぞれ出力信号線ＯＬ１〜ＯＬｋに出力される。なお、本実施形態では、これらの映像信号ＳＳ（１）〜ＳＳ（ｋ）は、各水平走査期間中の１番目の切替選択期間（以下「第１切替選択期間」という）ではＲ画素形成部に対応する電位となり、各水平走査期間中の２番目の切替選択期間（以下「第２切替選択期間」という）ではＧ画素形成部に対応する電位となり、各水平走査期間中の３番目の切替選択期間（以下「第３切替選択期間」という）ではＢ画素形成部に対応する電位となっている。また、出力回路３３０では、映像信号の電位をシフトするレベルシフト動作等が行われても良い。

＜１．３ 選択回路の構成＞
図３は、本実施形態における選択回路４００の構成を説明するためのブロック図である。図３に示すように、この選択回路４００は、ｋ個の選択ブロック４１０（１）〜４１０（ｋ）により構成されている。表示部６００には上述のようにｍ行×ｎ列の画素マトリクスが形成されており、これらの画素マトリクスの各列と３対１で対応するように上記選択ブロックが設けられている。

選択ブロック４１０（１）〜４１０（ｋ）にはそれぞれ出力信号線ＯＬ１〜ＯＬｋが接続されている（対応している）。また、選択ブロック４１０（１）〜４１０（ｋ）のそれぞれには互いに異なる３本のソースラインが接続されている。選択ブロック４１０（ｊ）にはソースラインＳＬ３ｊ−２〜ＳＬ３ｊが接続されている（ｊ＝１〜ｋ）。各選択ブロックには、Ｒ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂが与えられている。

図４は、本実施形態における選択ブロック４１０（１）〜４１０（ｋ）とソースラインＳＬ１〜ＳＬｎとの対応関係を説明するための回路図である。図４に示すように、ソースラインＳＬ１〜ＳＬｎは、３本を単位としてソースライン組ＳＧ１〜ＳＧｋに組み分けされている。ここで、ソースライン組ＳＧｊは３本のソースラインＳＬ３ｊ−２〜ＳＬ３ｊからなっている。これらのソースライン組ＳＧ１〜ＳＧｋはそれぞれ、選択ブロック４１０（１）〜４１０（ｋ）に対応している。

図４において、ソースライン組ＳＧｊ中の、Ｒに対応するソースライン（以下「Ｒ用ソースライン」という）を符号ＳＬｒｊで表し、Ｇに対応するソースライン（以下「Ｇ用ソースライン」という）を符号ＳＬｇｊで表し、Ｂに対応するソースライン（以下「Ｂ用ソースライン」という）を符号ＳＬｂｊで表している。また、Ｒ用ソースラインＳＬｒｊとゲートラインＧＬｉとの交差点に対応して設けられたＲ画素形成部を符号ｒｉｊで表し（ｉ＝１〜ｍ）、Ｇ用ソースラインＳＬｇｊとゲートラインＧＬｉとの交差点に対応して設けられたＧ画素形成部を符号ｇｉｊで表し、Ｂ用ソースラインＳＬｂｊとゲートラインＧＬｉとの交差点に対応して設けられてＢ画素形成部を符号ｂｉｊで表している。

各選択ブロックは、図４に示すように３つの薄膜トランジスタにより構成されている。以下では、選択ブロック４１０（ｊ）内の３つの薄膜トランジスタをそれぞれ、Ｒ用薄膜トランジスタ４０ｒ（ｊ）、Ｇ用薄膜トランジスタ４０ｇ（ｊ）、およびＢ用薄膜トランジスタ４０ｂ（ｊ）という。

各Ｒ用薄膜トランジスタについては、ゲート端子にはＲ用選択制御信号ＣＴｒが与えられ、ソース端子には当該Ｒ用薄膜トランジスタを含む選択ブロックに対応する出力信号線が接続され、ドレイン端子には当該Ｒ用薄膜トランジスタを含む選択ブロックに対応するソースライン組内のＲ用ソースラインが接続されている。各Ｇ用薄膜トランジスタについては、ゲート端子にはＧ用選択制御信号ＣＴｇが与えられ、ソース端子には当該Ｇ用薄膜トランジスタを含む選択ブロックに対応する出力信号線が接続され、ドレイン端子には当該Ｇ用薄膜トランジスタを含む選択ブロックに対応するソースライン組内のＧ用ソースラインが接続されている。各Ｂ用薄膜トランジスタについては、ゲート端子にはＢ用選択制御信号ＣＴｂが与えられ、ソース端子には当該Ｂ用薄膜トランジスタを含む選択ブロックに対応する出力信号線が接続され、ドレイン端子には当該Ｂ用薄膜トランジスタを含む選択ブロックに対応するソースライン組内のＢ用ソースラインが接続されている。

なお、選択ブロック内の各薄膜トランジスタのソース端子に与えられる映像信号の極性によって当該薄膜トランジスタのソース端子とドレイン端子とが入れ替わる。しかし本明細書では、この極性に関わらず、選択ブロック内の各薄膜トランジスタにおいて、当該選択ブロックに対応する出力信号線が接続されている側の端子をソース端子とし、当該選択ブロックに対応するソースライン組内のソースラインが接続されている側の端子をドレイン端子として説明する。

このような選択回路４００により、映像信号ＳＳ（１）〜ＳＳ（ｋ）を時分割してソースラインＳＬ１〜ＳＬｎに印加する上述の動作が実現される。なお、この動作について詳しい説明は後述する。

＜１．４ 液晶表示装置の詳細な動作＞
図５は、本実施形態に係るＳＳＤ方式の液晶表示装置の詳細な動作を説明するための信号波形図である。本実施形態では、図５に示すように、１フレーム期間が走査期間Ｔ１と、当該走査期間Ｔ１の後に設けられた休止期間Ｔ２とからなっている。この走査期間Ｔ１では走査信号ＧＳ（１）〜ＧＳ（ｍ）がゲートクロック信号ＧＣＫに基づいて順次にハイレベル電位になる。一方休止期間Ｔ２では、ｍ本のゲートラインＧＬ１〜ＧＬｍ（走査信号ＧＳ（１）〜ＧＳ（ｍ））のいずれもがローレベル電位になっている。

＜１．４．１ 走査期間の動作＞
上記図４および図５を参照しつつ、走査期間Ｔ１における液晶表示装置の動作について説明する。図５に示すように、この走査期間Ｔ１では、Ｒ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂは、第１切替選択期間、第２切替選択期間、および第３切替選択期間でそれぞれハイレベル電位になる。すなわち、走査期間Ｔ１におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周期（以下「走査期間周期」という）は１水平走査期間（３切替選択期間）である。なお、この走査期間周期を符号ｔｃｋ１で表す。また、走査期間Ｔ１におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周波数（以下「走査期間周波数」という）を符号ｆｃｋ１で表す。また、走査期間Ｔ１におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの振幅（以下「走査期間振幅」という）を符号Ｖｃｋ１で表す。

図５に示すように、映像信号ＳＳ（ｊ）は、走査期間Ｔ１中のｉ番目の１水平走査期間における第１切替選択期間〜第３切替選択期間ではそれぞれＲ画素形成部ｒｉｊに対応する電位、Ｇ画素形成部ｇｉｊに対応する電位、およびＢ画素形成部ｂｉｊに対応する電位となっている。なお、本実施形態および後述の各実施形態では、１切替選択期間毎に各映像信号の極性を反転させ且つ互いに隣接する出力信号線に与えられる映像信号の極性を互いに反転させると共に、フレーム期間毎に各映像信号の極性を反転させることにより極性反転駆動を行っているが、本発明はこれに限定されるものではない。

まず、走査信号ＧＳ（１）がハイレベル電位になるとゲートラインＧＬ１が選択状態になるので、Ｒ画素形成部ｒ１ｊ、Ｇ副画素形成部ｇ１ｊ、およびＢ画素形成部ｂ１ｊは映像信号を書き込み可能な状態になる。以下では、ゲートラインＧＬ１が選択状態になる期間を「第１選択期間」という。

このとき、第１切替選択期間ではＲ用選択制御信号ＣＴｒがハイレベル電位になるので、図４に示すＲ用薄膜トランジスタ４０ｒ（ｊ）がオン状態になる。このため、Ｒ画素形成部ｒ１ｊに対応する電位になっている映像信号ＳＳ（ｊ）がＲ用ソースラインＳＬｒｊに与えられる。このＲ用ソースラインＳＬｒｊの電位（Ｒ画素形成部ｒ１ｊに対応する電位になっている映像信号ＳＳ（ｊ））はＲ画素形成部ｒ１ｊに書き込まれる。なお、この第１選択期間では奇数行のＲ用ソースラインＳＬｒｊは正極性に変化し、偶数行のＲ用ソースラインＳＬｒｊは負極性に変化する。この第１切替選択期間では、Ｇ用ソースラインＳＬｇｊおよびＢ用ソースラインＳＬｂｊは先行の休止期間Ｔ２における電位（Ｖｃｏｍ電位）を維持する。

第２切替選択期間ではＧ用選択制御信号ＣＴｇがハイレベル電位になるので、図４に示すＧ用薄膜トランジスタ４０ｇ（ｊ）がオン状態になる。このため、Ｇ画素形成部ｇ１ｊに対応する電位になっている映像信号ＳＳ（ｊ）がＧ用ソースラインＳＬｇｊに与えられる。このＧ用ソースラインＳＬｇｊの電位（Ｇ画素形成部ｇ１ｊに対応する電位になっている映像信号ＳＳ（ｊ））はＧ画素形成部ｇ１ｊに書き込まれる。なお、この第１選択期間では奇数行のＧ用ソースラインＧＬｇｊは負極性に変化し、偶数行のＧ用ソースラインＳＬｇｊは正極性に変化する。この第２切替選択期間では、Ｒ用ソースラインＳＬｒｊおよびＢ用ソースラインＳＬｂｊは第１切替選択期間における電位を維持する。

第３切替選択期間ではＢ用選択制御信号ＳＰＣｋｂがハイレベル電位になるので、図４に示すＢ用薄膜トランジスタ４０ｂ（ｊ）がオン状態になる。このため、Ｂ画素形成部ｂ１ｊに対応する電位になっている映像信号ＳＳ（ｊ）がＢ用ソースラインＳＬｂｊに与えられる。このＢ用ソースラインＳＬｂｊの電位（Ｂ画素形成部ｂ１ｊに対応する電位になっている映像信号ＳＳ（ｊ））はＢ画素形成部ｂ１ｊに書き込まれる。なお、この第１選択期間では奇数行のＢ用ソースラインＧＬｂｊは正極性に変化し、偶数行のＢ用ソースラインＳＬｂｊは負極性に変化する。この第３切替選択期間では、Ｒ用ソースラインＳＬｒｊおよびＧ用ソースラインＳＬｇｊは第２切替選択期間における電位を維持する。

以上のような１水平走査期間（３切替選択期間）が繰り返されることにより走査期間Ｔ１の動作が実現される。

＜１．４．２ 休止期間の動作＞
次に、上記図４および図５を参照しつつ、休止期間Ｔ２における液晶表示装置の動作について説明する。本実施形態および後述の各実施形態では、休止期間Ｔ２が走査期間Ｔ１よりも長く設けられている。ただし、本発明はこれに限定されるものではなく、休止期間Ｔ２が走査期間Ｔ１よりも短くても良い。

図５に示すように、この休止期間Ｔ２では、Ｒ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂは走査期間周期ｔｃｋ１よりも長い周期で、第１切替選択期間、第２切替選択期間、および第３切替選択期間でそれぞれハイレベル電位になる。以下では、休止期間Ｔ２におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周期（以下「休止期間周期」という）を符号ｔｃｋ２で表す。また、休止期間Ｔ２におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周波数（以下「休止期間周波数」という）を符号ｆｃｋ２で表す。また、休止期間Ｔ２におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの振幅（以下「休止期間振幅」という）を符号Ｖｃｋ２で表す。

上述のように、休止期間周期ｔｃｋ２は走査期間周期ｔｃｋ１よりも長い。すなわち、休止期間周波数ｆｃｋ２は走査期間周波数ｆｃｋ１よりも低い。ここで、走査期間周波数ｆｃｋ１は休止期間周波数ｆｃｋ２の整数倍であることが望ましい。これにより、表示制御回路２００等を簡易な構成とすることができる。また、走査期間周波数ｆｃｋ１は休止期間周波数ｆｃｋ２の２倍以上であることが望ましい。言い換えると、休止期間周波数ｆｃｋ２は走査期間周波数ｆｃｋ１の１／２倍以下であることが望ましい。これにより、選択回路４００の駆動に要する消費電力を十分に低減することができる。このような選択制御信号ＣＴの周波数（周期）の制御は、例えば表示制御回路２００において行われる。なお、本実施形態では、休止期間振幅Ｖｃｋ２および走査期間振幅Ｖｃｋ１は互いに同じ大きさである。

図５に示すように、休止期間Ｔ２では映像信号ＳＳ（ｊ）はＶｃｏｍ電位になっている。また、休止期間Ｔ２では走査信号ＧＳ（１）〜ＧＳ（ｍ）はハイレベル電位にならないので、Ｒ画素形成部ｒｉｊ、Ｇ画素形成部ｇｉｊ、およびＢ画素形成部ｂｉｊには映像信号は書き込まれない。

休止期間Ｔ２における最初の、１水平走査期間と同じ長さの期間（以下では単に「１水平走査期間」という）において、第１切替選択期間でＲ用選択制御信号ＣＴｒがハイレベル電位になると、図４に示すＲ用薄膜トランジスタ４０ｒ（ｊ）がオン状態になる。このため、Ｖｃｏｍ電位である映像信号ＳＳ（ｊ）がＲ用ソースラインＳＬｒｊに与えられる。なお、この最初の１水平走査期間における第１切替選択期間では、Ｇ用ソースラインＳＬｇｊおよびＢ用ソースラインＳＬｂｊは先行の走査期間Ｔ１における電位を維持する。

次に、第２切替選択期間ではＧ用選択制御信号ＣＴｇがハイレベル電位になるので、図４に示すＧ用薄膜トランジスタ４０ｇ（ｊ）がオン状態になる。このため、Ｖｃｏｍ電位である映像信号ＳＳ（ｊ）がＧ用ソースラインＳＬｇｊに与えられる。なお、この最初の１水平走査期間における第２切替選択期間では、Ｒ用ソースラインＳＬｒｊはＶｃｏｍ電位を維持し、Ｂ用ソースラインＳＬｂｊは先行の走査期間Ｔ１における電位を維持する。

次に、第３切替選択期間ではＢ用選択制御信号ＣＴｂがハイレベル電位になるので、図４に示すＢ用薄膜トランジスタ４０ｂ（ｊ）がオン状態になる。このため、Ｖｃｏｍ電位である映像信号ＳＳ（ｊ）がＢ用ソースラインＳＬｂｊに与えられる。なお、この第３切替選択期間では、Ｒ用ソースラインＳＬｒｊおよびＧ用ソースラインＳＬｇｊはＶｃｏｍ電位を維持する。

以上のような動作が休止期間周期ｔｃｋ２毎に繰り返されることにより、休止期間Ｔ２の動作が実現される。この休止期間Ｔ２の動作により、各ソースラインに休止期間周期ｔｃｋ２毎にＶｃｏｍ電位が与えられることとなる。

＜１．５ 考察＞
上記選択回路モノリシック型の液晶表示装置において特許文献２に記載の駆動方法を単純に用いる場合、休止期間Ｔ２においてソースラインを所定電位（Ｖｃｏｍ電位）に固定するために、休止期間Ｔ２において選択回路４００内の各薄膜トランジスタをオフ状態に維持するか、または、休止期間Ｔ２において当該薄膜トランジスタをオン状態維持すると共に各映像信号をＶｃｏｍ電位にすることが考えられる。

しかし、休止期間Ｔ２において選択回路４００内の各薄膜トランジスタをオフ状態に維持すると、ソースラインがフローティング状態になる。このため、休止期間Ｔ２においてソースラインがノイズ等の影響を受けやすくなってしまう。ソースラインと画素電極との間には寄生容量があり、画素電極もフローティング状態なので、ソースラインのノイズは容量カップリングにより画素電位へも影響する。その結果、表示品位の低下を招くおそれがある。これに対して、本実施形態では上述のように、休止期間Ｔ２において、Ｒ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂの電位が休止期間周期ｔｃｋ２毎にハイレベルになることにより、Ｒ用薄膜トランジスタ、Ｇ用薄膜トランジスタ、およびＢ用薄膜トランジスタがそれぞれオン状態になる。このため、休止期間周期ｔｃｋ２毎に各ソースラインにＶｃｏｍ電位が与えられることとなる。これにより、本実施形態では、休止期間Ｔ２においてソースラインが受けるノイズ等の影響が低減される。その結果、表示品位の低下を抑制することができる。

また、休止期間Ｔ２において選択回路４００内の各薄膜トランジスタをオン状態維持すると共に各映像信号をＶｃｏｍ電位にすると、この薄膜トランジスタのゲート端子にハイレベル電位を与え続ける必要がある。この薄膜トランジスタにゲートバイアスストレスが長時間掛かることとなるので、この薄膜トランジスタおけるしきい値変動が大きくなる。その結果、この薄膜トランジスタが低下する。これに対して、本実施形態では、選択回路４００内の各薄膜トランジスタのゲート端子には休止期間周期ｔｃｋ２毎にハイレベル電位が与えられるのみである。これにより、本実施形態では、この薄膜トランジスタに掛かるゲートバイアスストレスが低減されるので、この薄膜トランジスタにおけるしきい値変動が低減される。その結果、この薄膜トランジスタＭ２動能力（信頼性）の低下を抑制することができる。

＜１．６ 実現例＞
本実施形態における選択回路４００内の各薄膜トランジスタの半導体層には、例えば、ａ−Ｓｉまたは酸化物半導体等を用いることができる。なお、酸化物半導体としては、典型的には、インジウム、ガリウム、亜鉛、および酸素を主成分とする酸化物半導体であるＩｎＧａＺｎＯ_x（以下、「ＩＧＺＯ」という）が用いられるが本発明はこれに限定されるものではない。例えば、インジウム、ガリウム、亜鉛、銅、珪素、錫、アルミニウム、カルシウム、ゲルマニウム、および鉛のうち少なくとも１つを含む酸化物半導体であれば良い。

図６は、ａ−ＳｉＴＦＴおよびＩＧＺＯを半導体層に用いたＴＦＴ（以下「ＩＧＺＯＴＦＴ」という）のドレイン電流−ゲート電圧特性を示す図である。図６において、横軸はゲート電圧Ｖｇを表し、縦軸はドレイン電流Ｉｄｓを表している。図６に示すように、ＩＧＺＯＴＦＴのリーク電流はａ−ＳｉＴＦＴのリーク電流の１／１０００以下であると共に、ＩＧＺＯＴＦＴのオン電流はａ−ＳｉＴＦＴのオン電流の約２０倍である。

ＩＧＺＯＴＦＴは上述のようにリーク電流が小さいので、ＩＧＺＯＴＦＴを本実施形態における選択回路４００内の各薄膜トランジスタとして用いた場合、ａ−ＳｉＴＦＴをこの薄膜トランジスタとして用いた場合によりも、選択回路４００の駆動電力を低減することができる（１／１００以下）。

また、ＩＧＺＯＴＦＴは上述のようにオン電流が大きいので、ＩＧＺＯＴＦＴを用いた場合、ａ−ＳｉＴＦＴを用いた場合に比べてＴＦＴのサイズを１／２０程度に小さくすることができる。

なお、ａ−ＳｉＴＦＴを用いた場合は、ＩＧＺＯＴＦＴを用いた場合よりも低コストで本実施形態を実現することができる。

＜１．７ 効果＞
本実施形態によれば、選択回路モノリシック型の液晶表示装置において、１フレーム期間内で走査期間Ｔ１の後に休止期間Ｔ２が設けられる。選択回路４００内の薄膜トランジスタＲ用薄膜トランジスタ、Ｂ用薄膜トランジスタ、およびＧ用薄膜トランジスタにそれぞれ与えられるＲ用選択制御信号ＣＴｒ、Ｂ用選択制御信号ＣＴｂ、およびＧ用選択制御信号ＣＴｇの休止期間周波数ｆｃｋ２が、これらの走査期間周波数ｆｃｋ１よりも低いので、１フレーム期間全体での選択回路４００の駆動周波数が低減される。このため、消費電力が低減される。また、選択回路４００がモノリシック化されて形成されているので、液晶表示パネル７００の額縁面積が縮小されると共に、選択回路４００のコストが低減される。

また、本実施形態によれば、休止期間Ｔ２において、Ｒ用選択制御信号ＣＴｒ、Ｂ用選択制御信号ＣＴｂ、およびＧ用選択制御信号ＣＴｇの電位が休止期間周期ｔｃｋ２毎にハイレベルになることにより、Ｒ用薄膜トランジスタ、Ｂ用薄膜トランジスタ、およびＧ用薄膜トランジスタがそれぞれ休止期間周期ｔｃｋ２毎にオン状態になる。これにより、休止期間Ｔ２中にソースラインが受けるノイズ等の影響、およびＲ用薄膜トランジスタ、Ｂ用薄膜トランジスタ、およびＧ用薄膜トランジスタにおけるしきい値変動が低減される。したがって、表示品位の低下を抑制すると共に、Ｒ用薄膜トランジスタ、Ｂ用薄膜トランジスタ、およびＧ用薄膜トランジスタの信頼性を高めることができる。

また、本実施形態によれば、休止期間Ｔ２が走査期間Ｔ１よりも長く設けられているので、さらなる消費電力化を図ることができる。

ＩＧＺＯＴＦＴを本実施形態における選択回路４００内の各薄膜トランジスタとして用いた場合には、ＩＧＺＯＴＦＴのリーク電流が十分に小さいので、休止期間周波数ｆｃｋ２をさらに低くすることができる。このため、消費電力を低減することができる。また、この場合、ＩＧＺＯＴＦＴのオン電流が十分に大きいので、ＴＦＴサイズを十分に小さくすることができる。これにより、さらなる狭額縁化を図ることができる。

一方、ａ−ＳｉＴＦＴを本実施形態における選択回路４００内の各薄膜トランジスタとして用いた場合には、さらなる低コスト化を図ることができる。

＜１．８ 変形例＞
図７は、本実施形態の変形例における選択回路４００の構成、および選択ブロック４１０（１）〜４１０（ｋ）とソースラインＳＬ１〜ＳＬｎとの対応関係を説明するための回路図である。選択制御信号ＣＴは６相の選択制御信号ＣＴｒ１、ＣＴｇ１、ＣＴｂ１、ＣＴｒ２、ＣＴｇ２、およびＣＴｂ２からなっている。選択制御信号ＣＴｒ１およびＣＴｒ２はＲ画素形成部に対応し、選択制御信号ＣＴｇ１およびＣＴｇ２はＧ画素形成部に対応し、選択制御信号ＣＴｂ１およびＣＴｂ２はＢ画素形成部に対応している。

図７に示すように、本変形例では６本を単位としてソースライン組ＳＧ１〜ＳＧｋに組み分けされている。ここで、ソースライン組ＳＧｊは２本のソースライン６ｊ−５およびＳＬ６ｊからなっている（ｊ＝１〜ｋ）。これらのソースライン組ＳＧ１〜ＳＧｋはそれぞれ、選択ブロック４１０（１）〜４１０（ｋ）に対応している。

各ソースライン組中には、同色に対応するソースラインが２本設けられている。図７において、ソースライン組ＳＧｊ中の、２本のＲ用ソースラインのうちの一方（以下「第１Ｒ用ソースライン」という）および他方（以下「第２Ｒ用ソースライン」という）をそれぞれ符号ＳＬｒｊ＿１およびＳＬｒｊ＿２で表し、２本のＧ用ソースラインのうちの一方（以下「第１Ｇ用ソースライン」という）および他方（以下「第２Ｇ用ソースライン」という）をそれぞれ符号ＳＬｇｊ＿１およびＳＬｇｊ＿２で表し、２本のＢ用ソースラインのうちの一方（以下「第１Ｂ用ソースライン」という）および他方（以下「第２Ｂ用ソースライン」という）をそれぞれ符号ＳＬｂｊ＿１およびＳＬｂｊ＿２で表している。また、第１Ｒ用ソースラインＳＬｒｊ＿１とゲートラインＧＬｉとの交差点に対応して設けられたＲ画素形成部を符号ｒｉｊ＿１で表し（ｉ＝１〜ｍ）、第２Ｒ用ソースラインＳＬｒｊ＿２とゲートラインＧＬｉとの交差点に対応して設けられたＲ画素形成部を符号ｒｉｊ＿２で表し、第１Ｇ用ソースラインＳＬｇｊ＿１とゲートラインＧＬｉとの交差点に対応して設けられたＧ画素形成部を符号ｇｉｊ＿１で表し、第２Ｇ用ソースラインＳＬｇｊ＿２とゲートラインＧＬｉとの交差点に対応して設けられたＧ画素形成部を符号ｇｉｊ＿２で表し、第１Ｂ用ソースラインＳＬｂｊ＿１とゲートラインＧＬｉとの交差点に対応して設けられたＢ画素形成部を符号ｂｉｊ＿１で表し、第２Ｂ用ソースラインＳＬｂｊ＿２とゲートラインＧＬｉとの交差点に対応して設けられたＢ画素形成部を符号ｂｉｊ＿２で表している。このように、本変形例における各ソースライン組内の６本のソースラインが、２画素分の３原色（すなわち２×３原色）にそれぞれ対応している。

選択ブロック４１０（ｊ）は、６つの薄膜トランジスタ４０ｒ１（ｊ）、４０ｇ１（ｊ）、４０ｂ１（ｊ）、４０ｒ２（ｊ）、４０ｇ２（ｊ）、および４０ｂ２（ｊ）により構成されている。６つの薄膜トランジスタ４０ｒ１（ｊ）、４０ｇ１（ｊ）、４０ｂ１（ｊ）、４０ｒ２（ｊ）、４０ｇ２（ｊ）、および４０ｂ２（ｊ）はそれぞれ、ソースライン組ＳＧｊ中の第１Ｒ用ソースライン、第１Ｇ用ソースライン、第１Ｂ用ソースライン、第２Ｒ用ソースライン、第２Ｇ用ソースライン、および第２Ｂ用ソースラインに対応している。

図８は、本変形例に係るＳＳＤ方式の液晶表示装置の詳細な動作を説明するための信号波形図である。本変形例では、図８に示すように走査期間Ｔ１では６切替選択期間からなる１水平走査期間が繰り返されることにより、各映像信号線に映像信号が与えられる。なお、走査期間Ｔ１における基本的な動作は上記第１の実施形態におけるものと同様であるので説明を省略する。また、休止期間Ｔ２における基本的な動作についても上記第１の実施形態におけるものと同様であるので説明を省略する。

本変形例によれば、上記第１の実施形態よりもソースドライバ３００の出力端子数（出力信号線の本数）が削減されるので、さらなる低コスト化を図ることができる。

＜２．第２の実施形態＞
＜２．１ 休止期間の動作＞
図９は、本発明の第２の実施形態における液晶表示装置の詳細な動作を説明するための信号波形図である。なお、本実施形態は、休止期間の動作を除き上記第１の実施形態と同様であるので、当該同様の部分についての説明を省略する。本実施形態における休止期間振幅Ｖｃｋ２は走査期間振幅Ｖｃｋ１よりも小さい。なお、休止期間Ｔ２において選択回路４００内の各薄膜トランジスタを確実にオン状態にするためには、この休止期間振幅Ｖｃｋ２はこの薄膜トランジスタのしきい値電圧よりも大きい必要がある。すなわち、本実施形態における休止期間振幅Ｖｃｋ２は、走査期間振幅Ｖｃｋ１よりも小さく且つ選択回路４００内の各薄膜トランジスタのしきい値電圧よりも大きい。

＜２．２ 効果＞
本実施形態によれば、休止期間Ｔ２におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの振幅である休止期間振幅Ｖｃｋ２が、走査期間Ｔ１におけるＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの振幅である走査期間振幅Ｖｃｋ１よりも小さい。このため、さらなる低消費電力化を図ることができる。また、休止期間Ｔ２にＲ用薄膜トランジスタ、Ｇ用薄膜トランジスタ、およびＢ用薄膜トランジスタに掛かるゲートバイアスストレスがさらに低減されるので、これらのＲ用薄膜トランジスタ、Ｇ用薄膜トランジスタ、およびＢ用薄膜トランジスタのさらなる高信頼性化を図ることができる。

＜３．第３の実施形態＞
＜３．１ 選択回路の構成＞
図１０は、本発明の第３の実施形態における選択回路４００の構成、および選択ブロック４１０（１）〜４１０（ｋ）とソースラインＳＬ１〜ＳＬｎとの対応関係を説明するための回路図である。なお、本実施形態は、選択回路４００の構成および液晶表示装置の詳細な動作を除き上記第１の実施形態と同様であるので、当該同様の部分についての説明を省略する。本実施形態では、ＲＧＢＹの４原色によるカラー画像表示が行われる。このため、上記画素形成部は、Ｒ、Ｇ、Ｂ、およびＹにそれぞれ対応する４個の画素形成部を１組として構成されている。この１組により１画素が形成される。以下では、Ｙに対応する画素形成部を「Ｙ画素形成部」という。

本実施形態では、図１０に示すように、ゲートラインＧＬ１〜ＧＬｍは、２本を単位としてゲートライン組ＧＧ１〜ＧＧｌ（ｌ＝ｍ／２）に組み分けされている。ここで、ゲートライン組ＧＧｉは２本のゲートラインＧＬ２ｉ−１およびＧＬ２ｉ（ｉ＝１〜ｌ）からなっている。ＲＧＢＹからなる１画素は、各ゲートライン組における先行のゲートラインに対応して設けられたＲ画素形成部およびＢ画素形成部と、当該ゲートラインの後続のゲートラインに対応して設けられたＹ画素形成部およびＧ画素形成部とにより実現される。

本実施形態では、選択制御信号ＣＴは２相の選択制御信号ＣＴｒｙおよびＣＴｂｇからなっている。選択制御信号ＣＴｒｙはＲ画素形成部およびＹ画素形成部に対応し、選択制御信号ＣＴｂｇはＢ画素形成部およびＧ画素形成部に対応している。以下では、選択制御信号ＣＴｒｙを「ＲＹ用選択制御信号」といい、選択制御信号ＣＴｂｇを「ＢＧ用選択制御信号」という。また、ＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇのそれぞれがローレベル電位からハイレベル電位に変化する時点から、ハイレベル電位からローレベル電位に変化する時点までの期間を便宜上「切替選択期間」という。これらのＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇは互いに１切替選択期間だけ位相がずれており、いずれも２切替選択期間中の１切替選択期間だけハイレベル電位（Ｖｄｄ電位）になる（ただし、休止期間Ｔ２を除く）。本実施形態では、２切替選択期間が１水平走査期間に相当する。

図１０に示すように、本実施形態における選択回路４００は、上記第１の実施形態と同様にｋ個の選択ブロック４１０（１）〜４１０（ｋ）により構成されている。これらの選択ブロック４１０（１）〜４１０（ｋ）にはそれぞれ出力信号線ＯＬ１〜ＯＬｋが接続されている（対応している）。また、本実施形態では、選択ブロック４１０（１）〜４１０（ｋ）のそれぞれには互いに異なる２本のソースラインが接続されている。選択ブロック４１０（ｊ）にはソースラインＳＬ２ｊ−１およびＳＬ２ｊが接続されている（ｊ＝１〜ｋ）。各選択ブロックには、ＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇが与えられている。

また、図１０に示すように、ソースラインＳＬ１〜ＳＬｎは、２本を単位としてソースライン組ＳＧ１〜ＳＧｋに組み分けされている。ここで、ソースライン組ＳＧｊは２本のソースラインＳＬ２ｊ−１およびＳＬ２ｊからなっている。これらのソースライン組ＳＧ１〜ＳＧｋはそれぞれ、選択ブロック４１０（１）〜４１０（ｋ）に対応している。

図１０において、ソースライン組ＳＧｊ中の、ＲおよびＹに対応するソースライン（以下「ＲＹ用ソースライン」という）を符号ＳＬｒｙｊで表し、ＢおよびＧに対応するソースライン（以下「ＢＧ用ソースライン」という）を符号ＳＬｂｇｊで表している。また、ＲＹ用ソースラインＳＬｒｙｊとゲートラインＧＬ２ｉ−１との交差点に対応して設けられたＲ画素形成部を符号ｒｉｊで表し、ＢＧ用ソースラインＳＬｂｇｊとゲートラインＧＬ２ｉ−１との交差点に対応して設けられたＢ画素形成部を符号ｂｉｊで表し、ＲＹ用ソースラインＳＬｒｙｊとゲートラインＧＬ２ｉとの交差点に対応して設けられたＹ画素形成部を符号ｙｉｊで表し、ＢＧ用ソースラインＳＬｂｇｊとゲートラインＧＬ２ｉとの交差点に対応して設けられたＧ画素形成部を符号ｇｉｊで表している。

各選択ブロックは、図１０に示すように２つの薄膜トランジスタにより構成されている。以下では、選択ブロック４１０（ｊ）内の２つの薄膜トランジスタをそれぞれ、ＲＹ用薄膜トランジスタ４０ｒｙ（ｊ）およびＢＧ用薄膜トランジスタ４０ｂｇ（ｊ）という。

各ＲＹ用薄膜トランジスタについては、ゲート端子にはＲＹ用選択制御信号ＣＴｒｙが与えられ、ソース端子には当該ＲＹ用薄膜トランジスタを含む選択ブロックに対応する出力信号線が接続され、ドレイン端子には当該ＲＹ用薄膜トランジスタを含む選択ブロックに対応するソースライン組内のＲＹ用ソースラインが接続されている。各ＢＧ用薄膜トランジスタについては、ゲート端子にはＢＧ用選択制御信号ＣＴｂｇが与えられ、ソース端子には当該ＢＧ用薄膜トランジスタを含む選択ブロックに対応する出力信号線が接続され、ドレイン端子には当該ＢＧ用薄膜トランジスタを含む選択ブロックに対応するソースライン組内のＢＧ用ソースラインが接続されている。

このような選択回路４００により、映像信号ＳＳ（１）〜ＳＳ（ｋ）を時分割してソースラインＳＬ１〜ＳＬｎに印加する動作が実現される。

＜３．２ 液晶表示装置の詳細な動作＞
図１１は、本実施形態に係るＳＳＤ方式の液晶表示装置の詳細な動作を説明するための信号波形図である。

＜３．２．１ 走査期間の動作＞
上記図１０および図１１を参照しつつ、走査期間Ｔ１における液晶表示装置の動作について説明する。図１１に示すように、この走査期間Ｔ１における映像信号ＳＳ（１）〜ＳＳ（ｋ）は、連続する２水平走査期間のうちの先行の１水平走査期間における第１切替選択期間ではＲ画素形成部に対応する電位となり、当該先行の１水平走査期間における第２切替選択期間ではＢ画素形成部に対応する電位となっている。また、これらの映像信号ＳＳ（１）〜ＳＳ（ｋ）は、連続する２水平走査期間のうちの後続の１水平走査期間における第１切替選択期間ではＹ画素形成部に対応する電位となり、当該後続の１水平走査期間における第２切替選択期間ではＧ画素形成部に対応する電位となっている。

走査期間Ｔ１では、ＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇはそれぞれ第１切替選択期間および第２切替選択期間でそれぞれハイレベル電位になる。すなわち、ＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇのそれぞれの周期は１水平走査期間（２切替選択期間）である。以下では、本実施形態における走査期間Ｔ１でのＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇのそれぞれの周期についても、上記第１の実施形態における走査期間Ｔ１でのＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周期と同様に「走査期間周期ｔｃｋ１」という。また、本実施形態における走査期間Ｔ１でのＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇのそれぞれの周波数についても、上記第１の実施形態における走査期間Ｔ１でのＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周波数と同様に「走査期間周波数ｆｃｋ１」という。

まず、走査信号ＧＳ（１）がハイレベル電位になるとゲートラインＧＬ１が選択状態になる（第１選択期間になる）ので、Ｒ画素形成部ｒ１ｊおよびＢ画素形成部ｂ１ｊは映像信号を書き込み可能な状態になる。

このとき、第１切替選択期間ではＲＹ用選択制御信号ＣＴｒｙがハイレベル電位になるので、図１０に示すＲＹ用薄膜トランジスタ４０ｒｙ（ｊ）がオン状態になる。このため、Ｒ画素形成部ｒ１ｊに対応する電位になっている映像信号ＳＳ（ｊ）がＲＹ用ソースラインＳＬｒｙｊに与えられる。このＲＹ用ソースラインＳＬｒｙｊの電位（Ｒ画素形成部ｒ１ｊに対応する電位になっている映像信号ＳＳ（ｊ））はＲ画素形成部ｒ１ｊに書き込まれる。なお、この第１選択期間では奇数行のＲＹ用ソースラインＳＬｒｙｊは正極性に変化し、偶数行のＲＹ用ソースラインＳＬｒｙｊは負極性に変化する。この第１切替選択期間では、ＢＧ用ソースラインＳＬｂｇｊは先行の休止期間Ｔ２における電位（Ｖｃｏｍ電位）を維持する。

第２切替選択期間ではＢＧ用選択制御信号ＣＴｂｇがハイレベル電位になるので、図１０に示すＢＧ用薄膜トランジスタ４０ｂｇ（ｊ）がオン状態になる。このため、Ｂ画素形成部ｂ１ｊに対応する電位になっている映像信号ＳＳ（ｊ）がＢＧ用ソースラインＳＬｂｇｊに与えられる。このＢＧ用ソースラインＳＬｂｇｊの電位（Ｂ画素形成部ｂ１ｊに対応する電位になっている映像信号ＳＳ（ｊ））はＢ画素形成部ｂ１ｊに書き込まれる。なお、この第１選択期間では奇数行のＢＧ用ソースラインＳＬｂｇｊは負極性に変化し、偶数行のＢＧ用ソースラインＳＬｂｇｊは正極性に変化する。この第２切替選択期間では、ＲＧ用ソースラインＳＬｒｙｊは第１切替選択期間における電位を維持する。

次に、走査期間ＧＳ（２）がハイレベル電位になるとゲートラインＧＬ２が選択状態になるので、Ｙ画素形成部ｙ１ｊおよびＧ画素形成部ｇ１ｊは映像信号が書き込み可能な状態になる。以下では、ゲートラインＧＬ２が選択状態になる期間を「第２選択期間」という。

このとき、第１選択期間の第１切替選択期間と同様にＲＹ用薄膜トランジスタ４０ｒｙ（ｊ）がオン状態になるが、ＲＹ用ソースラインＳＬｒｙｊにはＹ画素形成部ｙ１ｊに対応する電位になっている映像信号ＳＳ（ｊ）が与えられる。このＲＹ用ソースラインＳＬｒｙｊの電位（Ｙ画素形成部ｙ１ｊに対応する電位になっている映像信号ＳＳ（ｊ））はＹ画素形成部ｙ１ｊに書き込まれる。なお、このＲＹ用ソースラインＳＬｒｙｊは第１選択期間におけるものと同じ極性となる。この第１切替選択期間では、ＢＧ用ソースラインＳＬｂｇｊは第１選択期間の第２切替選択期間における電位を維持する。

第２選択期間の第２切替選択期間では、第１選択期間の第２切替選択期間と同様にＢＧ用薄膜トランジスタ４０ｂｇ（ｊ）がオン状態になるが、ＢＧ用ソースラインＳＬｂｇｊにはＧ画素形成部ｇ１ｊに対応する電位になっている映像信号ＳＳ（ｊ）が与えられる。このＢＧ用ソースラインＳＬｂｇｊの電位（Ｇ画素形成部ｇ１ｊに対応する電位になっている映像信号ＳＳ（ｊ））はＧ画素形成部ｇ１ｊに書き込まれる。なお、このＢＧ用ソースラインＳＬｂｇｊは第１選択期間におけるものと同じ極性となる。この第２切替選択期間では、ＲＹ用ソースラインＳＬｒｊは第２選択期間の第１切替選択期間における電位を維持する。

以上のような２水平走査期間（４切替選択期間）が繰り返されることにより本実施形態における走査期間Ｔ１の動作が実現される。

＜３．２．２ 休止期間の動作＞
次に、上記図１０および図１１を参照しつつ、休止期間Ｔ２における液晶表示装置の動作について説明する。図１１に示すように、この休止期間Ｔ２では、ＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇは走査期間周期ｔｃｋ１よりも長い周期で、第１切替選択期間および第２切替選択期間でそれぞれハイレベル電位になる。以下では、本実施形態における休止期間Ｔ２でのＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇのそれぞれの周期についても、上記第１の実施形態における休止期間Ｔ２でのＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周期と同様に「休止期間周期ｔｃｋ２」という。また、本実施形態における休止期間Ｔ２でのＲＹ用選択制御信号ＣＴｒｙおよびＢＧ用選択制御信号ＣＴｂｇのそれぞれの周波数についても、上記第１の実施形態における休止期間Ｔ２でのＲ用選択制御信号ＣＴｒ、Ｇ用選択制御信号ＣＴｇ、およびＢ用選択制御信号ＣＴｂのそれぞれの周波数と同様に「休止期間周波数ｆｃｋ２」という。

上記第１の実施形態と同様に、本実施形態においても休止期間周期ｔｃｋ２は走査期間周期ｔｃｋ１よりも長い。すなわち、休止期間周波数ｆｃｋ２は走査期間周波数ｆｃｋ１よりも低い。なお、これらの走査期間周波数ｆｃｋ１と休止期間周波数ｆｃｋ２との関係は上記第１の実施形態と同様なので、その説明を省略する。

図１１に示すように、映像信号ＳＳ（ｊ）はＶｃｏｍ電位になっている。また、休止期間Ｔ２では走査信号ＧＳ（１）〜ＧＳ（ｍ）はハイレベル電位にならないので、Ｒ画素形成部ｒｉｊ、Ｇ画素形成部ｇｉｊ、Ｂ画素形成部ｂｉｊ、およびＹ画素形成部ｙｉｊには映像信号は書き込まれない。

休止期間Ｔ２における最初の１水平走査期間において、第１切替選択期間でＲＹ用選択制御信号ＣＴｒｙがハイレベル電位になると、図１０に示すＲＹ用薄膜トランジスタ４０ｒｙ（ｊ）がオン状態になる。このため、Ｖｃｏｍ電位である映像信号ＳＳ（ｊ）がＲＹ用ソースラインＳＬｒｙｊに与えられる。なお、この最初の１水平走査期間における第１切替選択期間では、ＢＧ用ソースラインＳＬｂｇｊは先行の走査期間Ｔ１における電位を維持する。

第２切替選択期間ではＢＧ用選択制御信号ＣＴｂｇがハイレベル電位になるので、図１０に示すＢＧ用薄膜トランジスタ４０ｂｇ（ｊ）がオン状態になる。このため、Ｖｃｏｍ電位である映像信号ＳＳ（ｊ）がＢＧ用ソースラインＳＬｂｇｊに与えられる。なお、第２切替選択期間ではＲＹ用ソースラインＳＬｒｙｊはＶｃｏｍ電位を維持する。

以上のような動作が休止期間周期ｔｃｋ２毎に繰り返されることにより、休止期間Ｔ２の動作が実現される。この休止期間Ｔ２の動作により、各ソースラインに休止期間周期ｔｃｋ２毎にＶｃｏｍ電位が与えられることとなる。

＜３．３ 効果＞
本実施形態によれば、ＲＧＢＹからなる画素が２本のゲートラインに渡って形成される液晶表示装置において、上記第１の実施形態と同様の効果を奏することができる。

＜４．第４の実施形態＞
＜４．１ 選択回路の構成＞
図１２は、本発明の第５の実施形態における選択回路４００の構成を説明するための回路図である。本実施形態は選択回路４００の構成を除き上記第１の実施形態と同様であるので、当該同様の部分についての説明を省略する。図１２に示すように、本実施形態における選択回路４００は、表示部６００の両側（図１２における上下）にそれぞれ分けて構成されている。以下では、表示部６００に対してソースドライバ３００が配置されている側を「上側」といい、表示部６００に対して当該上側の反対側を「下側」という。選択回路４００のうち、表示部６００の上側の部分（以下「第１選択回路」という）は第１選択回路に相当し、表示部６００の下側の部分（以下「第２選択回路」という）は第２選択回路に相当する。本実施形態では、第１選択回路と第２選択回路とで各選択ブロックを共有している。より詳細には、選択回路４００内の各選択ブロックが表示部６００の上側および下側にそれぞれ分けて構成されている。

ゲートドライバ５００が配置されている側から数えて奇数番目の選択ブロックは、上側に配置されたＲ用薄膜トランジスタおよびＢ用薄膜トランジスタと、下側に配置されたＧ用薄膜トランジスタとにより構成されている。ゲートドライバ５００が配置されている側から数えて偶数番目の選択ブロックは、上側に配置されたＧ用薄膜トランジスタと、下側に配置されたＲ用薄膜トランジスタおよびＢ用薄膜トランジスタとにより構成されている。なお、下側に配置されたＲ用薄膜トランジスタ、Ｇ用薄膜トランジスタ、およびＢ用薄膜トランジスタのソース端子には、表示部６００の上側から下側に渡って延伸した配線により映像信号が与えられる。なお、各薄膜トランジスタの接続および各薄膜トランジスタに対して与えられる信号については第１の実施形態と同様であるのでその説明を省略する。

＜４．２ 効果＞
本実施形態によれば、表示部６００の上側および下側のそれぞれに必要な選択回路４００内の薄膜トランジスタの数（第１選択回路および第２選択回路のそれぞれのサイズ）が、上記第１の実施形態における選択回路４００内の薄膜トランジスタの数（選択回路のサイズ）の約半分になる。このため、ゲートラインの延びる方向におけるレイアウトピッチが倍に広がる。これにより、例えばより高精細な液晶表示パネルに対応可能となる。

＜５．その他＞
上記第３の実施形態ではＲＧＢＹの４原色の組み合わせによりカラー画像表示を行っているが、本発明はこれに限定されるものではない。例えば、ＲＧＢＷ等の他の４原色の組み合わせによるカラー画像表示にも本発明を適用することができる。

上記第４の実施形態において、各ソースライン組を例えば９本、１２本、１５本…等のソースラインにより構成しても良い。この場合、各選択ブロックはソースライン組を構成するソースラインの本数と同数の薄膜トランジスタにより構成される。

上記各実施形態では、薄膜トランジスタはすべてｎチャネル型であるものとして説明したが、本発明はこれに限定されるものではない。薄膜トランジスタがｐチャネル型であっても本発明を適用することができる。

上記各実施形態では液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等の他の表示装置にも本発明を適用することができる。また、その他、本発明の趣旨を逸脱しない範囲で上記各実施形態を種々変形して実施することができる。

以上により、消費電力を低減したＳＳＤ方式の表示装置、および当該表示装置内の選択回路の制御方法を提供することができる。

本発明は、ＳＳＤ方式の表示装置に適用することができる。

４０ｘ（ｊ）…薄膜トランジスタ（ｘ＝ｒ、ｇ、ｂ、ｒｙ、ｂｇ）
４０ｘ１（ｊ）、４０ｘ２（ｊ）…薄膜トランジスタ（ｘ＝ｒ、ｇ、ｂ）
２００…表示制御回路
３００…ソースドライバ（映像信号線駆動回路）
４００…選択回路
４１０（ｊ）…選択ブロック（選択ブロック）
５００…ゲートドライバ（走査信号線駆動回路）
６００…表示部
７００…液晶表示パネル
ＣＴｘ…選択制御信号（ｘ＝ｒ、ｇ、ｂ、ｒｙ、ｂｇ）
ＣＴｘ１、ＣＴｘ２…選択制御信号（ｘ＝ｒ、ｇ、ｂ）
ＳＬｘｊ…ソースライン（映像信号線）（ｘ＝ｒ、ｇ、ｂ、ｒｙ、ｂｇ）
ＳＬｘｊ＿１、ＳＬｘｊ＿２…ソースライン（映像信号線）（ｘ＝ｒ、ｇ、ｂ）
ＳＧｊ…ソースライン組（映像信号線組）
ｘｉｊ…画素形成部（ｘ＝ｒ、ｇ、ｂ、ｙ）
ｘｉｊ＿１、ｘｉｊ＿２…画素形成部（ｘ＝ｒ、ｇ、ｂ）
Ｔ１…走査期間
Ｔ２…休止期間
ｔｃｋ１…走査期間周期
ｔｃｋ２…休止期間周期
ｆｃｋ１…走査期間周波数
ｆｃｋ２…休止期間周波数
Ｖｃｋ１…走査期間振幅
Ｖｃｋ２…休止期間振幅
Ｖｓｓ…ローレベルの直流電源電位
Ｖｄｄ…ハイレベルの直流電源電位

Claims (19)

1. 複数の映像信号線および該複数の映像信号線と交差する複数の走査信号線を含む表示部と、
   前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するための走査信号線駆動回路と、
   前記表示部と一体的に形成され、複数の選択ブロックを含む選択回路と、
   前記複数の選択ブロックにそれぞれ複数の映像信号を与える映像信号線駆動回路と、
   前記映像信号線駆動回路に前記複数の映像信号に対応する画像データを与え、各選択ブロックにオンレベルとオフレベルとを周期的に繰り返す複数の選択制御信号を与える表示制御回路とを備え、
   各選択ブロックが、前記複数の選択制御信号と同数の互いに隣接する映像信号線を単位とする映像信号線組における各映像信号線に、該選択ブロックが受け取る前記映像信号を該複数の選択制御信号に基づいて時分割して与え、
   前記表示制御回路が、前記休止期間における前記複数の選択制御信号の周波数を前記走査期間における該複数の選択制御信号の周波数よりも低くする該複数の選択制御信号を生成することを特徴とする、表示装置。
2. 前記表示制御回路が、前記休止期間における前記複数の選択制御信号の振幅を前記走査期間における該複数の選択制御信号の振幅よりも小さくするように該複数の選択制御信号を生成することを特徴とする、請求項１に記載の表示装置。
3. 前記休止期間が前記走査期間よりも長いことを特徴とする、請求項１に記載の表示装置。
4. 前記映像信号線駆動回路が、前記休止期間における前記映像信号の電位を固定電位にすることを特徴とする、請求項１に記載の表示装置。
5. 各選択ブロックは、該選択ブロックに対応する映像信号線組内の複数の映像信号線にそれぞれ第１導通端子が接続された複数のスイッチング素子を有し、
   各選択ブロックにおける前記複数のスイッチング素子の第２導通端子には、該選択ブロックが受け取る前記映像信号が与えられ、
   前記表示制御回路が、各選択ブロックにおける前記複数のスイッチング素子にそれぞれ前記複数の選択制御信号を与えることを特徴とする、請求項１に記載の表示装置。
6. 前記表示部が複数の原色に基づく画像を表示し、
   各映像信号線組における複数の映像信号線が、前記複数の原色にそれぞれ対応することを特徴とする、請求項５に記載の表示装置。
7. 前記複数の原色が３原色であり、
   各映像信号線組が３本の映像信号線からなり、
   各選択ブロックが３つのスイッチング素子を有し、
   各映像信号線組における前記３本の映像信号線が、前記３原色にそれぞれ対応することを特徴とする、請求項６に記載の表示装置。
8. 前記表示部が複数の原色に基づく画像を表示し、
   各映像信号線組における複数の映像信号線が、該映像信号線数よりも多い所定数の原色のうちの、該映像信号線と同数の原色にそれぞれ対応すると共に、該所定数の原色のうちの、該映像信号線と同数の他の原色にそれぞれ対応することを特徴とする、請求項５に記載の表示装置。
9. 前記複数の原色が４原色であり、
   各映像信号線組が２本の映像信号線からなり、
   各選択ブロックが２つのスイッチング素子を有し、
   各映像信号線組における前記２本の映像信号線が、前記４原色のうちの２色にそれぞれ対応すると共に、該４原色のうちの他の２色にそれぞれ対応することを特徴とする、請求項８に記載の表示装置。
10. 前記表示部が複数の原色に基づく画像を表示し、
    各映像信号線組が、前記複数の原色の数の整数倍の映像信号線からなることを特徴とする、請求項５に記載の表示装置。
11. 前記複数の原色が３原色であり、
    各映像信号線組が６本の映像信号線からなり、
    各選択ブロックが６つのスイッチング素子を有し、
    各映像信号線組における３本の映像信号線が前記３原色にそれぞれ対応し、該映像信号線組における他の３本の映像信号線が該３原色にそれぞれ対応することを特徴とする、請求項１０に記載の表示装置。
12. 前記選択回路は、
    前記表示部に対して一方に位置する第１選択回路と、
    前記表示部に対して他方に位置する第２選択回路とにより構成されることを特徴とする、請求項１に記載の表示装置。
13. 前記選択回路が、酸化物半導体により半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項１から１２までのいずれか１項に記載の表示装置。
14. 前記酸化物半導体が、インジウム、ガリウム、亜鉛、および酸素を主成分とすることを特徴とする、請求項１３に記載の表示装置。
15. 前記選択回路が、アモルファスシリコンにより半導体層が形成された薄膜トランジスタを用いて実現されていることを特徴とする、請求項１から１２までのいずれか１項に記載の表示装置。
16. 複数の映像信号線および該複数の映像信号線に直交する複数の走査信号線を含む表示部と、該複数の走査信号線を駆動するための走査信号線駆動回路と、該表示部と一体的に形成され、複数の選択ブロックを含む選択回路と、該複数の選択ブロックにそれぞれ複数の映像信号を与える映像信号線駆動回路と、該映像信号線駆動回路に該複数の映像信号に対応する画像データを与え、各選択ブロックにオンレベルとオフレベルとを周期的に繰り返す複数の選択制御信号を与える表示制御回路とを備える表示装置の駆動方法であって、
    前記複数の走査信号線が順次選択される走査期間と該複数の走査信号線のいずれもが非選択状態となる休止期間とが、該走査期間と該休止期間とからなるフレーム期間を周期として交互に現れるように、前記複数の走査信号線を駆動するステップと、
    前記複数の選択制御信号と同数の互いに隣接する映像信号線を単位とする映像信号線組における各映像信号線に、該選択ブロックが受け取る前記映像信号を前記複数の選択制御信号に基づいて時分割して与えるステップと、
    前記休止期間における前記複数の選択制御信号の周波数を、前記走査期間における該複数の選択制御信号の周波数よりも低くするステップとを備えることを特徴とする、駆動方法。
17. 前記休止期間における前記複数の選択制御信号の振幅が、前記走査期間における該複数の選択制御信号の振幅よりも小さいことを特徴とする、請求項１６に記載の駆動方法。
18. 前記休止期間が前記走査期間よりも長いことを特徴とする、請求項１６に記載の駆動方法。
19. 前記休止期間における前記映像信号の電位が固定電位であることを特徴とする、請求項１６に記載の駆動方法。

Images