JP4969037B2 - 表示装置 - Google Patents

Description

この発明は、表示装置に関し、特に、画素部を備えた表示装置に関する。

従来、表示装置として、液晶を含む画素部を備えた液晶表示装置が知られている。この従来の液晶表示装置では、画素部の液晶層は、画素電極と対向電極（共通電極）とによって挟持された構成を有する。そして、従来の液晶表示装置では、画素部の画素電極に印加する電圧（映像信号）を制御することにより液晶分子の配列を変化させることによって、表示部に映像信号に応じた画像が表示される。

上記した液晶表示装置において、画素部の液晶（画素電極）に長時間にわたり直流電圧が印加されると、焼き付きと呼ばれる残像現象が生じる。したがって、液晶表示装置を駆動させる場合には、所定の周期で、画素電極の電位（画素電位）を、対向電極の電位に対して反転させる駆動方法を用いる必要がある。このような液晶表示装置の駆動方法の一例として、対向電極に直流電圧を印加するＤＣ駆動法がある。また、このＤＣ駆動法として、１水平期間毎に、画素電位を、直流電圧が印加される対向電極の電位に対して反転させるライン反転駆動法が知られている（たとえば、非特許文献１参照）。なお、１水平期間とは、１本のゲート線に沿って配置された全ての画素部に、映像信号を書き終える期間である。

図１３は、従来のライン反転駆動法を用いて液晶表示装置を駆動させる場合の波形図である。図１３を参照して、従来のライン反転駆動法を用いて液晶表示装置を駆動させる場合には、１水平期間毎に、対向電極の電位ＣＯＭに対して画素電位（映像信号）ＶＩＤＥＯを反転させる。また、画素部Ａ〜Ｆ毎に、表示する画像に応じて画素電位（映像信号）ＶＩＤＥＯを変化させる。

しかしながら、図１３に示した従来のライン反転駆動法を用いて液晶表示装置を駆動させる場合において、低周波で駆動させることにより消費電力を低減しようとすると、フリッカ（ちらつき）が視認され易くなるという不都合があった。具体的には、低周波で駆動させた場合には、画素電位を保持する期間が長くなるので、その分、画素電位の変動が大きくなる。このように、画素電位の変動が大きくなると、画素部Ａ〜Ｆを通過する光が所望の輝度からずれた輝度になるので、フリッカが発生する。そして、従来のライン反転駆動法では、上記したフリッカが線状（ライン状）に発生するので、フリッカが視認され易くなる。

そこで、従来では、隣接する画素部Ａ〜Ｆ毎に、画素電位（映像信号）ＶＩＤＥＯを対向電極の電位ＣＯＭに対して反転させるドット反転駆動法を用いた液晶表示装置が提案されている。

図１４は、従来のドット反転駆動法を用いて液晶表示装置を駆動させる場合の波形図である。図１４を参照して、従来のドット反転駆動法を用いて液晶表示装置を駆動させる場合には、図１３に示した従来のライン反転駆動法と異なり、画素部Ａ〜Ｆ毎に、対向電極の電位ＣＯＭに対して、表示する画像に応じた画素電位（映像信号）ＶＩＤＥＯを反転させる。このような従来のドット反転駆動法を用いて液晶表示装置を駆動させることによって、低周波で駆動させることに起因してフリッカが発生したとしても、そのフリッカが線状（ライン状）に発生することがないので、フリッカを視認し難くすることが可能となる。

ところで、従来、映像をネガポジ反転表示することが可能な液晶表示装置が知られている。ここで、ネガポジ反転表示とは、たとえば、背景が白色で文字が黒色で表示される映像を、背景が黒色で文字が白色で表示される映像に反転表示することをいう。このようなネガポジ反転可能な従来の液晶表示装置では、液晶表示装置の駆動制御を行う駆動ＩＣ内で映像信号を反転させることにより、ネガポジ反転表示を行っていた。具体的には、映像信号が６ビットの場合には、駆動ＩＣに設けられた６つのインバータ回路を含む映像信号反転回路により各ビットの映像信号を反転させることによって、ネガポジ反転表示を行っていた。また、従来では、このような映像をネガポジ反転表示可能な液晶表示装置においても、上記した従来のドット反転駆動法による表示が行われている。

鈴木八十二著「液晶ディスプレイ工学入門」日刊工業新聞社、１９９ ８年１１月２０日、ｐｐ．１０１−１０３

しかしながら、図１４に示した従来のドット反転駆動法では、画素電位（映像信号）ＶＩＤＥＯを、直流電圧が印加される対向電極の電位ＣＯＭに対して反転させるために、液晶駆動電圧の２倍の電圧を有する映像信号が必要となる。たとえば、図１４において、液晶駆動電圧をＶ１とした場合、画素電位（映像信号）ＶＩＤＥＯを対向電極の電位ＣＯＭに対して反転させる前と後とで同じ液晶駆動電圧Ｖ１を得ようとすると、液晶駆動電圧Ｖ１の２倍の電圧Ｖ２を有する映像信号が必要となる。このため、液晶表示装置を低周波で駆動させることにより消費電力の低減を図ったとしても、消費電力の低減には限界があるという問題点があった。

また、上記した従来のドット反転駆動法を用いた液晶表示装置において、映像をネガポジ反転表示させる場合には、映像信号のビット数と同じ数のインバータ回路を含む映像反転回路を駆動ＩＣに内蔵する必要があるという不都合があった。たとえば、６ビットの映像信号をネガポジ反転表示させる場合、映像信号を反転させるために６つのインバータ回路を有する映像信号反転回路を含む駆動ＩＣが必要になるので、映像信号反転回路の構成が複雑になるとともに、映像を反転表示する際の駆動ＩＣの消費電力が大きくなるという問題点があった。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、フリッカ（ちらつき）を視認し難くするとともに、消費電力を低減し、かつ、映像をネガポジ反転表示するための回路の構成を簡素化することが可能な表示装置を提供することである。

課題を解決するための手段および発明の効果

この発明の一の局面による表示装置は、互いに交差するように配置された複数のドレイン線および複数のゲート線と、画素電極に接続された第１電極と、第２電極とを有する補助容量をそれぞれ含む第１画素部および第２画素部と、第１画素部および第２画素部の補助容量の第２電極にそれぞれ接続された第１補助容量線および第２補助容量線と、第１画素部の第１補助容量線に、第１電位を有する第１信号および映像をネガポジ反転表示するための第２電位を有する第２信号のうちのいずれか一方を供給するとともに、第２画素部の第２補助容量線に、第３電位を有する第３信号および映像をネガポジ反転表示するための第４電位を有する第４信号のうちのいずれか一方を供給する信号供給回路部を複数含む信号供給回路とを備えている。なお、本発明のネガポジ反転表示とは、たとえば、背景が白色で文字が黒色で表示される映像を、背景が黒色で文字が白色で表示される映像に反転表示することをいう。

この一の局面による表示装置では、上記のように、第１画素部および第２画素部の補助容量の第２電極にそれぞれ接続された第１補助容量線および第２補助容量線を設けるとともに、第１画素部の第１補助容量線および第２画素部の第２補助容量線に、第１電位を有する第１信号および第３電位を有する第３信号をそれぞれ供給する信号供給回路部を複数含む信号供給回路を設けることによって、たとえば、第１電位がＨレベルで第３電位がＬレベルであるとともに、第１信号が第１画素部の第１補助容量線に供給され、第３信号が第２画素部の第２補助容量線に供給されるとすると、Ｈレベルの第１信号が第１補助容量線を介して第１画素部の補助容量の第２電極に供給されるので、第１画素部の補助容量の第２電極の電位をＨレベルに立ち上げることができる。また、Ｌレベルの第３信号が第２補助容量線を介して第２画素部の補助容量の第２電極に供給されるので、第２画素部の補助容量の第２電極の電位をＬレベルに立ち下げることができる。これにより、第１画素部にＨレベルの映像信号を書き終えた後に、第１画素部の補助容量の第２電極にＨレベルの第１信号を供給すれば、第１画素部の画素電位を、映像信号を書き終えた直後の状態よりも高くすることができる。また、第２画素部にＬレベルの映像信号を書き終えた後に、第２画素部の補助容量の第２電極にＬレベルの第３信号を供給すれば、第２画素部の画素電位を、映像信号を書き終えた直後の状態よりも低くすることができる。これにより、映像信号の電圧を大きくする必要がないので、映像信号の電圧を大きくすることに起因する消費電力の増大を容易に抑制することができる。その結果、消費電力を低減することができる。また、第１画素部の第１補助容量線および第２画素部の第２補助容量線に映像をネガポジ反転表示するための第２電位を有する第２信号および第４電位を有する第４信号をそれぞれ供給する信号供給回路部を複数含む信号供給回路を設けることによって、映像をネガポジ反転表示する場合に、第２信号および第４信号を第１補助容量線および第２補助容量線にそれぞれ供給することができる。これにより、たとえば、第１画素部にＨレベルの映像信号を書き終えた後に、第１画素部の補助容量の第２電極にＬレベルの第２信号を供給すれば、第１画素部の映像信号を反転させることができる。また、第２画素部にＬレベルの映像信号を書き終えた後に、第２画素部の補助容量の第２電極にＨレベルの第４信号を供給すれば、第２画素部の映像信号を反転させることができる。これにより、映像信号を反転させることなく、映像をネガポジ反転させることができるので、たとえば、６ビットの映像信号をネガポジ反転表示させる際にも、６つのビットの各映像信号を反転させる必要がない。これにより、６つのビットの各映像信号をそれぞれ反転させる場合に比べて、映像を反転表示させるための回路を簡素化することができるとともに、消費電力をより低減することができる。また、隣接する画素部毎に、画素電位（映像信号）を、共通電極の電位に対して反転させるドット反転駆動を行う場合には、第１画素部と第２画素部とを隣接するように配置することにより、容易に、ドット反転駆動を行うことができる。さらに、複数の画素部毎に、画素電位（映像信号）を、共通電極の電位に対して反転させるブロック反転駆動を行う場合には、一方のブロックを複数の第１画素部のみで構成するとともに、他方のブロックを複数の第２画素部のみで構成し、かつ、一方のブロックと他方のブロックとを隣接するように配置することにより、容易に、ブロック反転駆動を行うことができる。このように、ドット反転駆動やブロック反転駆動を行うことによって、隣接するゲート線毎に、画素電位（映像信号）を、共通電極の電位に対して反転させるライン反転駆動を行う場合と異なり、フリッカが線状（ライン状）に発生することがないので、容易に、フリッカを視認し難くすることができる。

上記一の局面による表示装置において、好ましくは、信号供給回路に映像を表示するための信号を出力させる第１制御信号と、信号供給回路に映像をネガポジ反転表示するための信号を出力させる第２制御信号とを生成して第１制御信号および第２制御信号のいずれか一方を信号供給回路に供給する位相制御回路をさらに備える。このように構成すれば、映像をネガポジ反転表示する場合に、位相制御回路で生成された第２制御信号を信号供給回路に供給することにより容易に映像をネガポジ反転表示させることができる。

上記第１制御信号および第２制御信号を生成する位相制御回路を備える表示装置において、好ましくは、第２制御信号は、第１制御信号の位相を反転することによって生成される。このように構成すれば、位相制御回路により第２制御信号を容易に生成することができる。

上記第２制御信号は第１制御信号の位相を反転することによって生成される表示装置において、第１制御信号は、クロック信号であってもよいし、第２制御信号は、そのクロック信号の位相を反転した反転クロック信号であってもよい。

上記第１制御信号および第２制御信号を生成する位相制御回路を備える表示装置において、好ましくは、第１制御信号が位相制御回路から信号供給回路に供給された場合に、第１信号および第３信号が第１補助容量線および第２補助容量線にそれぞれ供給されるとともに、第２制御信号が位相制御回路から信号供給回路に供給された場合に、第２信号および第４信号が第１補助容量線および第２補助容量線にそれぞれ供給される。このように構成すれば、第２制御信号を位相制御回路から信号供給回路に供給することにより、容易に映像信号をネガポジ反転表示させることができる。

上記第１制御信号および第２制御信号を生成する位相制御回路を備える表示装置において、好ましくは、位相制御回路は、第１制御信号を反転させるための１つのインバータ回路と、そのインバータ回路の入力端子に接続され、位相制御信号が第１レベルのときにオンする第１導電型の第１トランジスタと、インバータ回路の出力端子に接続され、位相制御信号が第２レベルのときにオンする第２導電型の第２トランジスタとを含む。このように構成すれば、たとえば、６ビットの映像信号の場合にも、映像をネガポジ反転させるための回路としての位相制御回路に含まれるインバータは１つになるので、６ビットの各映像信号を反転させるために６つのインバータを有する映像信号反転回路を用いる従来の場合に比べて、映像をネガポジ反転表示するための回路としての位相制御回路の構成を簡素化することができる。

上記第１制御信号および第２制御信号を生成する位相制御回路を備える表示装置において、好ましくは、表示装置を駆動するための駆動回路をさらに備え、位相制御回路は、駆動回路に内蔵されている。このように構成すれば、たとえば、６ビットの各映像信号を反転させるための６つのインバータを有する映像反転回路が駆動回路に内蔵されている従来の場合に比べて、駆動回路に内蔵される映像をネガポジ反転表示させるための回路（位相制御回路）の構成を簡素化することができるので、その分、駆動回路の消費電力を低減することができる。

上記位相制御回路を備える表示装置において、好ましくは、信号供給回路部は、複数のゲート線の各々に対応して１つずつ設けられており、各々の信号供給回路部は、映像を表示する際には、位相制御回路から供給される第１制御信号に基づいて、対応する各々のゲート線の第１補助容量線および第２補助容量線に、それぞれ、第１信号および第３信号を順次供給するとともに、映像を反転表示する際には、位相制御回路から供給される第２制御信号に基づいて、対応する各々のゲート線の第１補助容量線および第２補助容量線に、それぞれ、第２信号および第４信号を順次供給する。このように構成すれば、各々のゲート線に沿って第１画素部および第２画素部が配置されている場合に、各々のゲート線の第１画素部および第２画素部に映像を表示するために順次映像信号が書き込まれる際に、各々の信号供給回路部により各々のゲート線に対応する第１補助容量線および第２補助容量線に、容易に、第１信号および第３信号の一方および他方を順次供給することができる。また、各々のゲート線の第１画素部および第２画素部に映像をネガポジ反転表示するために順次映像信号が書き込まれる際に、各々の信号供給回路部により各々のゲート線に対応する第１補助容量線および第２補助容量線に、容易に、第２信号および第４信号の一方および他方を順次供給することができる。

上記一の局面による表示装置において、好ましくは、複数のゲート線を順次駆動するための第１シフトレジスタを含むゲート線駆動回路と、第１シフトレジスタを含むゲート線駆動回路とは別個に設けられ、複数の信号供給回路部を順次駆動するための第２シフトレジスタとをさらに備える。このように構成すれば、容易に、第１シフトレジスタを含むゲート線駆動回路により順次駆動されるゲート線に対応する信号供給回路部を、第２シフトレジスタにより順次駆動させることができる。

上記一の局面による表示装置において、好ましくは、第１画素部および第２画素部は、互いに隣接するように配置されている。このように構成すれば、容易に、隣接する画素部毎に、画素電位（映像信号）を、共通電極の電位に対して反転させるドット反転駆動を行うことができる。

上記一の局面による表示装置において、好ましくは、信号供給回路部は、少なくとも１つのゲート線に沿って配置された全ての画素部に映像信号を書き終えた後、第１補助容量線に第１信号および第２信号の一方を供給するとともに、第２補助容量線に第３信号および第４信号の一方を供給する。このように構成すれば、容易に、少なくとも１つのゲート線に沿って配置された全ての画素部の画素電位を、映像信号を書き終えた直後の状態よりも高くまたは低くすることができる。

上記一の局面による表示装置において、好ましくは、信号供給回路部は、全ての画素部に映像信号を書き終える期間である１フレーム期間毎に、第１補助容量線に供給される第１信号および第２信号のうちのいずれか一方と、第２補助容量線に供給される第３信号および第４信号のうちのいずれか一方とを交互に切り換える。このように構成すれば、１フレーム期間毎に、第１画素部の画素電極および第２画素部の画素電極に書き込まれる映像信号の電位を、共通電極の電位に対して反転させることにより、容易に、ドット反転駆動またはブロック反転駆動を行うことができる。この場合、容易に、焼き付き（残像現象）を抑制することができる。

上記一の局面による表示装置において、好ましくは、第１画素部および第２画素部は、互いに隣接するように配置されており、第１画素部および第２画素部の第１電極に供給される映像信号は、互いに反転した波形を有する。このように構成すれば、より容易に、ドット反転駆動を行うことができる。

上記一の局面による表示装置において、好ましくは、第１信号の第１電位と第４信号の第４電位とは実質的に同じ大きさであり、第２信号の第２電位と第３信号の第３電位とは実質的に同じ大きさである。このように構成すれば、第１補助容量線および第２補助容量線に供給する信号を切り換えることのみにより映像をネガポジ反転表示させることができるので、容易に、映像をネガポジ反転表示させることができる。

以下、本発明の実施形態を図面に基づいて説明する。

図１は、本発明の一実施形態による液晶表示装置を示した平面図であり、図２は、図１に示した一実施形態による液晶表示装置のブロック図である。図３は、図１および図２に示した一実施形態による液晶表示装置の信号供給回路部を示した回路図である。図４は、図１に示した一実施形態による液晶表示装置の駆動ＩＣの位相制御回路の内部構成を示した回路図である。まず、図１〜図４を参照して、本発明の一実施形態による液晶表示装置の構造について説明する。なお、本実施形態では、本発明の表示装置の一例としての液晶表示装置について説明する。

まず、図１を参照して、本実施形態では、基板１上に、表示部２が設けられている。表示部２には、画素部３ａおよび３ｂが配置されている。なお、図１では、図面の簡略化のため、１本のゲート線Ｇ１と、そのゲート線Ｇ１に交差する２本のドレイン線Ｄ１およびＤ２を示すとともに、ゲート線Ｇ１に沿って配置された画素部３ａおよび３ｂをそれぞれ１つずつのみ図示しているが、実際には、複数のゲート線と複数のドレイン線とが互いに交差するように配置されているとともに、画素部３ａおよび３ｂが互いに隣接するようにマトリクス状に配置されている。なお、画素部３ａおよび３ｂは、それぞれ、本発明の「第１画素部」および「第２画素部」の一例である。

画素部３ａおよび３ｂは、それぞれ、液晶層３１、ｎチャネルトランジスタ３２および補助容量３３によって構成されている。画素部３ａおよび３ｂの液晶層３１は、それぞれ、画素電極３４と共通の対向電極（共通電極）３５との間に配置されている。

また、画素部３ａのｎチャネルトランジスタ３２のドレインは、映像信号が供給されるドレイン線Ｄ１に接続されているとともに、画素部３ｂのｎチャネルトランジスタ３２のドレインは、映像信号が供給されるドレイン線Ｄ２に接続されている。画素部３ａおよび３ｂのソースは、それぞれ、画素電極３４に接続されている。

また、画素部３ａおよび３ｂの補助容量３３の一方の電極３６は、それぞれ、画素電極３４に接続されている。画素部３ａの補助容量３３の他方の電極３７ａは、補助容量線ＳＣ１−１に接続されているとともに、画素部３ｂの補助容量３３の他方の電極３７ｂは、補助容量線ＳＣ２−１に接続されている。なお、電極３６は、本発明の「第１電極」の一例であり、電極３７ａおよび３７ｂは、本発明の「第２電極」の一例である。また、補助容量線ＳＣ１−１は、本発明の「第１補助容量線」の一例であり、補助容量線ＳＣ２−１は、本発明の「第２補助容量線」の一例である。

また、基板１上には、ドレイン線Ｄ１、Ｄ２および図示しない３段目以降のドレイン線を駆動（走査）するためのｎチャネルトランジスタ（Ｈスイッチ）４ａおよび４ｂと、Ｈドライバ５とが設けられている。そして、画素部３ａ（ドレイン線Ｄ１）に対応するｎチャネルトランジスタ４ａは、映像信号線ＶＩＤＥＯ１に接続されているとともに、画素部３ｂ（ドレイン線Ｄ２）に対応するｎチャネルトランジスタ４ｂは、映像信号線ＶＩＤＥＯ２に接続されている。また、基板１上には、１段目のゲート線Ｇ１および図１には図示しない２段目以降のゲート線を駆動（走査）するためのＶドライバ６が設けられている。なお、Ｖドライバ６は、本発明の「ゲート線駆動回路」および「第１シフトレジスタ」の一例である。

ここで、本実施形態では、基板１上に、信号供給回路７と、シフトレジスタ８とが設けられている。また、画素部３ａに対応する補助容量線ＳＣ１−１および画素部３ｂに対応する補助容量線ＳＣ２−１は、共に信号供給回路７（信号供給回路部７ａ）に接続されている。信号供給回路７は、補助容量線ＳＣ１−１およびＳＣ２−１に、それぞれ、Ｈレベル側の信号ＶＳＣＨおよびＬレベル側の信号ＶＳＣＬの一方および他方を、１フレーム期間毎に交互に供給する機能を有する。なお、１フレーム期間とは、表示部２を構成する全ての画素部３ａおよび３ｂに、映像信号を書き終える期間である。また、シフトレジスタ８は、１段目のゲート線Ｇ１に沿った１対の補助容量線ＳＣ１−１およびＳＣ２−１から最終段のゲート線に沿った１対の補助容量線（図示せず）に、信号供給回路７からの信号が順次供給されるように、信号供給回路７を駆動する機能を有する。なお、シフトレジスタ８は、本発明の「第２シフトレジスタ」の一例である。

また、本実施形態では、基板１の外部には、位相制御回路９ａを含む駆動ＩＣ９が設置されている。なお、駆動ＩＣ９は、本発明の「駆動回路」の一例である。この駆動ＩＣ９からＨドライバ５には、Ｈｉｇｈ側（高電圧側）電位ＨＶＤＤ、Ｌｏｗ側（低電圧側）電位ＨＶＳＳ、スタート信号ＳＴＨおよびクロック信号ＣＫＨが供給される。また、駆動ＩＣ９からＶドライバ６には、正側電位ＶＶＤＤ、負側電位ＶＶＳＳ、スタート信号ＳＴＶ、クロック信号ＣＫＶおよびイネーブル信号ＥＮＢが供給される。また、駆動ＩＣ９から信号供給回路７には、正側電位ＶＳＣＨおよび負側電位ＶＳＣＬが供給される。また、位相制御回路９ａから信号供給回路７には、クロック信号ＣＫＶＳＣおよび映像をネガポジ反転表示するためのクロック信号ＸＣＫＶＳＣのうちのいずれか一方が供給される。このクロック信号ＸＣＫＶＳＣは、位相制御回路９ａによりクロック信号ＣＫＶＳＣの位相を反転させることによって生成される。また、駆動ＩＣ９からシフトレジスタ８には、Ｖドライバ６に供給される信号と同じ信号が供給される。なお、クロック信号ＣＫＶＳＣは、本発明の「第１制御信号」の一例であり、クロック信号ＸＣＫＶＳＣは、本発明の「第２制御信号」の一例である。

次に、図２および図３を参照して、Ｖドライバ６、信号供給回路７およびシフトレジスタ８の内部構成について説明する。Ｖドライバ６は、シフトレジスタ回路部６１ａ〜６１ｆを含んでいる。また、Ｖドライバ６は、３つの入力端子と１つの出力端子とを有するＡＮＤ回路部６２ａ〜６２ｅを含んでいる。

ＡＮＤ回路部６２ａの入力端子には、シフトレジスタ回路部６１ａおよび６１ｂの出力信号と、イネーブル信号ＥＮＢとが入力される。ＡＮＤ回路部６２ｂの入力端子には、シフトレジスタ回路部６１ｂおよび６１ｃの出力信号と、イネーブル信号ＥＮＢとが入力される。ＡＮＤ回路部６２ｃ以降も同様に、１段ずつずらした２段のシフトレジスタ回路部の出力信号およびイネーブル信号ＥＮＢが入力される。なお、ＡＮＤ回路部６２ａ〜６２ｅでは、３つの入力信号がＨレベルになったときにのみ、Ｈレベルの信号が出力され、３つの入力信号のうち１つでもＬレベルがあると、Ｌレベルの信号が出力される。また、ＡＮＤ回路部６２ａ〜６２ｅの出力端子は、それぞれ、ゲート線Ｇ１〜Ｇ５に接続されている。なお、図示しないが、ＡＮＤ回路部とゲート線との間には、レベルシフタ回路が接続されている。

また、信号供給回路７は、信号供給回路部７ａ〜７ｄを含んでいる。そして、信号供給回路部７ａ〜７ｄは、それぞれ、ゲート線Ｇ１〜Ｇ４に対応するように設けられている。なお、ゲート線Ｇ５に対応する信号供給回路部は、図面の簡略化のため、図示していない。

そして、信号供給回路部７ａの詳細な回路構成としては、図３に示すように、インバータ７１ａ〜７１ｃと、クロックドインバータ７２ａおよび７２ｂと、スイッチ７３ａ〜７３ｄとによって構成されている。また、スイッチ７３ａ〜７３ｄは、それぞれ、ｎチャネルトランジスタとｐチャネルトランジスタとによって構成されている。

インバータ７１ａの入力端子Ａには、シフトレジスタ８（図２参照）からの出力信号が入力される。また、クロックドインバータ７２ａの入力端子Ｂにも、シフトレジスタ８からの出力信号が入力されるとともに、クロックドインバータ７２ａの入力端子Ｃは、インバータ７１ａの出力端子Ｘに接続されている。クロックドインバータ７２ａの入力端子Ａには、クロック信号ＣＫＶＳＣおよびＸＣＫＶＳＣの一方が入力されるとともに、クロックドインバータ７２ａの出力端子Ｘは、インバータ７１ｂの入力端子Ａに接続されている。また、インバータ７１ｂの出力端子Ｘは、ノードＮＤ１に接続されている。また、クロックドインバータ７２ｂの入力端子Ｂは、インバータ７１ａの出力端子Ｘに接続されているとともに、クロックドインバータ７２ｂの入力端子Ｃには、シフトレジスタ８からの出力信号が入力される。クロックドインバータ７２ｂの入力端子Ａは、ノードＮＤ１に接続されているとともに、クロックドインバータ７２ｂの出力端子Ｘは、インバータ７１ｂの入力端子Ａに接続されている。また、インバータ７１ｃの入力端子Ａは、ノードＮＤ１に接続されているとともに、インバータ７１ｃの出力端子Ｘは、ノードＮＤ２に接続されている。

また、スイッチ７３ａおよび７３ｄの入力端子Ａと、スイッチ７３ｂおよび７３ｃの入力端子Ａとには、それぞれ、正側電位ＶＳＣＨおよび負側電位ＶＳＣＬが入力される。スイッチ７３ａおよび７３ｂの出力端子Ｘと、スイッチ７３ｃおよび７３ｄの出力端子Ｘとは、それぞれ、補助容量線ＳＣ１−１およびＳＣ２−１に接続されている。スイッチ７３ａおよび７３ｃのｎチャネルトランジスタのゲートは、ノードＮＤ１に接続されているとともに、スイッチ７３ａおよび７３ｃのｐチャネルトランジスタのゲートは、ノードＮＤ２に接続されている。スイッチ７３ｂおよび７３ｄのｎチャネルトランジスタのゲートは、ノードＮＤ２に接続されているとともに、スイッチ７３ｂおよび７３ｄのｐチャネルトランジスタのゲートは、ノードＮＤ１に接続されている。

なお、図２に示した信号供給回路部７ｂ〜７ｄの回路構成は、接続する補助容量線および接続する後述のシフトレジスタ回路部以外、信号供給回路部７ａと同様である。

また、図２に示すように、シフトレジスタ８は、シフトレジスタ回路部８１ａ〜８１ｆを含んでいる。このシフトレジスタ回路部８１ａ〜８１ｆの回路構成は、それぞれ、Ｖドライバ６のシフトレジスタ回路部６１ａ〜６１ｆと同様でよい。また、シフトレジスタ８は、３つの入力端子と１つの出力端子とを有するＡＮＤ回路部８２ａ〜８２ｄを含んでいる。

ＡＮＤ回路部８２ａの入力端子には、シフトレジスタ回路部８１ｂおよび８１ｃの出力信号と、イネーブル信号ＥＮＢとが入力される。ＡＮＤ回路部８２ｂ以降も同様に、１段ずつずらした２段のシフトレジスタ回路部の出力信号およびイネーブル信号ＥＮＢが入力される。また、ＡＮＤ回路部８２ａ〜８２ｄの出力端子は、それぞれ、信号供給回路部７ａ〜７ｄに接続されている。なお、シフトレジスタ８では、Ｖドライバ６と異なり、シフトレジスタ回路部８１ａおよび８１ｂの出力信号が入力されるＡＮＤ回路部が設けられていない。これは以下の理由による。すなわち、シフトレジスタ８には、Ｖドライバ６と同じスタート信号ＳＴＶ、クロック信号ＣＫＶおよびイネーブル信号ＥＮＢが入力されている。このため、１段目の画素部に映像信号を書き終えた後に１段目の補助容量の電位を変動させるためには、２段目のＡＮＤ回路部のＨレベルの信号に応じて１段目の補助容量の電位を変動させる必要がある。このため、シフトレジスタ回路部８１ａおよび８１ｂの出力信号が入力される１段目のＡＮＤ回路部が不要となる。

次に、図１および図４を参照して、駆動ＩＣ９（図１参照）の位相制御回路９ａの回路構成について説明する。位相制御回路９ａは、図４に示すように、クロック信号ＣＫＶＳＣを反転するための１つのインバータ９１ａと、ｎチャネルトランジスタ９２と、ｐチャネルトランジスタ９３とを含んでいる。また、インバータ９１ａの入力端子には、クロック信号ＣＫＶＳＣが入力されるとともに、ｐチャネルトランジスタ９３のソース／ドレインの一方が接続されている。また、インバータ９１ａの出力端子は、ｎチャネルトランジスタ９２のソース／ドレインの一方に接続されている。また、ｎチャネルトランジスタ９２およびｐチャネルトランジスタ９３のゲートには、位相制御信号Ｖｎｐが入力される。また、ｎチャネルトランジスタ９２およびｐチャネルトランジスタ９３のソース／ドレインの他方は、互いに接続されるとともに、信号供給回路７（図１参照）に接続するように構成されている。

図５は、図２に示した本発明の一実施形態による液晶表示装置の映像を通常状態（非反転表示）で表示する際のＶドライバ、信号供給回路およびシフトレジスタの動作を説明するためのタイミングチャートである。図６〜図１２は、図１に示した本発明の一実施形態による液晶表示装置の画素部の動作を説明するための図である。次に、図１〜図１２を参照して、本発明の一実施形態による液晶表示装置の動作について説明する。

まず、映像を通常状態（非反転表示）で表示する際には、図２に示したＶドライバ６およびシフトレジスタ８に、図５に示すように、Ｈレベルのスタート信号ＳＴＶが入力される。次に、Ｖドライバ６（図２参照）において、クロック信号ＣＫＶ１がＨレベルになることによって、シフトレジスタ回路部６１ａからＨレベルの信号がＡＮＤ回路部６２ａに入力される。この後、クロック信号ＣＫＶ１がＬレベルになるとともに、クロック信号ＣＫＶ２がＨレベルになることによって、シフトレジスタ回路部６１ｂからＨレベルの信号がＡＮＤ回路部６２ａおよび６２ｂに入力される。次に、イネーブル信号ＥＮＢがＨレベルになることによって、ＡＮＤ回路部６２ａに入力される３つの信号（シフトレジスタ回路部６１ａおよび６１ｂの信号とイネーブル信号ＥＮＢ）が全てＨレベルとなるので、ＡＮＤ回路部６２ａからゲート線Ｇ１にＨレベルの信号が供給される。次に、イネーブル信号ＥＮＢがＬレベルになることによって、ＡＮＤ回路部６２ａからゲート線Ｇ１にＬレベルの信号が供給されるとともに、そのＬレベルの信号は、１フレーム期間Ｌレベルに保持される。この後、クロック信号ＣＫＶ２がＬレベルになる。

次に、クロック信号ＣＫＶ１が再びＨレベルになることによって、シフトレジスタ回路部６１ｃ（図２参照）からＨレベルの信号がＡＮＤ回路部６２ｂおよび６２ｃに入力される。次に、イネーブル信号ＥＮＢが再びＨレベルになることによって、ＡＮＤ回路部６２ｂに入力される３つの信号（シフトレジスタ回路部６１ｂおよび６１ｃの信号とイネーブル信号ＥＮＢ）が全てＨレベルとなるので、ＡＮＤ回路部６２ｂからゲート線Ｇ２にＨレベルの信号が供給される。次に、イネーブル信号ＥＮＢがＬレベルになることによって、ＡＮＤ回路部６２ｂからゲート線Ｇ２にＬレベルの信号が供給されるとともに、１フレーム期間Ｌレベルに保持される。この後、クロック信号ＣＫＶ１がＬレベルになる。

次に、上記したＡＮＤ回路部６２ａおよび６２ｂと同様、クロック信号ＣＫＶ１およびＣＫＶ２に同期して、シフトレジスタ回路部６１ｄ〜６１ｆ（図２参照）からのＨレベルの信号が、ＡＮＤ回路部６２ｃ〜６２ｅに順次入力される。これにより、上記したゲート線Ｇ１およびＧ２と同様、イネーブル信号ＥＮＢに同期して、ＡＮＤ回路部６２ｃ〜６２ｅからのＨレベルの信号が、ゲート線Ｇ３〜Ｇ５に順次供給される。この後、イネーブル信号ＥＮＢに同期して、ＡＮＤ回路部６２ｃ〜６２ｅからのＬレベルの信号が、ゲート線Ｇ３〜Ｇ５に順次供給され、１フレーム期間Ｌレベルに保持される。なお、イネーブル信号ＥＮＢがＬレベルの期間中、ゲート線Ｇ１〜Ｇ５は強制的にＬレベルになるので、隣接するゲート線のＨレベルの期間が重なることはない。

また、シフトレジスタ８（ＡＮＤ回路部８２ａ〜８２ｄ）（図２参照）においても、上記したＡＮＤ回路部６２ａ〜６２ｅと同様、クロック信号ＣＫＶ１およびＣＫＶ２に同期して、シフトレジスタ回路部８１ｂ（８１ａ）〜８１ｆからのＨレベルの信号が、ＡＮＤ回路部８２ａ〜８２ｄに順次入力される。これにより、イネーブル信号ＥＮＢに同期して、ＡＮＤ回路部８２ａ〜８２ｄからＨレベルの信号が順次出力される。このようにして、シフトレジスタ８からは、Ｈレベルの信号が順次出力される。なお、シフトレジスタ８からのＨレベルの信号は、ゲート線Ｇ２〜Ｇ５にＨレベルの信号が供給されるタイミングと同様のタイミングで順次出力される。

また、シフトレジスタ８から順次出力されたＨレベルの信号は、信号供給回路７の信号供給回路部７ａ〜７ｄ（図２参照）に順次入力される。

また、駆動ＩＣ９の位相制御回路９ａにおいて、図４に示すように、インバータ９１ａの入力端子には、Ｈレベルのクロック信号ＣＫＶＳＣが入力されるとともに、インバータ９１ａの出力端子からは、Ｌレベルのクロック信号ＣＫＶＳＣが出力される。そして、非反転表示（通常の表示）の場合、ｎチャネルトランジスタ９２およびｐチャネルトランジスタ９３のゲートには、Ｌレベルの位相制御信号Ｖｎｐが入力される。これにより、ｎチャネルトランジスタ９２がオフ状態になるとともにｐチャネルトランジスタ９３がオン状態になるので、位相制御回路９ａから信号供給回路７に、信号供給回路部７ａに非反転表示（通常の表示）を行わせるための制御信号であるＨレベルのクロック信号ＣＫＶＳＣが供給される。

また、信号供給回路部７ａでは、図３に示すように、シフトレジスタ８（図１参照）からＨレベルの入力信号が入力されると、クロックドインバータ７２ａがオン状態になる。非反転表示（通常の表示）の場合、クロックドインバータ７２ａの入力端子Ａには、駆動ＩＣ９の位相制御回路９ａからＨレベルのクロック信号ＣＫＶＳＣが入力されているので、クロックドインバータ７２ａの出力端子Ｘからは、Ｌレベルの信号が出力される。このＬレベルの信号は、インバータ７１ｂによりＨレベルに反転される。したがって、ノードＮＤ１は、Ｈレベルになるとともに、ノードＮＤ２は、インバータ７１ｃによりＬレベルになる。これにより、スイッチ７３ａおよび７３ｃがオン状態になるともに、スイッチ７３ｂおよび７３ｄがオフ状態になる。その結果、補助容量線ＳＣ１−１にＨレベル側の信号ＶＳＣＨが供給されるとともに、補助容量線ＳＣ２−１にＬレベル側の信号ＶＳＣＬが供給される。

また、シフトレジスタ８からの入力信号がＬレベルになった場合には、クロックドインバータ７２ａがオフ状態になるが、クロックドインバータ７２ｂがオン状態になるので、インバータ７１ｂの入力端子Ａには、Ｌレベルの信号が入力され続ける。その結果、ノードＮＤ１がＨレベルのまま保持されるとともに、ノードＮＤ２がＬレベルのまま保持されるので、補助容量線ＳＣ１−１にＨレベル側の信号ＶＳＣＨが供給され続けるとともに、補助容量線ＳＣ２−１にＬレベル側の信号ＶＳＣＬが供給され続ける。なお、図２に示した信号供給回路部７ｂ〜７ｄにおいても、信号供給回路部７ａと同様の動作が行われる。

このように、信号供給回路部７ａ〜７ｄからのＨレベル側の信号ＶＳＣＨおよびＬレベル側の信号ＶＳＣＬが、ゲート線Ｇ２〜Ｇ５にＨレベルの信号が供給されるタイミングと同様のタイミングで、補助容量線ＳＣ１−１〜ＳＣ１−４および補助容量線ＳＣ２−１〜ＳＣ２−４に順次供給される。なお、補助容量線ＳＣ１−２、ＳＣ１−３およびＳＣ１−４は、本発明の「第１補助容量線」の一例であり、補助容量線ＳＣ２−２、ＳＣ２−３およびＳＣ２−４は、本発明の「第２補助容量線」の一例である。

また、図１に示した表示部２では、たとえば、以下のような動作が行われる。すなわち、まず、映像信号線ＶＩＤＥＯ１には、Ｈレベル側の映像信号が供給されるとともに、映像信号線ＶＩＤＥＯ２には、Ｌレベル側の映像信号が供給される。そして、ｎチャネルトランジスタ４ａおよび４ｂのゲートに、Ｈドライバ５からＨレベルの信号が順次供給されることにより、ｎチャネルトランジスタ４ａおよび４ｂが順次オン状態になる。これにより、画素部３ａのドレイン線Ｄ１には、映像信号線ＶＩＤＥＯ１からのＨレベル側の映像信号が供給されるとともに、画素部３ｂのドレイン線Ｄ２には、映像信号線ＶＩＤＥＯ２からのＬレベル側の映像信号が供給される。この後、上記したように、ゲート線Ｇ１に、Ｈレベルの信号が供給される。

この際、画素部３ａにおいて、ｎチャネルトランジスタ３２がオン状態になることにより、画素部３ａにＨレベル側の映像信号が書き込まれる。すなわち、図６に示すように、画素電位Ｖｐ１が、映像信号線ＶＩＤＥＯ１の電位にまで上昇する。次に、ゲート線Ｇ１に供給される信号がＬレベルになることによって、ｎチャネルトランジスタ３２（図１参照）がオフ状態になる。これにより、画素部３ａへのＨレベル側の映像信号の書き込みが終了する。このとき、画素電位Ｖｐ１は、ゲート線Ｇ１に供給される信号がＬレベルになることに起因して、ΔＶ1だけ降下する。なお、対向電極３５の電位ＣＯＭは、画素電位Ｖｐ１がΔＶ１だけ降下することを考慮して、予め、映像信号線ＶＩＤＥＯ１の電位のセンターレベルＣＬよりもΔＶ１だけ降下した電位に設定されている。

ここで、本実施形態では、ゲート線Ｇ１に供給される信号がＬレベルになった後、補助容量線ＳＣ１−１にＨレベル側の信号ＶＳＣＨが供給されることによって、補助容量３３（図１参照）の他方の電極３７ａにＨレベル側の信号ＶＳＣＨが供給されるとともに、補助容量３３の電位がＨレベル側に上昇する。これにより、液晶層３１と補助容量３３との間で電荷の再分配が生じるので、画素電位Ｖｐ１は、ΔＶ２だけ上昇する。このΔＶ２だけ上昇した画素電位Ｖｐ１が、１フレーム期間（ｎチャネルトランジスタ３２が再びオン状態になるまでの期間）保持される。なお、画素電位Ｖｐ１は、リーク電流などの影響により、時間の経過と共に若干変動する。

また、画素部３ｂ（図１参照）では、ｎチャネルトランジスタ３２がオン状態になることにより、画素部３ｂにＬレベル側の映像信号が書き込まれる。すなわち、図７に示すように、画素電位Ｖｐ２が、映像信号線ＶＩＤＥＯ２の電位にまで降下する。次に、ゲート線Ｇ１に供給される信号がＬレベルになることによって、ｎチャネルトランジスタ３２がオフ状態になる。これにより、画素部３ｂへのＬレベルの映像信号の書き込みが終了するとともに、画素電位Ｖｐ２がΔＶ１だけ降下する。また、ゲート線Ｇ１に供給される信号がＬレベルになった後、補助容量線ＳＣ２−１にＬレベル側の信号ＶＳＣＬが供給されることによって、補助容量３３の他方の電極３７ｂ（図１参照）にＬレベル側の信号が供給されるとともに、補助容量３３の電位がＬレベル側に降下する。これにより、画素電位Ｖｐ２がΔＶ２だけ降下するとともに、このΔＶ２だけ降下した画素電位Ｖｐ２が１フレーム期間保持される。

２段目以降のゲート線Ｇ２〜Ｇ５（図２参照）に沿って配置された画素部においても、１段目のゲート線Ｇ１に沿って配置された画素部３ａおよび３ｂと同様の動作が順次行われる。そして、１フレーム目の動作が終了した後、映像信号線ＶＩＤＥＯ１に供給する映像信号を、対向電極３５の電位ＣＯＭに対してＬレベル側に反転するとともに、映像信号線ＶＩＤＥＯ２に供給する映像信号を、対向電極３５の電位ＣＯＭに対してＨレベル側に反転する。

次に、非反転表示（通常の表示）の場合に駆動ＩＣ９の位相制御回路９ａから信号供給回路７に供給されるクロック信号ＣＫＶＳＣは、Ｌレベルに切り換わる。この場合、図３に示したように、信号供給回路部７ａでは、クロックドインバータ７２ａの入力端子ＡにＬレベルのクロック信号ＣＫＶＳＣが入力されるので、クロック信号ＣＫＶＳＣがＨレベルの場合と逆になり、スイッチ７３ａおよび７３ｃがオフ状態になるともに、スイッチ７３ｂおよび７３ｄがオン状態になる。その結果、補助容量線ＳＣ１−１にＬレベル側の信号ＶＳＣＬが供給されるとともに、補助容量線ＳＣ２−１にＨレベル側の信号ＶＳＣＨが供給される。なお、信号供給回路部７ｂ〜７ｄ（図２参照）においても、信号供給回路部７ａと同様の動作が行われる。

これにより、２フレーム目では、画素部３ａにおいて、図７に示した動作が行われるとともに、画素部３ｂにおいて、図６に示した動作が行われる。そして、３フレーム目以降においても、１フレーム期間毎に、映像信号線ＶＩＤＥＯ１（図１参照）に供給する映像信号を、Ｈレベル側およびＬレベル側に交互に切り換えるとともに、映像信号線ＶＩＤＥＯ２（図１参照）に供給する映像信号を、Ｌレベル側およびＨレベル側に交互に切り換える。また、信号供給回路７に供給するクロック信号ＣＫＶＳＣが、ＨレベルおよびＬレベルに交互に切り換わることによって、補助容量線ＳＣ１−１〜１−４（図２参照）およびＳＣ２−１〜２−４（図２参照）にそれぞれ供給されるＨレベル側の信号ＶＳＣＨおよびＬレベル側の信号ＶＳＣＬの一方および他方を交互に切り換える。

上記のように、本実施形態では、映像を通常状態（非反転表示）で表示する際には、図８および図９に示すように、画素部３ａ（図１参照）の画素電位Ｖｐ１に供給される映像信号線ＶＩＤＥＯ１の電位がＨレベルの場合に、Ｈレベル側の信号ＶＳＣＨを補助容量線ＳＣ１−１に供給するように構成されている。これにより、画素電位Ｖｐ１と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶα１が大きくなるので、画素部３ａは、ノーマリホワイトの場合、たとえば、黒色（図８参照）に表示される。また、画素部３ａの画素電位Ｖｐ１に供給される映像信号線ＶＩＤＥＯ１の電位がＬレベルの場合に、Ｌレベル側の信号ＶＳＣＬを補助容量線ＳＣ１−１に供給するように構成されている。これにより、画素電位Ｖｐ１と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶβ１が大きくなるので、画素部３ａは、ノーマリホワイトの場合、たとえば、黒色（図８参照）に表示される。また、画素部３ｂ（図１参照）の画素電位Ｖｐ２に供給される映像信号線ＶＩＤＥＯ２の電位がＬレベルの場合に、Ｌレベル側の信号ＶＳＣＬを補助容量線ＳＣ２−１に供給するように構成されている。これにより、画素電位Ｖｐ２と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶβ１が大きくなるので、画素部３ｂは、ノーマリホワイトの場合、たとえば、黒色（図８参照）に表示される。また、画素部３ｂの画素電位Ｖｐ２に供給される映像信号線ＶＩＤＥＯ２の電位がＨレベルの場合に、Ｈレベル側の信号ＶＳＣＨを補助容量線ＳＣ２−１に供給するように構成されている。これにより、画素電位Ｖｐ２と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶα１が大きくなるので、画素部３ｂは、ノーマリホワイトの場合、たとえば、黒色（図８参照）に表示される。

また、本実施形態では、映像をネガポジ反転表示する際には、図８および図１０に示すように、画素部３ａ（図１参照）の画素電位Ｖｐ１に供給される映像信号線ＶＩＤＥＯ１の電位がＨレベルの場合に、Ｌレベル側の信号ＶＳＣＬを補助容量線ＳＣ１−１に供給するように構成されている。これにより、画素電位Ｖｐ１と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶβ２が小さくなるので、画素部３ａは、ノーマリホワイトの場合、たとえば、白色（図８参照）に表示される。また、画素部３ａの画素電位Ｖｐ１に供給される映像信号線ＶＩＤＥＯ１の電位がＬレベルの場合に、Ｈレベル側の信号ＶＳＣＨを補助容量線ＳＣ１−１に供給するように構成されている。これにより、画素電位Ｖｐ１と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶα２が小さくなるので、画素部３ａは、ノーマリホワイトの場合、たとえば、白色（図８参照）に表示される。また、画素部３ｂ（図１参照）の画素電位Ｖｐ２に供給される映像信号線ＶＩＤＥＯ２の電位がＬレベルの場合に、Ｈレベル側の信号ＶＳＣＨを補助容量線ＳＣ２−１に供給するように構成されている。これにより、画素電位Ｖｐ２と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶα２が小さくなるので、画素部３ｂは、ノーマリホワイトの場合、たとえば、白色（図８参照）に表示される。また、画素部３ｂの画素電位Ｖｐ２に供給される映像信号線ＶＩＤＥＯ２の電位がＨレベルの場合に、Ｌレベル側の信号ＶＳＣＬを補助容量線ＳＣ２−１に供給するように構成されている。これにより、画素電位Ｖｐ２と対向電極３５（図１参照）の電位ＣＯＭとの電位差ΔＶβ２が小さくなるので、画素部３ｂは、ノーマリホワイトの場合、たとえば、白色（図８参照）に反転表示される。

次に、映像をネガポジ反転表示する際の液晶表示装置の動作について詳細に説明する。まず、Ｖドライバ６およびシフトレジスタ８の動作は、映像を通常状態（非反転表示）で表示する際と同様である。そして、図１に示すように、駆動ＩＣ９の位相制御回路９ａから信号供給回路７の信号供給回路部７ａに、ネガポジ反転表示を行わせるための制御信号であるクロック信号ＸＣＫＶＳＣが供給される。具体的には、駆動ＩＣ９の位相制御回路９ａにおいて、図４に示すように、インバータ９１ａの入力端子には、Ｈレベルのクロック信号ＸＣＫＶＳＣが入力されるとともに、インバータ９１ａの出力端子からは、Ｌレベルのクロック信号ＣＫＶＳＣが出力される。そして、ネガポジ反転表示の場合、ｎチャネルトランジスタ９２およびｐチャネルトランジスタ９３のゲートには、Ｈレベルの位相制御信号Ｖｎｐが入力される。これにより、ｎチャネルトランジスタ９２がオン状態になるとともにｐチャネルトランジスタ９３はオフ状態になるので、位相制御回路９ａから信号供給回路７に、信号供給回路部７ａにネガポジ反転表示を行わせるための制御信号であるＬレベルのクロック信号ＸＣＫＶＳＣが供給される。

また、信号供給回路部７ａでは、図３に示すように、シフトレジスタ８（図１参照）からＨレベルの入力信号が入力されると、クロックドインバータ７２ａがオン状態になる。反転表示（ネガポジ反転表示）の場合、クロックドインバータ７２ａの入力端子Ａには、駆動ＩＣ９の位相制御回路９ａからＬレベルのクロック信号ＸＣＫＶＳＣが入力されているので、クロックドインバータ７２ａの出力端子Ｘからは、Ｈレベルの信号が出力される。このＨレベルの信号は、インバータ７１ｂによりＬレベルに反転される。したがって、ノードＮＤ１は、Ｌレベルになるとともに、ノードＮＤ２は、インバータ７１ｃによりＨレベルになる。これにより、スイッチ７３ａおよび７３ｃがオフ状態になるともに、スイッチ７３ｂおよび７３ｄがオン状態になる。その結果、補助容量線ＳＣ１−１にＬレベル側の信号ＶＳＣＬが供給されるとともに、補助容量線ＳＣ２−１にＨレベル側の信号ＶＳＣＨが供給される。

また、シフトレジスタ８からの入力信号がＬレベルになった場合には、クロックドインバータ７２ａがオフ状態になるが、クロックドインバータ７２ｂがオン状態になるので、インバータ７１ｂの入力端子Ａには、Ｈレベルの信号が入力され続ける。その結果、ノードＮＤ１がＬレベルのまま保持されるとともに、ノードＮＤ２がＨレベルのまま保持されるので、補助容量線ＳＣ１−１にＬレベル側の信号ＶＳＣＬが供給され続けるとともに、補助容量線ＳＣ２−１にＨレベル側の信号ＶＳＣＨが供給され続ける。なお、図２に示した信号供給回路部７ｂ〜７ｄにおいても、信号供給回路部７ａと同様の動作が行われる。

このように、信号供給回路部７ａ〜７ｄからのＬレベル側の信号ＶＳＣＬおよびＨレベル側の信号ＶＳＣＨが、ゲート線Ｇ２〜Ｇ５にＨレベルの信号が供給されるタイミングと同様のタイミングで、補助容量線ＳＣ１−１〜ＳＣ１−４および補助容量線ＳＣ２−１〜ＳＣ２−４に順次供給される。

また、図１に示した表示部２では、たとえば、以下のような動作が行われる。すなわち、まず、映像信号線ＶＩＤＥＯ１には、Ｈレベル側の映像信号が供給されるとともに、映像信号線ＶＩＤＥＯ２には、Ｌレベル側の映像信号が供給される。そして、ｎチャネルトランジスタ４ａおよび４ｂのゲートに、Ｈドライバ５からＨレベルの信号が順次供給されることにより、ｎチャネルトランジスタ４ａおよび４ｂが順次オン状態になる。これにより、画素部３ａのドレイン線Ｄ１には、映像信号線ＶＩＤＥＯ１からのＨレベル側の映像信号が供給されるとともに、画素部３ｂのドレイン線Ｄ２には、映像信号線ＶＩＤＥＯ２からのＬレベル側の映像信号が供給される。ここで、本実施形態では、ネガポジ反転表示を行う場合にも、映像信号線ＶＩＤＥＯ１、ＶＩＤＥＯ２、ドレイン線Ｄ１およびＤ２には、反転されていない映像信号が供給される。この後、上記したように、ゲート線Ｇ１に、Ｈレベルの信号が供給される。

この際、画素部３ａにおいて、ｎチャネルトランジスタ３２がオン状態になることにより、画素部３ａにＨレベル側の映像信号が書き込まれる。すなわち、図１１に示すように、画素電位Ｖｐ１が、映像信号線ＶＩＤＥＯ１の電位にまで上昇する。次に、ゲート線Ｇ１に供給される信号がＬレベルになることによって、ｎチャネルトランジスタ３２（図１参照）がオフ状態になる。これにより、画素部３ａ（図１参照）へのＨレベル側の映像信号の書き込みが終了する。このとき、画素電位Ｖｐ１は、ゲート線Ｇ１に供給される信号がＬレベルになることに起因して、ΔＶ1だけ降下する。

また、本実施形態では、ゲート線Ｇ１に供給される信号がＬレベルになった後、補助容量線ＳＣ１−１にＬレベル側の信号ＶＳＣＬが供給されることによって、補助容量３３（図１参照）の他方の電極３７ａ（図１参照）にＬレベル側の信号ＶＳＣＬが供給されるとともに、補助容量３３の電位がＬレベル側に降下する。これにより、液晶層３１（図１参照）と補助容量３３との間で電荷の再分配が生じるので、画素電位Ｖｐ１は、ΔＶ２だけ降下する。このΔＶ２だけ降下した画素電位Ｖｐ１が、１フレーム期間（ｎチャネルトランジスタ３２が再びオン状態になるまでの期間）保持される。

また、画素部３ｂ（図１参照）では、ｎチャネルトランジスタ３２がオン状態になることにより、画素部３ｂにＬレベル側の映像信号が書き込まれる。すなわち、図１２に示すように、画素電位Ｖｐ２が、映像信号線ＶＩＤＥＯ２の電位にまで降下する。次に、ゲート線Ｇ１に供給される信号がＬレベルになることによって、ｎチャネルトランジスタ３２がオフ状態になる。これにより、画素部３ｂへのＬレベルの映像信号の書き込みが終了するとともに、画素電位Ｖｐ２がΔＶ１だけ降下する。また、ゲート線Ｇ１に供給される信号がＬレベルになった後、補助容量線ＳＣ２−１にＨレベル側の信号ＶＳＣＨが供給されることによって、補助容量３３の他方の電極３７ｂ（図１参照）にＨレベル側の信号が供給されるとともに、補助容量３３の電位がＨレベル側に上昇する。これにより、画素電位Ｖｐ２がΔＶ２だけ上昇するとともに、このΔＶ２だけ上昇した画素電位Ｖｐ２が１フレーム期間保持される。

２段目以降のゲート線Ｇ２〜Ｇ５（図２参照）に沿って配置された画素部においても、１段目のゲート線Ｇ１に沿って配置された画素部３ａおよび３ｂ（図１参照）と同様の動作が順次行われる。そして、１フレーム目の動作が終了した後、映像信号線ＶＩＤＥＯ１に供給する映像信号を、対向電極３５（図１参照）の電位ＣＯＭに対してＬレベル側に反転するとともに、映像信号線ＶＩＤＥＯ２に供給する映像信号を、対向電極３５の電位ＣＯＭに対してＨレベル側に反転する。

次に、信号供給回路７（図１参照）に供給するクロック信号ＸＣＫＶＳＣは、Ｈレベルに切り換わる。この場合、図３に示したように、信号供給回路部７ａでは、クロックドインバータ７２ａの入力端子ＡにＨレベルのクロック信号ＸＣＫＶＳＣが入力されるので、クロック信号ＸＣＫＶＳＣがＬレベルの場合と逆になり、スイッチ７３ａおよび７３ｃがオン状態になるともに、スイッチ７３ｂおよび７３ｄがオフ状態になる。その結果、補助容量線ＳＣ１−１にＨレベル側の信号ＶＳＣＨが供給されるとともに、補助容量線ＳＣ２−１にＬレベル側の信号ＶＳＣＬが供給される。なお、信号供給回路部７ｂ〜７ｄ（図２参照）においても、信号供給回路部７ａと同様の動作が行われる。

これにより、２フレーム目では、画素部３ａにおいて、図１２に示した動作が行われるとともに、画素部３ｂにおいて、図１１に示した動作が行われる。そして、３フレーム目以降においても、１フレーム期間毎に、映像信号線ＶＩＤＥＯ１（図１参照）に供給する映像信号を、Ｈレベル側およびＬレベル側に交互に切り換えるとともに、映像信号線ＶＩＤＥＯ２（図１参照）に供給する映像信号を、Ｌレベル側およびＨレベル側に交互に切り換える。また、信号供給回路７に供給するクロック信号ＸＣＫＶＳＣが、ＬレベルおよびＨレベルに交互に切り換わることによって、補助容量線ＳＣ１−１〜１−４（図２参照）およびＳＣ２−１〜２−４（図２参照）にそれぞれ供給されるＬレベル側の信号ＶＳＣＬおよびＨレベル側の信号ＶＳＣＨの一方および他方を交互に切り換える。このようにして、本発明の一実施形態による液晶表示装置では、映像がネガポジ反転表示される。

本実施形態では、上記のように、画素部３ａの補助容量線ＳＣ１−１〜ＳＣ１−４および画素部３ｂの補助容量線ＳＣ２−１〜ＳＣ２−４に、Ｈレベル側の信号ＶＳＣＨおよびＬレベル側の信号ＶＳＣＬの一方および他方を供給する信号供給回路７を設けることによって、たとえば、Ｈレベル側の信号ＶＳＣＨが画素部３ａの補助容量線ＳＣ１−１〜ＳＣ１−４に供給され、Ｌレベル側の信号ＶＳＣＬが画素部３ｂの補助容量線ＳＣ２−１〜ＳＣ２−４に供給されるとすると、Ｈレベル側の信号ＶＳＣＨが補助容量線ＳＣ１−１〜ＳＣ１−４を介して画素部３ａの補助容量３３の電極３７ａに供給されるので、画素部３ａの補助容量３３の電極３７ａの電位をＨレベルに立ち上げることができる。また、Ｌレベル側の信号ＶＳＣＬが補助容量線ＳＣ２−１〜ＳＣ２−４を介して画素部３ｂの補助容量３３の電極３７ｂに供給されるので、画素部３ｂの補助容量３３の電極３７ｂの電位をＬレベルに立ち下げることができる。これにより、画素部３ａにＨレベルの映像信号を書き終えた後に、画素部３ａの補助容量３３の電極３７ａにＨレベル側の信号ＶＳＣＨを供給すれば、画素部３ａの画素電位Ｖｐ１を、映像信号を書き終えた直後の状態よりも高くすることができる。また、画素部３ｂにＬレベルの映像信号を書き終えた後に、画素部３ｂの補助容量３３の電極３７ｂにＬレベル側の信号ＶＳＣＬを供給すれば、画素部３ｂの画素電位Ｖｐ２を、映像信号を書き終えた直後の状態よりも低くすることができる。これにより、映像信号の電圧を大きくする必要がないので、映像信号の電圧を大きくすることに起因する消費電力の増大を容易に抑制することができる。その結果、消費電力を低減することができる。

また、本実施形態では、画素部３ａにＨレベルの映像信号を書き終えた後に、画素部３ａの補助容量３３の電極３７ａにＬレベル側の信号ＶＳＣＬを供給すれば、画素部３ａの画素電位Ｖｐ１を、映像信号を書き終えた直後の状態よりも低くすることができる。また、画素部３ｂにＬレベルの映像信号を書き終えた後に、画素部３ｂの補助容量３３の電極３７ｂにＨレベル側の信号ＶＳＣＨを供給すれば、画素部３ｂの画素電位Ｖｐ２を、映像信号を書き終えた直後の状態よりも高くすることができる。これにより、映像をネガポジ反転させることができるので、たとえば、６ビットの映像信号をネガポジ反転表示させる際にも、６つのビットの各映像信号を反転させる必要がない。これにより、６つのビットの各映像信号をそれぞれ反転させる場合に比べて、映像を反転表示させるための回路を簡素化することができるとともに、消費電力をより低減することができる。また、画素部３ａと画素部３ｂとを隣接するように配置することにより、容易に、ドット反転駆動を行うことができる。この場合、ライン反転駆動を行う場合と異なり、フリッカが線状（ライン状）に発生することがないので、容易に、フリッカを視認し難くすることができる。

また、本実施形態では、位相制御回路９ａを、クロック信号ＣＫＶＳＣを反転させるための１つのインバータ９１ａと、インバータ９１ａの入力端子に接続され、クロック信号ＣＫＶＳＣがＬレベルのときにオンするｐチャネルトランジスタ９３と、インバータ９１ａの出力端子に接続され、クロック信号ＣＫＶＳＣがＨレベルのときにオンするｎチャネルトランジスタ９２とにより構成することによって、たとえば、６つのビットの各映像信号を反転させるための６つのインバータを有する映像反転回路を用いる従来の場合に比べて、映像をネガポジ反転表示するための回路としての位相制御回路９ａの構成を簡素化することができる。

また、本実施形態では、信号供給回路部７ａ〜７ｄを、それぞれ、ゲート線Ｇ１〜Ｇ４に対応して設けることによって、各々のゲート線Ｇ１〜Ｇ４の画素部３ａおよび３ｂに順次映像信号が書き込まれる際に、各々の信号供給回路部７ａ〜７ｄにより各々のゲート線Ｇ１〜Ｇ４に対応する補助容量線ＳＣ１−１〜ＳＣ１−４およびＳＣ２−１〜ＳＣ２−４に、それぞれ、Ｈレベル側の信号ＶＳＣＨおよびＬレベル側の信号ＶＳＣＬの一方および他方を順次供給することができる。また、各々のゲート線Ｇ１〜Ｇ４の画素部３ａおよび３ｂに映像を反転表示するために順次映像信号が書き込まれる際に、各々の信号供給回路部７ａ〜７ｄにより各々のゲート線Ｇ１〜Ｇ４に対応する補助容量線ＳＣ１−１〜ＳＣ１−４およびＳＣ２−１〜ＳＣ２−４に、それぞれ、Ｌレベル側の信号ＶＳＣＬおよびＨレベル側の信号ＶＳＣＨの一方および他方を順次供給することができる。

また、本実施形態では、複数のゲート線Ｇ１〜Ｇ５を順次駆動するためのＶドライバ６と、複数の信号供給回路部７ａ〜７ｄを順次駆動するためのシフトレジスタ８とを設けることによって、容易に、Ｖドライバ６により順次駆動されるゲート線Ｇ１〜Ｇ５に対応する信号供給回路部７ａ〜７ｄを、シフトレジスタ８により順次駆動させることができる。

また、本実施形態では、信号供給回路部７ａを、ゲート線Ｇ１に沿って配置された全ての画素部３ａおよび３ｂに映像信号を書き終えた後、補助容量線ＳＣ１−１にＨレベル側の信号ＶＳＣＨおよびＬレベル側の信号ＶＳＣＬの一方を供給するとともに、補助容量線ＳＣ２−１にＬレベル側の信号ＶＳＣＬおよびＨレベル側の信号ＶＳＣＨの一方を供給することによって、容易に、ゲート線Ｇ１に沿って配置された全ての画素部の画素電位を、映像信号を書き終えた直後の状態よりも高くまたは低くすることができる。

また、本実施形態では、信号供給回路部７ａ〜７ｄを、全ての画素部に映像信号を書き終える期間である１フレーム期間毎に、補助容量線ＳＣ１−１〜ＳＣ１−４および補助容量線ＳＣ２−１〜ＳＣ２−４に供給されるＨレベル側の信号ＶＳＣＨおよびＬレベル側のＶＳＣＬの一方および他方を交互に切り換えるようにすることによって、１フレーム期間毎に、画素部３ａの画素電極３４および画素部３ｂの画素電極３４に書き込まれる映像信号の画素電位Ｖｐ１およびＶｐ２を、対向電極３５の電位ＣＯＭに対して反転させることにより、容易に、ドット反転駆動を行うことができる。この場合、容易に、焼き付き（残像現象）を抑制することができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記実施形態では、信号供給回路部の回路構成を、図３に示した回路構成にしたが、本発明はこれに限らず、少なくとも１対の補助容量線に、それぞれ、Ｈレベル側の信号およびＬレベル側の信号の一方および他方を供給することが可能であればよい。また、１フレーム期間毎に、少なくとも１対の補助容量線にそれぞれ供給されるＨレベル側の信号およびＬレベル側の信号の一方および他方を交互に切り換えることが可能であればよい。

また、上記実施形態では、画素部３ａおよび３ｂを、互いに隣接するように配置することによりドット反転駆動を行うようにしたが、本発明はこれに限らず、一方のブロックを複数の画素部３ａのみで構成するとともに、他方のブロックを複数の画素部３ｂのみで構成し、かつ、一方のブロックと他方のブロックとを隣接するように配置することにより、ブロック反転駆動を行うようにしてもよい。

また、上記実施形態では、ドレイン線を駆動するためのｎチャネルトランジスタが順次オン状態になるように構成したが、本発明はこれに限らず、ドレイン線を駆動するための全てのｎチャネルトランジスタが同時にオン状態になるように構成してもよい。

また、上記実施形態では、Ｖドライバのシフトレジスタ回路部と同様の回路構成を有するシフトレジスタ回路部を含むシフトレジスタを用いて、複数の信号供給回路部を順次駆動するようにしたが、本発明はこれに限らず、複数の信号供給回路部を順次駆動することが可能であれば、Ｖドライバのシフトレジスタ回路部とは異なる回路構成を有するシフトレジスタ回路部を含むシフトレジスタを用いてもよい。

また、上記実施形態では、所定段の次段のゲート線に沿った画素部に映像信号を書き込むタイミングと同様のタイミングで、所定段のゲート線に対応する少なくとも１対の補助容量線に、それぞれ、Ｈレベル側の信号およびＬレベル側の信号の一方および他方を供給するようにしたが、本発明はこれに限らず、所定段のゲート線に対応する少なくとも１対の補助容量線に所定の信号を供給するタイミングは、次段のゲート線に沿った画素部に映像信号を書き込むタイミングでなくてもよい。

また、上記実施形態では、位相制御回路の回路構成を、図４に示した回路構成にしたが、本発明はこれに限らず、クロック信号ＣＫＶＳＣおよびその反転信号であるクロック信号ＸＣＫＶＳＣを生成するとともに、クロック信号ＣＫＶＳＣおよびクロック信号ＸＣＫＶＳＣのいずれか一方を信号供給回路に供給することが可能であれば他の回路構成でもよい。

本発明の一実施形態による液晶表示装置を示した平面図である。 図１に示した本発明の一実施形態による液晶表示装置のブロック図である。 図１および図２に示した本発明の一実施形態による液晶表示装置の信号供給回路部を示した回路図である。 図１に示した本発明の一実施形態による液晶表示装置の駆動ＩＣの位相制御回路を示した回路図である。 図２に示した本発明の一実施形態による液晶表示装置の映像を通常状態（非反転表示）で表示する際のＶドライバ、信号供給回路およびシフトレジスタの動作を説明するためのタイミングチャートである。 図１に示した本発明の一実施形態による液晶表示装置の映像を通常状態（非反転表示）で表示する際の画素部の動作を説明するための波形図である。 図１に示した本発明の一実施形態による液晶表示装置の映像を通常状態（非反転表示）で表示する際の画素部の動作を説明するための波形図である。 図１に示した本発明の一実施形態による液晶表示装置の画素部の動作を説明するための図である。 図１に示した本発明の一実施形態による液晶表示装置の映像を通常状態（非反転表示）で表示する際の画素部の動作を説明するための概略的な波形図である。 図１に示した本発明の一実施形態による液晶表示装置の映像を反転表示する際の画素部の動作を説明するための概略的な波形図である。 図１に示した本発明の一実施形態による液晶表示装置の映像を反転表示する際の画素部の動作を説明するための概略的な波形図である。 図１に示した本発明の一実施形態による液晶表示装置の映像を反転表示する際の画素部の動作を説明するための概略的な波形図である。 従来のライン反転駆動法を用いて液晶表示装置を駆動させる場合の波形図である。 従来のドット反転駆動法を用いて液晶表示装置を駆動させる場合の波形図である。

符号の説明

３ａ 画素部（第１画素部）
３ｂ 画素部（第２画素部）
６ Ｖドライバ（第１シフトレジスタ、ゲート線駆動回路）
７ 信号供給回路
７ａ 信号供給回路部
８ シフトレジスタ（第２シフトレジスタ）
９ 駆動ＩＣ
９ａ 位相制御回路
３３ 補助容量
３４ 画素電極
３６ 電極（第１電極）
３７ａ、３７ｂ 電極（第２電極）
９１ａ インバータ
ＣＫＶＳＣ クロック信号（第１制御信号）
Ｄ１、Ｄ２ ドレイン線
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５ ゲート線
ＳＣ１−１、ＳＣ１−２、ＳＣ１−３、ＳＣ１−４ 補助容量線（第１補助容量線）
ＳＣ２−１、ＳＣ２−２、ＳＣ２−３、ＳＣ２−４ 補助容量線（第２補助容量線）
ＸＣＫＶＳＣ クロック信号（第２制御信号）

Claims (8)

1. 互いに交差するように配置された複数のドレイン線および複数のゲート線と、
   画素電極に接続された第１電極と、第２電極とを有する補助容量をそれぞれ含む第１画素部および第２画素部と、
   前記第１画素部および前記第２画素部の画素電極のそれぞれに共通して設けられた対向電極と、
   前記第１画素部および前記第２画素部の前記補助容量の前記第２電極にそれぞれ接続された第１補助容量線および第２補助容量線とを備え、
   前記前記第１画素部および前記第２画素部は、１つのゲート線に沿って互いに隣接するように配置され、
   前記第１画素部および前記第２画素部のそれぞれに、前記ドレイン信号線からの映像信号を前記画素電極に供給するためのトランジスタが設けられ、
   前記第１画素部と前記第２画素部には、前記対向電極に供給される電位に対して、互いに逆極性の前記映像信号が供給され、
   非反転表示時において、前記第１画素部の前記画素電極に、前記対向電極に供給される電位に対してＨレベル側の前記映像信号が供給され、前記第２画素部の前記画素電極にＬレベル側の前記映像信号が供給された場合には、前記第１補助容量線に、Ｈレベル側の第１電位を有する第１信号を供給し、前記第２補助容量線に、Ｌレベル側の第３電位を有する第３信号を供給し、反転表示時において、前記第１画素部の前記画素電極に、前記対向電極に供給される電位に対してＨレベル側の前記映像信号が供給され、前記第２画素部の前記画素電極にＬレベル側の前記映像信号が供給された場合には、前記第１補助容量線に、Ｌレベル側の第２電位を有する第２信号を供給し、前記第２補助容量線に、Ｈレベル側の第４電位を有する第４信号を供給する信号供給回路部を複数含む信号供給回路とをさらに備え、
   前記信号供給回路部は、少なくとも１つの前記ゲート線に沿って配置された全ての画素部に映像信号を書き終え、前記第１画素部および前記第２画素部に設けられたトランジスタがオフした後に、前記第１補助容量線および前記第２補助容量線に、前記第１信号および前記第３信号、または、前記第２信号および前記第４信号を供給する表示装置。
2. 前記信号供給回路に前記第１信号および前記第３信号を出力させる第１制御信号と、前記信号供給回路に前記第２信号および前記第４信号を出力させる第２制御信号とを生成して前記第１制御信号および前記第２制御信号のいずれか一方を前記信号供給回路に供給する位相制御回路をさらに備える、請求項１に記載の表示装置。
3. 前記第１制御信号は、クロック信号であり、
   前記第２制御信号は、前記クロック信号の位相を反転した反転クロック信号である、請求項２に記載の表示装置。
4. 前記信号供給回路部は、前記複数のゲート線の各々に対応して１つずつ設けられており、
   各々の前記信号供給回路部は、非反転表示時には、前記位相制御回路から供給される前記第１制御信号に基づいて、対応する各々の前記ゲート線の前記第１補助容量線および前記第２補助容量線に、それぞれ、前記第１信号および前記第３信号を順次供給するとともに、反転表示時には、前記位相制御回路から供給される前記第２制御信号に基づいて、対応する各々の前記ゲート線の前記第１補助容量線および前記第２補助容量線に、それぞれ、前記第２信号および前記第４信号を順次供給する、請求項２〜３のいずれか１項に記載の表示装置。
5. 前記複数のゲート線を順次駆動するための第１シフトレジスタを含むゲート線駆動回路と、
   前記第１シフトレジスタを含むゲート線駆動回路とは別個に設けられ、前記複数の信号供給回路部を順次駆動するための第２シフトレジスタとをさらに備える、請求項１〜４のいずれか１項に記載の表示装置。
6. 全ての画素部に映像信号を書き終える期間である１フレーム期間毎に、前記第１画素部および前記第２画素部に供給される前記映像信号の極性が、前記対向電極に供給される電位に対して反転され、
   前記信号供給回路部は、前記１フレーム期間毎に、前記第１補助容量線に供給される第１信号および第２信号を交互に切り換えると共に、前記第２補助容量線に供給される前記第３信号および前記第４信号を交互に切り換える、請求項１〜５のいずれか１項に記載の表示装置。
7. 前記第１画素部および前記第２画素部の前記画素電極に供給される映像信号は、前記対向電極に供給される電位に対して互いに反転した波形を有する、請求項１〜６のいずれか１項に記載の表示装置。
8. 前記第１信号の前記第１電位と前記第４信号の前記第４電位とは同じ大きさであり、
   前記第２信号の前記第２電位と前記第３信号の前記第３電位とは同じ大きさである、請求項１〜７のいずれか１項に記載の表示装置。

Images