JP2014013301A - 電気光学装置、及び電子機器 - Google Patents

Abstract

【課題】高品位な画像表示を行う電気光学装置を供給する事。
【解決手段】電気光学装置は、走査線駆動回路３８と、クロック信号ＣＬＹを波形整形するクロックバッファー回路２０３と、走査線駆動回路３８に第一定電位を供給する第１定電位配線ＶＳＳ１と、クロックバッファー回路２０３に第一定電位を供給する第２定電位配線ＶＳＳ２と、を含み、第１定電位配線ＶＳＳ１と第２定電位配線ＶＳＳ２とは、電気的に分離されている。クロックバッファー回路２０３の動作に起因して第２定電位配線ＶＳＳ２の電位が変動しても、第１定電位配線ＶＳＳ１の電位を正常範囲に保つ事ができる。即ち、クロックバッファー回路２０３に起因する電源変動ノイズが走査線駆動回路３８に載る事を抑制できる。その結果、表示領域３４の表示画像の乱れを抑制でき、高品位な画像表示を行う事ができる。
【選択図】図１

Description

本発明は、電気光学装置、及び電子機器に関する。

プロジェクターは、透過型電気光学装置や反射型電気光学装置に光を照射し、これらの電気光学装置により変調された透過光や反射光をスクリーン上に投射する電子機器である。これは光源から発せられた光を電気光学装置に集光して入射させ、電気信号に応じて変調された透過光又は反射光を、投射レンズを通じて、スクリーンに拡大投射する様に構成される物で、大画面を表示するとの長所を有している。この様な電子機器に使用される電気光学装置としては液晶装置が知られており、これは液晶の誘電異方性と液晶層における光の旋光性とを利用して画像を形成している。

液晶装置の一例は特許文献１や特許文献２に記載されている。特許文献１の図８に記載されている回路ブロック図では、表示領域に走査線とデータ線とが配置されている。これらの交点に画素が行列状に配置され、各画素に信号を供給する走査線駆動回路とデータ線駆動回路とが表示領域の周辺に形成されている。走査線駆動回路にはクロック信号で制御されるシフトレジスター回路が含まれており、複数の走査線から特定の走査線を選択している。シフトレジスター回路には、その駆動動作の基本となるクロック信号と、これに対して位相が反転している逆位相クロック信号とが供給される。クロック信号と逆位相クロック信号とは、正確に反転位相であることが望ましい。この為、両信号の位相を合わせるクロック信号位相差補正回路が設けられる。
更に、液晶装置には、その表示方法に応じて、走査線が一本ずつ選択される場合と、特許文献３に記載されている様に、二本ずつ選択される場合とがある。

特開２００４−１２６５５１号公報 特開２００５−３９８８号公報 特開２０１２−４９６４５号公報

しかしながら、特許文献１や特許文献２に記載されている液晶装置に特許文献３に記載されている走査線を二本ずつ選択する表示方法を採用すると、表示領域を横側に二分する縦帯が発生する事があった。換言すると、従来の電気光学装置では、場合によって、高品位な画像表示を行いがたいという課題があった。

本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形態又は適用例として実現する事が可能である。

本適用例に係わる電気光学装置は、走査線と、走査線と交差する信号線と、走査線に、選択電位又は非選択電位を供給する走査線駆動回路と、走査線と信号線の交差に対応して設けられ、走査線に選択電位が印加された際に導通状態となり、走査線に非選択電位が印加された際に非導通状態となる画素スイッチング素子と、走査線駆動回路に供給するクロック信号を波形整形するクロックバッファー回路と、走査線駆動回路に第一定電位を供給する第１定電位配線と、クロックバッファー回路に第一定電位を供給する第２定電位配線と、を含み、第１定電位配線と第２定電位配線とは、電気的に分離されている事を特徴とする。
クロックバッファー回路を構成するトランジスターは大きなトランジスター容量を有する。従って、クロック信号の切り替わりの際に、大きなトランジスター容量の充放電が行われ、瞬間的に大電流が第２定電位配線に発生する恐れがある。即ち、クロック信号の切り替わりの際に、瞬間的に第２定電位配線の電位が第一定電位から変動する恐れがある。この構成によれば、走査線駆動回路に第一定電位を供給する第１定電位配線と、クロックバッファー回路に第一定電位を供給する第２定電位配線と、が電気的に分離されているので、たとえ第２定電位配線の電位が変動しても、第１定電位配線の電位を正常範囲に保つ事ができる。即ち、クロック信号の切り替わりに伴う電源変動ノイズが走査線駆動回路に載る事を抑制できる。その結果、表示領域に出現する縦帯等の表示画像の乱れを抑制でき、高品位な画像表示を行う事ができる。

上記適用例に係わる電気光学装置において、信号線に画像信号を供給する信号線駆動回路と、信号線駆動回路に第一定電位を供給する第３定電位配線と、を含み、第１定電位配線と第２定電位配線と第３定電位配線とは、電気的に分離されている事が好ましい。
この構成によれば、走査線駆動回路に第一定電位を供給する第１定電位配線と、クロックバッファー回路に第一定電位を供給する第２定電位配線と、信号線駆動回路に第一定電位を供給する第３定電位配線と、が電気的に分離されているので、たとえ第２定電位配線の電位が変動しても、第１定電位配線や第３定電位配線の電位を正常範囲に保つ事ができる。即ち、クロック信号の切り替わりに伴う電源変動ノイズが走査線駆動回路や信号線駆動回路に載る事を抑制できる。その結果、表示画像の乱れを抑制でき、高品位な画像表示を行う事ができる。

上記適用例に係わる電気光学装置において、信号線に画像信号を供給する信号線駆動回路を含み、信号線駆動回路には第一定電位が第１定電位配線から供給される事が好ましい。
この構成によれば、走査線駆動回路と信号線駆動回路とに第一定電位を供給する第１定電位配線と、クロックバッファー回路に第一定電位を供給する第２定電位配線と、が電気的に分離されているので、たとえ第２定電位配線の電位が変動しても、第１定電位配線の電位を正常範囲に保つ事ができる。即ち、クロック信号の切り替わりに伴う電源変動ノイズが走査線駆動回路や信号線駆動回路に載る事を抑制できる。その結果、表示画像の乱れを抑制でき、高品位な画像表示を行う事ができる。

上記適用例に係わる電気光学装置において、保護容量が形成されており、第２定電位配線は保護容量と電気的に接続されている事が好ましい。
この構成によれば、第２定電位配線の配線容量を高める事ができる。従って、第２定電位配線に静電気が入っても、静電気による電位上昇を抑制でき、静電気耐性を向上させる事ができる。従って、高品位な画像表示を行い、高い静電気耐性を有する電気光学装置を実現する事ができる。

上記適用例に係わる電気光学装置において、四角形の表示領域を有し、保護容量は、表示領域の三辺に沿って表示領域の外側に形成されている事が好ましい。
この構成によれば、表示領域の外側の広い領域に保護容量を形成できるので、保護容量の容量を大きくする事ができ、それに応じて、第２定電位配線の配線容量も大きくする事ができる。静電気による電位上昇は配線容量が大きい程抑制されるので、第２定電位配線の静電気耐性を向上させる事ができる。

上記適用例に係わる電気光学装置において、対向基板と、素子基板と対向基板とを貼り合わせるシール材と、を含み、シール材は素子基板の外縁部に沿って配置され、保護容量はシール材と平面視にて少なくとも部分的に重なる事が好ましい。
シール材は表示領域の外側で比較的広い領域に配置される。この構成によれば、シール材が配置される領域に保護容量を形成できるので、保護容量の容量を大きくする事ができ、それに応じて、第２定電位配線の配線容量も大きくする事ができる。静電気による電位上昇は配線容量が大きい程抑制されるので、第２定電位配線の静電気耐性を向上させる事ができる。

上記適用例に係わる電気光学装置において、保護容量は、平面視にて縞状に形成されている事が好ましい。
保護容量は金属電極を使用しているので、光を透過させない。この構成によれば、保護容量をシール材と重ねても縞状の隙間を光が透過するので、シール材に光硬化性樹脂を使用する事ができる。即ち、シール材に紫外線硬化性樹脂を使用し、且つ、高品位な画像表示を行い、高い静電気耐性を有する電気光学装置を実現する事ができる。

上記適用例に係わる電気光学装置において、層間絶縁膜が形成されており、保護容量の誘電体膜は層間絶縁膜である事が好ましい。
この構成によれば、薄膜素子にて保護容量を形成できるので、外付けの容量素子を電気光学装置に実装する必要がなくなる。加えて、保護容量の形成に際し、層間絶縁膜を使用している電気光学装置の構造や製造方法を大きく変える必要はなく、信頼性の高い構造や製造方法にて、容易に保護容量を形成する事ができる。

上記適用例に係わる電気光学装置において、共通電極配線が形成されており、保護容量の一方の電極は第２定電位配線が延在しており、保護容量の他方の電極は共通電極配線が延在している事が好ましい。
共通電極配線は表示領域の外側で比較的広い領域に配置される。この構成によれば、共通電極配線が配置される領域に保護容量を形成できるので、保護容量の容量を大きくする事ができ、それに応じて、第２定電位配線の配線容量も大きくする事ができる。静電気による電位上昇は配線容量が大きい程抑制されるので、第２定電位配線の静電気耐性を向上させる事ができる。
液晶装置や電気泳動表示装置と云った電気光学装置では、素子基板に画素電極を設け、対向基板に共通電極を設けた上で、画素電極と共通電極との間に液晶層や電気泳動材料と云った電気光学材料を配置している。共通電極配線を、断面視にて、第２定電位配線よりも電気光学材料側に配置しておくと、電気光学材料は素子基板の共通電極配線と対向基板の共通電極とで挟まれる事になり、電界が殆ど印加されない事になる。即ち、電気光学材料に定常電界は殆ど印加されず、電気泳動材料に直流の電気が通う事も殆どなくなる。その為に、電気光学材料の寿命を長く保つ事ができる。

上記適用例に係わる電気光学装置において、第二定電位を供給する第４定電位配線が形成されており、保護容量の一方の電極は第２定電位配線が延在しており、保護容量の他方の電極は第４定電位配線が延在している事が好ましい。
第一電源と第二電源とは、負電源又は正電源である。クロック信号の切り替わりの際に、クロックバッファー回路は負電源の電位を上げる様にトランジスター容量の放電を行い、正電源の電位を下げる様にトランジスター容量の充電を行う。この構成によれば、第４定電位配線と第２定電位配線とで保護容量が形成されているので、負電源の電位上昇と正電源の電位降下とを相殺させる事ができる。即ち、第４定電位配線と第２定電位配線との静電気耐性を向上させると共に、クロックバッファー回路が電源配線に載せるノイズを大幅に削減する事ができる。

上記適用例に係わる電気光学装置において、保護容量の容量は３ピコファラッド（ｐＦ）以上である事が好ましい。
電気光学装置に用いられる各種配線は１０ｐＦ程度から数百ｐＦ程度の配線容量を有する。その為に、静電気がもたらす電荷量を１ナノクーロン（ｎＣ）と大きめに見積もっても、静電気が入った際の電位上昇は数Ｖから１００Ｖ程度で、これらの配線は静電破壊されない。第２定電位配線の配線容量を３ｐＦ以上とすると、静電気がもたらす電荷量を１ｎＣと大きめに見積もっても、静電気が入った際の電位上昇は３３３Ｖ程度以下である。一方、保護容量の誘電体膜は４００ナノメートル（ｎｍ）程度以上あるので、保護容量の絶縁耐圧は４００Ｖ程度以上となる。従って、この構成によれば、大きめの電荷量を持つ静電気が第２定電位配線に入っても、第２定電位配線は静電破壊されない様にする事ができる。即ち、第２定電位配線の絶縁耐圧を実用レベルに向上させる事ができる。

上記適用例に記載の電気光学装置を備えた事を特徴とする電子機器。
この構成によれば、クロックバッファー回路が電源配線に載せるノイズを大幅に削減する事ができる。加えて、クロック信号生成回路が不要になるので、特許文献３に記載されている様な走査線を二本ずつ選択する表示方法を採用して、たとえ第２定電位配線にノイズが載っても、第１定電位配線や第３定電位配線の電位を正常範囲に保つ事ができる。即ち、クロック信号の切り替わりに伴う電源変動ノイズが走査線駆動回路や信号線駆動回路に載る事を抑制できる。その結果、表示画像の乱れを抑制でき、高品位な画像表示を行う電子機器を実現する事ができる。更に、第２定電位配線の絶縁耐圧を実用レベルに向上させる事ができる。換言すると、高品位な画像表示を行い、実用的な静電気に対する信頼性を有する電子機器を実現できる。

実施形態１に係わる液晶装置の概要を説明する回路ブロック図。 液晶装置の模式断面図。 液晶装置の電気的な構成を示す等価回路図。 ＣＬＹ生成回路の電気的な構成を示す等価回路図。 インバーターの電気的な構成を示す等価回路図。 走査線駆動回路を説明しており、（ａ）は回路構成図で、（ｂ）はそのタイミングチャート。 液晶装置の模式断面図。 液晶装置の模式平面図。 電子機器としての三板式プロジェクターの構成を示す平面図。 実施形態２に係わる液晶装置の概要を説明する回路ブロック図。 比較例に係わる液晶装置の回路ブロック構成を示す模式平面図。

以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

（実施形態１）
「電気光学装置の概要」
図１は、実施形態１に係わる液晶装置の概要を説明する回路ブロック図である。以下、図１を参照して電気光学装置の構成を説明する。

電気光学装置は素子基板１２（図２参照）と対向基板１３（図２参照）とシール材１４とを含む。シール材１４は素子基板１２と対向基板１３とを貼り合わせ、素子基板１２と対向基板１３とで電気光学材料を挟持する。本実施形態では、電気光学材料は液晶で、電気光学装置は液晶装置１００である。電気光学装置では、主に素子基板１２に各種回路が形成されるので、図１は主として素子基板１２の構成を描いてある。液晶装置１００は、薄膜トランジスター（ＴＦＴ素子４６と称する、図３参照）を画素３５（図３参照）のスイッチング素子（画素スイッチング素子）として用いたアクティブマトリックス方式の電気光学装置である。

図１に示す様に、液晶装置１００は四角形の表示領域３４と走査線駆動回路３８と走査線駆動回路用クロック生成回路２０（ＣＬＹ生成回路２０と略す）と外部接続端子３７と保護容量３１と各種配線とを少なくとも備えている。本実施形態では、更に、信号線駆動回路３６と信号線駆動回路用クロック生成回路３０（ＣＬＸ生成回路３０と略す）と検査回路３９とを備えている。表示領域３４には画素回路が形成されている。これらの回路や各種配線、外部接続端子３７は、素子基板１２に薄膜層を用いて形成される。各種配線に関しては後に詳述するが、図１では、総ての配線や総ての外部接続端子３７を描いてある訳ではなく、説明を分かり易くする為に、これらから代表的な配線や外部接続端子３７のみを描いてある。

表示領域３４内には、画素３５がマトリックス状に設けられている。画素３５は、交差する走査線１６（図３参照）と信号線１７（図３参照）とによって特定される領域で、一つの画素３５は一本の走査線１６からその隣の走査線１６まで、且つ、一本の信号線１７からその隣の信号線１７までの領域である。表示領域３４は第一の辺３４１（上辺）と第三の辺３４３（下辺）とが第一の方向（本実施形態ではｘ軸方向）に沿い、第二の辺３４２（右辺）と第四の辺３４４（左辺）とが第二の方向（本実施形態ではｙ軸方向）に沿った四角形となっている。尚、第一の方向と第二の方向とは互いに交差し、本実施形態では直交している。表示領域３４の外側の領域には、信号線駆動回路３６や走査線駆動回路３８等の各種回路が形成されている。

走査線駆動回路３８は表示領域３４の外縁の対向する二辺（第二の辺３４２と第四の辺３４４と）に沿ってそれぞれ形成されており、シフトレジスター回路ＳＲ（図６参照）を含んでいる。外部接続端子３７から走査線駆動回路３８には、第１定電位配線ＶＳＳ１や第４定電位配線ＶＤＤＬ、不図示のシフトレジスター入力配線等が配線されている。第１定電位配線ＶＳＳ１は走査線駆動回路３８に第一定電位を供給し、第４定電位配線ＶＤＤＬは走査線駆動回路３８に第二定電位を供給する。本実施形態では、第一定電位は負電源電位ＶＳＳであり、第二定電位は第一定電位より高電位の正電源電位ＶＤＤであるが、これとは反対に、第一定電位を正電源電位ＶＤＤとし、第二定電位を第一定電位より低電位の負電源電位ＶＳＳとしても良い。シフトレジスター入力配線はシフトレジスター回路ＳＲの入力部に接続し、シフトレジスター回路ＳＲにデータＤｔを供給する。この他に走査線駆動回路３８には、ＣＬＹ生成回路２０から、走査線駆動回路用クロック信号ＣＬＹ（Ｙクロック信号ＣＬＹと略す）を供給する走査線駆動回路用クロック線ＣＬＹＬ（Ｙクロック線ＣＬＹＬと略す）と、走査線駆動回路用反転クロック信号ＣＬＹＢ（Ｙクロックバー信号ＣＬＹＢと略す）を供給する走査線駆動回路用反転クロック線ＣＬＹＢＬ（Ｙクロックバー線ＣＬＹＢＬと略す）等が配線されている。走査線駆動回路３８は、走査線１６に選択電位又は非選択電位を供給し、複数の走査線１６から特定の走査線１６を選択する。

信号線駆動回路３６は表示領域３４の外縁のうち走査線駆動回路３８が形成されていない側の一辺（第三の辺３４３）に沿って形成されており、シフトレジスター回路ＳＲを含んでいる。外部接続端子３７から信号線駆動回路３６には、第３定電位配線ＶＳＳ３や第４定電位配線ＶＤＤＬ、不図示のシフトレジスター入力配線や不図示のビデオ配線等が配線されている。第３定電位配線ＶＳＳ３は信号線駆動回路３６に第一定電位（負電源電位ＶＳＳ）を供給し、第４定電位配線ＶＤＤＬは信号線駆動回路３６に第二定電位（正電源電位ＶＤＤ）を供給する。この他に信号線駆動回路３６には、ＣＬＸ生成回路３０から、信号線駆動回路用クロック信号ＣＬＸ（Ｘクロック信号ＣＬＸと略す）を供給する信号線駆動回路用クロック線ＣＬＸＬ（Ｘクロック線ＣＬＸＬと略す）と、信号線駆動回路用反転クロック信号ＣＬＸＢ（Ｘクロックバー信号ＣＬＸＢと略す）を供給する信号線駆動回路用反転クロック線ＣＬＸＢＬ（Ｘクロックバー線ＣＬＸＢＬと略す）等が配線されている。信号線駆動回路３６は、信号線１７に画像信号を供給する。

検査回路３９は表示領域３４に隣り合う一辺（第一の辺３４１）に沿って形成されており、各信号線１７に接続されている。検査回路３９は信号線駆動回路３６と同様な構成をなし、シフトレジスター回路ＳＲを含んでいる。検査回路３９には、第１定電位配線ＶＳＳ１や第４定電位配線ＶＤＤＬ、不図示のシフトレジスター入力配線や不図示の検査出力配線、検査回路３９用クロック線、検査回路３９用反転クロック線等が配線されている。第１定電位配線ＶＳＳ１は検査回路３９に第一定電位（負電源電位ＶＳＳ）を供給し、第４定電位配線ＶＤＤＬは検査回路３９に第二定電位（正電源電位ＶＤＤ）を供給する。検査回路３９は、信号線１７を順次選択し、検査信号を検査出力配線に出力する。検査回路３９を用いて、信号線１７の断線や、信号線１７と走査線１６との短絡、画素３５欠陥などを検査する。検査回路３９は各信号線１７に接続し、信号線駆動回路３６と同様な構成をなすので、信号線駆動回路３６に対面する一辺（第一の辺３４１）に沿って形成される。

ＣＬＹ生成回路２０は表示領域３４及び検査回路３９と素子基板１２の外縁との間に形成されており、走査線駆動回路３８にＹクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとを供給する。走査線駆動回路３８が表示領域３４の両側に形成されているので、ＣＬＹ生成回路２０は表示領域３４のｘ軸方向のほぼ中央に形成されている。こうする事で、第二の辺３４２に沿って配置されている走査線駆動回路３８からＣＬＹ生成回路２０迄の距離と、第四の辺３４４に沿って配置されている走査線駆動回路３８からＣＬＹ生成回路２０迄の距離と、をほぼ等しくし、両走査線駆動回路３８を同じ信号遅延のＹクロック信号ＣＬＹと同じ信号遅延のＹクロックバー信号ＣＬＹＢとで駆動する事ができる。ＣＬＹ生成回路２０はＹクロック信号ＣＬＹ及びＹクロックバー信号ＣＬＹＢを波形整形するクロックバッファー回路２０３（図４参照）を含んでいる。外部接続端子３７からＣＬＹ生成回路２０には、第２定電位配線ＶＳＳ２や第４定電位配線ＶＤＤＬ、オリジナルＹクロック線ＯＣＬＹＬ、等が配線され、Ｙクロック線ＣＬＹＬとＹクロックバー線ＣＬＹＢＬとが出力用として配置されている。第２定電位配線ＶＳＳ２はＣＬＹ生成回路２０に第一定電位（負電源電位ＶＳＳ）を供給し、従って、第２定電位配線ＶＳＳ２はクロックバッファー回路２０３に第一定電位（負電源電位ＶＳＳ）を供給する。第４定電位配線ＶＤＤＬはＣＬＹ生成回路２０に第二定電位（正電源電位ＶＤＤ）を供給し、オリジナルＹクロック線ＯＣＬＹＬはＣＬＹ生成回路２０にＹ用オリジナルクロック信号ＯＣＬＹを供給する。ＣＬＹ生成回路２０は、Ｙ用オリジナルクロック信号ＯＣＬＹからＹクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとを生成し、Ｙクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとを、Ｙクロック線ＣＬＹＬとＹクロックバー線ＣＬＹＢＬとを介して、走査線駆動回路３８に供給する。

ＣＬＸ生成回路３０は表示領域３４の外側の領域に形成されており、信号線駆動回路３６にＸクロック信号ＣＬＸとＸクロックバー信号ＣＬＸＢとを供給する。ＣＬＸ生成回路３０はＣＬＹ生成回路２０とほぼ同じ構成をなす。外部接続端子３７からＣＬＸ生成回路３０には、第２定電位配線ＶＳＳ２や第４定電位配線ＶＤＤＬ、不図示のオリジナルＸクロック線、等が配線され、Ｘクロック線ＣＬＸＬとＸクロックバー線ＣＬＸＢＬとが出力用として配置されている。第２定電位配線ＶＳＳ２はＣＬＸ生成回路３０に第一定電位（負電源電位ＶＳＳ）を供給し、第４定電位配線ＶＤＤＬはＣＬＸ生成回路３０に第二定電位（正電源電位ＶＤＤ）を供給し、不図示のオリジナルＸクロック線はＣＬＸ生成回路３０にＸ用オリジナルクロック信号を供給する。ＣＬＸ生成回路３０は、Ｘ用オリジナルクロック信号からＸクロック信号ＣＬＸとＸクロックバー信号ＣＬＸＢとを生成し、Ｘクロック信号ＣＬＸとＸクロックバー信号ＣＬＸＢとを、Ｘクロック線ＣＬＸＬとＸクロックバー線ＣＬＸＢＬとを介して、信号線駆動回路３６に供給する。

第一定電位を各回路に供給する３種類の第一電源配線は、この様に電気光学装置内で第１定電位配線ＶＳＳ１と第２定電位配線ＶＳＳ２と第３定電位配線ＶＳＳ３とに電気的に分離されている。クロックバッファー回路２０３を構成するトランジスターは大きなトランジスター容量を有する。従って、Ｙクロック信号ＣＬＹやＹクロックバー信号ＣＬＹＢの切り替わりの際に、大きなトランジスター容量の充放電が行われ、瞬間的に大電流が第２定電位配線ＶＳＳ２に発生する恐れがある。即ち、Ｙクロック信号ＣＬＹやＹクロックバー信号ＣＬＹＢの切り替わりの際に、瞬間的に第２定電位配線ＶＳＳ２の電位が第一定電位から変動する恐れがある。上述の如く、走査線駆動回路３８に第一定電位を供給する第１定電位配線ＶＳＳ１と、クロックバッファー回路２０３に第一定電位を供給する第２定電位配線ＶＳＳ２と、信号線駆動回路３６に第一定電位を供給する第３定電位配線ＶＳＳ３と、が電気的に分離されていると、たとえ第２定電位配線ＶＳＳ２の電位が変動しても、第１定電位配線ＶＳＳ１や第３定電位配線ＶＳＳ３の電位を正常範囲に保つ事ができる。従って、Ｙクロック信号ＣＬＹやＹクロックバー信号ＣＬＹＢの切り替わりに伴う電源変動ノイズが走査線駆動回路３８や信号線駆動回路３６に載る事を抑制できる。その結果、表示画像の乱れを抑制でき、電気光学装置は高品位な画像表示を行う事となる。

第２定電位配線ＶＳＳ２はＣＬＹ生成回路２０とＣＬＸ生成回路３０とに電気的に接続されているが、第２定電位配線ＶＳＳ２の外部接続端子３７とＣＬＸ生成回路３０との間には保護容量３１が電気的に接続されている。保護容量３１の容量は３ピコファラッド（ｐＦ）以上である。第２定電位配線ＶＳＳ２は外部接続端子３７からＣＬＸ生成回路３０を経由してＣＬＹ生成回路２０に電気的に接続されているので、第２定電位配線ＶＳＳ２の外部接続端子３７とＣＬＹ生成回路２０との間には保護容量３１が電気的に接続されている事になる。こうする事で、第２定電位配線ＶＳＳ２の配線容量を或る程度高める事ができる。もしも第２定電位配線ＶＳＳ２に保護容量３１が接続されていないと、第１定電位配線ＶＳＳ１と第２定電位配線ＶＳＳ２と第３定電位配線ＶＳＳ３とが互いに独立であるので、第２定電位配線ＶＳＳ２の配線容量は３００フェムトファラッド（ｆＦ）から４００ｆＦ程度と小さくなってしまう。もし第２定電位配線ＶＳＳ２の配線容量がこの様に小さいと、静電気によりＣＬＹ生成回路２０やＣＬＸ生成回路３０が破壊されてしまう恐れがある。具体的に、電気光学装置に用いられる各種配線は１０ｐＦ程度から数百ｐＦ程度の配線容量を有するのが通常である。その為に、静電気がもたらす電荷量を１ナノクーロン（ｎＣ）と大きめに見積もっても、静電気が入った際の電位上昇は数Ｖから１００Ｖ程度で、これらの回路や配線は静電破壊されない。ところが、もし配線容量が３００ｆＦ程度だと、同じ電荷量の静電気が入った場合の電位上昇は３０００Ｖ以上となり、回路や配線は静電破壊する恐れがある。これに対して、本実施形態の様に、第２定電位配線ＶＳＳ２に３ｐＦ以上の保護容量３１が電気的に接続されていると、１ｎＣの電荷量の静電気が第２定電位配線ＶＳＳ２に静電気が入っても、静電気による第２定電位配線ＶＳＳ２の電位上昇は３３３Ｖ程度以下であり、静電気による電位上昇を抑制できるので、ＣＬＹ生成回路２０やＣＬＸ生成回路３０の静電気耐性を向上させる事ができる。後述する様に、保護容量３１の誘電体膜は４００ｎｍ程度以上としてあるので、保護容量３１の絶縁耐圧は４００Ｖ程度以上となる。従って、１ｎＣと大きめの電荷量を持つ静電気が第２定電位配線ＶＳＳ２に入っても、第２定電位配線ＶＳＳ２は静電破壊されず、第２定電位配線ＶＳＳ２の絶縁耐圧は実用レベルに向上される。

尚、静電気は外部接続端子３７から入り易いので、外部接続端子３７とＣＬＸ生成回路３０との間、又は外部接続端子３７とＣＬＹ生成回路２０との間、に保護容量３１が接続されていると、ＣＬＸ生成回路３０やＣＬＹ生成回路２０は静電気から効果的に守られる事になる。これは、例えば、もし保護容量３１が、外部接続端子３７から見て、ＣＬＸ生成回路３０の先に接続されていると、外部接続端子３７から入って来た静電気がＣＬＸ生成回路３０を静電破壊してから保護容量３１が作用する事になり、ＣＬＸ生成回路３０を保護できなくなる事から判る。

図１に示す様に、保護容量３１は、表示領域３４の三辺に沿って形成される。より具体的には、シール材１４が、表示領域３４の外側で比較的広い領域に、表示領域３４を取り囲む様に配置されるが、保護容量３１はシール材１４と平面視にて少なくとも部分的に重なる様に配置される。即ち、素子基板１２の外縁部に沿って配置されるシール材１４に保護容量３１が少なくとも部分的に重なる様に配置される。こうする事で、表示領域３４の外側の広い領域に保護容量３１を形成できるので、保護容量３１の容量を大きくする事ができ、それに応じて、第２定電位配線ＶＳＳ２の配線容量も大きくする事ができる。静電気による電位上昇は配線容量が大きい程抑制されるので、第２定電位配線ＶＳＳ２の静電気耐性を向上させる事ができる訳である。前述の如く、保護容量３１の絶縁耐圧を上げる為に、誘電体膜には層間絶縁膜を利用して４００ｎｍ程度以上の厚みとする。こうすると単位面積当たりの容量値は小さくなるので、本実施形態では、シール材１４が形成される広い領域に保護容量３１を形成して保護容量３１の面積を広くし、保護容量３１の容量値が十分に大きくなる様にしている。

液晶装置１００や電気泳動表示装置と云った電気光学装置では、素子基板１２に画素電極４２を設け、対向基板１３に共通電極２７を設けた上で、画素電極４２と共通電極２７との間に液晶層１５や電気泳動材料と云った電気光学材料を配置している。対向基板１３に設けられる共通電極２７に上下導通材を介して共通電極２７電位を供給すべく、素子基板１２には共通電極配線２７Ｌが形成されている。共通電極配線２７Ｌは、シール材１４が形成される領域に、シール材１４が表示領域３４の三辺を取り囲む様に形成される。そこで、保護容量３１の一方の電極を第２定電位配線ＶＳＳ２とし、保護容量３１の他方の電極を共通電極配線２７Ｌとすると、共通電極配線２７Ｌが配置されるシール材１４形成領域に保護容量３１を形成する事ができ、保護容量３１の容量が大きくされ、それに応じて、第２定電位配線ＶＳＳ２の配線容量も大きくする事ができる。即ち、保護容量３１の一方の電極である第２定電位配線ＶＳＳ２がシール材１４形成領域に延在し、保護容量３１の他方の電極である共通電極配線２７Ｌも同じシール材１４形成領域に延在して、両者がシール材１４形成領域にて平面視で重なり合い、両者の間に誘電体膜を挟んで、保護容量３１としている。

「電気光学装置の断面構造」
図２は液晶装置の模式断面図である。以下、液晶装置１００の構造を、図２を参照して説明する。尚、以下の形態において、「○○上に」と記載された場合、○○の上に接する様に配置される場合、又は、○○の上に他の構成物を介して配置される場合、又は、○○の上に一部が接する様に配置され一部が他の構成物を介して配置される場合、を表すものとする。

液晶装置１００では、一対の基板を構成する素子基板１２と対向基板１３とが、平面視で略矩形枠状に配置されたシール材１４にて貼り合わされている。液晶装置１００は、シール材１４に囲まれた領域内に液晶層１５が封入された構成になっている。液晶層１５としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置１００は、シール材１４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の遮光膜３３が対向基板１３に形成されており、この遮光膜３３の内側の領域が表示領域３４となっている。遮光膜３３は、例えば、遮光性材料であるアルミニウム（Ａｌ）で形成されており、対向基板１３側の表示領域３４の外周を区画する様に、更に、上記した様に、表示領域３４内で走査線１６と信号線１７に対向して設けられている。

図２に示す様に、素子基板１２の液晶層１５側には、複数の画素電極４２が形成されており、これら画素電極４２を覆う様に第１配向膜４３が形成されている。画素電極４２は、インジウム錫酸化物（ＩＴＯ）等の透明導電材料からなる導電膜である。一方、対向基板１３の液晶層１５側には、格子状の遮光膜３３が形成され、その上に平面ベタ状の共通電極２７が形成されている。そして、共通電極２７上には、第２配向膜４４が形成されている。共通電極２７は、ＩＴＯ等の透明導電材料からなる導電膜である。

液晶装置１００は透過型であって、素子基板１２及び対向基板１３における光の入射側と出射側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。なお、液晶装置１００の構成は、これに限定されず、反射型や半透過型の構成であってもよい。

「回路構成」
図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置１００の電気的な構成を、図３を参照しながら説明する。

図３に示す様に、液晶装置１００は、表示領域３４を構成する複数の画素３５を有している。各画素３５には、それぞれ画素電極４２が配置されている。又、画素３５には、ＴＦＴ素子４６が形成されている。

ＴＦＴ素子４６は、画素電極４２へ通電制御を行う画素スイッチング素子である。ＴＦＴ素子４６のソース側には、信号線１７が電気的に接続されている。各信号線１７には、例えば、信号線駆動回路３６から画像信号Ｓ１、Ｓ２、…、Ｓｎが供給される様になっている。

又、ＴＦＴ素子４６のゲート側には、走査線１６が電気的に接続されている。走査線１６には、例えば、走査線駆動回路３８から所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが供給される様になっている。又、ＴＦＴ素子４６のドレイン側には、画素電極４２が電気的に接続されている。

走査線１６から供給された走査信号Ｇ１、Ｇ２、…、Ｇｍは画素スイッチング素子に対する選択電位で、画素スイッチング素子は選択電位が印加された際に導通状態となり、非選択電位が印加された際に非導通状態となる。即ち、スイッチング素子であるＴＦＴ素子４６は選択電位が供給された一定期間だけオン状態となることで、信号線１７から供給された画像信号Ｓ１、Ｓ２、…、Ｓｎが、画素電極４２を介して画素３５に所定のタイミングで書き込まれる様になっている。

画素３５に書き込まれた所定電位の画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極４２と共通電極２７（図２参照）との間で形成される液晶容量で一定期間保持される。尚、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎの電位が、漏れ電流により、低下する事を抑制すべく、画素電極４２と容量線４７とで保持容量４８が形成されている。

液晶層１５に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層１５に入射した光が変調されて、画像光が生成される。

「ＣＬＹ生成回路」
図４は、ＣＬＹ生成回路の電気的な構成を示す等価回路図である。又、図５はインバーターの電気的な構成を示す等価回路図である。以下、ＣＬＹ生成回路２０の電気的な構成を、図４と図５とを参照しながら説明する。

ＣＬＹ生成回路２０は、Ｙ用オリジナルクロック信号ＯＣＬＹからＹクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとを生成し、Ｙクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとを、Ｙクロック線ＣＬＹＬとＹクロックバー線ＣＬＹＢＬとを介して、走査線駆動回路３８に供給する。尚、ＣＬＸ生成回路３０もＣＬＹ生成回路２０と殆ど同じ構成をなし、以下の説明で「Ｙ」を「Ｘ」と読み替え、「走査線駆動回路３８」を「信号線駆動回路３６」と読み替えると、ＣＬＸ生成回路３０となる。

図４に示す様に、ＣＬＹ生成回路２０は、反転信号生成回路２０１と、位相差補正回路２０２と、クロックバッファー回路２０３とを含んで、構成されている。反転信号生成回路２０１はインバーター２０１ａを含んでいる。位相差補正回路２０２は相互帰還の掛かった一対のインバーター２０２ａと２０２ｂとを含んでいる。クロックバッファー回路２０３はＹクロック信号ＣＬＹを出力するラインにインバーター２０３ａと２０３ｂと２０３ｃと２０３ｄとが直列に接続され、Ｙクロックバー信号ＣＬＹＢを出力するラインにインバーター２０３ｅと２０３ｆと２０３ｇと２０３ｈとが直列に接続されている。

反転信号生成回路２０１は、Ｙ用オリジナルクロック信号ＯＣＬＹからインバーター２０１ａを用いて、Ｙ用オリジナルクロック信号ＯＣＬＹに逆位相の信号を生成し、Ｙ用オリジナルクロック信号ＯＣＬＹとＹ用オリジナルクロック信号ＯＣＬＹに逆位相の信号とを位相差補正回路２０２に供給する。

Ｙ用オリジナルクロック信号ＯＣＬＹに逆位相の信号は、Ｙ用オリジナルクロック信号ＯＣＬＹに比べて、インバーター２０１ａを通過した分だけ、位相が遅れている。そこで、位相差補正回路２０２において、これらの位相差をなくす様に位相差を補正する。具体的には、位相差補正回路２０２のインバーター２０２ａの出力を他方のインバーター２０２ｂの入力に、また他方のインバーター２０２ｂの出力を一方のインバーター２０２ａの入力に夫々供給することによって、夫々のインバーター２０２ａ及び２０２ｂの入力信号に正帰還をかけて位相差を無くす、或いは小さくする構成となっている。

更に、位相差補正回路２０２の後段には、クロックバッファー回路２０３が設けてあり、このクロックバッファー回路２０３により、位相差補正回路２０２の低い駆動能力を高めている。即ち、位相差補正回路２０２からの出力を波形整形して、Ｙクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとを形成している。もし位相差補正回路２０２からの信号をＹクロック線ＣＬＹＬとＹクロックバー線ＣＬＹＢＬとに夫々供給すると、Ｙクロック線ＣＬＹＬやＹクロック線ＣＬＹＬに付いた配線容量により、Ｙクロック信号ＣＬＹ及びＹクロックバー信号ＣＬＹＢとはなだらかなになまった信号となまってしまう。そこでこれを防いで、急峻な信号とするのが波形整形である。クロックバッファー回路２０３から出力される信号は、クロックバッファー回路２０３の最終インバーター（本実施形態ではインバーター２０３ｄと２０３ｈ）を構成するトランジスターのオン抵抗が低い程、急峻となる。その為に、インバーター２０３ａから２０３ｂ、２０３ｃ、２０３ｄと、インバーターを構成するトランジスターの幅は大きくなる。同様にインバーター２０３ｅから２０３ｆ、２０３ｇ、２０３ｈと、インバーターを構成するトランジスターの幅は大きくなる。こうして、一般にはＹクロック信号ＣＬＹ及びＹクロックバー信号ＣＬＹＢとの切り替わり時に瞬間的に大きな電流が発生する。尚、Ｙ用オリジナルクロック信号ＯＣＬＹとＹクロック信号ＣＬＹとの違いは、クロックバッファー回路２０３を通過した遅延時間と信号の波形整形である。

図５に示す様に、ＣＬＹ生成回路２０に用いられるインバーターは正電源ＶＤＤと負電源ＶＳＳとの間にＰ型トランジスターＴｒＰとＮ型トランジスターＴｒＮとを配置してなる。Ｐ型トランジスターＴｒＰのソースＰＳには正電源ＶＤＤが供給され、Ｎ型トランジスターＴｒＮのソースＮＳには負電源ＶＳＳが供給される。Ｐ型トランジスターＴｒＰとＮ型トランジスターＴｒＮとのゲートがインバーター入力ＩＶＴ−ｉｎで、Ｐ型トランジスターＴｒＰのドレインＰＤとＮ型トランジスターＴｒＮのドレインＮＤとがインバーター出力ＩＶＴ−ｏｕｔである。ＣＬＹ生成回路２０内のインバーターはＰ型トランジスターＴｒＰのソースＰＳが第４定電位配線ＶＤＤＬに電気的に接続し、Ｎ型トランジスターＴｒＮのソースＮＳが第２定電位配線ＶＳＳ２に電気的に接続している。

尚、端子１と端子２とが電気的に接続されているとは、端子１と端子２とが配線により直に接続されている場合の他に、抵抗素子やスイッチング素子を介して接続されている場合をも含む。即ち、端子１での電位と端子２での電位とが多少異なっていても、回路上で同じ意味を持たせる場合、端子１と端子２とは電気的に接続されている事になる。例えば、図５でインバーター出力ＩＶＴ−ｏｕｔと第２定電位配線ＶＳＳ２とは電気的に接続されている。実際にはインバーター出力ＩＶＴ−ｏｕｔと第２定電位配線ＶＳＳ２との間にはＮ型トランジスターＴｒＮが介在するが、Ｎ型トランジスターＴｒＮがオン状態とされた場合に、インバーター出力ＩＶＴ−ｏｕｔの電位は第２定電位配線ＶＳＳ２の電位とほぼ等しくされるとの回路上の意味からして、インバーター出力ＩＶＴ−ｏｕｔと第２定電位配線ＶＳＳ２とは電気的に接続されている、と言える。

又、本実施形態ではＹ用オリジナルクロック信号ＯＣＬＹからＹクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとを作成したので、ＣＬＹ生成回路２０は、反転信号生成回路２０１と、位相差補正回路２０２と、クロックバッファー回路２０３とを含んでいた。他方、Ｙ用オリジナルクロック信号ＯＣＬＹと、これに対して逆位相のＹ用オリジナルクロックバー信号とが供給される場合、ＣＬＹ生成回路２０から反転信号生成回路２０１と位相差補正回路２０２とを省いても良い。或いは、ＣＬＹ生成回路２０から反転信号生成回路２０１を省いても良い。即ち、Ｙ用オリジナルクロック信号ＯＣＬＹとＹ用オリジナルクロックバー信号とが供給される場合には、ＣＬＹ生成回路２０は、少なくともクロックバッファー回路２０３を含んでおれば良い。

「走査線駆動回路と信号線駆動回路」
図６は、走査線駆動回路を説明しており、（ａ）は回路構成図で、（ｂ）はそのタイミングチャートである。以下、走査線駆動回路３８と信号線駆動回路３６とを、図６を参照して説明する。

図６（ａ）に示す様に、走査線駆動回路３８はシフトレジスター回路ＳＲとナンド回路ＮＡＮＤと出力バッファー回路ＢＦとを有する。シフトレジスター回路ＳＲはＤラッチＤＬが直列に繋がれている。シフトレジスター回路ＳＲには、図６（ａ）に示す様に、Ｙクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとが供給されて、シフトレジスター回路ＳＲに入力されたデータＤｔを転送して行く。隣り合うＤラッチＤＬの出力はナンド回路ＮＡＮＤで受けられ、ナンド回路ＮＡＮＤの出力が出力バッファー回路ＢＦにて波形整形されて、選択信号又は非選択信号として走査線１６に出力される。Ｙクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとは、図６（ｂ）に示す様に、互いに相補的で、一方が第一状態（Ｈｉｇｈ）を取る際に他方は第二状態（Ｌｏｗ）を取る。Ｙクロック信号ＣＬＹとＹクロックバー信号ＣＬＹＢとは前述のＣＬＹ生成回路２０にて生成されるので、急峻な波形で、互いに逆位相となっている。Ｙクロック信号ＣＬＹやＹクロックバー信号ＣＬＹＢは第一状態期間と第二状態期間とで一周期をなし、半周期毎にデータが次段に転送されて行く。

各ＤラッチＤＬにはＹクロック線ＣＬＹＬに接続するトランジスターとＹクロックバー線ＣＬＹＢＬに接続するトランジスターとが一つずつ含まれている。ＤラッチＤＬは走査線１６の本数プラス１個は最低でも必要なので、例えば走査線１６の数が１０９０本のハイビジョンＴＶの場合、１０９１個のＤラッチＤＬが少なくとも必要になる。この様に多数のＤラッチＤＬを走査線駆動回路３８が有するので、Ｙクロック線ＣＬＹＬやＹクロックバー線ＣＬＹＢＬの配線容量は大きくなり、前述の如く、ＣＬＹ生成回路２０にはクロックバッファー回路２０３が必要となる。

信号線駆動回路３６は、走査線駆動回路３８と同様な構成に、更に不図示のサンプルホールド回路が加えられた構成となっている。即ち、出力バッファー回路ＢＦの出力にサンプルホールド回路が電気的に接続され、ビデオ信号を、出力バッファー回路ＢＦからの選択信号に応じて、サンプルホールドし、各信号線１７に供給する。

「保護容量の断面構造」
図７は液晶装置の模式断面図である。以下、保護容量３１の断面構造を、図７を参照して説明する。尚、図７では、分かり易くする為に、外部接続端子３７が形成されている部位（外部接続端子部３７Ａ）と、上下導通材１９が形成されている部位（上下導通部１９Ａ）と、保護容量３１が形成されている部位（保護容量部３１Ａ）と、ＴＦＴ素子４６が形成されている部位（ＴＦＴ部４６Ａ）とを並べて描いてある。

図７に示す様に、画素スイッチング素子であるＴＦＴ素子４６は活性半導体膜ＰＬＹＡ（多結晶シリコン膜）をゲート絶縁膜が覆い、ゲート絶縁膜の上にゲート配線層ＰＬＹＢ（ＴＦＴ素子４６ではゲート電極となる）が覆っている。ゲート配線層ＰＬＹＢはドナー原子（燐）が高濃度にドープされたＮ型多結晶シリコン膜とタングステンシリサイド膜の積層体であり、走査線１６を構成する。

ゲート配線層ＰＬＹＢ上には第一層間絶縁膜ＩＬＤ１が酸化珪素膜にて形成され、第一層間絶縁膜ＩＬＤ１の上に第一金属層ＭＴＬＡが形成されている。第一金属層ＭＴＬＡは窒化チタンとアルミニウムとチタンとの積層体であり、信号線１７を構成する。第一金属層ＭＴＬＡは、保護容量部３１Ａでは下側保護容量３１Ｌの一方の電極をなし、共通電極配線２７Ｌが延在している。

第一金属層ＭＴＬＡを覆う様に第二層間絶縁膜ＩＬＤ２が酸化珪素膜にて形成され、第二層間絶縁膜ＩＬＤ２の上に第二金属層ＭＴＬＢが形成されている。第二金属層ＭＴＬＢはアルミニウムとチタンとの積層体であり、ＴＦＴ部４６Ａにおいては遮光膜３３を構成する。第二金属層ＭＴＬＢは、保護容量部３１Ａでは下側保護容量３１Ｌの他方の電極をなすと共に、上側保護容量３１Ｕの一方の電極をなす。第二金属層ＭＴＬＢからなる下側保護容量３１Ｌの他方の電極兼上側保護容量３１Ｕの一方の電極は、第２定電位配線ＶＳＳ２が延在している。更に、第二金属層ＭＴＬＢは、外部接続端子部３７Ａでは外部接続端子３７の電極をなす。一方、第二層間絶縁膜ＩＬＤ２は、保護容量部３１Ａでは下側保護容量３１Ｌの誘電体膜をなす。第二層間絶縁膜ＩＬＤ２の厚みは４００ｎｍである。

第二金属層ＭＴＬＢを覆う様に第三層間絶縁膜ＩＬＤ３が燐や硼素が添加された酸化珪素膜にて形成され、第三層間絶縁膜ＩＬＤ３の上に第三金属層ＭＴＬＣが形成されている。第三金属層ＭＴＬＣはアルミニウムとチタンとの積層体であり、ＴＦＴ部４６Ａにおいては保持容量４８の一方の電極をなす。第三金属層ＭＴＬＣは、保護容量部３１Ａでは上側保護容量３１Ｕの他方の電極をなし、共通電極配線２７Ｌが延在している。一方、第三層間絶縁膜ＩＬＤ３は、保護容量部３１Ａでは上側保護容量３１Ｕの誘電体膜をなす。第三層間絶縁膜ＩＬＤ３の厚みは４００ｎｍである。この様に、保護容量３１は、断面視にて、上側保護容量３１Ｕと下側保護容量３１Ｌとの積層体となっている。更に、保護容量３１で、共通電極配線２７Ｌを、断面視にて、第２定電位配線ＶＳＳ２よりも電気光学材料側に配置しておくと、電気光学材料は素子基板１２の共通電極配線２７Ｌと対向基板１３の共通電極２７とで挟まれる事になり、電界が殆ど印加されない事になる。即ち、電気光学材料に定常電界は殆ど印加されず、電気光学材料に直流の電気が通う事も殆どなくなる。その為に、電気光学材料の寿命を長く保つ事ができる。尚、ＴＦＴ部４６Ａにおける保持容量４８は第三層間絶縁膜ＩＬＤ３上に形成されており、第一層間絶縁膜ＩＬＤ１、第二層間絶縁膜ＩＬＤ２、及び第三層間絶縁膜ＩＬＤ３より誘電率の高い高誘電率絶縁膜ＨＫＤを誘電体膜とし、第四金属層ＭＴＬＤを保持容量４８の他方の電極としている。第四金属層ＭＴＬＤは上下導通部１９Ａにおいては上下導通材と接触する電極となっている。

第三金属層ＭＴＬＣや第四金属層ＭＴＬＤを覆う様に第四層間絶縁膜ＩＬＤ４が燐や硼素が添加された酸化珪素膜にて形成され、第四層間絶縁膜ＩＬＤ４の上にインジウム錫酸化物ＩＴＯからなる透明導電膜が形成されている。透明導電膜は画素３５においては画素電極４２となり、保護容量部３１Ａにおいてはシール材１４の形成領域となっている。即ち、保護容量部３１Ａに形成された透明導電膜上にシール材１４が形成され、素子基板１２と対向基板１３とが貼り合わされる。素子基板１２と対向基板１３との間でシール材１４に囲まれた領域には液晶層１５が配置されている。上下導通材は、素子基板１２の共通電極配線２７Ｌに接続する電極と、対向基板１３の共通電極２７と、の間を導通させる。

「保護容量の平面構造」
図８は液晶装置の模式平面図である。以下、保護容量３１の平面構造を、図８を参照して説明する。

図８に示す様に、保護容量３１は、平面視にて縞状或いは格子状に形成されている。即ち、平面視で、保護容量３１をなす第二金属層ＭＴＬＢや第三金属層ＭＴＬＣ、第四金属層ＭＴＬＤが重なり合った領域が縞状或いは格子状となり、金属層の間には光が透過する隙間が設けられている。上述の如く、保護容量３１は金属電極を使用しているので、光を透過させない。図８に示す構成とすれば、保護容量３１をシール材１４と重ねても縞状の隙間を光が透過するので、シール材１４に光硬化性樹脂を使用する事ができる。即ち、シール材１４に通常の紫外線硬化性樹脂を使用し、製造工程を変更する必要がない。且つ、高品位な画像表示を行い、高い静電気耐性を有する電気光学装置が実現される。

「回路ブロック構成の比較例」
図１１は、比較例に係わる液晶装置の回路ブロック構成を示す模式平面図である。次に、実施形態１に係わる電気光学装置が有する効果を、図１１に示す比較例を参照して説明する。

図１１に示す比較例では、Ｙ側回路とＣＬＹ生成回路２０とにＹ用負電源線ＶＳＳＹが配線され、Ｘ側回路とＣＬＸ生成回路とにＸ用負電源線ＶＳＳＸが配線されている。ＣＬＹ生成回路内のクロックバッファー回路に起因して、Ｙクロック信号ＣＬＹを切り替える際には、大電流が必要となり、Ｙ用負電源線ＶＳＳＹにノイズが載る恐れがある。一般に、液晶装置で、特許文献３に記載されている走査線を二本ずつ選択する表示方法を採用すると、１水平期間の中間でＹクロック信号は第一状態と第二状態とで切り替わる。即ち、１水平期間内でＹクロック信号は第一状態から第二状態へと切り替わったり、或いは第二状態から第一状態へと切り替わったりする。この際にＹ用負電源線ＶＳＳＹにノイズが載ると、図１１に示す様に画像表示領域を行方向に二分する縦帯が発生する事がある。これは、Ｙクロック信号ＣＬＹを切り替える瞬間に、Ｙ用負電源線ＶＳＳＹが負電源電位ＶＳＳから上昇する為に、非選択状態の走査線の電位が負電源電位ＶＳＳから上昇し、走査線と信号線との容量結合により、信号線に供給された画像信号がずれる事による。

これに対して、図１に示す本実施形態の電気光学装置では、第１定電位配線ＶＳＳ１と第２定電位配線ＶＳＳ２とが電気光学装置内で電気的に分離されているので、第１定電位配線ＶＳＳ１へのノイズは殆ど載らなくなる。従って、比較例の図１１に示す様な表示不良の発生は抑制される。換言すると、高品位な画像表示を行う電気光学装置を実現できる。

尚、本実施形態では、電気光学装置として液晶装置１００を用いて説明したが、この他に電気光学装置としては、電気泳動表示装置や有機ＥＬ装置なども対象となる。

「電子機器」
図９は、電子機器としての三板式プロジェクターの構成を示す平面図である。次に図９を参照して、本実施形態に係る電子機器の一例としてプロジェクターを説明する。

プロジェクター２１００において、超高圧水銀ランプで構成される光源２１０２から出射された光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色の光に分離され、各原色に対応する液晶装置１００Ｒ、１００Ｇ及び１００Ｂに導かれる。尚、青色の光は、他の赤色や緑色と比較すると、光路が長いので、その損失を防ぐ為に、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

液晶装置１００Ｒ、１００Ｇ及び１００Ｂは、上述した構成を取り、外部装置（図示省略）から供給される赤、緑、青の各色に対応する画像信号にて、それぞれ駆動される。

液晶装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に三方向から入射する。そして、このダイクロイックプリズム２１１２において、赤色及び青色の光は９０度に屈折される一方、緑色の光は直進する。ダイクロイックプリズム２１１２において合成されたカラー画像を表す光は、レンズユニット２１１４によって拡大投射され、スクリーン２１２０上にフルカラー画像が表示される。

尚、液晶装置１００Ｒ、１００Ｂの透過像がダイクロイックプリズム２１１２により反射した後に投射されるのに対し、液晶装置１００Ｇの透過像はそのまま投射されるため、液晶装置１００Ｒ、１００Ｂにより形成される画像と、液晶装置１００Ｇにより形成される画像とが左右反転の関係になる様に設定されている。

本実施形態のプロジェクター２１００は、上述の液晶装置１００Ｒ、１００Ｇ、１００Ｂが用いられているので、明るく高精細で画像品位の高いフルカラー画像を投射する事ができる。

電子機器としては、図９を参照して説明したプロジェクターの他にも、リアプロジェクション型テレビ、直視型テレビ、携帯電話、携帯用オーディオ機器、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。そして、これらの電子機器に対しても、本実施形態にて詳述した電気光学装置を適用させる事ができる。

（実施形態２）
「配線数を減らした形態」
図１０は、実施形態２に係わる液晶装置の概要を説明する回路ブロック図である。以下、図１０を参照して本実施形態に関わる電気光学装置の構成を説明する。尚、実施形態１と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本実施形態（図１０）は実施形態１（図１）と比べて、配線数が減らされている点が異なっている。それ以外の構成は、実施形態１とほぼ同様である。実施形態１（図１）では第１定電位配線ＶＳＳ１と第２定電位配線ＶＳＳ２と第３定電位配線ＶＳＳ３とが、電気光学装置内で電気的に分離されていた。これに対して、本実施形態では、第１定電位配線ＶＳＳ１と第２定電位配線ＶＳＳ２とで第一定電位を各種回路に供給している。即ち、信号線駆動回路３６には第一定電位が第１定電位配線ＶＳＳ１から供給されている。こうする事で、走査線駆動回路３８と信号線駆動回路３６とに第一定電位を供給する第１定電位配線ＶＳＳ１と、クロックバッファー回路２０３に第一定電位を供給する第２定電位配線ＶＳＳ２と、が、電気光学装置内で、電気的に分離されているので、たとえ第２定電位配線ＶＳＳ２の電位が変動しても、第１定電位配線ＶＳＳ１の電位を正常範囲に保つ事ができる。即ち、クロック信号の切り替わりに伴う電源変動ノイズが走査線駆動回路３８や信号線駆動回路３６に載る事を抑制できる。その結果、表示画像の乱れを抑制でき、高品位な画像表示を行う事ができる。併せて、実施形態１に比べて外部接続端子３７の数を減らす事ができる。

以上述べたように、本実施形態によれば、実施形態１での効果に加えて、外部接続端子３７の数を減らす事ができる。

尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）
「保護容量の構成が異なる形態」
図１を用いて、本変形例に係わる電気光学装置について説明する。尚、実施形態１乃至２と同一の構成部位については、同一の符号を附し、重複する説明は省略する。

本変形例は実施形態１乃至２と比べて、保護容量３１の構成形態が異なっている。それ以外の構成は、実施形態１乃至２とほぼ同様である。実施形態１乃至２では、第２定電位配線ＶＳＳ２と共通電極配線２７Ｌとが保護容量部３１Ａに延在して、層間絶縁膜を挟む事で保護容量３１を構成していた。これに対して、本変形例では、保護容量３１の一方の電極は第２定電位配線ＶＳＳ２が延在しており、保護容量３１の他方の電極は第４定電位配線ＶＤＤＬが延在している。前述の如く、第一電源と第二電源とは、負電源又は正電源である。一方、Ｙクロック信号ＣＬＹやＹクロックバー信号ＣＬＹＢの切り替わりの際に、クロックバッファー回路２０３は負電源電位ＶＳＳを上げる様にトランジスター容量の放電を行い、正電源電位ＶＤＤを下げる様にトランジスター容量の充電を行う。本変形例の構成によれば、第４定電位配線ＶＤＤＬと第２定電位配線ＶＳＳ２とで保護容量３１が形成されているので、負電源電位ＶＳＳを上げると、正電源電位ＶＤＤも上がり、反対に、正電源電位ＶＤＤを下げると、負電源電位ＶＳＳは下がる。従って、トランジスター容量の充放電がそれぞれ反対の効果を及ぼそうとし、負電源の電位上昇と正電源の電位降下とが相殺される事になる。即ち、第４定電位配線ＶＤＤＬと第２定電位配線ＶＳＳ２との静電気耐性を向上させると共に、クロックバッファー回路２０３が電源配線に載せるノイズを大幅に削減する事ができる。

以上述べたように、本変形例によれば、実施形態１乃至２での効果に加えて、クロックバッファー回路２０３に起因する電源へのノイズ発生を抑制する事ができる。

ＣＬＸ…Ｘクロック信号、ＣＬＸＢ…Ｘクロックバー信号、ＣＬＸＬ…Ｘクロック線、ＣＬＸＢＬ…Ｘクロックバー線、ＣＬＹ…Ｙクロック信号、ＣＬＹＢ…Ｙクロックバー信号、ＣＬＹＬ…Ｙクロック線、ＣＬＹＢＬ…Ｙクロックバー線、ＤＬ…ラッチ、Ｄｔ…データ、ＯＣＬＹＬ…オリジナルＹクロック線、ＯＣＬＹ…Ｙ用オリジナルクロック信号、ＳＲ…シフトレジスター回路、１２…素子基板、１３…対向基板、１４…シール材、１５…液晶層、１６…走査線、１７…信号線、１９…上下導通材、１９Ａ…上下導通部、２０…ＣＬＹ生成回路、２７…共通電極、２７Ｌ…共通電極配線、３０…ＣＬＸ生成回路、３１…保護容量、３１Ａ…保護容量部、３１Ｌ…下側保護容量、３１Ｕ…上側保護容量、３３…遮光膜、３４…表示領域、３５…画素、３６…信号線駆動回路、３７…外部接続端子、３７Ａ…外部接続端子部、３８…走査線駆動回路、３９…検査回路、４２…画素電極、４６…ＴＦＴ素子、４６Ａ…ＴＦＴ部、４７…容量線、４８…保持容量、１００…液晶装置、２０１…反転信号生成回路、２０２…位相差補正回路、２０３…クロックバッファー回路、３４１…第一の辺、３４２…第二の辺、３４３…第三の辺、３４４…第四の辺、２１００…プロジェクター。

Claims (12)

1. 走査線と、
   前記走査線と交差する信号線と、
   前記走査線に、選択電位又は非選択電位を供給する走査線駆動回路と、
   前記走査線と前記信号線の交差に対応して設けられ、前記走査線に前記選択電位が印加された際に導通状態となり、前記走査線に前記非選択電位が印加された際に非導通状態となる画素スイッチング素子と、
   前記走査線駆動回路に供給するクロック信号を波形整形するクロックバッファー回路と、
   前記走査線駆動回路に第一定電位を供給する第１定電位配線と、
   前記クロックバッファー回路に前記第一定電位を供給する第２定電位配線と、
   を含み、
   前記第１定電位配線と前記第２定電位配線とは、電気的に分離されている事を特徴とする電気光学装置。
2. 前記信号線に画像信号を供給する信号線駆動回路と、
   前記信号線駆動回路に前記第一定電位を供給する第３定電位配線と、
   を含み、
   前記第１定電位配線と前記第２定電位配線と前記第３定電位配線とは、電気的に分離されている事を特徴とする請求項１に記載の電気光学装置。
3. 前記信号線に画像信号を供給する信号線駆動回路を含み、
   前記信号線駆動回路には前記第一定電位が前記第１定電位配線から供給される事を特徴とする請求項１に記載の電気光学装置。
4. 保護容量が形成されており、
   前記第２定電位配線は前記保護容量と電気的に接続されている事を特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
5. 四角形の表示領域を有し、
   前記保護容量は、前記表示領域の三辺に沿って前記表示領域の外側に形成されている事を特徴とする請求項４に記載の電気光学装置。
6. 素子基板と、対向基板と、前記素子基板と前記対向基板とを貼り合わせるシール材と、を含み、
   前記シール材は前記素子基板の外縁部に沿って配置され、
   前記保護容量は前記シール材と平面視にて少なくとも部分的に重なる事を特徴とする請求項４又は５に記載の電気光学装置。
7. 前記保護容量は、平面視にて縞状に形成されている事を特徴とする請求項６に記載の電気光学装置。
8. 層間絶縁膜が形成されており、
   前記保護容量の誘電体膜は前記層間絶縁膜である事を特徴とする請求項４乃至７のいずれか一項に記載の電気光学装置。
9. 共通電極配線が形成されており、
   前記保護容量の一方の電極は第２定電位配線が延在しており、前記保護容量の他方の電極は共通電極配線が延在している事を特徴とする請求項４乃至８のいずれか一項に記載の電気光学装置。
10. 前記第一定電位とは異なる第二定電位を供給する第４定電位配線が形成されており、
    前記保護容量の一方の電極は第２定電位配線が延在しており、前記保護容量の他方の電極は第４定電位配線が延在している事を特徴とする請求項４乃至８のいずれか一項に記載の電気光学装置。
11. 前記保護容量の容量は３ピコファラッド以上である事を特徴とする請求項４乃至１０のいずれか一項に記載の電気光学装置。
12. 請求項１１に記載の電気光学装置を備えた事を特徴とする電子機器。

Images