JP3841072B2 - 電気光学装置、および電子機器 - Google Patents
電気光学装置、および電子機器 Download PDFInfo
- Publication number
- JP3841072B2 JP3841072B2 JP2003208667A JP2003208667A JP3841072B2 JP 3841072 B2 JP3841072 B2 JP 3841072B2 JP 2003208667 A JP2003208667 A JP 2003208667A JP 2003208667 A JP2003208667 A JP 2003208667A JP 3841072 B2 JP3841072 B2 JP 3841072B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- line driving
- scanning line
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称す ）駆動等によるアクティブマトリクス駆動方式の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、当該電気光学装置を用いた電子機器の技術分野に属し、特に、データ線または走査線の駆動回路に供給するクロック信号及び当該クロック信号と逆位相のクロック信号（以下、逆位相クロック信号と称す）の位相差補正手段を備えた電気光学装置の駆動回路、電気光学装置、及び電子機器の技術分野に属する。
【０００２】
【従来の技術】
図１８に従来のＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置の一例を示す。図１８において、縦横に夫々配列されたＹ１〜Ｙｍの走査線３１及びＳ１〜Ｓｎのデータ線３５と、走査線３１及びデータ線３５の各交点に対応してトランジスタ３０が形成され、該トランジスタ３０に接続された多数の画素電極１１が液晶装置用基板上に設けられている。そして、これらに加えて、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路３０１などのＴＦＴを構成要素とする各種の周辺回路が、このような液晶装置用基板上に設けられている。
【０００３】
前記データ線駆動回路１０１には、画像信号線３０４を介して供給される画像信号ＶＩＤをデータ線３５に書き込ませるためのサンプリング回路３０１を制御するサンプリング回路駆動信号線３０６に駆動信号を順次転送するようにシフトレジスタが構成されている。また、前期走査線駆動回路１０４には、走査信号を順次走査線３１に順次転送するようにシフトレジスタが構成されている。
【０００４】
【発明が解決しようとする課題】
上記のような構成を有する液晶装置では、外部の制御回路から出力されるクロック信号ＣＬ（後述するデータ線駆動回路１０１を制御するためのクロック信号をＣＬＸと表記し、走査線駆動回路１０４を制御するためのクロック信号をＣＬＹと表記する）と、外部の制御回路にて反転された逆位相クロック信号ＣＬINV（後述するデータ線駆動回路１０１を制御するための逆位相クロック信号をＣＬＸINVと表記し、走査線駆動回路１０４を制御するための逆位相クロック信号をＣＬＹINVと表記する）が、従来は、一例として図１９（ａ）に示すような回路を用いて液晶装置用基板内に供給されている。そして、クロック信号ＣＬと逆位相クロック信号ＣＬINVは、まず供給線Ｐ１，Ｐ１'を介して液晶装置用基板内のインバータＩ１，Ｉ３に供給され、次にインバータＩ２，Ｉ４を介して各駆動回路に供給されている。
【０００５】
このような回路を用いた場合、図１９（ｂ）に示されるように供給線Ｐ１とＰ１'との間に位相差Ｔが発生してしまい、これはインバータＩ１，Ｉ３、更にはインバータＩ２，Ｉ４を経た後においても解消されることがない。即ち、図１９（ｂ）に示すように、インバータＩ１とインバータＩ２、及びインバータＩ３とインバータＩ４の間の接続線Ｐ２，Ｐ２'において、更には、インバータＩ２，Ｉ４の出力部に接続された供給線Ｐ３，Ｐ３'において、クロック信号ＣＬ及び該クロック信号ＣＬに対して位相差Ｔを有する逆位相クロック信号ＣＬINVが伝搬されることになってしまうのである。そのため、データ線駆動回路１０１及び走査線駆動回路１０４を構成するシフトレジスタにおいては、クロック信号ＣＬと逆位相クロック信号ＣＬINVとの間に一旦位相差Ｔが発生すると、信号波形の劣化が生ずることになり、正常にスタート信号ＳＰ（後述するデータ線駆動回路１０１を制御するためのスタート信号をＳＰＸと表記し、走査線駆動回路１０４を制御するためのクロック信号をＳＰＹと表記する）を各段に転送することができず、誤動作が引き起こされるという問題がある。また、このような問題は、走査線駆動回路１０４のシフトレジスタにおいても同様である。
【０００６】
さらに、クロック信号ＣＬと逆位相クロック信号ＣＬINVを供給する供給線を液晶装置用基板上に引き回すと、クロック信号の供給線の容量によりクロック信号ＣＬと逆位相クロック信号ＣＬINVが劣化し、適切な波形が得られず、その結果正常に前記駆動信号を各段へ転送することができず、誤動作が引き起こされるという問題がある。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、確実にクロック信号及び該クロック信号の逆位相クロック信号の位相差を補正して、走査線駆動回路及びデータ線駆動回路を良好に動作させることのできる電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することを課題としている。
【０００８】
【課題を解決するための手段】
本願発明の電気光学装置の駆動回路は、前記課題を解決するために、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、
前記各データ線及び前記各走査線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを備えた電気光学装置の駆動回路であって、
クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて、所定の信号の転送を行うシフトレジスタを有する駆動手段と、前記駆動手段に前記クロック信号及び前記逆位相のクロック信号を夫々供給する入力部からの入力はクロック信号位相差補正手段を介して前記駆動手段に供給されてなることを備えることを特徴とする。
また、本願発明の電気光学装置の駆動回路は、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記端子から引き出された後、前記画素電極が形成された領域の周囲において、前記第１の走査線駆動回路側を引き回された後、前記画素電極が形成された領域を挟んで前記端子と対向する側を引き回されて、前記第２の走査線駆動回路側に引き回され、
前記クロック信号位相差補正回路は、前記第１の走査線駆動回路の側であって、前記電気光学装置のコーナー部に配置され、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号位相差補正回路から引き出されて前記第１の走査線駆動回路に引き回される第１配線と、前記クロック信号位相差補正回路から引き出された前記第１配線から分岐した後、前記画素電極が形成された領域及び前記第１の走査線駆動回路の周囲を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、
前記第１配線または前記第２配線における、前記クロック信号線と前記逆位相クロック信号線との互いの長さが異なる部分は前記データ線と同一膜の低抵抗な膜で形成されることを特徴とする。
また、本願発明の電気光学装置は、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号及び前記逆位相のクロック信号の端子から前記第１の走査線駆動回路に引き回される第１配線と、前記第１配線から分岐した後、前記画素電極が形成された領域を挟んで前記端子と対向する側であって、前記画素電極が形成された領域の周囲及び前記第１の走査線駆動回路の外側を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、
前記第１配線及び第２配線はそれぞれ、前記第１及び第２の走査線駆動回路の直前にそれぞれ設けられた前記クロック信号位相差補正回路を経由して前記第１及び第２の走査線駆動回路に引き回され、前記クロック信号線と前記逆位相クロック信号線との互いの長さが異なる部分は前記データ線と同一膜の低抵抗な膜で形成され、
前記クロック信号位相差補正回路は、前記電気光学装置のコーナー部に配置されることを特徴とする。
また、本願発明の電気光学装置は、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記端子から引き出された後、前記画素電極が形成された領域の周囲において、前記第１の走査線駆動回路側を引き回された後、前記画素電極が形成された領域を挟んで前記端子と対向する側を引き回されて、前記第２の走査線駆動回路側に引き回され、
前記クロック信号位相差補正回路は、インバータで構成される一対の第１バッファー回路と、双安定回路と、前記双安定回路の後段に配置され、インバータで構成される一対の第２バッファー回路と、を備え、
前記第１バッファー回路と前記双安定回路と前記第２バッファー回路の各々のインバータを 1 回ずつ通る信号伝送経路の容量負荷と、前記第１バッファー回路と前記第２バッファー回路の各々のインバータを 1 回ずつ通り且つ前記双安定回路のインバータを通らない信号伝送経路の容量負荷とが同一となることを特徴とする。
【０００９】
本発明の電気光学装置によれば、クロック信号及び逆位相のクロック信号は、夫々クロック信号の信号線及び該クロック信号の逆位相のクロック信号の信号線により走査線駆動回路に供給されるが、これらの間にはクロック信号位相差補正手段が備えられている。従って、当該クロック信号位相差補正回路は、例えば液晶装置の外部から入力されるクロック信号の入力部は、共通のクロック信号位相差補正回路を介して走査線駆動回路に供給されているため、走査線駆動回路のシフトレジスタの各段に対して夫々設ける必要がない。従って、電気光学装置の駆動回路の小型化を図ることができ、また画素の微細化が可能となり、高精細な電気光学装置を提供できる。さらには、走査線駆動回路には、位相差の補正されたクロック信号及び逆位相クロック信号が供給されることになり、シフトレジスタによる信号の転送が誤動作無く行われることになる。
【００１０】
また、本発明の電気光学装置は、前記クロック信号位相差補正回路は、前記第１走査線駆動回路の側に配置され、前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号位相差補正回路から引き出されて前記第１の走査線駆動回路に引き回される第１配線と、前記クロック信号位相差補正回路から引き出された前記第１配線から分岐した後、前記画素電極が形成されている領域の周囲を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含むことを特徴とする。
また、前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号及び前記逆位相のクロック信号の端子から前記第１の走査線駆動回路に引き回される第１配線と、前記第１配線から分岐した後、前記画素電極が形成されている領域の周囲を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、前記第１配線及び第２配線はそれぞれ、前記第１及び第２の走査線駆動回路の直前にそれぞれ設けられた前記クロック信号位相差補正回路を経由して前記第１及び第２の走査線駆動回路に引き回されたこと、を特徴とする。
【００１１】
このように構成することにより、左右の走査線駆動回路から走査線へ供給される走査信号のタイミングのずれをより一層確実に防止することができる。
【００１２】
また、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタを備えるデータ線駆動回路をさらに有し、クロック信号の入力部及び逆位相のクロック信号との入力部と、データ線駆動回路のとの間にクロック信号位相差補正回路が設けられる構成としてもよい。
【００２６】
本発明の電気光学装置によれば、位相の揃ったクロック信号と逆位相クロック信号により、駆動手段のシフトレジスタを誤動作なく確実に動作させることができ、電気光学装置の一例である液晶装置等の表示を良好に実現することができる。更に、前記位相差を無くすためのクロック信号位相差補正回路は、シフトレジスタの各段に設けられるのではなく、クロック信号または逆位相クロック信号の供給部と、走査線駆動回路およびデータ線駆動回路との間に設けられているので、レイアウト面積を減少させることができ、その結果周辺回路の高集積化を図ることができる。従って、高精細で小型の電気光学装置が提供される。
【００２７】
本発明の電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。
【００２８】
本発明の電子機器によれば、電子機器は、上述した本願発明の電気光学装置を備えており、位相の揃ったクロック信号と逆位相クロック信号に基づく良好な表示を実現することができる。更に、電気光学装置においては、位相の差を無くすためのクロック信号位相差補正手段が、シフトレジスタの各段に設けられるのではなく、クロック信号または逆位相クロック信号の入力部と、駆動回路との間に設けられているので、高精細な電気光学装置を有した超小型の液晶装置を搭載することにより、電子機器の小型化を実現することができる。
【００２９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３１】
（液晶装置の構成）
本発明による電気光学装置の一例である液晶装置の実施の形態の構成及び動作について、図１に基づいて説明する。図１は、液晶装置の複数の画素を示した等価回路図である。
【００３２】
まず、本実施の形態による液晶装置の画面表示領域を構成するマトリクス状に形成された複数の画素は、図１に示すように、スイッチング素子として、例えばＴＦＴ３０がマトリクス状に複数形成されており、画像信号を供給するデータ線３５が当該ＴＦＴ３０のソースに電気的に接続されている。データ線３５に書き込む画像信号は、夫々のデータ線３５に対してＳ１，Ｓ２，‥‥，Ｓｎの順に線順次に供給しても構わないし、隣接する複数のデータ線３５同士に対してグループ毎に供給するようにしても良い。また、前記ＴＦＴ３０のゲートには走査信号を供給する走査線３１が電気的に接続されており、走査線３１を構成する各走査線Ｙ１，Ｙ２，‥‥，Ｙｍには、走査信号を所定のタイミングでパルス的に各走査線Ｙ１，Ｙ２，‥‥，Ｙｍの順に線順次に印加するように構成されている。また、 ＴＦＴ３０のドレインには、画素電極１１が電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線３５から供給される画素信号が所定のタイミングで画素電極１１に書き込まれる。この画素電極１１を介して液晶に書き込まれた所定レベルの画像信号は、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルに応じて分子集団の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。
【００３３】
このような液晶装置用基板には、上述した構成要素に加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのＴＦＴを備えた各種の周辺回路が設けられる場合がある。
【００３４】
例えば、図１に示す例では、走査信号を走査線３１に供給する走査線駆動回路１０４、サンプリング回路３０１に対して駆動信号を供給するデータ線駆動回路１０１、及びオン状態の時に画像信号をデータ線３５に供給するサンプリング回路３０１が液晶装置用基板に設けられている。
【００３５】
前記データ線駆動回路１０１及び走査線駆動回路１０４には、各々シフトレジスタが備えられている。前記データ線駆動回路１０１は、画像信号を前記データ線３５に書き込ませるための駆動信号が、シフトレジスタの各出力段から順次出力されるように構成されている。また、走査線駆動回路１０４は、前記走査線３１に書き込ませる走査信号が、シフトレジスタの各出力段から順次出力されるように構成されている。
【００３６】
これらのシフトレジスタは、後述するように、各段にクロックドインバータまたはトランスミッションゲート等のゲート手段を備えており、一段毎に交互にクロック信号または当該クロック信号と逆位相のクロック信号（逆位相クロック信号）を入力することにより、クロック信号の半周期に同期したタイミングで、前記データ線また走査線に対する駆動信号を順次転送するように構成されている。
【００３７】
本実施の形態の液晶装置は、図１に示すように、さらにクロック信号及び逆位相クロック信号を供給する入力部であるＣＬＸ及びＣＬＸINVとデータ線駆動回路１０１のシフトレジスタを有する駆動手段との間に、クロック位相差補正回路５００が設けられており、前記外部の制御回路から供給されるクロック信号ＣＬＸ及び逆位相クロック信号ＣＬＸINVの位相を、当該クロック位相差補正回路５００によって合わせ、その後に前記データ線駆動回路１０１に供給するように構成している。
【００３８】
同様に、走査線駆動回路１０４においても、ＣＬＹ及びＣＬＹINVと走査線駆動回路１０４のシフトレジスタを有する駆動手段との間に、クロック位相差補正回路５００が設けられており、前記外部の制御回路から供給されるクロック信号ＣＬＹ及び逆位相クロック信号ＣＬＹINVの位相を、当該クロック位相差補正回路５００によって合わせ、その後に前記走査線駆動回路１０４に供給するように構成している。
【００３９】
従って、前記データ線駆動回路１０１及び走査線駆動回路１０４の誤動作を生じさせることなく各画素への良好な画像信号の書き込み動作が行われる。以下、本実施の形態のクロック信号位相差補正回路の構成及び動作について更に詳しく説明する。
【００４０】
（クロック位相差補正回路の構成）
本実施の形態では、図１に示すように、双安定回路を有するクロック信号位相差補正回路５００を、液晶装置用基板に設け、クロック信号ＣＬと逆位相クロック信号ＣＬINVの位相を合わせるように構成されている。
【００４１】
本実施の形態のクロック信号位相差補正回路５００の基本構成は、図２（a）に示すように、第１バッファー回路５０１と、双安定回路５０２と、第２バッファー回路５０３とから構成されており、各回路はインバータ５０１ａ，５０１ｂ，５０２ａ，５０２ｂ，５０３ａ，５０３ｂにより構成されている。
【００４２】
図２（ｂ）に示すように、クロック信号ＣＬが逆位相クロック信号ＣＬINVに対し、Ｒ１及びＲ１の地点で期間Ｔだけ位相差が生じたとしても、本実施の形態における双安定回路５０２により、位相差が補正され、当該双安定回路５０２から出力した地点Ｒ３及びＲ３'では位相差が発生しない。
【００４３】
前記クロック信号位相差補正回路５００では、インバータ５０１ａ，５０１ｂから構成されるバッファー回路５０１において、クロック信号ＣＬと逆位相クロック信号ＣＬINVを供給する回路におけるトランジスタは、の駆動能力を補うと共に、双安定回路５０２の一方のインバータ５０２ａの出力を他方のインバータ５０２ｂの入力に、また他方のインバータ５０２ｂの出力を前記一方のインバータ５０２ａの入力に夫々供給することによって、夫々のインバータ５０２ａ，５０２ｂの入力信号に正帰還をかけて前記位相差を無くす構成となっている。
【００４４】
また、本実施の形態のクロック信号位相差補正回路５００においては、双安定回路５０２の後に、第２バッファー回路５０３を設けており、この第２バッファー回路５０３の働きにより、双安定回路５０２の駆動能力の低下を防止している。つまり、双安定回路５０２からクロック信号線を引き回すことにより各駆動回路にクロック信号ＣＬと逆位相クロック信号ＣＬINVを供給した場合には、クロック信号線の容量により、クロック信号ＣＬと逆位相クロック信号ＣＬINVが劣化することが考えられる。しかし、本実施の形態においては、双安定回路５０２の駆動能力の低下は第２バッファー回路５０３により防止され、クロック信号ＣＬと逆位相クロック信号ＣＬINVが良好に各駆動回路に供給されることになる。
【００４５】
また、クロック信号線の容量に起因する信号劣化を防止するためには、シフトレジスタの各段にクロック信号位相差補正回路を設けることも考えられるが、本実施の形態のように双安定回路５０２の後に第２バッファー回路５０３を設けることにより、シフトレジスタを構成するラッチ回路の１段毎にクロック信号位相差補正回路を設けなくても、位相差の良好に補正されたクロック信号と逆位相クロック信号を駆動回路に供給することができる。従って、駆動回路のレイアウト面積を増大させず、液晶装置の小型化を実現することができる。
【００４６】
上述のクロック位相差補正回路の構成の変形例を図３（ａ）、（ｂ）を用いて説明する。
【００４７】
図３（ａ），（ｂ）の夫々の双安定回路５０２はＮＡＮＤ回路５０２ｃ，５０２ｄ、またはＮＯＲ回路５０２ｅ，５０２ｆで構成されている点以外は図２に示した本実施の形態と構成は同じである。
【００４８】
図３（ａ）に示すＮＡＮＤ回路５０２ｃ，５０２ｄを用いた場合には、クロック信号ＣＬと逆位相クロック信号ＣＬINVの位相差により、共にハイレベル信号となる期間、あるいは共にローレベル信号となる期間が存在しても、その後にクロック信号ＣＬまたは逆位相クロック信号ＣＬINVの極性が変化するタイミングにて、 ＮＡＮＤ回路５０２ｃ，５０２ｄの出力が同時に変化する。例えば、 ＮＡＮＤ回路５０２ｃの入力信号ｄ１がハイレベルで、ｄ３がローレベルの時には、 ＮＡＮＤ回路５０２ｃの出力信号ｄ２はハイレベルとなり、これによってＮＡＮＤ回路５０２ｄの入力信号ｄ４がハイレベルとなり、もう一方の入力信号ｄ６がハイレベル信号であるとすると、 ＮＡＮＤ回路５０２ｄの出力信号ｄ５はローレベル信号となる。このような場合、ＮＡＮＤ回路５０２ｃ，５０２ｄの出力信号は、最初のこのような各信号の状態から、入力信号ｄ６がローレベル信号に変化したとすると、 ＮＡＮＤ回路５０２ｄの出力信号ｄ５はハイレベルに変化し、これに伴ってＮＡＮＤ回路５０２ｃの入力信号ｄ３もハイレベルに変化する。従って、 ＮＡＮＤ回路５０２ｃの出力信号ｄ２はローレベルに変化し、全ての信号の状態が安定する。このように、クロック信号ＣＬと逆位相クロック信号ＣＬINVの位相差により、共にハイレベル信号となる期間、あるいは共にローレベル信号となる期間が存在しても、その後に何れかの信号の極性が反転するタイミングでＮＡＮＤ回路５０２ｃ，５０２ｄの出力信号ｄ２，ｄ５が同時に変化し、入力段階で存在したクロック信号ＣＬと逆位相クロック信号ＣＬINVの位相差を解消することができる。
【００４９】
また、図３（ｂ）に示すように、双安定回路をＮＯＲ回路５０２ｅ，５０２ｆで構成した場合でも、ＮＡＮＤ回路５０２ｃ，５０２ｄと同様に動作することになる。
【００５０】
このように、双安定回路５０２をＮＡＮＤ回路またはＮＯＲ回路で構成することにより、位相差の無いクロック信号ＣＬと逆位相クロック信号ＣＬINVによりデータ線駆動回路１０１または走査線駆動回路１０４を駆動することができる、誤動作のない液晶装置を提供することができる。
【００５１】
（クロック信号位相差補正回路５００の詳細構成）
上述の本実施の形態のような構成を採った場合には、図４に示す第２バッファー回路５０３のインバータ回路５０３ａ，５０３ｂのオン抵抗は、できる限り低い値に設定するのが好ましい。なぜならば、最終段のインバータ回路５０３ａ，５０３ｂのオン抵抗が高いと、出力信号がなまり、シフトレジスタ４０１のクロックドインバータに印加される信号の電圧が低下して、シフトレジスタ４０１を駆動できなくなるためである。従って、第２バッファー回路５０３に電気的に接続されたクロック信号線の負荷と駆動周波数に対して、インバータ回路５０３ａ，５０３ｂが十分な駆動能力を有するように設計する必要がある。
【００５２】
また、図４に示すインバータＡ，Ｂ，ＣまたはＡ'，Ｂ'，Ｃ'により構成される信号伝送経路の容量負荷と、インバータＡ，Ｃ'またはＡ'，Ｃにより構成される信号伝送経路の容量負荷とが同じになるように設計することが好ましい。
従って、インバータＡ，Ａ'，Ｂ，Ｂ'のサイズはほぼ同じに設計することが好ましい。これは、どちらかの経路の電位が支配的にならないようにして、確実に位相差補正を行えるようにするためである。
【００５３】
また、クロック信号位相差補正回路５００の第２バッファー回路５０３を構成するインバータ回路５０３ａ，５０３ｂは１段でも良いし、クロック信号線及び逆位相クロック信号線に付加される容量が大きい場合には、例えば図５に示すように、何段かインバータ回路をカスケード接続した後、クロック信号線及び逆位相クロック信号線に接続するように構成しても良い。この際、カスケード接続されるインバータ回路は、前段のインバータ回路のサイズに対して約２〜４倍の大きさになるように設計する。ＣＭＯＳのカスケードの場合に、自段のインバータ回路に対して電気的に接続される次段のインバータ回路のサイズを約ｅ（２．７２）倍になるようにすると、第２バッファー回路５０３の総遅延時間を最小にすることができる（ｅ倍の定理）。例えば、図５の例では、インバータＤ（Ｄ'）はインバータＣ（Ｃ'）×ｅ（２．７２）倍のサイズに形成すると良い。また、インバータＥ（Ｅ'）はインバータＤ（Ｄ'）×ｅ（２．７２）倍のサイズに形成すると良い。更に、この時、最終段のインバータＥ（Ｅ'）のオン抵抗はできるだけ小さくなるように形成するのが好ましい。
【００５４】
（駆動回路の構成）
上述の実施の形態のクロック信号位相差補正回路と、当該クロック信号位相差補正回路に接続されるデータ線駆動回路との構成の一例について図６乃至図７を参照して説明する。
【００５５】
図６に示すように、データ線駆動回路１０１は、シフトレジスタ４０１とバッファー回路４０２と、サンプリング回路駆動信号の選択回路４０３とを含んで構成される。
【００５６】
本実施の形態では、シフトレジスタ４０１は、図６に示すＡからＢへ向かう方向に対応する転送方向で、シフトレジスタ４０１の各段からサンプリング回路駆動信号を順次出力し、選択回路４０３あるいはバッファー回路４０２を介してサンプリング回路３０１に供給する機能を有している。
【００５７】
尚、走査線駆動回路１０４については図示を省略するが、データ線駆動回路１０１と同様なシフトレジスタと選択回路とバッファー回路等を備えて構成されている。
【００５８】
またシフトレジスタ４０１は、例えば、図６に示すように、クロックドインバータ１３０，１３２と、インバータ１３１により構成されている。
【００５９】
クロックドインバータ１３０は入力信号線１０７に供給されるスタート信号ＳＰＸをクロック信号ＣＬＸに同期して取り込む機能を有する。また、インバータ１３１は取り込んだ信号を出力信号線１０８から出力信号として伝搬させる機能を有し、更にクロックドインバータ１３２はクロック信号ＣＬＸと逆位相クロック信号ＣＬＸINVに同期してインバータ１３１からの出力信号をインバータ１３１の信号入力側に帰還させる機能を有している。
【００６０】
シフトレジスタ４０１を構成するラッチ回路の各段は、以上のようなクロックドインバータとインバータを組み合わせた回路から構成されており、かつ、隣り合う段のクロックドインバータに入力されるクロック信号は前段のクロック信号と逆位相のクロック信号なので、１段目において図７に示すタイミングｔ０で取り込まれ、出力される信号は、２段目においてはクロック信号ＣＬＸの半周期ずれたタイミングｔ１において取り込まれ、２段目においてもスタート信号ＳＰＸと同じ幅の出力信号が得られる。以下、各段において次々にクロック信号ＣＬＸの半周期ずれたタイミングでの信号の取り込みと、クロック信号ＣＬＸの１周期分と同じ幅の信号の出力が行われるため、スタート信号ＳＰＸは、順次クロック信号ＣＬＸの半周期ずつずれたタイミングで転送されることになる。
【００６１】
そして、以上のような各段から出力されるクロック信号ＣＬＸの半周期ずつずれたパルス信号は、選択回路４０３及びバッファ回路４０２を介してサンプリング回路駆動信号として波形成形される。選択回路４０３は、図６に示すようにＮＡＮＤ回路を備えており、対応するシフトレジスタ４０１の出力段からの出力信号と共に、次段の出力段の出力信号が前記ＮＡＮＤ回路に入力されるように構成されている。従って、サンプリング回路３０１のＴＦＴ３０２に対しては、図７に示すように、隣り合う出力段の出力信号が共にハイレベルになる期間において、ハイレベルとなるパルス状の駆動信号がＱ１〜Ｑｍの順に順次出力されることになる。
【００６２】
本実施の形態では、以上のようなデータ線駆動回路１０１を備えているため、たとえドット周波数が非常に高い場合でも、シフトレジスタ４０１に供給するクロック信号ＣＬＸ及び逆位相クロック信号ＣＬＸINVの周波数を低減させつつ、サンプリング回路３０１の各ＴＦＴ３０２には必要十分なサンプリング期間を与えることができ、画像信号ＶＩＤ１〜ＶＩＤ６のデータ線３５に対する確実な書き込みを実現することができる。また、データ線駆動回路１０１と同様に構成される走査線駆動回路１０４においても、走査線３１に対する走査信号の確実な書き込みを行うことができ、その結果、良好な表示動作を行うことができる。
【００６３】
（液晶装置の構成）
次に、上述のクロック信号位相差補正５００を備えた液晶装置の具体的な構成例について図８及び図９を用いて詳しく説明する。図８及び図９は、それぞれ液晶装置の実施の形態における液晶装置用基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。
【００６４】
図８において、液晶装置１０は、例えば石英基板、ハードガラス、シリコン基板等からなる液晶装置用基板１を備えている。液晶装置用基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御する画素駆動手段の一例としての複数のＴＦＴ３０とが形成されている。また、液晶装置用基板１上には、蓄積容量のための配線である容量線３１'が、走査線３１に沿ってほぼ平行に、あるいは前段の走査線下を利用して形成されている。
【００６５】
液晶装置用基板１上には更に、複数のデータ線３５に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路２０１と、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００６６】
走査線駆動回路１０４は、シフトレジスタを備えて構成されており、外部制御回路（図示せず）から供給される正電源ＶＤＤＹ及び負電源ＶＳＳＹ、スタート信号ＳＰＹ、基準クロック信号ＣＬＹ及び逆位相のクロック信号ＣＬＹINV等に基づいて、走査線３１に対し走査信号を所定タイミングで線順次に印加する。
【００６７】
また、データ線駆動回路１０１も同様に、シフトレジスタを備えて構成されており、外部制御回路（図示せず）から供給される正電源ＶＤＤＸ及び負電源ＶＳＳＸ、基準クロック信号ＣＬＸ及び逆位相のクロック信号ＣＬＸINV 、スタート信号ＳＰＸ等に基づいて、画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするために、データ線３５毎にサンプリング回路駆動信号をパルス的に線順次に印加する。このサンプリング回路駆動信号は、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、サンプリング回路駆動信号線３０６を介して供給される。
【００６８】
また、共通電極電位信号ＬＣＣＯＭは後述するように、上下導通材１０６に供給され、上下導通材１０６を介して対向基板（図示せず）に形成される共通電極（図示せず）に印加される。
【００６９】
次に、プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号ＮＲＳを書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線３５について画像信号に先行するタイミングでプリチャージ信号ＮＲＳを書き込むように、外部制御回路からプリチャージ回路駆動信号ＮＲＧが供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画像信号に相当するプリチャージ信号（画像補助信号）を供給する。
【００７０】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、ＴＦＴ３０２のソース電極には、画像信号線３０４が接続されている。また、 ＴＦＴ３０２のゲート電極には、サンプリング回路駆動信号線３０６が接続されている。従って、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号が入力されたＴＦＴ３０２は導通状態となり、外部制御回路（図示せず）から画像信号線３０４を介して供給される画像信号ＶＩＤ１〜ＶＩＤ６が各データ線３５に書き込まれることになる。
【００７１】
そして、本実施の形態では、隣接する６つのＴＦＴ３０２のゲート電極に対して同時にサンプリング回路駆動信号を印加し、複数のデータ線３５をグループ毎に順次選択するように構成している。また画像信号は、所定のドット周波数を有するシリアル信号として外部制御回路に入力され、当該外部制御回路において６相のパラレル信号に相展開され、６つの画像信号ＶＩＤ１〜ＶＩＤ６としてＴＦＴ３０２を介してデータ線３５に供給される。
【００７２】
このように複数の画像信号線３０４を用いて画像信号を相展開するのは、画像信号のドット周波数が速い場合でもシフトレジスタの駆動周波数を低減させるためである。シフトレジスタの駆動周波数を低減させることができれば、シフトレジスタにクロック信号を供給する外部制御回路の負荷を軽減することができ、また、シフトレジスタの消費電流を低く抑えることができる。更にはシフトレジスタを構成するＴＦＴの寿命も延ばすことができる。
【００７３】
画像信号の相展開数は、サンプリング回路３０１を構成するＴＦＴ３０２の書き込み能力で決定される。画像信号の相展開数には制約がないが、画像信号の相展開数が少ない方が外部制御回路に係るコストを低減できるという利点がある。また、同時に選択するＴＦＴ３０２の個数は、必ずしも画像信号の相展開数と等しくする必要はなく、相展開数より少ない個数としても良い。
【００７４】
更に、画像信号の相展開数を３、６、１２、１８、２４、‥‥といった３の倍数に設定すれば、画像信号線３０４が３の倍数で形成できるため、ビデオ表示する際に有利である。これは、カラー画像信号が３つの色（赤、緑、青）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましいからである。また、少なくとも画像信号の相展開数分だけ、画像信号線３０４が必要であることは言うまでもない。
【００７５】
そして、以上のように構成された本実施の形態の液晶装置１０においては、上述したような構成のクロック信号位相差補正回路５００を、図８に示すように、クロック信号ＣＬと逆位相クロック信号ＣＬINVの入力部と、データ線駆動回路１０１及び走査線駆動回路１０４との間に設けている。また、クロック信号位相差補正回路５００の配置箇所は図８に示した例に限られるものではない。さらに、液晶装置の別の構成例を図９に示す。図９は図８とほぼ同じ構成を有するが、異なる点は、走査線駆動回路１０４が走査線３１の両側に設けられており、一方の側の走査線駆動回路１０４とクロック信号ＣＬＹと逆位相クロック信号ＣＬＹINVの入力部との間にはクロック信号位相差補正回路５００ａを、他方の側の走査線駆動回路１０４とクロック信号ＣＬＹと逆位相クロック信号ＣＬＹINVの入力部との間にはクロック信号位相差補正回路５００ｂを夫々設けている。このように構成することにより、左右の走査線駆動回路１０４から走査線３１へ供給される走査信号のタイミングのずれをより一層確実に防止することができる。
【００７６】
このようにクロック信号ＣＬＸとその逆位相クロック信号ＣＬＸINVの入力部とデータ線駆動回路１０１との間の一箇所、及びクロック信号ＣＬＹとその逆位相クロック信号ＣＬＹINVと走査線駆動回路１０４との間の一箇所にクロック信号位相差補正回路５００を設けた構成においては、クロック信号位相差補正回路５００とデータ線駆動回路１０１及び走査線駆動回路１０４との間にクロック信号線を長く引き回す場合には、クロック信号線の容量により信号が劣化することも考えられる。
【００７７】
しかし、上述したように、本実施の形態のクロック信号位相差補正回路５００には、双安定回路５０２の後段に第２バッファー回路５０３が備えられており、更に第２バッファー回路は適切なサイズで形成されているため、本実施の形態のようにクロック信号位相差補正回路５００を配置した場合でも、クロック信号位相差補正回路５００の駆動能力が低下せず、クロック信号の位相の合わせ込みを確実に行うことができる。以下、本実施の形態のクロック信号位相差補正回路５００の詳細な構成について説明する。なお、図９に示すクロック信号位相差補正回路５００ａ，５００ｂもクロック信号位相差補正回路５００と同様な構成である。
【００７８】
また、パターンレイアウト時の例としては、クロック信号と逆位相のクロック信号の引き回し抵抗が変わってしまうと信号の位相差が生じるので、抵抗の高いポリシリコン膜（走査線と同一膜で形成）で引き回す配線はクロック信号及び逆位相クロック信号共に略同じ抵抗になるようにその線幅と長さを揃え、配線の長さが変わる部分は低抵抗なアルミニウム膜（データ線と同一膜で形成）で引き回すようにすることが好ましい。これにより、配線における抵抗差が生じないので、外部から入力されたクロック信号及び逆位相クロック信号の位相差をほぼ揃えることが可能となり、誤動作の生じない液晶装置を提供することができる。
【００７９】
例えば、図１０は、図１１に示すクロック信号位相差補正回路５００のパターンレイアウト例を示す図であるが、クロック信号ＣＬと逆位相クロック信号ＣＬINVを各インバータＡ，Ａ'，Ｂ，Ｂ'，Ｃ，Ｃ'，Ｄ，Ｄ'に供給するための抵抗の高いポリシリコン膜（例えば、走査線と同一膜で形成）で引き回す配線ａ，ａ'，ｂ，ｂ'，ｃ，ｃ'，ｄ，ｄ'は、各インバータ毎にその線幅と長さが揃えられており、クロック信号ＣＬと逆位相クロック信号ＣＬINVの引き回し抵抗を変えないように構成されている。また、配線の長さが変わる部分ｅ１〜ｅ８は低抵抗なアルミニウム膜（例えば、データ線と同一膜で形成）等で引き回すように構成されており、配線における抵抗差を生じさせることがない。
【００８０】
また、各インバータのサイズについては、図１０に示すように、インバータＡ，Ａ'，Ｂ，Ｂ'は幅ｗ１、長さｈ１のサイズに形成されているが、次段のインバータＣ，Ｃ'は幅ｗ１、長さｈ２（＞ ｈ１）とインバータＡ，Ａ'，Ｂ，Ｂ'よりも大きなサイズに形成されている。更に次段のインバータＤ，Ｄ７'は幅ｗ２（＞ｗ１）、長さｈ１と、インバータＣ，Ｃ'よりも大きなサイズに形成されている。このように、カスケード接続されるインバータ回路は、前段のインバータ回路のサイズに対して約２〜４倍の大きさになるように設計している。
【００８１】
以上のような構成により、データ線駆動回路１０１または走査線駆動回路１０４とクロック信号と逆位相クロック信号の入力部との間にクロック信号位相差補正回路５００を設けた場合でも、正帰還作用のためのインバータの駆動能力を低減させることがなく、図２（ｂ）に示すように位相差Ｔが生じたクロック信号ＣＬ及び逆位相クロック信号ＣＬINVが供給された場合でも、第２バッファー回路５０３側の供給線Ｒ３，Ｒ３'において互いに位相差の無いクロック信号及び逆位相クロック信号を出力することができる。
【００８２】
さらに、クロック信号位相差補正回路５００は、液晶装置１０のコーナー部等に設置することができ、データ線駆動回路１０１及び走査線駆動回路１０４のレイアウト面積を増大させることなく、液晶装置１０の小型化を実現することができる。特に、本実施の形態のクロック信号位相差補正回路のように、双安定回路により帰還をかける構成の場合には、相補型ＴＦＴ構造のインバータ回路が必要となり、相補型ＴＦＴ構造のインバータ回路は正電源と負電源を引き回す必要がある。しかし、本実施の形態においては、このように液晶装置用基板１上において比較的大きな占有面積を必要とする回路を、周辺回路の配置に影響を与えることのない液晶装置１０のコーナー部等に設置することができ、周辺回路の高集積化を妨げることがない。従って、本実施の形態によれば、高集積化された周辺回路を内蔵した小型で誤動作の無い液晶装置を提供することができる。
【００８３】
また、図９に示すように、両方の走査線駆動回路１０４の夫々にクロック信号位相差補正回路５００ａ，５００ｂによりクロック信号を供給した場合でも、何れのクロック信号位相差補正回路５００ａ，５００ｂも走査線駆動回路１０４の配置に影響を与えない位置に設けることができるので、走査線駆動回路１０４の高集積化を妨げることがない。
【００８４】
また、走査線駆動回路１０４に限らず、複数の駆動回路へクロック信号を供給する場合には、各々の駆動回路の前で位相補正ができるように、本発明のクロック信号位相差補正回路を設ければ良い。これにより、各々の駆動回路から出力される信号のずれを防止することができる。
【００８５】
なお、本実施の形態においては、夫々の駆動回路におけるシフトレジスタは夫々１系列であったが、複数の系列のシフトレジスタを用いる場合には、系列数に応じた個数のクロック信号位相差補正回路を設けることが必要である。つまり、Ｎ（Ｎ＝１，２，‥‥）系列のシフトレジスタを用いる場合には、Ｎ個のクロック信号位相差補正回路を設けてもよい。このように構成することにより、全ての系列のシフトレジスタにおいて誤動作を防止することができる。
【００８６】
また、本発明は、データ線駆動回路１０１あるいは走査線駆動回路のシフトレジスタ動作ばかりでなく、ある信号に対してその反転信号を使って駆動する回路に対して広く効果を発揮することができる。
【００８７】
なお、以上に説明したようなクロック信号位相差補正回路、データ線駆動回路、サンプリング回路、又は走査線駆動回路は、夫々画素領域のＴＦＴ３０と同一の薄膜形成工程で形成することができ、製造上有利である。
【００８８】
（液晶装置の構成）
また、以上の液晶装置用基板と対向基板とを貼り合わせた液晶装置１０の一例を図１２及び図１３に示す。図１２は液晶装置全体の平面図であり、図１３は図１２のＨ−Ｈ'断面図である。図１２及び図１３に示されるように、プリチャージ回路２０１及びサンプリング回路３０１が、対向基板２に形成された遮光性の周辺見切り５３に対向する位置において液晶装置用基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しない液晶装置用基板１の狭く細長い周辺部分上に設けられている。
【００８９】
図１２及び図１３において、液晶装置用基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶装置の領域）の周囲において両基板を貼り合わせて液晶層５０を包囲する光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【００９０】
周辺見切り５３は、後に画面表示領域に対応して開口が設けられた遮光性のケースに液晶装置用基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えば液晶装置用基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。また、遮光性の周辺見切り５３やの遮光層２３を液晶装置用基板１上に形成しても良い。この様な構成を採れば、液晶装置用基板１と対向基板２の貼り合わせ精度を無視できるため、液晶装置の透過率がばらつかない利点がある。
【００９１】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び外部からの信号入力等を行う実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。ここで、走査線３１の駆動遅延が問題にならないような場合、走査線駆動回路１０４は走査線３１に対して片側のみに形成しても良いし、データ駆動回路１０１を画面表示領域の上下の２辺に沿って両側に設けても良い。この際、例えば一方のデータ線駆動回路１０１には奇数列のデータ線を電気的に接続し、もう一方のデータ線駆動回路１０１には偶数列のデータ線を電気的に接続することで、上下から櫛歯状に駆動するようにしても良い。更に画面表示領域の上辺には、走査線駆動回路１０４に電源や駆動信号を供給するための複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも一箇所で、液晶装置用基板１と対向基板２との間で電気的導通をとるための上下導通材１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２により液晶装置用基板１に固着されている。
【００９２】
また、上述した各実施の形態においては、データ線駆動回路１０１及び走査線駆動回路１０４に対して、クロック信号あるいは画像信号等を出力する外部制御回路を、液晶装置の外部に設けた場合について説明したが、本発明はこれに限られるものではなく、当該制御回路を液晶装置内に設けるようにしても良い。
【００９３】
特に、クロック信号については、クロック信号のみを外部制御回路から供給させ、液晶装置用基板上で逆位相クロック信号を生成する回路を設けるように構成しても良い。
【００９４】
以上説明した液晶装置１０は、カラー液晶プロジェクタ等に適用することができるが、この場合には、３つの液晶装置１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶装置１０においても遮光層２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。
【００９５】
また、液晶装置に用いるスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴでも良いし、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【００９６】
更に、液晶装置においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。
【００９７】
尚、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶装置用基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、液晶装置用基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００９８】
なお、上述した実施の形態においては、走査線駆動回路１０４の構成については詳述していないが、特にシフトレジスタ部分についてはデータ線駆動回路１０１と同様の構成を採ることができる。
【００９９】
（電子機器）
次に、以上詳細に説明した液晶装置１０を備えた電子機器の実施の形態について図１４から図１７を参照して説明する。
【０１００】
先ず図１４に、このように液晶装置１０を備えた電子機器の概略構成を示す。
【０１０１】
図１４において、電子機器は、表示情報出力源１０００、上述した外部表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む表示駆動回路１００４、液晶装置１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶装置１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１０を構成する液晶装置用基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０２】
このような構成の電子機器として、図１５に示す液晶プロジェクタ、図１６に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１０３】
次に図１５から図１７に、このように構成された電子機器の具体例を夫々示す。
【０１０４】
図１５において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１０を含む液晶表示モジュールを３個用意し、夫々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１０５】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１０６】
図１６において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶装置１０がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１０７】
また、図１７に示すように、液晶装置用基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape Carrier Package）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１０８】
以上、図１５から図１７を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図１４に示した電子機器の例として挙げられる。
【０１０９】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶装置の駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレ一装置にも適用可能である。
【０１１０】
以上説明したように、本実施の形態によれば、クロック信号と逆位相クロック信号との位相差を確実に無くすように補正しつつ、駆動回路のレイアウト面積の増大を防止することができる。従って、周辺駆動回路を画素ＴＦＴと同一基板内に内蔵した画素が微細で高精細な超小型の液晶装置、当該液晶装置を備えた各種の電子機器を実現できる。
【０１１１】
【発明の効果】
以上説明したように、本発明の電気光学装置の駆動回路によれば、クロック信号位相差補正手段を、少なくともクロック信号の供給線とデータ線または走査線の駆動手段との間に前記クロック信号位相差補正手段を設けたので、クロック信号と逆位相クロック信号との位相差を無くして前記駆動手段の誤動作を防ぐことができる。また、前記クロック信号位相差補正手段は、駆動手段のシフトレジスタの各段毎に設けるのではなく、少なくともクロック信号の供給線と前記駆動手段との間に設けられるので、周辺回路の高集積化を可能とし、高精細で小型な電気光学装置の駆動回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態の液晶装置の複数の画素を示した等価回路図である。
【図２】 （ａ）は図１の液晶装置におけるクロック信号位相差補正回路の構成を示す回路図であり、（ｂ）は（ａ）の回路における各位置の信号波形を示す図である。
【図３】 図１の液晶装置におけるクロック信号位相差補正回路の構成を示す回路図であり、（ａ）は全てインバータ回路で構成した場合、（ｂ）は帰還部にＮＡＮＤ回路を用いた場合、（ｃ）は帰還部にＮＯＲ回路を用いた場合の回路図である。
【図４】 クロック信号位相差補正回路における各信号経路の負荷容量を説明するための回路図である。
【図５】 クロック信号位相差補正回路において、第２バッファー回路を多段のインバータ回路で構成した場合の回路図である。
【図６】 図１の液晶装置におけるデータ線駆動回路の構成を示す回路図である。
【図７】 図６のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図８】 本発明の液晶装置用基板の一例における各種配線、周辺回路等のブロック図である。
【図９】 本発明の液晶装置用基板の他の例における各種配線、周辺回路等のブロック図である。
【図１０】 図８の液晶装置のクロック信号位相差補正回路のパターンレイアウト例を示す図である。
【図１１】 図９のパターンレイアウトにより構成されるクロック信号位相差補正回路を示す回路図である。
【図１２】 図４の液晶装置の全体構成を示す平面図である。
【図１３】 図４の液晶装置の全体構成を示す断面図である。
【図１４】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１５】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１６】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図１７】 電子機器の一例としてのＴＣＰを用いた液晶表示装置を示す斜視図である。
【図１８】 （ａ）は従来のクロック信号位相差補正回路の構成を示す回路図であり、（ｂ）は（ａ）の回路における各位置の信号波形を示す図である。
【図１９】 従来の液晶装置の複数の画素を示した等価回路図である。
【符号の説明】
１‥‥液晶装置用基板
２‥‥対向基板
１０‥‥液晶装置
１１‥‥画素電極
２１‥‥共通電極
２３‥‥遮光層
３０‥‥ＴＦＴ
３１‥‥走査線
３５‥‥データ線
５０‥‥液晶層
５２‥‥シール材
５３‥‥周辺見切り
１０１‥‥データ線駆動回路
１０２‥‥実装端子
１３０、１３２‥‥クロックドインバータ
２０１‥‥プリチャージ回路
２０４‥‥プリチャージ信号供給線
２０６‥‥プリチャージ回路駆動信号線
３０１‥‥サンプリング回路
３０４‥‥画像信号線
３０６‥‥サンプリング回路駆動信号線
４０１‥‥シフトレジスタ
４０２‥‥バッファー回路
４０３‥‥選択回路
５００‥‥クロック信号位相差補正回路
５０１‥‥第１バッファー回路
５０２‥‥双安定回路
５０３‥‥第２バッファー回路
【発明の属する技術分野】
本発明は、薄膜トランジスタ（以下適宜、ＴＦＴと称す ）駆動等によるアクティブマトリクス駆動方式の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、当該電気光学装置を用いた電子機器の技術分野に属し、特に、データ線または走査線の駆動回路に供給するクロック信号及び当該クロック信号と逆位相のクロック信号（以下、逆位相クロック信号と称す）の位相差補正手段を備えた電気光学装置の駆動回路、電気光学装置、及び電子機器の技術分野に属する。
【０００２】
【従来の技術】
図１８に従来のＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置の一例を示す。図１８において、縦横に夫々配列されたＹ１〜Ｙｍの走査線３１及びＳ１〜Ｓｎのデータ線３５と、走査線３１及びデータ線３５の各交点に対応してトランジスタ３０が形成され、該トランジスタ３０に接続された多数の画素電極１１が液晶装置用基板上に設けられている。そして、これらに加えて、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路３０１などのＴＦＴを構成要素とする各種の周辺回路が、このような液晶装置用基板上に設けられている。
【０００３】
前記データ線駆動回路１０１には、画像信号線３０４を介して供給される画像信号ＶＩＤをデータ線３５に書き込ませるためのサンプリング回路３０１を制御するサンプリング回路駆動信号線３０６に駆動信号を順次転送するようにシフトレジスタが構成されている。また、前期走査線駆動回路１０４には、走査信号を順次走査線３１に順次転送するようにシフトレジスタが構成されている。
【０００４】
【発明が解決しようとする課題】
上記のような構成を有する液晶装置では、外部の制御回路から出力されるクロック信号ＣＬ（後述するデータ線駆動回路１０１を制御するためのクロック信号をＣＬＸと表記し、走査線駆動回路１０４を制御するためのクロック信号をＣＬＹと表記する）と、外部の制御回路にて反転された逆位相クロック信号ＣＬINV（後述するデータ線駆動回路１０１を制御するための逆位相クロック信号をＣＬＸINVと表記し、走査線駆動回路１０４を制御するための逆位相クロック信号をＣＬＹINVと表記する）が、従来は、一例として図１９（ａ）に示すような回路を用いて液晶装置用基板内に供給されている。そして、クロック信号ＣＬと逆位相クロック信号ＣＬINVは、まず供給線Ｐ１，Ｐ１'を介して液晶装置用基板内のインバータＩ１，Ｉ３に供給され、次にインバータＩ２，Ｉ４を介して各駆動回路に供給されている。
【０００５】
このような回路を用いた場合、図１９（ｂ）に示されるように供給線Ｐ１とＰ１'との間に位相差Ｔが発生してしまい、これはインバータＩ１，Ｉ３、更にはインバータＩ２，Ｉ４を経た後においても解消されることがない。即ち、図１９（ｂ）に示すように、インバータＩ１とインバータＩ２、及びインバータＩ３とインバータＩ４の間の接続線Ｐ２，Ｐ２'において、更には、インバータＩ２，Ｉ４の出力部に接続された供給線Ｐ３，Ｐ３'において、クロック信号ＣＬ及び該クロック信号ＣＬに対して位相差Ｔを有する逆位相クロック信号ＣＬINVが伝搬されることになってしまうのである。そのため、データ線駆動回路１０１及び走査線駆動回路１０４を構成するシフトレジスタにおいては、クロック信号ＣＬと逆位相クロック信号ＣＬINVとの間に一旦位相差Ｔが発生すると、信号波形の劣化が生ずることになり、正常にスタート信号ＳＰ（後述するデータ線駆動回路１０１を制御するためのスタート信号をＳＰＸと表記し、走査線駆動回路１０４を制御するためのクロック信号をＳＰＹと表記する）を各段に転送することができず、誤動作が引き起こされるという問題がある。また、このような問題は、走査線駆動回路１０４のシフトレジスタにおいても同様である。
【０００６】
さらに、クロック信号ＣＬと逆位相クロック信号ＣＬINVを供給する供給線を液晶装置用基板上に引き回すと、クロック信号の供給線の容量によりクロック信号ＣＬと逆位相クロック信号ＣＬINVが劣化し、適切な波形が得られず、その結果正常に前記駆動信号を各段へ転送することができず、誤動作が引き起こされるという問題がある。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、確実にクロック信号及び該クロック信号の逆位相クロック信号の位相差を補正して、走査線駆動回路及びデータ線駆動回路を良好に動作させることのできる電気光学装置の駆動回路、電気光学装置、及び電子機器を提供することを課題としている。
【０００８】
【課題を解決するための手段】
本願発明の電気光学装置の駆動回路は、前記課題を解決するために、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、
前記各データ線及び前記各走査線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極とを備えた電気光学装置の駆動回路であって、
クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて、所定の信号の転送を行うシフトレジスタを有する駆動手段と、前記駆動手段に前記クロック信号及び前記逆位相のクロック信号を夫々供給する入力部からの入力はクロック信号位相差補正手段を介して前記駆動手段に供給されてなることを備えることを特徴とする。
また、本願発明の電気光学装置の駆動回路は、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記端子から引き出された後、前記画素電極が形成された領域の周囲において、前記第１の走査線駆動回路側を引き回された後、前記画素電極が形成された領域を挟んで前記端子と対向する側を引き回されて、前記第２の走査線駆動回路側に引き回され、
前記クロック信号位相差補正回路は、前記第１の走査線駆動回路の側であって、前記電気光学装置のコーナー部に配置され、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号位相差補正回路から引き出されて前記第１の走査線駆動回路に引き回される第１配線と、前記クロック信号位相差補正回路から引き出された前記第１配線から分岐した後、前記画素電極が形成された領域及び前記第１の走査線駆動回路の周囲を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、
前記第１配線または前記第２配線における、前記クロック信号線と前記逆位相クロック信号線との互いの長さが異なる部分は前記データ線と同一膜の低抵抗な膜で形成されることを特徴とする。
また、本願発明の電気光学装置は、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号及び前記逆位相のクロック信号の端子から前記第１の走査線駆動回路に引き回される第１配線と、前記第１配線から分岐した後、前記画素電極が形成された領域を挟んで前記端子と対向する側であって、前記画素電極が形成された領域の周囲及び前記第１の走査線駆動回路の外側を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、
前記第１配線及び第２配線はそれぞれ、前記第１及び第２の走査線駆動回路の直前にそれぞれ設けられた前記クロック信号位相差補正回路を経由して前記第１及び第２の走査線駆動回路に引き回され、前記クロック信号線と前記逆位相クロック信号線との互いの長さが異なる部分は前記データ線と同一膜の低抵抗な膜で形成され、
前記クロック信号位相差補正回路は、前記電気光学装置のコーナー部に配置されることを特徴とする。
また、本願発明の電気光学装置は、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記端子から引き出された後、前記画素電極が形成された領域の周囲において、前記第１の走査線駆動回路側を引き回された後、前記画素電極が形成された領域を挟んで前記端子と対向する側を引き回されて、前記第２の走査線駆動回路側に引き回され、
前記クロック信号位相差補正回路は、インバータで構成される一対の第１バッファー回路と、双安定回路と、前記双安定回路の後段に配置され、インバータで構成される一対の第２バッファー回路と、を備え、
前記第１バッファー回路と前記双安定回路と前記第２バッファー回路の各々のインバータを 1 回ずつ通る信号伝送経路の容量負荷と、前記第１バッファー回路と前記第２バッファー回路の各々のインバータを 1 回ずつ通り且つ前記双安定回路のインバータを通らない信号伝送経路の容量負荷とが同一となることを特徴とする。
【０００９】
本発明の電気光学装置によれば、クロック信号及び逆位相のクロック信号は、夫々クロック信号の信号線及び該クロック信号の逆位相のクロック信号の信号線により走査線駆動回路に供給されるが、これらの間にはクロック信号位相差補正手段が備えられている。従って、当該クロック信号位相差補正回路は、例えば液晶装置の外部から入力されるクロック信号の入力部は、共通のクロック信号位相差補正回路を介して走査線駆動回路に供給されているため、走査線駆動回路のシフトレジスタの各段に対して夫々設ける必要がない。従って、電気光学装置の駆動回路の小型化を図ることができ、また画素の微細化が可能となり、高精細な電気光学装置を提供できる。さらには、走査線駆動回路には、位相差の補正されたクロック信号及び逆位相クロック信号が供給されることになり、シフトレジスタによる信号の転送が誤動作無く行われることになる。
【００１０】
また、本発明の電気光学装置は、前記クロック信号位相差補正回路は、前記第１走査線駆動回路の側に配置され、前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号位相差補正回路から引き出されて前記第１の走査線駆動回路に引き回される第１配線と、前記クロック信号位相差補正回路から引き出された前記第１配線から分岐した後、前記画素電極が形成されている領域の周囲を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含むことを特徴とする。
また、前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号及び前記逆位相のクロック信号の端子から前記第１の走査線駆動回路に引き回される第１配線と、前記第１配線から分岐した後、前記画素電極が形成されている領域の周囲を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、前記第１配線及び第２配線はそれぞれ、前記第１及び第２の走査線駆動回路の直前にそれぞれ設けられた前記クロック信号位相差補正回路を経由して前記第１及び第２の走査線駆動回路に引き回されたこと、を特徴とする。
【００１１】
このように構成することにより、左右の走査線駆動回路から走査線へ供給される走査信号のタイミングのずれをより一層確実に防止することができる。
【００１２】
また、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタを備えるデータ線駆動回路をさらに有し、クロック信号の入力部及び逆位相のクロック信号との入力部と、データ線駆動回路のとの間にクロック信号位相差補正回路が設けられる構成としてもよい。
【００２６】
本発明の電気光学装置によれば、位相の揃ったクロック信号と逆位相クロック信号により、駆動手段のシフトレジスタを誤動作なく確実に動作させることができ、電気光学装置の一例である液晶装置等の表示を良好に実現することができる。更に、前記位相差を無くすためのクロック信号位相差補正回路は、シフトレジスタの各段に設けられるのではなく、クロック信号または逆位相クロック信号の供給部と、走査線駆動回路およびデータ線駆動回路との間に設けられているので、レイアウト面積を減少させることができ、その結果周辺回路の高集積化を図ることができる。従って、高精細で小型の電気光学装置が提供される。
【００２７】
本発明の電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。
【００２８】
本発明の電子機器によれば、電子機器は、上述した本願発明の電気光学装置を備えており、位相の揃ったクロック信号と逆位相クロック信号に基づく良好な表示を実現することができる。更に、電気光学装置においては、位相の差を無くすためのクロック信号位相差補正手段が、シフトレジスタの各段に設けられるのではなく、クロック信号または逆位相クロック信号の入力部と、駆動回路との間に設けられているので、高精細な電気光学装置を有した超小型の液晶装置を搭載することにより、電子機器の小型化を実現することができる。
【００２９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３１】
（液晶装置の構成）
本発明による電気光学装置の一例である液晶装置の実施の形態の構成及び動作について、図１に基づいて説明する。図１は、液晶装置の複数の画素を示した等価回路図である。
【００３２】
まず、本実施の形態による液晶装置の画面表示領域を構成するマトリクス状に形成された複数の画素は、図１に示すように、スイッチング素子として、例えばＴＦＴ３０がマトリクス状に複数形成されており、画像信号を供給するデータ線３５が当該ＴＦＴ３０のソースに電気的に接続されている。データ線３５に書き込む画像信号は、夫々のデータ線３５に対してＳ１，Ｓ２，‥‥，Ｓｎの順に線順次に供給しても構わないし、隣接する複数のデータ線３５同士に対してグループ毎に供給するようにしても良い。また、前記ＴＦＴ３０のゲートには走査信号を供給する走査線３１が電気的に接続されており、走査線３１を構成する各走査線Ｙ１，Ｙ２，‥‥，Ｙｍには、走査信号を所定のタイミングでパルス的に各走査線Ｙ１，Ｙ２，‥‥，Ｙｍの順に線順次に印加するように構成されている。また、 ＴＦＴ３０のドレインには、画素電極１１が電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線３５から供給される画素信号が所定のタイミングで画素電極１１に書き込まれる。この画素電極１１を介して液晶に書き込まれた所定レベルの画像信号は、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルに応じて分子集団の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。
【００３３】
このような液晶装置用基板には、上述した構成要素に加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのＴＦＴを備えた各種の周辺回路が設けられる場合がある。
【００３４】
例えば、図１に示す例では、走査信号を走査線３１に供給する走査線駆動回路１０４、サンプリング回路３０１に対して駆動信号を供給するデータ線駆動回路１０１、及びオン状態の時に画像信号をデータ線３５に供給するサンプリング回路３０１が液晶装置用基板に設けられている。
【００３５】
前記データ線駆動回路１０１及び走査線駆動回路１０４には、各々シフトレジスタが備えられている。前記データ線駆動回路１０１は、画像信号を前記データ線３５に書き込ませるための駆動信号が、シフトレジスタの各出力段から順次出力されるように構成されている。また、走査線駆動回路１０４は、前記走査線３１に書き込ませる走査信号が、シフトレジスタの各出力段から順次出力されるように構成されている。
【００３６】
これらのシフトレジスタは、後述するように、各段にクロックドインバータまたはトランスミッションゲート等のゲート手段を備えており、一段毎に交互にクロック信号または当該クロック信号と逆位相のクロック信号（逆位相クロック信号）を入力することにより、クロック信号の半周期に同期したタイミングで、前記データ線また走査線に対する駆動信号を順次転送するように構成されている。
【００３７】
本実施の形態の液晶装置は、図１に示すように、さらにクロック信号及び逆位相クロック信号を供給する入力部であるＣＬＸ及びＣＬＸINVとデータ線駆動回路１０１のシフトレジスタを有する駆動手段との間に、クロック位相差補正回路５００が設けられており、前記外部の制御回路から供給されるクロック信号ＣＬＸ及び逆位相クロック信号ＣＬＸINVの位相を、当該クロック位相差補正回路５００によって合わせ、その後に前記データ線駆動回路１０１に供給するように構成している。
【００３８】
同様に、走査線駆動回路１０４においても、ＣＬＹ及びＣＬＹINVと走査線駆動回路１０４のシフトレジスタを有する駆動手段との間に、クロック位相差補正回路５００が設けられており、前記外部の制御回路から供給されるクロック信号ＣＬＹ及び逆位相クロック信号ＣＬＹINVの位相を、当該クロック位相差補正回路５００によって合わせ、その後に前記走査線駆動回路１０４に供給するように構成している。
【００３９】
従って、前記データ線駆動回路１０１及び走査線駆動回路１０４の誤動作を生じさせることなく各画素への良好な画像信号の書き込み動作が行われる。以下、本実施の形態のクロック信号位相差補正回路の構成及び動作について更に詳しく説明する。
【００４０】
（クロック位相差補正回路の構成）
本実施の形態では、図１に示すように、双安定回路を有するクロック信号位相差補正回路５００を、液晶装置用基板に設け、クロック信号ＣＬと逆位相クロック信号ＣＬINVの位相を合わせるように構成されている。
【００４１】
本実施の形態のクロック信号位相差補正回路５００の基本構成は、図２（a）に示すように、第１バッファー回路５０１と、双安定回路５０２と、第２バッファー回路５０３とから構成されており、各回路はインバータ５０１ａ，５０１ｂ，５０２ａ，５０２ｂ，５０３ａ，５０３ｂにより構成されている。
【００４２】
図２（ｂ）に示すように、クロック信号ＣＬが逆位相クロック信号ＣＬINVに対し、Ｒ１及びＲ１の地点で期間Ｔだけ位相差が生じたとしても、本実施の形態における双安定回路５０２により、位相差が補正され、当該双安定回路５０２から出力した地点Ｒ３及びＲ３'では位相差が発生しない。
【００４３】
前記クロック信号位相差補正回路５００では、インバータ５０１ａ，５０１ｂから構成されるバッファー回路５０１において、クロック信号ＣＬと逆位相クロック信号ＣＬINVを供給する回路におけるトランジスタは、の駆動能力を補うと共に、双安定回路５０２の一方のインバータ５０２ａの出力を他方のインバータ５０２ｂの入力に、また他方のインバータ５０２ｂの出力を前記一方のインバータ５０２ａの入力に夫々供給することによって、夫々のインバータ５０２ａ，５０２ｂの入力信号に正帰還をかけて前記位相差を無くす構成となっている。
【００４４】
また、本実施の形態のクロック信号位相差補正回路５００においては、双安定回路５０２の後に、第２バッファー回路５０３を設けており、この第２バッファー回路５０３の働きにより、双安定回路５０２の駆動能力の低下を防止している。つまり、双安定回路５０２からクロック信号線を引き回すことにより各駆動回路にクロック信号ＣＬと逆位相クロック信号ＣＬINVを供給した場合には、クロック信号線の容量により、クロック信号ＣＬと逆位相クロック信号ＣＬINVが劣化することが考えられる。しかし、本実施の形態においては、双安定回路５０２の駆動能力の低下は第２バッファー回路５０３により防止され、クロック信号ＣＬと逆位相クロック信号ＣＬINVが良好に各駆動回路に供給されることになる。
【００４５】
また、クロック信号線の容量に起因する信号劣化を防止するためには、シフトレジスタの各段にクロック信号位相差補正回路を設けることも考えられるが、本実施の形態のように双安定回路５０２の後に第２バッファー回路５０３を設けることにより、シフトレジスタを構成するラッチ回路の１段毎にクロック信号位相差補正回路を設けなくても、位相差の良好に補正されたクロック信号と逆位相クロック信号を駆動回路に供給することができる。従って、駆動回路のレイアウト面積を増大させず、液晶装置の小型化を実現することができる。
【００４６】
上述のクロック位相差補正回路の構成の変形例を図３（ａ）、（ｂ）を用いて説明する。
【００４７】
図３（ａ），（ｂ）の夫々の双安定回路５０２はＮＡＮＤ回路５０２ｃ，５０２ｄ、またはＮＯＲ回路５０２ｅ，５０２ｆで構成されている点以外は図２に示した本実施の形態と構成は同じである。
【００４８】
図３（ａ）に示すＮＡＮＤ回路５０２ｃ，５０２ｄを用いた場合には、クロック信号ＣＬと逆位相クロック信号ＣＬINVの位相差により、共にハイレベル信号となる期間、あるいは共にローレベル信号となる期間が存在しても、その後にクロック信号ＣＬまたは逆位相クロック信号ＣＬINVの極性が変化するタイミングにて、 ＮＡＮＤ回路５０２ｃ，５０２ｄの出力が同時に変化する。例えば、 ＮＡＮＤ回路５０２ｃの入力信号ｄ１がハイレベルで、ｄ３がローレベルの時には、 ＮＡＮＤ回路５０２ｃの出力信号ｄ２はハイレベルとなり、これによってＮＡＮＤ回路５０２ｄの入力信号ｄ４がハイレベルとなり、もう一方の入力信号ｄ６がハイレベル信号であるとすると、 ＮＡＮＤ回路５０２ｄの出力信号ｄ５はローレベル信号となる。このような場合、ＮＡＮＤ回路５０２ｃ，５０２ｄの出力信号は、最初のこのような各信号の状態から、入力信号ｄ６がローレベル信号に変化したとすると、 ＮＡＮＤ回路５０２ｄの出力信号ｄ５はハイレベルに変化し、これに伴ってＮＡＮＤ回路５０２ｃの入力信号ｄ３もハイレベルに変化する。従って、 ＮＡＮＤ回路５０２ｃの出力信号ｄ２はローレベルに変化し、全ての信号の状態が安定する。このように、クロック信号ＣＬと逆位相クロック信号ＣＬINVの位相差により、共にハイレベル信号となる期間、あるいは共にローレベル信号となる期間が存在しても、その後に何れかの信号の極性が反転するタイミングでＮＡＮＤ回路５０２ｃ，５０２ｄの出力信号ｄ２，ｄ５が同時に変化し、入力段階で存在したクロック信号ＣＬと逆位相クロック信号ＣＬINVの位相差を解消することができる。
【００４９】
また、図３（ｂ）に示すように、双安定回路をＮＯＲ回路５０２ｅ，５０２ｆで構成した場合でも、ＮＡＮＤ回路５０２ｃ，５０２ｄと同様に動作することになる。
【００５０】
このように、双安定回路５０２をＮＡＮＤ回路またはＮＯＲ回路で構成することにより、位相差の無いクロック信号ＣＬと逆位相クロック信号ＣＬINVによりデータ線駆動回路１０１または走査線駆動回路１０４を駆動することができる、誤動作のない液晶装置を提供することができる。
【００５１】
（クロック信号位相差補正回路５００の詳細構成）
上述の本実施の形態のような構成を採った場合には、図４に示す第２バッファー回路５０３のインバータ回路５０３ａ，５０３ｂのオン抵抗は、できる限り低い値に設定するのが好ましい。なぜならば、最終段のインバータ回路５０３ａ，５０３ｂのオン抵抗が高いと、出力信号がなまり、シフトレジスタ４０１のクロックドインバータに印加される信号の電圧が低下して、シフトレジスタ４０１を駆動できなくなるためである。従って、第２バッファー回路５０３に電気的に接続されたクロック信号線の負荷と駆動周波数に対して、インバータ回路５０３ａ，５０３ｂが十分な駆動能力を有するように設計する必要がある。
【００５２】
また、図４に示すインバータＡ，Ｂ，ＣまたはＡ'，Ｂ'，Ｃ'により構成される信号伝送経路の容量負荷と、インバータＡ，Ｃ'またはＡ'，Ｃにより構成される信号伝送経路の容量負荷とが同じになるように設計することが好ましい。
従って、インバータＡ，Ａ'，Ｂ，Ｂ'のサイズはほぼ同じに設計することが好ましい。これは、どちらかの経路の電位が支配的にならないようにして、確実に位相差補正を行えるようにするためである。
【００５３】
また、クロック信号位相差補正回路５００の第２バッファー回路５０３を構成するインバータ回路５０３ａ，５０３ｂは１段でも良いし、クロック信号線及び逆位相クロック信号線に付加される容量が大きい場合には、例えば図５に示すように、何段かインバータ回路をカスケード接続した後、クロック信号線及び逆位相クロック信号線に接続するように構成しても良い。この際、カスケード接続されるインバータ回路は、前段のインバータ回路のサイズに対して約２〜４倍の大きさになるように設計する。ＣＭＯＳのカスケードの場合に、自段のインバータ回路に対して電気的に接続される次段のインバータ回路のサイズを約ｅ（２．７２）倍になるようにすると、第２バッファー回路５０３の総遅延時間を最小にすることができる（ｅ倍の定理）。例えば、図５の例では、インバータＤ（Ｄ'）はインバータＣ（Ｃ'）×ｅ（２．７２）倍のサイズに形成すると良い。また、インバータＥ（Ｅ'）はインバータＤ（Ｄ'）×ｅ（２．７２）倍のサイズに形成すると良い。更に、この時、最終段のインバータＥ（Ｅ'）のオン抵抗はできるだけ小さくなるように形成するのが好ましい。
【００５４】
（駆動回路の構成）
上述の実施の形態のクロック信号位相差補正回路と、当該クロック信号位相差補正回路に接続されるデータ線駆動回路との構成の一例について図６乃至図７を参照して説明する。
【００５５】
図６に示すように、データ線駆動回路１０１は、シフトレジスタ４０１とバッファー回路４０２と、サンプリング回路駆動信号の選択回路４０３とを含んで構成される。
【００５６】
本実施の形態では、シフトレジスタ４０１は、図６に示すＡからＢへ向かう方向に対応する転送方向で、シフトレジスタ４０１の各段からサンプリング回路駆動信号を順次出力し、選択回路４０３あるいはバッファー回路４０２を介してサンプリング回路３０１に供給する機能を有している。
【００５７】
尚、走査線駆動回路１０４については図示を省略するが、データ線駆動回路１０１と同様なシフトレジスタと選択回路とバッファー回路等を備えて構成されている。
【００５８】
またシフトレジスタ４０１は、例えば、図６に示すように、クロックドインバータ１３０，１３２と、インバータ１３１により構成されている。
【００５９】
クロックドインバータ１３０は入力信号線１０７に供給されるスタート信号ＳＰＸをクロック信号ＣＬＸに同期して取り込む機能を有する。また、インバータ１３１は取り込んだ信号を出力信号線１０８から出力信号として伝搬させる機能を有し、更にクロックドインバータ１３２はクロック信号ＣＬＸと逆位相クロック信号ＣＬＸINVに同期してインバータ１３１からの出力信号をインバータ１３１の信号入力側に帰還させる機能を有している。
【００６０】
シフトレジスタ４０１を構成するラッチ回路の各段は、以上のようなクロックドインバータとインバータを組み合わせた回路から構成されており、かつ、隣り合う段のクロックドインバータに入力されるクロック信号は前段のクロック信号と逆位相のクロック信号なので、１段目において図７に示すタイミングｔ０で取り込まれ、出力される信号は、２段目においてはクロック信号ＣＬＸの半周期ずれたタイミングｔ１において取り込まれ、２段目においてもスタート信号ＳＰＸと同じ幅の出力信号が得られる。以下、各段において次々にクロック信号ＣＬＸの半周期ずれたタイミングでの信号の取り込みと、クロック信号ＣＬＸの１周期分と同じ幅の信号の出力が行われるため、スタート信号ＳＰＸは、順次クロック信号ＣＬＸの半周期ずつずれたタイミングで転送されることになる。
【００６１】
そして、以上のような各段から出力されるクロック信号ＣＬＸの半周期ずつずれたパルス信号は、選択回路４０３及びバッファ回路４０２を介してサンプリング回路駆動信号として波形成形される。選択回路４０３は、図６に示すようにＮＡＮＤ回路を備えており、対応するシフトレジスタ４０１の出力段からの出力信号と共に、次段の出力段の出力信号が前記ＮＡＮＤ回路に入力されるように構成されている。従って、サンプリング回路３０１のＴＦＴ３０２に対しては、図７に示すように、隣り合う出力段の出力信号が共にハイレベルになる期間において、ハイレベルとなるパルス状の駆動信号がＱ１〜Ｑｍの順に順次出力されることになる。
【００６２】
本実施の形態では、以上のようなデータ線駆動回路１０１を備えているため、たとえドット周波数が非常に高い場合でも、シフトレジスタ４０１に供給するクロック信号ＣＬＸ及び逆位相クロック信号ＣＬＸINVの周波数を低減させつつ、サンプリング回路３０１の各ＴＦＴ３０２には必要十分なサンプリング期間を与えることができ、画像信号ＶＩＤ１〜ＶＩＤ６のデータ線３５に対する確実な書き込みを実現することができる。また、データ線駆動回路１０１と同様に構成される走査線駆動回路１０４においても、走査線３１に対する走査信号の確実な書き込みを行うことができ、その結果、良好な表示動作を行うことができる。
【００６３】
（液晶装置の構成）
次に、上述のクロック信号位相差補正５００を備えた液晶装置の具体的な構成例について図８及び図９を用いて詳しく説明する。図８及び図９は、それぞれ液晶装置の実施の形態における液晶装置用基板上に設けられた各種配線、周辺回路等の構成を示すブロック図である。
【００６４】
図８において、液晶装置１０は、例えば石英基板、ハードガラス、シリコン基板等からなる液晶装置用基板１を備えている。液晶装置用基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御する画素駆動手段の一例としての複数のＴＦＴ３０とが形成されている。また、液晶装置用基板１上には、蓄積容量のための配線である容量線３１'が、走査線３１に沿ってほぼ平行に、あるいは前段の走査線下を利用して形成されている。
【００６５】
液晶装置用基板１上には更に、複数のデータ線３５に所定電圧レベルのプリチャージ信号を画像信号に先行して夫々供給するプリチャージ回路２０１と、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００６６】
走査線駆動回路１０４は、シフトレジスタを備えて構成されており、外部制御回路（図示せず）から供給される正電源ＶＤＤＹ及び負電源ＶＳＳＹ、スタート信号ＳＰＹ、基準クロック信号ＣＬＹ及び逆位相のクロック信号ＣＬＹINV等に基づいて、走査線３１に対し走査信号を所定タイミングで線順次に印加する。
【００６７】
また、データ線駆動回路１０１も同様に、シフトレジスタを備えて構成されており、外部制御回路（図示せず）から供給される正電源ＶＤＤＸ及び負電源ＶＳＳＸ、基準クロック信号ＣＬＸ及び逆位相のクロック信号ＣＬＸINV 、スタート信号ＳＰＸ等に基づいて、画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングするために、データ線３５毎にサンプリング回路駆動信号をパルス的に線順次に印加する。このサンプリング回路駆動信号は、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、サンプリング回路駆動信号線３０６を介して供給される。
【００６８】
また、共通電極電位信号ＬＣＣＯＭは後述するように、上下導通材１０６に供給され、上下導通材１０６を介して対向基板（図示せず）に形成される共通電極（図示せず）に印加される。
【００６９】
次に、プリチャージ回路２０１は、ＴＦＴ２０２を各データ線３５毎に備えており、プリチャージ信号線２０４がＴＦＴ２０２のソース電極に接続されており、プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲート電極に接続されている。そして、プリチャージ信号線２０４を介して、外部電源からプリチャージ信号ＮＲＳを書き込むために必要な所定電圧の電源が供給され、プリチャージ回路駆動信号線２０６を介して、各データ線３５について画像信号に先行するタイミングでプリチャージ信号ＮＲＳを書き込むように、外部制御回路からプリチャージ回路駆動信号ＮＲＧが供給される。プリチャージ回路２０１は、好ましくは中間階調レベルの画像信号に相当するプリチャージ信号（画像補助信号）を供給する。
【００７０】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、ＴＦＴ３０２のソース電極には、画像信号線３０４が接続されている。また、 ＴＦＴ３０２のゲート電極には、サンプリング回路駆動信号線３０６が接続されている。従って、データ線駆動回路１０１からサンプリング回路駆動信号線３０６を介してサンプリング回路駆動信号が入力されたＴＦＴ３０２は導通状態となり、外部制御回路（図示せず）から画像信号線３０４を介して供給される画像信号ＶＩＤ１〜ＶＩＤ６が各データ線３５に書き込まれることになる。
【００７１】
そして、本実施の形態では、隣接する６つのＴＦＴ３０２のゲート電極に対して同時にサンプリング回路駆動信号を印加し、複数のデータ線３５をグループ毎に順次選択するように構成している。また画像信号は、所定のドット周波数を有するシリアル信号として外部制御回路に入力され、当該外部制御回路において６相のパラレル信号に相展開され、６つの画像信号ＶＩＤ１〜ＶＩＤ６としてＴＦＴ３０２を介してデータ線３５に供給される。
【００７２】
このように複数の画像信号線３０４を用いて画像信号を相展開するのは、画像信号のドット周波数が速い場合でもシフトレジスタの駆動周波数を低減させるためである。シフトレジスタの駆動周波数を低減させることができれば、シフトレジスタにクロック信号を供給する外部制御回路の負荷を軽減することができ、また、シフトレジスタの消費電流を低く抑えることができる。更にはシフトレジスタを構成するＴＦＴの寿命も延ばすことができる。
【００７３】
画像信号の相展開数は、サンプリング回路３０１を構成するＴＦＴ３０２の書き込み能力で決定される。画像信号の相展開数には制約がないが、画像信号の相展開数が少ない方が外部制御回路に係るコストを低減できるという利点がある。また、同時に選択するＴＦＴ３０２の個数は、必ずしも画像信号の相展開数と等しくする必要はなく、相展開数より少ない個数としても良い。
【００７４】
更に、画像信号の相展開数を３、６、１２、１８、２４、‥‥といった３の倍数に設定すれば、画像信号線３０４が３の倍数で形成できるため、ビデオ表示する際に有利である。これは、カラー画像信号が３つの色（赤、緑、青）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましいからである。また、少なくとも画像信号の相展開数分だけ、画像信号線３０４が必要であることは言うまでもない。
【００７５】
そして、以上のように構成された本実施の形態の液晶装置１０においては、上述したような構成のクロック信号位相差補正回路５００を、図８に示すように、クロック信号ＣＬと逆位相クロック信号ＣＬINVの入力部と、データ線駆動回路１０１及び走査線駆動回路１０４との間に設けている。また、クロック信号位相差補正回路５００の配置箇所は図８に示した例に限られるものではない。さらに、液晶装置の別の構成例を図９に示す。図９は図８とほぼ同じ構成を有するが、異なる点は、走査線駆動回路１０４が走査線３１の両側に設けられており、一方の側の走査線駆動回路１０４とクロック信号ＣＬＹと逆位相クロック信号ＣＬＹINVの入力部との間にはクロック信号位相差補正回路５００ａを、他方の側の走査線駆動回路１０４とクロック信号ＣＬＹと逆位相クロック信号ＣＬＹINVの入力部との間にはクロック信号位相差補正回路５００ｂを夫々設けている。このように構成することにより、左右の走査線駆動回路１０４から走査線３１へ供給される走査信号のタイミングのずれをより一層確実に防止することができる。
【００７６】
このようにクロック信号ＣＬＸとその逆位相クロック信号ＣＬＸINVの入力部とデータ線駆動回路１０１との間の一箇所、及びクロック信号ＣＬＹとその逆位相クロック信号ＣＬＹINVと走査線駆動回路１０４との間の一箇所にクロック信号位相差補正回路５００を設けた構成においては、クロック信号位相差補正回路５００とデータ線駆動回路１０１及び走査線駆動回路１０４との間にクロック信号線を長く引き回す場合には、クロック信号線の容量により信号が劣化することも考えられる。
【００７７】
しかし、上述したように、本実施の形態のクロック信号位相差補正回路５００には、双安定回路５０２の後段に第２バッファー回路５０３が備えられており、更に第２バッファー回路は適切なサイズで形成されているため、本実施の形態のようにクロック信号位相差補正回路５００を配置した場合でも、クロック信号位相差補正回路５００の駆動能力が低下せず、クロック信号の位相の合わせ込みを確実に行うことができる。以下、本実施の形態のクロック信号位相差補正回路５００の詳細な構成について説明する。なお、図９に示すクロック信号位相差補正回路５００ａ，５００ｂもクロック信号位相差補正回路５００と同様な構成である。
【００７８】
また、パターンレイアウト時の例としては、クロック信号と逆位相のクロック信号の引き回し抵抗が変わってしまうと信号の位相差が生じるので、抵抗の高いポリシリコン膜（走査線と同一膜で形成）で引き回す配線はクロック信号及び逆位相クロック信号共に略同じ抵抗になるようにその線幅と長さを揃え、配線の長さが変わる部分は低抵抗なアルミニウム膜（データ線と同一膜で形成）で引き回すようにすることが好ましい。これにより、配線における抵抗差が生じないので、外部から入力されたクロック信号及び逆位相クロック信号の位相差をほぼ揃えることが可能となり、誤動作の生じない液晶装置を提供することができる。
【００７９】
例えば、図１０は、図１１に示すクロック信号位相差補正回路５００のパターンレイアウト例を示す図であるが、クロック信号ＣＬと逆位相クロック信号ＣＬINVを各インバータＡ，Ａ'，Ｂ，Ｂ'，Ｃ，Ｃ'，Ｄ，Ｄ'に供給するための抵抗の高いポリシリコン膜（例えば、走査線と同一膜で形成）で引き回す配線ａ，ａ'，ｂ，ｂ'，ｃ，ｃ'，ｄ，ｄ'は、各インバータ毎にその線幅と長さが揃えられており、クロック信号ＣＬと逆位相クロック信号ＣＬINVの引き回し抵抗を変えないように構成されている。また、配線の長さが変わる部分ｅ１〜ｅ８は低抵抗なアルミニウム膜（例えば、データ線と同一膜で形成）等で引き回すように構成されており、配線における抵抗差を生じさせることがない。
【００８０】
また、各インバータのサイズについては、図１０に示すように、インバータＡ，Ａ'，Ｂ，Ｂ'は幅ｗ１、長さｈ１のサイズに形成されているが、次段のインバータＣ，Ｃ'は幅ｗ１、長さｈ２（＞ ｈ１）とインバータＡ，Ａ'，Ｂ，Ｂ'よりも大きなサイズに形成されている。更に次段のインバータＤ，Ｄ７'は幅ｗ２（＞ｗ１）、長さｈ１と、インバータＣ，Ｃ'よりも大きなサイズに形成されている。このように、カスケード接続されるインバータ回路は、前段のインバータ回路のサイズに対して約２〜４倍の大きさになるように設計している。
【００８１】
以上のような構成により、データ線駆動回路１０１または走査線駆動回路１０４とクロック信号と逆位相クロック信号の入力部との間にクロック信号位相差補正回路５００を設けた場合でも、正帰還作用のためのインバータの駆動能力を低減させることがなく、図２（ｂ）に示すように位相差Ｔが生じたクロック信号ＣＬ及び逆位相クロック信号ＣＬINVが供給された場合でも、第２バッファー回路５０３側の供給線Ｒ３，Ｒ３'において互いに位相差の無いクロック信号及び逆位相クロック信号を出力することができる。
【００８２】
さらに、クロック信号位相差補正回路５００は、液晶装置１０のコーナー部等に設置することができ、データ線駆動回路１０１及び走査線駆動回路１０４のレイアウト面積を増大させることなく、液晶装置１０の小型化を実現することができる。特に、本実施の形態のクロック信号位相差補正回路のように、双安定回路により帰還をかける構成の場合には、相補型ＴＦＴ構造のインバータ回路が必要となり、相補型ＴＦＴ構造のインバータ回路は正電源と負電源を引き回す必要がある。しかし、本実施の形態においては、このように液晶装置用基板１上において比較的大きな占有面積を必要とする回路を、周辺回路の配置に影響を与えることのない液晶装置１０のコーナー部等に設置することができ、周辺回路の高集積化を妨げることがない。従って、本実施の形態によれば、高集積化された周辺回路を内蔵した小型で誤動作の無い液晶装置を提供することができる。
【００８３】
また、図９に示すように、両方の走査線駆動回路１０４の夫々にクロック信号位相差補正回路５００ａ，５００ｂによりクロック信号を供給した場合でも、何れのクロック信号位相差補正回路５００ａ，５００ｂも走査線駆動回路１０４の配置に影響を与えない位置に設けることができるので、走査線駆動回路１０４の高集積化を妨げることがない。
【００８４】
また、走査線駆動回路１０４に限らず、複数の駆動回路へクロック信号を供給する場合には、各々の駆動回路の前で位相補正ができるように、本発明のクロック信号位相差補正回路を設ければ良い。これにより、各々の駆動回路から出力される信号のずれを防止することができる。
【００８５】
なお、本実施の形態においては、夫々の駆動回路におけるシフトレジスタは夫々１系列であったが、複数の系列のシフトレジスタを用いる場合には、系列数に応じた個数のクロック信号位相差補正回路を設けることが必要である。つまり、Ｎ（Ｎ＝１，２，‥‥）系列のシフトレジスタを用いる場合には、Ｎ個のクロック信号位相差補正回路を設けてもよい。このように構成することにより、全ての系列のシフトレジスタにおいて誤動作を防止することができる。
【００８６】
また、本発明は、データ線駆動回路１０１あるいは走査線駆動回路のシフトレジスタ動作ばかりでなく、ある信号に対してその反転信号を使って駆動する回路に対して広く効果を発揮することができる。
【００８７】
なお、以上に説明したようなクロック信号位相差補正回路、データ線駆動回路、サンプリング回路、又は走査線駆動回路は、夫々画素領域のＴＦＴ３０と同一の薄膜形成工程で形成することができ、製造上有利である。
【００８８】
（液晶装置の構成）
また、以上の液晶装置用基板と対向基板とを貼り合わせた液晶装置１０の一例を図１２及び図１３に示す。図１２は液晶装置全体の平面図であり、図１３は図１２のＨ−Ｈ'断面図である。図１２及び図１３に示されるように、プリチャージ回路２０１及びサンプリング回路３０１が、対向基板２に形成された遮光性の周辺見切り５３に対向する位置において液晶装置用基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しない液晶装置用基板１の狭く細長い周辺部分上に設けられている。
【００８９】
図１２及び図１３において、液晶装置用基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶装置の領域）の周囲において両基板を貼り合わせて液晶層５０を包囲する光硬化性樹脂からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【００９０】
周辺見切り５３は、後に画面表示領域に対応して開口が設けられた遮光性のケースに液晶装置用基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えば液晶装置用基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチングにより対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。また、遮光性の周辺見切り５３やの遮光層２３を液晶装置用基板１上に形成しても良い。この様な構成を採れば、液晶装置用基板１と対向基板２の貼り合わせ精度を無視できるため、液晶装置の透過率がばらつかない利点がある。
【００９１】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び外部からの信号入力等を行う実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。ここで、走査線３１の駆動遅延が問題にならないような場合、走査線駆動回路１０４は走査線３１に対して片側のみに形成しても良いし、データ駆動回路１０１を画面表示領域の上下の２辺に沿って両側に設けても良い。この際、例えば一方のデータ線駆動回路１０１には奇数列のデータ線を電気的に接続し、もう一方のデータ線駆動回路１０１には偶数列のデータ線を電気的に接続することで、上下から櫛歯状に駆動するようにしても良い。更に画面表示領域の上辺には、走査線駆動回路１０４に電源や駆動信号を供給するための複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも一箇所で、液晶装置用基板１と対向基板２との間で電気的導通をとるための上下導通材１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２により液晶装置用基板１に固着されている。
【００９２】
また、上述した各実施の形態においては、データ線駆動回路１０１及び走査線駆動回路１０４に対して、クロック信号あるいは画像信号等を出力する外部制御回路を、液晶装置の外部に設けた場合について説明したが、本発明はこれに限られるものではなく、当該制御回路を液晶装置内に設けるようにしても良い。
【００９３】
特に、クロック信号については、クロック信号のみを外部制御回路から供給させ、液晶装置用基板上で逆位相クロック信号を生成する回路を設けるように構成しても良い。
【００９４】
以上説明した液晶装置１０は、カラー液晶プロジェクタ等に適用することができるが、この場合には、３つの液晶装置１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶装置１０においても遮光層２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶装置を適用できる。
【００９５】
また、液晶装置に用いるスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴでも良いし、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【００９６】
更に、液晶装置においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶装置の高輝度化や低消費電力化の利点が得られる。
【００９７】
尚、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶装置用基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、液晶装置用基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【００９８】
なお、上述した実施の形態においては、走査線駆動回路１０４の構成については詳述していないが、特にシフトレジスタ部分についてはデータ線駆動回路１０１と同様の構成を採ることができる。
【００９９】
（電子機器）
次に、以上詳細に説明した液晶装置１０を備えた電子機器の実施の形態について図１４から図１７を参照して説明する。
【０１００】
先ず図１４に、このように液晶装置１０を備えた電子機器の概略構成を示す。
【０１０１】
図１４において、電子機器は、表示情報出力源１０００、上述した外部表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む表示駆動回路１００４、液晶装置１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶装置１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１０を構成する液晶装置用基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０２】
このような構成の電子機器として、図１５に示す液晶プロジェクタ、図１６に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１０３】
次に図１５から図１７に、このように構成された電子機器の具体例を夫々示す。
【０１０４】
図１５において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１０を含む液晶表示モジュールを３個用意し、夫々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１０５】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１０６】
図１６において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶装置１０がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１０７】
また、図１７に示すように、液晶装置用基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape Carrier Package）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１０８】
以上、図１５から図１７を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図１４に示した電子機器の例として挙げられる。
【０１０９】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶装置の駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレ一装置にも適用可能である。
【０１１０】
以上説明したように、本実施の形態によれば、クロック信号と逆位相クロック信号との位相差を確実に無くすように補正しつつ、駆動回路のレイアウト面積の増大を防止することができる。従って、周辺駆動回路を画素ＴＦＴと同一基板内に内蔵した画素が微細で高精細な超小型の液晶装置、当該液晶装置を備えた各種の電子機器を実現できる。
【０１１１】
【発明の効果】
以上説明したように、本発明の電気光学装置の駆動回路によれば、クロック信号位相差補正手段を、少なくともクロック信号の供給線とデータ線または走査線の駆動手段との間に前記クロック信号位相差補正手段を設けたので、クロック信号と逆位相クロック信号との位相差を無くして前記駆動手段の誤動作を防ぐことができる。また、前記クロック信号位相差補正手段は、駆動手段のシフトレジスタの各段毎に設けるのではなく、少なくともクロック信号の供給線と前記駆動手段との間に設けられるので、周辺回路の高集積化を可能とし、高精細で小型な電気光学装置の駆動回路を提供することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態の液晶装置の複数の画素を示した等価回路図である。
【図２】 （ａ）は図１の液晶装置におけるクロック信号位相差補正回路の構成を示す回路図であり、（ｂ）は（ａ）の回路における各位置の信号波形を示す図である。
【図３】 図１の液晶装置におけるクロック信号位相差補正回路の構成を示す回路図であり、（ａ）は全てインバータ回路で構成した場合、（ｂ）は帰還部にＮＡＮＤ回路を用いた場合、（ｃ）は帰還部にＮＯＲ回路を用いた場合の回路図である。
【図４】 クロック信号位相差補正回路における各信号経路の負荷容量を説明するための回路図である。
【図５】 クロック信号位相差補正回路において、第２バッファー回路を多段のインバータ回路で構成した場合の回路図である。
【図６】 図１の液晶装置におけるデータ線駆動回路の構成を示す回路図である。
【図７】 図６のデータ線駆動回路及びサンプリング回路の動作を示すタイミングチャートである。
【図８】 本発明の液晶装置用基板の一例における各種配線、周辺回路等のブロック図である。
【図９】 本発明の液晶装置用基板の他の例における各種配線、周辺回路等のブロック図である。
【図１０】 図８の液晶装置のクロック信号位相差補正回路のパターンレイアウト例を示す図である。
【図１１】 図９のパターンレイアウトにより構成されるクロック信号位相差補正回路を示す回路図である。
【図１２】 図４の液晶装置の全体構成を示す平面図である。
【図１３】 図４の液晶装置の全体構成を示す断面図である。
【図１４】 本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１５】 電子機器の一例としての液晶プロジェクタを示す断面図である。
【図１６】 電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図１７】 電子機器の一例としてのＴＣＰを用いた液晶表示装置を示す斜視図である。
【図１８】 （ａ）は従来のクロック信号位相差補正回路の構成を示す回路図であり、（ｂ）は（ａ）の回路における各位置の信号波形を示す図である。
【図１９】 従来の液晶装置の複数の画素を示した等価回路図である。
【符号の説明】
１‥‥液晶装置用基板
２‥‥対向基板
１０‥‥液晶装置
１１‥‥画素電極
２１‥‥共通電極
２３‥‥遮光層
３０‥‥ＴＦＴ
３１‥‥走査線
３５‥‥データ線
５０‥‥液晶層
５２‥‥シール材
５３‥‥周辺見切り
１０１‥‥データ線駆動回路
１０２‥‥実装端子
１３０、１３２‥‥クロックドインバータ
２０１‥‥プリチャージ回路
２０４‥‥プリチャージ信号供給線
２０６‥‥プリチャージ回路駆動信号線
３０１‥‥サンプリング回路
３０４‥‥画像信号線
３０６‥‥サンプリング回路駆動信号線
４０１‥‥シフトレジスタ
４０２‥‥バッファー回路
４０３‥‥選択回路
５００‥‥クロック信号位相差補正回路
５０１‥‥第１バッファー回路
５０２‥‥双安定回路
５０３‥‥第２バッファー回路
Claims (7)
- 画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記端子から引き出された後、前記画素電極が形成された領域の周囲において、前記第１の走査線駆動回路側を引き回された後、前記画素電極が形成された領域を挟んで前記端子と対向する側を引き回されて、前記第２の走査線駆動回路側に引き回され、
前記クロック信号位相差補正回路は、前記第１の走査線駆動回路の側であって、前記電気光学装置のコーナー部に配置され、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号位相差補正回路から引き出されて前記第１の走査線駆動回路に引き回される第１配線と、前記クロック信号位相差補正回路から引き出された前記第１配線から分岐した後、前記画素電極が形成された領域及び前記第１の走査線駆動回路の周囲を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、
前記第１配線または前記第２配線における、前記クロック信号線と前記逆位相クロック信号線との互いの長さが異なる部分は前記データ線と同一膜の低抵抗な膜で形成されることを特徴とする電気光学装置。 - 画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記クロック信号及び前記逆位相のクロック信号の端子から前記第１の走査線駆動回路に引き回される第１配線と、前記第１配線から分岐した後、前記画素電極が形成された領域を挟んで前記端子と対向する側であって、前記画素電極が形成された領域の周囲及び前記第１の走査線駆動回路の外側を引き回されて前記第２の走査線駆動回路に達する第２配線と、を含み、
前記第１配線及び第２配線はそれぞれ、前記第１及び第２の走査線駆動回路の直前にそれぞれ設けられた前記クロック信号位相差補正回路を経由して前記第１及び第２の走査線駆動回路に引き回され、前記クロック信号線と前記逆位相クロック信号線との互いの長さが異なる部分は前記データ線と同一膜の低抵抗な膜で形成され、
前記クロック信号位相差補正回路は、前記電気光学装置のコーナー部に配置されることを特徴とする電気光学装置。 - 前記クロック信号位相差補正回路は、インバータで構成される一対の第１バッファー回路と、双安定回路と、前記双安定回路の後段に配置され、インバータで構成される一対の第２バッファー回路と、を備えることを特徴とする請求項１又は２のいずれか一項に記載の電気光学装置。
- 前記低抵抗な膜は、アルミニウム膜であることを特徴とする請求項１又は２のいずれか一項に記載の電気光学装置。
- 画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記データ線及び前記走査線の交差に対応して設けられたスイッチング手段と、前記スイッチング手段に電気的に接続された画素電極とを備えた電気光学装置であって、
前記走査線の両端にそれぞれ設けられ、クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタをそれぞれ備える第１及び第２の走査線駆動回路と、
前記クロック信号が入力される端子及び前記逆位相クロック信号が入力される端子と、
前記クロック信号を前記第１及び第２の走査線駆動回路に供給するクロック信号線及び前記逆位相のクロック信号を前記第１及び第２の走査線駆動回路に供給する逆位相クロック信号線と、
前記端子と前記第１及び第２の走査線駆動回路との間に設けられるクロック信号位相差補正回路と、を有し、
前記クロック信号線及び前記逆位相クロック信号線はそれぞれ、前記端子から引き出された後、前記画素電極が形成された領域の周囲において、前記第１の走査線駆動回路側を引き回された後、前記画素電極が形成された領域を挟んで前記端子と対向する側を引き回されて、前記第２の走査線駆動回路側に引き回され、
前記クロック信号位相差補正回路は、インバータで構成される一対の第１バッファー回路と、双安定回路と、前記双安定回路の後段に配置され、インバータで構成される一対の第２バッファー回路と、を備え、
前記第１バッファー回路と前記双安定回路と前記第２バッファー回路の各々のインバータを 1 回ずつ通る信号伝送経路の容量負荷と、前記第１バッファー回路と前記第２バッファー回路の各々のインバータを 1 回ずつ通り且つ前記双安定回路のインバータを通らない信号伝送経路の容量負荷とが同一となることを特徴とする電気光学装置。 - クロック信号と該クロック信号に対して逆位相のクロック信号とに基づいて所定の信号の転送を行うシフトレジスタを備えるデータ線駆動回路をさらに有し、前記クロック信号の端子及び前記逆位相のクロック信号との端子と、前記データ線駆動回路との間にクロック信号位相差補正回路が設けられことを特徴とする請求項１乃至５のいずれか一項に記載の電気光学装置。
- 請求項１乃至請求項６のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208667A JP3841072B2 (ja) | 2003-08-25 | 2003-08-25 | 電気光学装置、および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003208667A JP3841072B2 (ja) | 2003-08-25 | 2003-08-25 | 電気光学装置、および電子機器 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08466498A Division JP3536657B2 (ja) | 1998-03-30 | 1998-03-30 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006146603A Division JP4155309B2 (ja) | 2006-05-26 | 2006-05-26 | 電気光学装置の駆動回路、電気光学装置、及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004126551A JP2004126551A (ja) | 2004-04-22 |
| JP3841072B2 true JP3841072B2 (ja) | 2006-11-01 |
Family
ID=32290654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003208667A Expired - Lifetime JP3841072B2 (ja) | 2003-08-25 | 2003-08-25 | 電気光学装置、および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3841072B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4696576B2 (ja) * | 2005-02-04 | 2011-06-08 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| US7868883B2 (en) | 2005-05-27 | 2011-01-11 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having the same |
| JP4937929B2 (ja) | 2006-01-23 | 2012-05-23 | シャープ株式会社 | 駆動回路およびそれを備えた表示装置ならびに表示装置の駆動方法 |
| JP4967516B2 (ja) * | 2006-08-10 | 2012-07-04 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP5549692B2 (ja) * | 2012-02-10 | 2014-07-16 | 株式会社デンソー | 論理信号絶縁伝送回路 |
| JP2014013301A (ja) | 2012-07-04 | 2014-01-23 | Seiko Epson Corp | 電気光学装置、及び電子機器 |
| CN112201194B (zh) * | 2020-10-21 | 2022-08-23 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
-
2003
- 2003-08-25 JP JP2003208667A patent/JP3841072B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004126551A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3755277B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| JP3846057B2 (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| WO1999028896A1 (fr) | Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique | |
| JP2000310963A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3536653B2 (ja) | 電気光学装置のデータ線駆動回路、電気光学装置、及び電子機器 | |
| JP4793121B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
| JP3536657B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| KR20030082428A (ko) | 시프트 레지스터, 데이터선 구동 회로 및 주사선 구동 회로 | |
| JP3791208B2 (ja) | 電気光学装置の駆動回路 | |
| JP2004334115A (ja) | 電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器 | |
| JP3758503B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| US7315297B2 (en) | Electro-optical apparatus and electronic system | |
| JP3520756B2 (ja) | 電気光学装置の駆動回路、電気光学装置及び電子機器 | |
| JP3841072B2 (ja) | 電気光学装置、および電子機器 | |
| JP4385967B2 (ja) | 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器 | |
| US20080079856A1 (en) | Liquid-crystal device, method for driving liquid-crystal device, projector, and electronic apparatus | |
| JP3484963B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| JP3826902B2 (ja) | 電気光学装置及び電子機器 | |
| JP3893819B2 (ja) | 電気光学装置の駆動回路、データ線駆動回路、走査線駆動回路、電気光学装置、および電子機器 | |
| JP4155309B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| JP3757646B2 (ja) | 電気光学装置の駆動回路及び電気光学装置 | |
| JP2007272162A (ja) | 電気光学装置、及びこれを備えた電子機器 | |
| JP4599808B2 (ja) | 電気光学パネルの駆動回路並びにこれを備えた電気光学装置及び電子機器 | |
| JP2000310964A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
| JP3767599B2 (ja) | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |