JP4967516B2 - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP4967516B2
JP4967516B2 JP2006217827A JP2006217827A JP4967516B2 JP 4967516 B2 JP4967516 B2 JP 4967516B2 JP 2006217827 A JP2006217827 A JP 2006217827A JP 2006217827 A JP2006217827 A JP 2006217827A JP 4967516 B2 JP4967516 B2 JP 4967516B2
Authority
JP
Japan
Prior art keywords
clock signal
wiring
substrate
signal wiring
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006217827A
Other languages
English (en)
Other versions
JP2008040381A (ja
Inventor
和也 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006217827A priority Critical patent/JP4967516B2/ja
Publication of JP2008040381A publication Critical patent/JP2008040381A/ja
Application granted granted Critical
Publication of JP4967516B2 publication Critical patent/JP4967516B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置では、基板上に、複数の画素部が所定パターンで配列される画素領域が形成されると共に、画素領域の周辺に位置する周辺領域には、各画素部を選択して駆動させる周辺回路部が配置される。そして、基板上には、夫々画素部及び周辺回路部の少なくとも一方に電気的に接続されて引き回され、画素部又は周辺回路部を駆動するための、画像信号、クロック信号、制御信号、電源信号等の各種信号の電気的経路を構成する各種配線が設けられる。特許文献1によれば、各種配線は夫々、基板上において、所定方向に沿って互いに並走されて引き回され、同一層に配置される。
特開2003−29287号公報
ここに、各種信号のうちクロック信号は、周辺回路部又は画素部における動作のタイミングを規定する信号となる性質上、他の信号と比較して相対的に高周波数の信号であるため、クロック信号が供給されるクロック信号配線は、他の信号が供給される信号配線と比較して、経時的に消費電力も相対的に大きくなり、発熱量も大きくなるおそれがある。よって、このようなクロック信号が供給される信号線における著しい発熱により、電気光学装置の動作時に、電気光学装置内の温度が上昇し、電気光学物質である例えば液晶が加熱により経時的に劣化し易くなる不具合が生じ得る。
特に、電気光学装置の動作が高速化されると、クロック信号もより高周波数化することにより、クロック信号配線における発熱量もより大きくなり、これに伴い液晶の劣化もより経時的に著しく進行する事態が生じ得る。
本発明は、上述した問題点に鑑みなされたものであり、例えば電気光学装置の動作を高速化しつつ、高品質な表示を行うことが可能な電気光学装置及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上の画素領域に配列された複数の画素部と、前記基板上の前記画素領域の周辺に位置する周辺領域に配置されており、前記複数の画素部を制御する周辺回路部と、前記周辺領域に配列された複数の外部回路接続端子と、該複数の外部回路接続端子のうち第1端子部分から、前記基板上に引き回され、前記画素部及び前記周辺回路部の少なくとも一方に電気的に接続されると共に、一又は複数のクロック信号の電気的経路を構成する少なくとも一本のクロック信号配線と、前記複数の外部回路接続端子のうち第2端子部分から、前記基板上に引き回され、前記画素部及び前記周辺回路部の少なくとも一方に電気的に接続され、前記クロック信号とは異なる複数の他の信号の電気的経路を夫々構成する複数の他の信号配線とを備え、前記複数の他の信号配線のうち少なくとも一本は、前記少なくとも一本のクロック信号配線と異なる層に配置され、前記少なくとも一本のクロック信号配線の幅は、前記少なくとも一本の他の信号配線の幅よりも大きい。
本発明に係る電気光学装置によれば、その動作時には、例えば周辺回路部のうちデータ線駆動回路用の正転クロック信号や反転クロック信号或いは走査線駆動回路用の正転クロック信号や反転クロック信号などの、一又は複数のクロック信号は、複数の外部回路接続端子のうち第1端子部分から、基板上に引き回される少なくとも一本のクロック信号配線を介して、周辺回路部や画素部に供給される。尚、一又は複数のクロック信号は、典型的には、複数種類のクロック信号を意味するが、同一種類のクロック信号が複数ある場合を意味してもよい。このようなクロック信号の供給と並行して又は相前後して、例えば画像信号、制御信号、電源信号などの、クロック信号とは異なる他の信号は、複数の外部回路接続端子のうち第2端子部分から、基板上に引き回される複数の他の信号配線を介して、周辺回路部や画素部に供給される。これらのクロック信号及び他の信号の供給に応じて、例えばデータ線駆動回路、走査線駆動回路などを含む周辺回路部によって、例えば走査線やデータ線を介して画素部が駆動され、画素領域における画像表示動作がアクティブマトリクス駆動方式で行われる。
ここで、本発明では特に、少なくとも一本の他の信号配線は、少なくとも一本のクロック信号配線と異なる層に配置されている。しかも、少なくとも一本のクロック信号配線の幅は、少なくとも一本の他の信号配線の幅よりも大きくなるように構成されている。よって、少なくとも一本のクロック信号配線における、配線幅に反比例する配線抵抗を、かかる配線幅を大きくした分だけ他の信号配線と比較して小さくすることが可能となる。また、既に説明した特許文献1に係る構成と同様にクロック信号配線及び他の信号配線が全て同一層に配置される場合と比較して、基板上における画素領域又は周辺領域において、他の信号配線及びクロック信号配線の配置に要するスペースが、クロック信号配線の配線幅を広げることでより拡大するのを防止することができる。或いは、電気光学装置の小型化或いは高精細化に伴い、基板上における画素領域又は周辺領域において、他の信号配線及びクロック信号配線を配置するためのスペースが所定の割合に限られたとしても、クロック信号配線の配線幅については設計上の自由度を大きく確保することが可能となる。
ここに、配線における消費電力は、配線抵抗に比例して大きくなると共に、配線に供給される信号の周波数が高くなると、経時的な消費電力も大きくなる。また、クロック信号は他の信号と比較して比較的周波数の高い信号であるため、クロック信号配線における消費電力も他の信号配線と比較して比較的大きくなる傾向にある。本発明では、少なくとも一本のクロック信号配線については配線抵抗を、その配線幅を大きくした分だけ、他の信号配線と比較して小さくすることが可能となる。このため、少なくとも一本のクロック信号配線における消費電力が経時的に、他の信号配線と比較して著しく大きくなるのを防止することが可能となり、発熱量を低減することができる。よって、電気光学装置の動作時に、クロック信号配線における著しい発熱に伴って、内部の温度が上昇し、電気光学物質である例えば液晶が加熱されることにより、経時的に劣化するのを防止することが可能となる。
特に、複数種類のクロック信号のうち、他のクロック信号(例えば、比較的低周波で駆動される走査線駆動回路用のクロック信号)と比較して高周波数であるクロック信号(例えば、比較的高周波で駆動されるデータ線駆動回路用のクロック信号)が供給されるクロック信号配線では、消費電力が他のクロック信号配線と比較して経時的に著しく大きくなり、発熱量も大きくなるおそれがある。よって、本発明によれば、例えば、複数種類のクロック信号のうち比較的高周波数のクロック信号が供給されるクロック信号配線について配線幅を、他の信号配線よりも大きくすることで、より有効に、クロック信号配線における発熱量を低減することが可能となる。
尚、本発明に係る、クロック信号配線の「配線幅が大きい」という条件については、外部回路接続端子から基板上に引き回されるクロック信号配線の全部又は大部分に関して「配線幅が大きい」という関係が成立することが好ましい。だが、クロック信号配線の一部に関して「配線幅が大きい」という関係が崩れていても、上述した配線抵抗を低減する効果は、相応に得られる。従って、少なくとも部分的に並んで延びるクロック信号配線や他の信号配線に関して、上述したクロック信号配線の配線抵抗を低減する効果が顕在化する程度にそれらの少なくとも一部において、本発明に係る「配線幅が大きい」という関係が、成立していればよいことになる。要すれば、本発明に係る「少なくとも一本のクロック信号配線の幅は、少なくとも一本の他の信号配線の幅よりも大きい」とは、広義には、上述した配線抵抗を低減する効果が顕在化する程度の、クロック信号配線部分や他の信号配線部分において成立していれば足り、狭義には、クロック信号配線や他の信号配線各々の主要部について、言い換えれば該各々の半分以上の長さに亘って成立していれば足りる。そして好ましくは、配線が交差する箇所或いは中継箇所や、回路部との接続箇所、先端や終端などの特殊箇所を除く、クロック信号配線や他の信号配線の全部或いは大部分について「少なくとも一本のクロック信号配線の幅は、少なくとも一本の他の信号配線の幅よりも大きい」ことが望ましい。
以上の結果、本発明の電気光学装置によれば、小型化及び高精細化、更には動作を高速化しつつ、高品質な画像表示を安定して行うことが可能となる。
本発明に係る電気光学装置の一態様では、前記少なくとも一本の他の信号配線は、前記基板上で平面的に見て、前記少なくとも一本のクロック信号配線と隣接して配置されている。
この態様によれば、少なくとも一本のクロック信号配線は、これとの間で相互に容量カップリングが大きく、相互に電磁ノイズ源としても最も影響を及ぼしあう、これと隣接して配置された他の信号配線と別層になっている。このため、これらの配線は、これらの配線間に介在する層間絶縁膜等を介して基板に垂直な方向に、言い換えれば3次元的に離間している。この離間している分だけ、かかる容量カップリングや電磁ノイズ源としての悪影響を小さくできる。
更に、かかる少なくとも一本のクロック信号配線と、これに最も近い他の信号配線との間にスペースができるので、前記少なくとも一本のクロック信号配線の配線幅を大きくするにあたっての自由度が高くなる。例えば、基板上で平面的に見て、少なくとも一本のクロック信号配線が、これに最も近い他の信号配線と多少或いは大きく重なっても、これらの配線間でショートすることはない。
本発明に係る電気光学装置の一態様では、前記少なくとも一本のクロック信号配線は、前記画素領域及び前記周辺領域のうち少なくとも一方において、前記画素部及び前記周辺回路部のうち少なくとも一方を構成する複数の導電膜が夫々順次に積層された積層構造において、最下層に位置する一の導電膜と同一膜により形成される。
この態様によれば、基板上において、画素部及び周辺回路部は夫々、電極や配線、更には電子素子を構成する複数の導電膜を夫々、画素領域及び周辺領域の各々において順次積層してなる積層構造により構成される。好ましくは、このような積層構造において、少なくとも一本のクロック信号配線は、最下層に位置する一の導電膜と同一膜により形成される。尚、本発明において「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜を意味する。
よって、この態様では、少なくとも一本のクロック信号配線について、当該クロック信号配線が積層構造において一の導電膜より上層側に配置される他の導電膜と同一膜により形成される場合と比較して、基板面に対して垂直をなす方向における、当該クロック信号配線及び基板面間の距離を小さくすると共に、積層構造より上層側で一対の基板間に挟持される電気光学物質からの距離を大きくすることが可能となる。これにより、電気光学装置の動作時、少なくとも一本のクロック信号配線からの発熱が、電気光学物質である例えば液晶に伝わり難くすると共に基板に対しては効率良く熱伝導させることが可能となり、より効果的に、液晶の劣化を防止することができる。逆に、少なくとも一本のクロック信号配線からの発熱を、基板を介して外部へ放熱し易くできる。
この、クロック信号配線が積層構造における最下層に配置される態様では、前記一の導電膜は、前記基板の基板面に接触するように形成されるように構成してもよい。
このように構成すれば、少なくとも一本のクロック信号配線を基板の基板面に接触させて形成することにより、電気光学装置の動作時にクロック信号配線から発生する熱を、より電気光学物質に伝わり難くすると共に基板に対してより効率良く熱伝導させて電気光学装置外に放出させることが可能となる。
本発明に係る電気光学装置の他の態様では、前記少なくとも一本のクロック信号配線は、前記画素部を構成する複数の導電膜のうち互いに異なる層に配置される2つの導電膜のうち一方の導電膜と同一膜により形成されると共に、前記少なくとも一本の他の信号配線は前記2つの導電膜のうち他方の導電膜と同一膜により形成される。
この態様によれば、電気光学装置の製造時、画素部を構成する導電膜と共にクロック信号配線及び他の信号配線を夫々形成することが可能となり、電気光学装置の製造プロセスにおける工程数を削減し、より簡略化することが可能となる。
本発明に係る電気光学装置の他の態様では、前記少なくとも一本のクロック信号配線は、金属膜により形成される。
この態様によれば、少なくとも一本のクロック信号配線をより低抵抗なアルミニウム等の金属材料により形成することで、電気的な抵抗をより低抵抗化させることが可能となる。しかも、少なくとも一本の他の信号配線をより低抵抗なアルミニウム等の金属材料により形成することで、電気的な抵抗をより低抵抗化させることが可能となる。
本発明に係る電気光学装置の他の態様では、前記第1端子部分は、前記少なくとも一本のクロック信号配線と前記基板上において異なる層に配置される。
この態様によれば、電気光学装置を小型化及び高精細化する場合、少なくとも一本のクロック信号配線の配線幅を大きくしても、これと隣接する他の信号配線又はクロック信号配線間の配列間隔とは別に、第1端子部分について、外部回路接続端子の配列間隔(即ち配列ピッチ)を調整することが可能となる。よって、第1及び第2端子部分について夫々外部回路接続端子を等間隔で配列させることができ、電気光学装置の製造プロセスにおいて、外部回路を外部回路接続端子に接続する工程が複雑化する不都合や、係る配列ピッチについて設計変更を要するために製造工程が煩雑となり製造コストの増加を招く等の不具合が生じるのを防止することが可能となる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備する。
本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、動作を高速化、高精細化、小型化しつつ高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置(Field Emission Display及びConduction Electron-Emitter Display)、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
先ず、本実施形態における液晶装置の全体構成について、図1及び図2を参照して説明する。ここに、図1は、TFTアレイ基板をその上に形成された各構成要素と共に、対向基板の側から見た液晶装置の概略的な平面図であり、図2は、図1のH−H'断面図である。
図1及び図2において、液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画素領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。
シール材52が配置されたシール領域の内側に並行して、画素領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
TFTアレイ基板10上における、画素領域10aの周辺に位置する周辺領域には、周辺回路部が、データ線駆動回路101及びサンプリング回路7、走査線駆動回路104、外部回路接続端子102を含んで形成される。
TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画素領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置される。
また、走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画素領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられる。
図2において、TFTアレイ基板10上の画素領域10aには、画素スイッチング用素子としてのTFT(Thin Film Transistor)や走査線、データ線等の配線上に画素電極9aが、更にその上から配向膜16が形成されている。尚、本実施形態では、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。
他方、対向基板20上の画素領域10aには、格子状又はストライプ状の遮光膜23が形成され、この遮光膜23上(図2中遮光膜23より下側)に、液晶層50を介して複数の画素電極9aと対向する対向電極21が形成され、更に、配向膜22が形成される。
液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
次に、液晶装置に係る電気的な構成について、図3及び図4を参照して説明する。ここに、図3は、TFTアレイ基板上の周辺領域における各種駆動回路の配置関係や電気的な接続関係等の構成を概略的に示すブロック図であり、図4は、複数の画素部における各種素子、配線等の等価回路を示す回路図である。
図3において、TFTアレイ基板10上における画素領域10aには、マトリクス状に配置された複数の画素電極9aと、互いに交差して配列された複数の走査線11a及びデータ線6aとが形成され、走査線11a及びデータ線6aの交差に対応して画素に対応する画素部が構築されている。
また、TFTアレイ基板10上における周辺領域には、周辺回路部を構成するデータ線駆動回路101及びサンプリング回路7、走査線駆動回路104、更には複数の外部回路接続端子102が設けられている。
本実施形態において、複数の外部回路接続端子102には、外部回路(図示省略)より、Yクロック信号CLY並びにその反転信号CLYB、Xクロック信号CLX並びにその反転信号CLXB等の複数種類のクロック信号、画像信号VID1〜VID6、電源VSSX、VDDX等、その他の各種信号が供給される。尚、本実施形態では、このような複数種類の信号のうち少なくとも一部が周辺回路部内で生成されて供給されるようにしてもよい。この場合、周辺回路部内で生成されて供給される信号については、外部回路接続端子102を設けなくてもよい。
そして、複数の外部回路接続端子102には、第1端子部分102−1を構成し、複数種類のクロック信号が供給される複数のクロック信号配線用端子102aが含まれると共に、第2端子部分102−2を構成し、クロック信号とは異なる他の信号、即ち画像信号VID1〜VID6、電源VSSX、VDDX等の各種信号が供給される複数の引き回し配線用端子102bが含まれる。
また、複数のクロック信号配線用端子102aには夫々、クロック信号配線801aの一端側が電気的に接続され、複数の引き回し配線用端子102bには夫々、クロック信号配線801a以外の本発明に係る「他の信号配線」の一例として引き回し配線801bの一端側が電気的に接続される。各クロック信号配線801aは、TFTアレイ基板10上の周辺領域において、一端側から他端側に向かって、データ線駆動回路101やサンプリング回路7の周囲に引き回されて、他端側がデータ線駆動回路101や走査線駆動回路104に電気的に接続される。また、各引き回し配線801bも、クロック信号配線801aと同様に、TFTアレイ基板10上の周辺領域において引き回されて、他端側がデータ線駆動回路101や走査線駆動回路104に電気的に接続される。
尚、クロック信号配線801a又は引き回し配線801bは、図3中に示されるように、周辺回路部内でデータ線駆動回路101等に電気的に接続される構成に加えて若しくは代えて、クロック信号又はその他各種信号を供給するために、一端側から他端側に引き回されて、各画素部に電気的に接続される場合もあるが、この構成については図示を省略してある。
本実施形態では、走査線駆動回路104には、例えば外部回路より、クロック信号配線用端子102a及びクロック信号配線801aを介して、Yクロック信号CLY並びにその反転信号である反転Yクロック信号CLYBが供給されると共に、例えば外部回路より引き回し配線用端子102b及び引き回し配線801bを介して、YスタートパルスDY並びに電源VDDY及びVSSYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYBに基づくタイミングで走査信号を順次生成して出力する。
本実施形態では、データ線駆動回路101には、例えば外部回路よりクロック信号配線用端子102a及びクロック信号配線801aを介して、Xクロック信号CLX並びにその反転信号である反転Xクロック信号CLXBが供給されると共に、例えば外部回路より引き回し配線用端子102b及び引き回し配線801bを介して、XスタートパルスDX、2系列のイネーブル信号ENB1及びENB2、並びに電源VDDX及び電源VSSXが夫々供給される。そして、データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号CLXBに基づくタイミングで、2系列のイネーブル信号ENB1及びENB2の各々のパルス幅に基づいて整形されたサンプリング回路駆動信号S1、・・・、Snを順次生成して出力する。尚、イネーブル信号は2系列に限定されず、2系列以上として供給されるようにしてもよい。
サンプリング回路7は、Pチャネル型又はNチャネル型の片チャネル型TFT、若しくは相補型のTFTから構成されたサンプリングスイッチ71を複数備える。サンプリング回路7には、例えば外部回路より引き回し配線用端子102bに供給された画像信号VID1〜VID6が、引き回し配線である画像信号線6を介して供給される。ここで、画像信号線6は、例えば外部回路において、例えば6相にシリアル−パラレル変換、即ち相展開された画像信号VID1〜VID6に対応して6本設けられる。
そして、各サンプリングスイッチ71は、データ線駆動回路101から出力されて供給されるサンプリング回路駆動信号Si(i=1、・・・、n)に応じて、6本のデータ線6aを1群とするデータ線群毎に、画像信号VID1〜VID6を供給する。従って、本実施形態では、複数のデータ線6aをデータ線群毎に駆動するため、駆動周波数が抑えられる。
尚、図3において、上下導通端子106には、外部回路より、引き回し配線用端子102b及び引き回し配線801bを介して、共通電位LCCの共通電源が供給され、上述した対向電極21の基準電位は共通電源に基づいて規定される。
図3に示す液晶装置の画素領域10aにおいて、走査線11a及びデータ線6aの各交点に対応してマトリクス状に配列された複数の画素部には、それぞれ、図3又は図4に示すように、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号VIDk(但し、k=1、2、3、・・・、6)が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。また、TFT30のゲートに、走査線11aの一部をなすゲート電極が電気的に接続されており、画素電極9aはTFT30のドレインに電気的に接続されている。
走査線駆動回路104から出力される走査信号G1、・・・、Gmによって、各走査線11aは線順次に選択される。選択された走査線11aに対応する画素部において、TFT30にゲート電極を介して走査信号Gj(但し、j=1、2、3、・・・、m)が供給されると、TFT30はオン状態となり、画素電極9aには、TFT30を一定期間だけそのスイッチを閉じることにより、データ線6aより画像信号VIDkが所定のタイミングで供給される。これにより、液晶には、画素電極9a及び対向電極21の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号VID1〜VID6に応じたコントラストをもつ光が出射する。
ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と電気的に並列に蓄積容量70を付加する。蓄積容量70の一方の電極は、画素電極9aと電気的に並列にTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線400に接続されている。
次に、上述の動作を実現する画素部の具体的構成の一例について、図5を参照して説明する。図5は、画素部の断面部分の構成を示す断面図である。尚、図5においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、図1から図6の各図について同様であり、係る縮尺については各図毎でも互いに異なることもある。
図5において、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてTFTアレイ基板10上に構築され、このような積層構造が形成された側を対向基板20に対して対向させて、TFTアレイ基板10は配置される。以下、TFTアレイ基板10側の積層構造について詳細に説明する。尚、TFTアレイ基板10及び対向基板20は夫々例えば石英基板、ガラス基板、シリコン基板等により形成される。
まず、積層構造における第1層は、走査線11a及び走査線11aの一部分をなすゲート電極を有するTFT30を含み、走査線11aより上層側には層間絶縁膜41が形成される。走査線11aは、例えばアルミニウムを含む金属材料により形成される金属膜を1層のみで積層した単層膜、若しくはこの金属膜に加えて他の導電膜を含む2層以上の多層膜として形成される。
そして、TFT30は、例えばアモルファスシリコンの半導体層1aを有するボトムゲート構造で形成され、走査線11aの一部分であるゲート電極、半導体層1a、ゲート電極と半導体層1aを絶縁するゲート絶縁膜を含んだ絶縁膜2を備えている。そして、基板面に垂直な垂直方向で、半導体層1aに対してゲート電極とは反対側には、不純物をイオンプランテーション法等により、例えばアモルファスシリコンに打ち込むことにより形成された、TFT30のソース領域1s及びドレイン領域1dが配置されている。
また、TFT30等より上層側には、層間絶縁膜41が形成されると共に、層間絶縁膜41より上層側には、データ線6a等を含む第2層が形成される。第2層には、データ線6a及び中継層600が含まれる。データ線6aは、例えばアルミニウムを含む金属材料により形成される単層の金属膜或いはこのような金属膜を含む多層膜として形成されると共に、層間絶縁膜41を貫通するコンタクトホール81を介して、TFT30のソース領域1sと電気的に接続されている。中継層600は、データ線6aと例えば同一膜により形成され、層間絶縁膜41を貫通するコンタクトホール83を介して、TFT30のドレイン領域1dと電気的に接続されている。
更に、データ線6a等より上層側には、層間絶縁膜42が形成されると共に、層間絶縁膜42より上層側には、蓄積容量70等を含む第3層が形成される。蓄積容量70は、夫々例えばアルミニウムを含む材料により形成される、容量電極300と下部電極71とが誘電体膜75を介して対向配置された構成となっている。容量電極300は、容量配線400の一部として形成されており、容量配線400と電気的に接続されている。また、下部電極71の延在部は、層間絶縁膜42を貫通するコンタクトホール84を介して、中継層600と電気的に接続されている。
また、蓄積容量70等より上層側には、層間絶縁膜43が形成されると共に、層間絶縁膜43より上層側の第4層には、ITO(Indium Tin Oxide)等の透明導電膜からなる画素電極9aが形成される。画素電極9aは、層間絶縁膜43を貫通するコンタクトホール85を介して、下部電極71の延在部と電気的に接続されている(図5参照)。即ち、下部電極71の電位は、画素電位となっている。更に上述したように、下部電極71の延在部と中継層600と、及び、中継層600とTFT30のドレイン領域1dとは、夫々コンタクトホール84及び83を介して、電気的に接続されている。即ち、画素電極9aとTFT30のドレイン領域1dとは、中継層600及び下部電極71の延在部を中継して中継接続されている。
画素電極9aの上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。
以上が、TFTアレイ基板10側の画素部の構成である。尚、本実施形態において、画素部は、図5を参照して説明した構成に限定されず、TFT30は例えばポリシリコンにより半導体層1aやソース領域1s及びドレイン領域1dが形成されるようにしてもよいし、ボトムゲート構造の代わりに、トップゲート構造により形成されてもよい。更には、対向基板20側から入射する入射光に対して、TFTアレイ基板10側からの戻り光によるTFT30の光リーク電流の発生を防止するために、TFTアレイ基板10上において、TFT30より下層側に、対向基板20側の遮光膜23と共に画素の非開口領域(即ち、表示に寄与する表示光を実質的に出射させない領域)を規定するストライプ状或いは格子状の遮光膜を設けるようにしてもよい。
続いて、図1から図5の各図に加えて図6を参照して、本実施形態に係るクロック信号配線801aの構成についてより詳細に説明する。図6(a)は、図3のA−A’断面図であり、図6(b)は、図3のB−B’断面図である。ここに、図6(a)では、クロック信号配線801a及び引き回し配線801bの構成に着目して、これらの基板面に垂直な方向における互いの配置関係について示すと共に、図6(b)では、クロック信号配線801a及びクロック信号配線用端子102aの接続関係に係る構成について示してある。
図6(a)において、複数のクロック信号配線801aのうち、少なくとも一本について、この一本のクロック信号配線801aと隣接する少なくとも一本の引き回し配線801bに対して、TFTアレイ基板10上において異なる層に配置されると共に、配線幅Waが引き回し配線801bの配線幅Wbよりも大きくなるように構成されている。
よって、少なくとも一本のクロック信号配線801aにおける配線抵抗を、引き回し配線801bと比較して小さくすることが可能となる。また、クロック信号配線801a及び引き回し配線801bが全て同一層に配置される場合と比較して、TFTアレイ基板10上において、クロック信号配線801a及び引き回し配線801bの配置に要するスペースが、クロック信号配線801aの配線幅Waを広げることでより拡大するのを防止することができる。或いは、液晶装置の小型化或いは高精細化に伴い、TFTアレイ基板10上における画素領域10a又は周辺領域において、クロック信号配線801a及び引き回し配線801bを配置するためのスペースが所定の割合に限られたとしても、クロック信号配線801aの配線幅Waについては設計上の自由度を大きく確保することが可能となる。
より具体的には、本実施形態では、図5を参照して説明した画素部の積層構造を構成する各種の膜と同一膜により、好ましくは、周辺回路部における配線や電子素子等が形成される。そして、少なくとも一本のクロック信号配線801aは、図5を参照して説明した画素部を構成する積層構造の第1層に配置された走査線11aと、少なくとも配線幅Waが引き回し配線801bの配線幅Wbより大きく形成された一部が、同層に配置され且つ同一膜により形成される。また、クロック信号配線801aと隣接する少なくとも一本の引き回し配線801bは、少なくとも、クロック信号配線801aにおける配線幅Waが当該引き回し配線801bの配線幅Wbよりも大きく形成された部分に隣接する一部が、画素部を構成する積層構造の第2層に配置されたデータ線6a等と同層に配置され且つ同一膜により形成される。
よって、本実施形態では、クロック信号配線801a及び引き回し配線801bが少なくとも部分的に、アルミニウムを含む金属材料よりなる金属膜により形成されるため、配線抵抗を夫々低抵抗化させることが可能となる。また、液晶装置の製造時、走査線11aやデータ線6aの各々と共に、クロック信号配線801a及び引き回し配線801bを夫々形成することができるため、液晶装置の製造プロセスにおける工程数を削減し、より簡略化することが可能となる。
ここに、配線における消費電力は、配線抵抗に比例して大きくなると共に、配線に供給される信号の周波数が高くなると、経時的な消費電力も大きくなる。そして、図3を参照して説明したように外部回路接続端子102に供給される、走査線駆動回路104を駆動するための各種信号のうち、Yクロック信号CLY及び反転Yクロック信号CLYBは比較的周波数の高い信号であり、また、データ線駆動回路101を駆動するための各種信号のうち、Xクロック信号CLX及び反転Xクロック信号CLXBは比較的周波数の高い信号である。よって、Yクロック信号CLY及び反転Yクロック信号CLYBが供給されるクロック信号配線801aにおける消費電力は、走査線駆動回路104を駆動するための他の信号DY等が供給される引き回し配線801bと比較して大きくなり、Xクロック信号CLX及び反転Xクロック信号CLXBの各々が供給されるクロック信号配線801aにおける消費電力は、データ線駆動回路101を駆動するための他の信号DX、ENB1、ENB2等が供給される引き回し配線801bと比較して大きくなる。
本実施形態では、少なくとも一本のクロック信号配線801aについて、配線抵抗を、引き回し配線801bと比較して小さくすることができるため、少なくとも一本のクロック信号配線801aにおける消費電力が経時的に引き回し配線801bと比較して著しく大きくなるのを防止することが可能となり、発熱量を低減することができる。
また、特に、Yクロック信号CLY及び反転Yクロック信号CLYBに基づいて各走査線11aが選択されると、選択された一の走査線11aに沿う方向(図3又は図4中、X0方向)で、各データ線6aがデータ線群毎に選択されるため、Xクロック信号CLX及び反転Xクロック信号CLXBは夫々、Yクロック信号CLY及び反転Yクロック信号CLYBより高周波数の信号として供給される。よって、Xクロック信号CLX及び反転Xクロック信号CLXBが供給されるクロック信号配線801aでは、Yクロック信号CLY及び反転Yクロック信号CLYBが供給されるクロック信号配線801aよりも、消費電力が大きくなり、発熱量も大きくなるおそれがある。
従って、特に、Xクロック信号CLX及び反転Xクロック信号CLXBが供給されるクロック信号配線801aについて、各々の配線幅Waを、引き回し配線801bの配線幅Wbより大きくすることで、より有効に、TFTアレイ基板10上に設けられたクロック信号配線801a全体における発熱量を低減することが可能となる。
また、図6(a)において、Xクロック信号CLX及び反転Xクロック信号CLXBが供給される2本のクロック信号配線801aについては、該クロック信号配線801aが形成される積層構造において、好ましくは、少なくとも部分的に最下層に、更にはこれに加えてTFTアレイ基板10の基板面に接触して、配置される。よって、これら2本のクロック信号配線801aについて夫々、積層構造において最下層より上層側の層に配置される場合と比較して、TFTアレイ基板10の基板面に対して垂直をなす方向における、当該クロック信号配線801a及びTFTアレイ基板10の基板面間の距離を小さくすると共に、TFTアレイ基板10及び対向基板20間に挟持される液晶からの距離を大きくすることが可能となる。これにより、液晶装置の動作時、これら2本のクロック信号配線801aからの発熱が、液晶に伝わり難くすると共にTFTアレイ基板10に対しては効率良く熱伝導させて、液晶装置外に放出させることが可能となる。
よって、本実施形態では、液晶装置の駆動時に、少なくとも一本のクロック信号配線801a、特に、比較的周波数の高いXクロック信号CLX及び反転Xクロック信号CLXBが供給される2本のクロック信号配線801aにおける著しい発熱に伴って、内部の温度が上昇し、液晶が加熱されることにより、経時的に劣化するのをより有効に防止することが可能となる。
ここで、本実施形態では、図6(b)に示すように、複数の外部回路接続端子102のうち、第1端子部分102−1を構成するクロック信号配線用端子102aは、例えば画素部における積層構造の第2層のデータ線6a等と同層に配置され且つ同一膜により形成され、クロック信号配線801aは、絶縁膜2及び層間絶縁膜41を貫通して開孔されたコンタクトホール86hを介して、クロック信号配線用端子102aと電気的に接続される。また、好ましくは、クロック信号配線用端子102aは、第2端子部分102−2を構成する引き回し配線用端子102bと同層に配置され、全ての外部回路接続端子102が同層に配置されるようにしてもよい。尚、クロック信号配線用端子102aや引き回し配線用端子102bの表面は、それよりも上層側の層間絶縁膜42及び43に開孔された開孔87h内に露出される。
よって、本実施形態では、液晶装置を小型化及び高精細化する場合、少なくとも一本のクロック信号配線801aの配線幅Waを上述したように大きくしても、これと隣接する引き回し配線801b又はクロック信号配線801a間の配列間隔とは別に、相隣接するクロック信号配線用端子102a間の配列間隔(即ち配列ピッチ)を調整することが可能となる。よって、クロック信号配線用端子102a及び引き回し配線用端子102bの各端子を等間隔で配列させることができ、液晶装置の製造プロセスにおいて、外部回路を外部回路接続端子102に接続する工程が複雑化する不都合や、係る配列ピッチについて設計変更を要するために製造工程が煩雑となり製造コストの増加を招く等の不具合が生じるのを防止することが可能となる。
よって、以上説明したような本実施形態によれば、液晶装置を小型化及び高精細化、更にはその動作を高速化しつつ、液晶装置において高品質な画像表示を安定して行うことが可能となる。
次に、上述した液晶装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図7は、投射型カラー表示装置の図式的断面図である。
図7において、投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置を含む液晶モジュールを3個用意し、それぞれRGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロックミラー1108によって、RGBの三原色に対応する光成分R、G及びBに分けられ、各色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。この際特に、B光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーンにカラー画像として投射される。
尚、図7を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳導装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。
液晶装置の概略的な平面図である。 図1のH−H'断面図である。 TFTアレイ基板上の周辺領域における各種駆動回路の配置関係や電気的な接続関係等の構成を概略的に示すブロック図である。 複数の画素部における各種素子、配線等の等価回路を示す回路図である。 画素部の断面部分の構成を示す断面図である。 図6(a)は、図3のA−A’断面図であり、図6(b)は、図3のB−B’断面図である。 本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
符号の説明
10…TFTアレイ基板、10a…画素領域、102…外部回路接続端子、102−1…第1端子部分、102−2…第2端子部分、801a…クロック信号配線、801b…引き回し配線

Claims (7)

  1. 基板と、
    該基板上の画素領域に配列された複数の画素部と、
    前記基板上の前記画素領域の周辺に位置する周辺領域に配置され、前記複数の画素部を制御する周辺回路部と、
    前記周辺領域に配列された複数の外部回路接続端子と、
    前記基板上に設けられ、該複数の外部回路接続端子のうち第1端子部分、前記周辺回路部に電気的に接続されると共に、一又は複数のクロック信号の電気的経路を構成する少なくとも一本のクロック信号配線と、
    前記基板上に設けられ、前記複数の外部回路接続端子のうち第2端子部分、前記画素部及び前記周辺回路部の少なくとも一方に電気的に接続され、前記クロック信号とは異なる複数の他の信号の電気的経路を夫々構成する複数の他の信号配線と
    を備え、
    前記複数の他の信号配線のうち少なくとも一本の他の信号配線は、前記少なくとも一本のクロック信号配線と異なる層に配置され、
    前記少なくとも一本のクロック信号配線の幅は、前記少なくとも一本の他の信号配線の幅よりも大きく、
    前記画素部及び前記周辺回路部のうち少なくとも一方は、複数の導電膜が積層された積層構造を有し、
    前記少なくとも一本のクロック信号配線は、前記画素領域及び前記周辺領域のうち少なくとも一方において、前記積層構造の最下層に位置する一の導電膜と同一膜により形成され、
    前記一の導電膜は、前記基板の基板面に接触するように形成されること
    を特徴とする電気光学装置。
  2. 前記少なくとも一本の他の信号配線は、前記基板面に垂直な方向から見て、前記少なくとも一本のクロック信号配線と隣あって配置されていることを特徴とする請求項1に記載の電気光学装置。
  3. 前記少なくとも一本のクロック信号配線は、前記画素部を構成する複数の導電膜のうち互いに異なる層に配置される2つの導電膜のうち一方の導電膜と同一膜により形成されると共に、前記少なくとも一本の他の信号配線は前記2つの導電膜のうち他方の導電膜と同一膜により形成されること
    を特徴とする請求項1または2のいずれか一項に記載の電気光学装置。
  4. 前記少なくとも一本のクロック信号配線は、金属膜により形成され、
    前記少なくとも一本の他の信号配線は、金属膜により形成されることを特徴とする請求項1からのいずれか一項に記載の電気光学装置。
  5. 前記第1端子部分は、前記少なくとも一本のクロック信号配線と前記基板上において異なる層に配置されること
    を特徴とする請求項1からのいずれか一項に記載の電気光学装置。
  6. 前記基板面は、前記基板の前記画素部が配列されている面であること
    を特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
  7. 請求項1からのいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
JP2006217827A 2006-08-10 2006-08-10 電気光学装置及び電子機器 Active JP4967516B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006217827A JP4967516B2 (ja) 2006-08-10 2006-08-10 電気光学装置及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006217827A JP4967516B2 (ja) 2006-08-10 2006-08-10 電気光学装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2008040381A JP2008040381A (ja) 2008-02-21
JP4967516B2 true JP4967516B2 (ja) 2012-07-04

Family

ID=39175413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006217827A Active JP4967516B2 (ja) 2006-08-10 2006-08-10 電気光学装置及び電子機器

Country Status (1)

Country Link
JP (1) JP4967516B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114974164B (zh) * 2022-08-02 2022-12-09 惠科股份有限公司 阵列基板和显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10198292A (ja) * 1996-12-30 1998-07-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3900714B2 (ja) * 1997-10-31 2007-04-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2000349298A (ja) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP3669282B2 (ja) * 2000-05-19 2005-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3841072B2 (ja) * 2003-08-25 2006-11-01 セイコーエプソン株式会社 電気光学装置、および電子機器
JP4747572B2 (ja) * 2004-12-16 2011-08-17 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JP2008040381A (ja) 2008-02-21

Similar Documents

Publication Publication Date Title
JP5239512B2 (ja) 電気光学装置及び電子機器
JP5217752B2 (ja) 電気光学装置及び電子機器
US7570334B2 (en) Electro-optical device and electronic apparatus
JP2010176119A (ja) 電気光学装置及び電子機器
JP5488136B2 (ja) 電気光学装置及び電子機器並びにトランジスター
JP4131283B2 (ja) 電気光学装置及び電子機器
US8643014B2 (en) Electro-optical device and electronic apparatus
JP5370221B2 (ja) 電気光学装置及び電子機器
JP2008026348A (ja) 電気光学装置及び電子機器
JP5233618B2 (ja) 電気光学装置及び電子機器
JP5151337B2 (ja) 電気光学装置及び電子機器
JP2008058864A (ja) 電気光学装置及び電子機器
JP5381282B2 (ja) 電気光学装置及び電子機器
JP5347412B2 (ja) 電気光学装置及び電子機器
JP4967516B2 (ja) 電気光学装置及び電子機器
JP2010210786A (ja) 電気光学装置及び電子機器
JP4935326B2 (ja) 電気光学装置及びこれを備えた電子機器
JP5286782B2 (ja) 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2011180524A (ja) 電気光学装置及び電子機器
JP5360695B2 (ja) 電気光学装置及び電子機器
JP5119875B2 (ja) 電気光学装置及び電子機器
JP2010186118A (ja) 電気光学装置及び電子機器
JP2011075778A (ja) 電気光学装置及び電子機器
JP2010039209A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2010191134A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350