JP2010176119A - 電気光学装置及び電子機器 - Google Patents

電気光学装置及び電子機器 Download PDF

Info

Publication number
JP2010176119A
JP2010176119A JP2009259898A JP2009259898A JP2010176119A JP 2010176119 A JP2010176119 A JP 2010176119A JP 2009259898 A JP2009259898 A JP 2009259898A JP 2009259898 A JP2009259898 A JP 2009259898A JP 2010176119 A JP2010176119 A JP 2010176119A
Authority
JP
Japan
Prior art keywords
transistor element
film
pixel electrode
light
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009259898A
Other languages
English (en)
Other versions
JP2010176119A5 (ja
JP5589359B2 (ja
Inventor
Takusoku Iki
拓則 壹岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009259898A priority Critical patent/JP5589359B2/ja
Priority to US12/652,277 priority patent/US9231109B2/en
Publication of JP2010176119A publication Critical patent/JP2010176119A/ja
Publication of JP2010176119A5 publication Critical patent/JP2010176119A5/ja
Application granted granted Critical
Publication of JP5589359B2 publication Critical patent/JP5589359B2/ja
Priority to US14/951,862 priority patent/US9690153B2/en
Priority to US15/497,784 priority patent/US10276597B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

【課題】例えば、蓄積容量の容量値を大きくし、且つ開口領域のサイズを広げることの両方を可能にする。
【解決手段】容量電極（７１）は、ＩＴＯ等の透明導電材料から構成されており、画素電極と共に、蓄積容量における一対の容量電極を構成している。容量電極（７１）は、画像表示領域の略全体に重なっており、光が透過可能な開口領域においてデータ線（６）の上層側に延びている。データ線（６）及び走査線（１１）は夫々、Ｙ方向及びＸ方向に延在している。各画素は、データ線（６）及び走査線（１１９によって区分けされている。
【選択図】図５

Description

本発明は、例えば素子基板上にスイッチング素子として薄膜トランジスタが画素毎に配置された液晶装置等の電気光学装置及びそのような電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）とを備えることにより、アクティブマトリクス駆動可能に構成されている。ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで前記ＴＦＴの動作を制御すると共に、ＴＦＴがＯＮ（オン）駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、表示画像の高コントラスト化等を目的として、ＴＦＴとＩＴＯ等の透明電極からなる画素電極との間に蓄積容量が設けられる。また、各画素に対応して設けられた画素スイッチング用ＴＦＴ等の素子を遮光することを目的として遮光層が設けられる場合もある。（例えば、特許文献１乃至３参照。）。
特開平７−３３３６５１号公報 特開平１０−１０５７９号公報 特開２００１−５６４８５号公報
しかしながら、液晶装置の動作時において、画像信号に応じて画素電極の電位を一定の期間維持する蓄積容量は、通常、表示領域のうち光を透過させない領域であり、且つデータ線及び走査線等の各種配線が設けられた非開口領域に形成されるため、表示領域を構成する複数の画素のうち実質的に光が透過可能な領域である開口領域を広げつつ、蓄積容量のサイズを広げることは相互にトレードオフの関係にある。
したがって、蓄積容量の容量値を大きくし、且つ開口領域のサイズを広げることを同時に実現することは技術的に困難であり、液晶装置等の電気光学装置の表示性能を高めることについて技術的に難しい問題点があった。
よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、蓄積容量の容量値を大きくし、且つ開口領域のサイズを広げることの両方を可能として、電気光学装置の表示性能を向上させることが可能な電気光学装置及びそのような電気光学装置を備えた電子機器を提供することを課題とする。
本発明に係る第１の電気光学装置は上記課題を解決するために、基板上の表示領域の一部を構成し、且つ光を透過させない非開口領域に形成された第１遮光膜と、前記第１遮光膜上において前記第１遮光膜に重なるトランジスタ素子と、前記トランジスタ素子上において前記トランジスタ素子に重なり、且つ、前記トランジスタ素子に電気的に接続された第２遮光膜と、前記表示領域のうち光が透過可能な開口領域において、前記第２遮光膜の上層側に延びる透明導電膜と、前記開口領域において前記透明導電膜上に形成された誘電体膜と、前記開口領域において前記誘電体膜上に形成され、且つ前記透明導電膜及び前記誘電体膜と共に蓄積容量を構成しており、前記トランジスタ素子に電気的に接続された透明な画素電極とを備える。
本発明に係る第１の電気光学装置によれば、基板上には、例えば、走査線、データ線等の配線やトランジスタ素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画像電極が配置されている。これら走査線、データ線及び画素スイッチング用トランジスタ素子の夫々は、半導体層及び金属膜等の不透明な構成要素を備えているため、当該電気光学装置による画像表示に影響を与えないように、基板上の表示領域のうち光を透過させない非開口領域に形成されている。
第１遮光膜は、基板上の表示領域の一部を構成し、且つ光を透過させない非開口領域に形成されている。したがって、第１遮光膜は、トランジスタ素子の下側から当該素子に向かって入射する光を遮光可能である。尚、非開口領域は、当該電気光学装置を構成する構成要素のうち第１遮光膜等を含む遮光性を有する要素によって規定される。
トランジスタ素子は、前記第１遮光膜上において前記第１遮光膜に重なるように形成されている。トランジスタ素子は、当該電気光学装置の動作時において、例えば、走査線を介してゲートに供給される走査信号に応じてオンオフされ、画素電極に対する画像信号の供給及び非供給を制御する制御素子である。
第２遮光膜は、前記トランジスタ素子上において前記トランジスタ素子に重なっているため、トランジスタ素子をその上側から遮光可能である。第２遮光膜は、トランジスタ素子に電気的に接続されている。第２遮光膜は、例えば、トランジスタ素子のソースに電気的に接続され、且つ画像信号を供給するデータ線の一部を構成する。
透明導電膜は、例えば、ＩＴＯ等の透明導電材料から構成されており、前記表示領域のうち光が透過可能な開口領域において、前記第２遮光膜の上層側に延びている。
誘電体膜は、前記開口領域において前記透明導電膜上に形成された、例えば、透明な膜である。誘電体膜は、後述する容量値を上げるために誘電率が高い材料を用いて薄く形成されているほうが好ましい。
画素電極は、前記開口領域において前記誘電体膜上に形成され、且つ前記透明導電膜及び前記誘電体膜と共に蓄積容量を構成しており、前記トランジスタ素子に電気的に接続された透明な膜であり、例えば、透明導電膜と同様にＩＴＯ等の透明導電材料から構成されている。
本発明に係る第１の電気光学装置によれば、開口領域に蓄積容量を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。加えて、蓄積容量は、透明な膜で構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。
したがって、本発明に係る第１の電気光学装置によれば、蓄積容量の容量値を大きくし、且つ開口領域のサイズを広げることが可能であるため、当該電気光学装置の表示性能を向上させることが可能である。
本発明に係る第１の電気光学装置の一の態様では、前記開口領域において前記透明導電膜は部分的に開口してなる開口部を有し、前記開口部内において前記基板の厚み方向に沿って延びており、前記出力端子及び前記画素電極を相互に電気的に接続する透明な接続部とを備えていてもよい。
この態様によれば、蓄積容量の一部である一対の容量電極の一方を構成する透明導電膜のサイズを極力大きく取りつつ、接続部を介して画素電極及び出力端子相互における電気的な接続が可能になる。
本発明に係る第１の電気光学装置の他の態様では、前記トランジスタ素子に重なるように前記トランジスタ素子の上層側に延び、且つ前記第２遮光膜と共に前記トランジスタ素子を遮光すると共に、前記トランジスタ素子及び前記画素電極を電気的に中継する中継層を含んでいてもよい。
この態様によれば、第２遮光膜及び中継層の両方でトランジスタ素子を遮光可能である。したがって、当該電気光学装置の動作時において、トランジスタ素子に発生しうる光リーク電流を低減可能である。
本発明に係る第１の電気光学装置の他の態様では、前記誘電体膜は、アルミナで構成されていてもよい。
この態様によれば、アルミナは他の誘電材料に比べて相対的に誘電率が高いため、蓄積容量のサイズが一定である場合に設定可能な容量値を高めることが可能である。
本発明に係る第２の電気光学装置は上記課題を解決するために、トランジスタ素子と、前記トランジスタ素子上に配置されると共に前記トランジスタ素子に重なり、且つ、前記トランジスタ素子に電気的に接続された遮光膜と、前記遮光膜上に配置され、互いに隣り合う二つの画素に跨る開口部を有する透明導電膜と、誘電体膜を介して前記透明導電膜と対向して設けられることで蓄積容量を構成すると共に、前記トランジスタ素子に電気的に接続された透明な画素電極と、前記透明導電膜と同一層であって、平面視で前記開口部の内側に配置されており、前記画素電極及び前記トランジスタ素子を互いに電気的に接続する第１中継層と、前記遮光膜と同一層に配置されており、前記画素電極及び前記トランジスタ素子を互いに電気的に接続する島状の第２中継層とを備えている。
本発明に係る第２の電気光学装置によれば、基板上には、例えば、走査線、データ線等の配線やトランジスタ素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画像電極が配置されている。これら走査線、データ線及び画素スイッチング用トランジスタ素子の夫々は、半導体層及び金属膜等の不透明な構成要素を備えているため、当該電気光学装置による画像表示に影響を与えないように、基板上の表示領域のうち光を透過させない非開口領域に形成されている。
トランジスタ素子は、当該電気光学装置の動作時において、例えば、走査線を介してゲートに供給される走査信号に応じてオンオフされ、画素電極に対する画像信号の供給及び非供給を制御する制御素子である。
遮光膜は、前記トランジスタ素子上において前記トランジスタ素子に重なっているため、トランジスタ素子をその上側から遮光可能である。遮光膜は、トランジスタ素子に電気的に接続されている。遮光膜は、例えば、トランジスタ素子のソースに電気的に接続され、且つ画像信号を供給するデータ線の一部を構成する。
透明導電膜は、例えば、ＩＴＯ等の透明導電材料から構成されており、前記表示領域のうち光が透過可能な開口領域において、前記遮光膜の上層側に設けられている。
誘電体膜は、前記開口領域において前記透明導電膜上に形成された、例えば、透明な膜である。誘電体膜は、後述する容量値を上げるために誘電率が高い材料を用いて薄く形成されているほうが好ましい。
画素電極は、前記開口領域において前記誘電体膜上に形成され、且つ前記透明導電膜及び前記誘電体膜と共に蓄積容量を構成しており、前記トランジスタ素子に電気的に接続された透明な膜であり、例えば、透明導電膜と同様にＩＴＯ等の透明導電材料から構成されている。
第１中継層は、透明導電膜と同一層（即ち、画素電極及びトランジスタ素子間の層）に備えられている。尚、ここでの「同一層」とは、透明導電膜と同一の成膜工程によって成膜される層を指す趣旨である。第１中継層は、透明導電膜とは電気的導通を断たれており、画素電極及びトランジスタ素子を互いに電気的に接続するように設けられている。より具体的には、第１中継層は、例えばコンタクトホールを介して下層側のトランジスタの出力端子側と電気的に接続され、更に上層側の画素電極と電気的に接続される。第１中継層を設けることで、トランジスタ素子及び画素電極の電気的導通を好適に実現することができる。
第２中継層は、遮光膜と同一層に島状に配置されており、前記画素電極及び前記トランジスタ素子を互いに電気的に接続する。尚、ここでの「同一層」とは、遮光膜と同一の成膜工程によって成膜される層を指す趣旨である。第２中継層は、遮光膜とは電気的導通を断たれており、画素電極及びトランジスタ素子を互いに電気的に接続するように設けられている。より具体的には、第２中継層は、例えばコンタクトホールを介して下層側のトランジスタの出力端子側と電気的に接続され、更に上層側の画素電極と電気的に接続される。第２中継層を設けることで、トランジスタ素子及び画素電極の電気的導通を好適に実現することができる。
本発明に係る第２の電気光学装置によれば、開口領域に蓄積容量を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。加えて、蓄積容量は、透明な膜で構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。
また本発明に係る第２の電気光学装置では特に、透明導電膜は、互いに隣り合う二つの画素のいずれとも重なるように延在する開口部を有しており、画素電極は、透明導電膜の開口部と少なくとも部分的に重なるように設けられている。また、この開口部の内側に設けられた透明な第１中継層を介してトランジスタ素子と電気的に接続されている。このように構成すれば、透明導電膜の開口部を介して、画素電極及びトランジスタ素子を確実に電気的に接続することが可能であり、中継層も透明であるため開効率の低下を防ぐことができる。
以上説明したように、本発明に係る第２の電気光学装置によれば、蓄積容量の容量値を大きくし、且つ開口領域のサイズを広げることが可能であるため、当該電気光学装置の表示性能を向上させることが可能である。
本発明に係る第２の電気光学装置の一態様では、前記第１中継層は、前記第２中継層より前記トランジスタ素子の半導体層が延在する第１の方向の長さが長い。
この態様によれば、遮光膜と同一層に島状に設けられた第２中継層よりも、第１中継層が画素電極側に突出して設けられており、この透明な第１中継層を経由することで開口率の低下を防止しながらトランジスタ素子との電気的接続を図ることができる。
本発明に係る第２の電気光学装置の他の態様では、前記透明導電膜より上層側且つ前記画素電極より下層側に配置されており、互いに隣り合う画素間の前記蓄積容量を分離する容量分離膜を備える。
この態様によれば、容量分離膜によって互いに隣り合う画素間の蓄積容量が分離されるため、より好適に表示画像の品質を高めることが可能である。また、容量分離膜の面積を調整することで、蓄積容量の大きさを調整することも可能である。
本発明に係る第２の電気光学装置の他の態様では、前記透明導電膜の前記開口部は、互いに隣り合う前記遮光膜の間に設けられ、前記容量分離膜は、平面視で前記画素電極の内側に、且つ前記遮光膜が延在する方向と交差する方向で、前記開口部と前記隣り合う遮光膜との間にそれぞれ設けられた容量分離膜開口部を有し、前記蓄積容量は、前記容量分離膜開口部に沿った形状を有する。
この態様によれば、容量分離膜は遮光膜と容量電極の開口部との間に容量分離膜開口部を有し、その形状に沿って蓄積容量が形成されるので、容量電極と画素電極とが対向配置される領域、すなわち蓄積容量の平面的な面積をできるだけ多く確保することができる。
本発明に係る第２の電気光学装置の他の態様では、前記トランジスタ素子と前記遮光膜との間の層に配置され、前記トランジスタ素子と前記画素電極とを電気的に中継接続する第３中継層を備え、前記第３中継層は、前記トランジスタ素子の半導体層が延在する第１の方向と交わる第２の方向に延びる本体部、及び前記本体部から前記第１の方向に突出する突出部を有しており、前記トランジスタ素子のチャネル部を挟む電極のうち、前記画素電極に電気的に接続される側の電極、及びチャネル部の一部を覆うように設けられている。
この態様によれば、第３中継層がトランジスタ素子と画素電極との電気的な接続を中継すると共に、トランジスタ素子におけるチャネル部を挟む２つの電極であるソース・ドレイン電極のうち画素電極に電気的に接続される側の電極やチャネル部の一部を覆って遮光するように設けられているので、トランジスタ素子における光リーク、すなわち光が当たることによって電流が発生してしまうことを防止することができる。特に画素電極に接続される側の電極及びチャネル部の間のＬＤＤ領域を中心に遮光することが効果的である。
本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。
本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。
本実施形態に係る液晶装置の全体構成を示す平面図である。 図１のＩＩ−ＩＩ´断面図である。 本実施形態に係る液晶装置の電気的な構成を示す回路図である。 本実施形態に係る液晶装置の画像表示領域における配線等の位置関係を透過的に示す模式図である。 本実施形態に係る液晶装置において互いに異なる層の一の層における各構成要素のレイアウトを示した平面図である。 本実施形態に係る液晶装置において互いに異なる層の他の層における各構成要素のレイアウトを示した平面図である。 図４乃至図６の夫々のＶＩＩ−ＶＩＩ´断面図である。 変形例に係る液晶装置の部分断面図である。 第２実施形態に係る液晶装置を構成する各層の位置関係を透過的に示す平面図（その１）である。 第２実施形態に係る液晶装置を構成する各層の位置関係を透過的に示す平面図（その２）である。 第２実施形態に係る液晶装置の積層構造を示す断面図である。 本実施形態の電気光学装置を適用した電子機器の一例であるプロジェクタの構成を示した平面図である。
以下図面を参照しながら、本発明に係る電気光学装置及び電子機器の各実施形態を説明する。以下では、本発明の電気光学装置の一例として、ＴＦＴアクティブマトリクス駆動方式を採用した液晶装置を挙げる。
＜１：液晶装置＞
（第１実施形態）
＜１−１：液晶装置の全体構成＞
先ず、図１及び図２を参照しながら、本実施形態に係る液晶装置１の全体構成を説明する。
図１は、本実施形態に係る液晶装置１の全体構成を示した平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。
図１及び図２において、液晶装置１は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は、本発明の「基板」の一例である。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０は、例えばＴＦＴアレイ基板１０と同様の材料からなる基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、電気光学動作の行われる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。画像表示領域１０ａは、本発明の「表示領域」の一例である。
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。
ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び複数の外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に夫々沿って設けられている。
また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置されている。
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、ＩＴＯ膜からなる透明電極として形成されている。画素電極９上には、配向膜１６が形成されている。
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ膜からなる対向電極２１が複数の画素電極９と対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９と対向電極２１との間には液晶保持容量が形成される。
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
＜１−２：液晶装置の電気的な構成＞
次に、図３を参照しながら、液晶装置１の画像表示領域１０ａにおける電気的な構成を説明する。図３は、本実施形態に係る液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の
各々には、画素電極９、及び、本発明の「トランジスタ素子」の一例であるＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、液晶装置１の動作時において、画素電極９に対する画像信号の供給及び非供給を相互に切り替えるように、画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。
ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、液晶装置１は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。
＜１−３：液晶装置の具体的な構成＞
次に、図４乃至図７を参照しながら、液晶装置１の画素の具体的な構成を説明する。図４は、本実施形態に係る液晶装置１の画像表示領域１０ａにおける、電気光学動作を行うために配置された電極及び配線等の位置関係を図式的に示した平面図である。図５及び図６は、画像表示領域１０ａの一部の構成を詳細に示した平面図である。図５及び図６の夫々は、ＴＦＴアレイ基板１０上において互いに異なる層を実線で示しており、図４より若干広い領域における平面構造を示している。図７は、図４乃至図６の夫々におけるＶＩＩ−ＶＩＩ´線断面図である。尚、図４乃至図７では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
図４において、ＴＦＴアレイ基板１０上には、本発明の「第１遮光膜」の一例である走査線１１と、本発明の「第２遮光膜」の一例であるデータ線６との夫々が、Ｘ方向及びＹ方向の夫々に沿って延びている。データ線６及び走査線１１の交差付近において、走査線１１に重なるようにＴＦＴ３０（即ち、半導体層３０ａ及びゲート電極３０ｂ）が形成されている。走査線１１は、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、ＴＦＴ３０の半導体層３０aを含むように半導体層ａより幅広に形成されている。ここで、後述するように、走査線１１は半導体層３０ａより下層側に配置されているので、このように走査線１１をＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ｂを殆ど或いは完全に遮光できる。その結果、液晶装置１の動作時に、ＴＦＴ３０における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
走査線１１は、遮光性を有しているため、データ線６と共に、画像表示領域１０ａにおける非開口領域を規定している。尚、走査線１１及びデータ線６の夫々は、走査線１１及びデータ線６の夫々の縁が非開口領域を規定していない場合でもよい。言い換えれば、走査線１１及びデータ線６の夫々は、ＴＦＴアレイ基板１０上に形成された他の遮光性の膜によって規定された非開口領域に形成されていればよい。
ＴＦＴ３０は、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。ここで、チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成されていてもよい。
ゲート電極３０ｂは、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域と重なる領域にゲート絶縁膜を介して形成されている。図４では図示を省略しているが、ゲート電極３０ｂは、下層側に配置された走査線１１にコンタクトホール３４を介して電気的に接続されており、走査信号が印加されることによってＴＦＴ３０をオン／オフ制御している。
データ線６は、ＴＦＴ３０上においてＴＦＴ３０に重なっているため、ＴＦＴ３０をその上側から遮光可能である。データ線６は、本発明の「入力端子」の一例であるコンタクトホール３１に電気的に接続されている。データ線６は、例えば、ＴＦＴ３０のソース領域３０ａ１（図７参照。）に電気的に接続され、且つ画像信号をＴＦＴ３０に供給するデータ線の一部を構成している。
一方、ドレイン領域３０ａ３は、本発明の「出力端子」の一例を構成するコンタクトホール３２及び中継層７、及び、本発明の「接続部」の一例であるコンタクトホール３３を介して画素電極９に電気的に接続されている（図７参照。）。
図５において、本発明の「透明導電膜」の一例である容量電極７１は、例えば、ＩＴＯ等の透明導電材料から構成されており、画素電極９と共に、蓄積容量７０における一対の容量電極を構成している。容量電極７１は、画像表示領域１０ａの略全体に重なっており、光が透過可能な開口領域においてデータ線６の上層側に延びている。
データ線６及び走査線１１は夫々、Ｙ方向及びＸ方向に延在している。各画素は、データ線６及び走査線１１によって区分けされている。容量電極７１は、画素電極９（図５において図示省略）より下層側に形成されており、画素毎に開口部５ａを有している。開口部５ａの内側には、画素電極９及びドレイン領域３０ａ３（図７参照。）間を電気的に接続するコンタクトホール３３が、図中上下方向、即ち、ＴＦＴアレイ基板１０の厚み方向に沿って形成されている。したがって、コンタクトホール３３によれば、画素電極９の下層側に形成された容量電極７１に電気的に短絡することなく、画素電極９にドレイン領域３０ａ３から出力される画像信号電位を供給可能である。その結果、画素電極９の下層側に容量電極７１を設けつつ、画素電極９をオン／オフ駆動することができるので、極めて効率的な配線レイアウトを有する液晶装置１を実現することができる。
図６において、画素電極９は、画素毎に島状に形成されている。本実施形態では、各画素はデータ線６及び走査線１１によってマトリクス状に区分けされている。そして、図４において点線のライン９ａで示したように、画素電極９は各画素において、その端部がＴＦＴアレイ基板１０上で平面的に見たときに、データ線６及び走査線１１に部分的に重なるように形成されている。蓄積容量７０は、容量電極７１及び画素電極９が相互に重なる領域に形成されている。
図７において、ＴＦＴアレイ基板１０上には、絶縁膜１２、１３、１４、及び１５、並びに、誘電体膜７２が形成されている。走査線１１、ＴＦＴ３０、データ線６、容量電極７１、及び画素電極９の夫々は、ＴＦＴアレイ基板１０、絶縁膜１２、絶縁膜１４、絶縁膜１５、及び誘電体膜７２の夫々の上に形成されている。
誘電体膜７２は、光が透過可能な開口領域において、容量電極７１上に形成された透明な膜である。誘電体膜７２は、他の誘電体膜より相対的に誘電率が高いアルミナで構成されており、開口領域において、容量電極７１及び画素電極９と共に蓄積容量７０を構成している。アルミナは他の誘電材料に比べて相対的に誘電率が高いため、蓄積容量７０のサイズが一定である場合に設定可能な容量値を高めることが可能である。尚、誘電体膜７２の膜厚が薄いほうが、蓄積容量７０の容量値を高めるためにはより好ましい。
蓄積容量７０は、各々が透明な容量電極７１、誘電体膜７２及び画素電極９によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量７０によれば、開口領域に蓄積容量７０を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。
したがって、液晶装置１によれば、蓄積容量７０の容量値を大きくし、且つ開口領域のサイズを広げることが可能であるため、液晶装置１の表示性能を向上させることが可能である。
（変形例）
次に、図８を参照しながら、本実施形態に係る液晶尚、装置１の変形例を説明する。図８は、本実施形態に係る液晶装置の変形例の構成を示した断面図であって、図７に対応する断面で変形例に係る液晶装置を切った部分断面図である。尚、以下では、液晶装置１と共通する部分に共通の参照符号を付し、その詳細な説明を省略する。
図８において、本例に係る液晶装置では、中継層７ａ、データ線６ａ、コンタクトホール３３ａ、３４、３５、及び３６、絶縁膜１７及び１８、誘電体膜７２ａを備えている点で上述の液晶装置１と相互に異なる。
誘電体膜７２ａは、誘電体膜７２と同様にアルミナで構成されており、容量電極７１及び画素電極９と共に蓄積容量７０を構成している。尚、画像表示領域１０ａの一部を構成する非開口領域では、画素電極９及び容量電極７１間に絶縁膜１８が延びている。画素電極９は、コンタクトホール３６、３５及び３３ａ、中継層７ａ、並びにコンタクトホール３２を介してドレイン領域３０ａ３に電気的に接続されている。本例に係る液晶装置によれば、上述の液晶装置１と同様に、蓄積容量７０の容量値を大きくし、且つ開口領域のサイズを広げることが可能であるため、液晶装置１の表示性能を向上させることが可能である。
データ線６ａは、本発明の「第２遮光膜」の一例であり、絶縁膜１７上に形成されている。データ線６ａは、コンタクトホール３４を介してコンタクトホール３１に電気的に接続されている。
中継層７ａ及びコンタクトホール３２は、本発明の「出力端子」の一例を構成している。中継層７ａは、ＴＦＴ３０に重なるようにＴＦＴ３０の上層側に延び、且つ、データ線６ａと共にＴＦＴ３０を遮光すると共に、ＴＦＴ３０及び画素電極９を電気的に中継している。
したがって、本例に係る液晶装置によれば、データ線６ａ及び中継層７ａの両方でＴＦＴ３０を遮光可能である。よって、当該液晶装置の動作時において、ＴＦＴ３０に発生しうる光リーク電流を低減可能である。
（第２実施形態）
次に、第２実施形態に係る液晶装置について、図９から図１１を参照して説明する。尚、第２実施形態は、上述の第１実施形態と比べて、一部の構成が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略するものとする。
図９及び図１０は夫々、第２実施形態に係る液晶装置を構成する各層の位置関係を透過的に示す平面図である。図１１は、第２実施形態に係る液晶装置の積層構造を示す断面図である。尚、図９では、中継層９１及び９２より下層側の各層を示しており、図１０では、中継層９１及び９２より上層側の各層を示している。また図９、図１０及び図１１では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図１１は、図９及び図１０のＡ−Ａ’線における断面を示すものであるが、上述したように各層・各部材の縮尺を異ならしめてあるため、一部で完全にはＡ−Ａ’線と対応していない部分が存在している。
図９及び図１１において、ＴＦＴアレイ基板１０上には、走査線１１がＸ方向に沿って配置されており、走査線１１より下地絶縁膜１２を介して上層には、半導体層３０ａ及びゲート電極３０ｂを有するＴＦＴ３０が配置されている。
走査線１１は、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、ＴＦＴアレイ基板１０上で平面的に見て半導体層３０aを含むような形状とされている。具体的には、図１０に示すように、半導体層３０ａに沿ってＹ方向に突出するように設けられた突出部を有している。走査線１１は半導体層３０ａより下層側に配置されているので、上述した突出部を有することによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ｂを殆ど或いは完全に遮光できる。その結果、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。
ＴＦＴ３０は、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。ここで、チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成されていてもよい。
ゲート電極３０ｂは、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域３０ａ２と重なる領域にゲート絶縁膜１３を介して、半導体層３０ａの上層側に形成されている。ゲート電極３０ｂは、例えば導電性ポリシリコンから形成されており、下層側に配置された走査線１１にコンタクトホール３４ａ及び３４ｂを介して電気的に接続されている。
ＴＦＴ３０のソース領域３０ａ１は、第１層間絶縁膜１４上に形成された中継層９１と、コンタクトホール３１を介して電気的に接続されている。一方、ドレイン領域３０ａ３は、中継層９１と同層に形成された中継層９２に、コンタクトホール３２を介して電気的に接続されている。中継層９２は、本発明の「第３中継層」の一例である。
図１０及び図１１において、中継層９１は、第２層間絶縁膜１５上に形成されたデータ線６と、コンタクトホール３４を介して電気的に接続されている。データ線６は、本発明の「遮光膜」の一例である。一方、中継層９２は、データ線６と同層に形成された中継層７に、コンタクトホール３４を介して電気的に接続されている。尚、ここでのデータ線６は、本発明の「第２遮光膜」の一例であり、中継層７は、本発明の「第２中継層」の一例である。
中継層７は更に、コンタクトホール３６を介して、後述する容量電極７１と同層に設けられた中継層７５と電気的に接続されている。尚、ここでの中継層７５は、本発明の「第１中継層」の一例である。また中継層７５は、コンタクトホール３７を介して、画素電極９と電気的に接続されている。即ち、ＴＦＴ３０のドレイン領域３０ａ３と画素電極９とは、中継層９２、中継層７、及び中継層７５を順に介して、電気的に中継接続されている。
データ線６及び中継層７の上層側には、第３層間絶縁膜１６を介して蓄積容量７０が形成されている。蓄積容量７０を液晶容量に並列に電気的に接続することで、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となり、液晶素子の保持特性が改善されるため、高コントラスト比を有する液晶装置を実現することができる。
容量電極７１は、本発明の「透明導電膜」の一例であり、液晶容量に電気的に並列に接続された蓄積容量７０の片方の電極として機能し、容量配線３００に電気的に接続されることによって、固定電位に保持されている。容量電極７１は、例えばＩＴＯ等の透明電極によって構成されている。このため、容量電極７１を、開口領域を含む画像表示領域１０ａに重なるように形成しても、開口領域における光透過率を殆ど或いは実践上全く低下させることはない。容量電極７１は、島状に形成された中継層７５を囲うように形成される。言い換えれば、容量電極７１の開口部の内側に中継層７５が形成される。中継層９２は、走査線１１に沿って重なる本体部と、縦に配置されたＴＦＴ３０の少なくともチャネル領域の一部からドレイン領域ａ３を覆うように配置される突出部とを有しており、中継層７は中継層９２の本体部に沿って重なる島状の形状を有する。また、中継層７５は島状の中継層９２から画素電極側に突出するように縦方向の幅が中継層７よりも広く設けられている。容量電極７１の開口部は中継層７と中継層７５とを接続するコンタクトホール３６、及び中継層７５と画素電極９とを接続するコンタクトホール３７とを設けるために開口されている。中継層７はデータ線と同じ遮光性材料で形成されており、画素と画素の間に設けられ、中継層７５は容量電極７１と同じ透明材料で形成されており画素電極側に突出していても画像表示領域１０ａの開口率の低下を招くことはない。そして、容量電極７１の開口部が縦方向の２つの画素の間に跨って設けられているので、透明な中継層７５をその開口部の内側に設けることで、遮光性材料の中継層７及びコンタクトホール３６を画素電極間の位置に設けると共に中継層７と重なる位置にコンタクトホール３６を設けるためのマージンを確保することができる。
容量電極７１上には、誘電体膜７２が形成されている。誘電体膜７２は、容量電極７１上を覆うようにベタ状に形成されている。尚、誘電体膜７２は透明な誘電性材料である窒化シリコン等で構成されるため、誘電体膜７２を、開口領域を含む画像表示領域１０ａに広く形成しても、開口領域における光透過率を殆ど或いは実践上全く低下させることはない。尚、誘電体膜７２の膜厚が薄いほうが、蓄積容量７０の容量値を高めるためにはより好ましい。
また容量電極７１上には、蓄積容量７０を画素間で分離するための容量分離膜８０が形成されている。蓄積容量７０の容量値は、容量分離膜８０の面積を増減させることによって、調整することができる。具体的には、容量分離膜８０を設けることによって、容量電極７１が誘電体膜７２を介して画素電極９と対向配置されなくなってしまう部分においては、蓄積容量７０は形成されない。図１０に示すように、容量分離膜８０は隣り合う画素に跨る容量電極７１の開口部を避けるように略Ｈ状の形状に設けられた容量分離膜開口部を有する。そしてこの容量分離膜の開口部の形状に沿って容量電極７１と画素電極９とが対向配置されて蓄積容量７０を構成する。すなわち、隣り合うデータ線６の間に設けられる容量電極の開口部と隣り合うデータ線６の間にもそれぞれ容量分離膜の開口部が設けられて蓄積容量を構成することで、画素電極９の内側における蓄積容量領域の平面的な面積をできるだけ多く確保している。ここで仮に、蓄積容量７０の容量値が小さい場合、画像信号を保持できる時間が短いため、表示画像の画質はあまり改善しない。一方、蓄積容量７０の容量値が大きい場合、画像信号を長期間保持できるため表示画像の画質の改善を期待することができるものの、画像信号の供給回路や配線等が大型化してしまう。そのため、実際の液晶装置では、蓄積容量７０の容量値が好適な値に調整される。
容量分離膜８０上には、画素電極９が形成されている。図１０に示すように、画素電極９は、データ線６及び走査線１１によってマトリクス状に区分けされた画素毎に、島状に形成されている。尚、ここでの図示は省略しているが、画素電極９上には、液晶層５０（図２参照）に含まれる液晶分子の配向状態を規制するための配向膜１６が形成されている。
蓄積容量７０は、各々が透明な容量電極７１、誘電体膜７２及び画素電極９によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量７０によれば、開口領域に蓄積容量７０を形成可能であるため、非開口領域にのみ蓄積容量を形成する場合に比べてその容量値を増大させることが可能である。
以上説明したように、第２実施形態に係る液晶装置によれば、第１実施形態と同様に蓄積容量７０の容量値を大きくし、且つ開口領域のサイズを広げることが可能であるため、液晶装置の表示性能を向上させることが可能である。
＜２：電子機器＞
次に、図１２を参照しながら、上述した液晶装置を、電子機器の一例であるプロジェクタにライトバルブとして適用した例を説明する。図１２は、プロジェクタの構成例を示す平面図である。
図１２において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
尚、図１２を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
５ａ・・・開口部、６，６ａ・・・データ線、７，７ａ・・・中継層、９・・・画素電極、１０・・・ＴＦＴアレイ基板、１０ａ・・・画像表示領域、１１・・・走査線、３０・・・ＴＦＴ、３０ａ・・・半導体層、３０ａ１・・・ソース領域、３０ａ２・・・チャネル領域、３０ａ３・・・ドレイン領域、３０ｂ・・・ゲート電極、５０・・・液晶、７０・・・蓄積容量、７１・・・容量電極、８０・・・容量分離膜

Claims (10)

  1. 基板上の表示領域の一部を構成し、且つ光を透過させない非開口領域に形成された第１遮光膜と、
    前記第１遮光膜上において前記第１遮光膜に重なるトランジスタ素子と、
    前記トランジスタ素子上において前記トランジスタ素子に重なり、且つ、前記トランジスタ素子の入力端子に電気的に接続された第２遮光膜と、
    前記表示領域のうち光が透過可能な開口領域において、前記第２遮光膜の上層側に延びる透明導電膜と、
    前記開口領域において前記透明導電膜上に形成された誘電体膜と、
    前記開口領域において前記誘電体膜上に形成され、且つ前記透明導電膜及び前記誘電体膜と共に蓄積容量を構成しており、前記トランジスタ素子に電気的に接続された透明な画素電極と
    を備えたことを特徴とする電気光学装置。
  2. 前記開口領域において前記透明導電膜は部分的に開口してなる開口部を有し、
    前記開口部内において前記基板の厚み方向に沿って延びており、前記出力端子及び前記画素電極を相互に電気的に接続する透明な接続部と
    を備えたことを特徴とする請求項１に記載の電気光学装置。
  3. 前記トランジスタ素子に重なるように前記トランジスタ素子の上層側に延び、且つ前記第２遮光膜と共に前記トランジスタ素子を遮光すると共に、前記トランジスタ素子及び前記画素電極を電気的に中継する中継層を含むこと
    を特徴とする請求項１又は２に記載の電気光学装置。
  4. 前記誘電体膜は、アルミナで構成されていること
    を特徴とする請求項１から３の何れか一項に記載の電気光学装置。
  5. トランジスタ素子と、
    前記トランジスタ素子上に配置されると共に前記トランジスタ素子に重なり、且つ、前記トランジスタ素子に電気的に接続された遮光膜と、
    前記遮光膜上に配置され、互いに隣り合う二つの画素に跨る開口部を有する透明導電膜と、
    誘電体膜を介して前記透明導電膜と対向して設けられることで蓄積容量を構成すると共に、前記トランジスタ素子に電気的に接続された透明な画素電極と、
    前記透明導電膜と同一層であって、平面視で前記開口部の内側に配置されており、前記画素電極及び前記トランジスタ素子を互いに電気的に接続する第１中継層と、
    前記遮光膜と同一層に配置されており、前記画素電極及び前記トランジスタ素子を互いに電気的に接続する島状の第２中継層と
    を備えることを特徴とする電気光学装置。
  6. 前記第１中継層は、前記第２中継層より前記トランジスタ素子の半導体層が延在する第１の方向の長さが長いことを特徴とする請求項５に記載の電気光学装置。
  7. 前記透明導電膜より上層側且つ前記画素電極より下層側に配置されており、互いに隣り合う画素間の前記蓄積容量を分離する容量分離膜を備えることを特徴とする請求項５又は６に記載の電気光学装置。
  8. 前記透明導電膜の前記開口部は、互いに隣り合う前記遮光膜の間に設けられ、
    前記容量分離膜は、平面視で前記画素電極の内側に、且つ前記遮光膜が延在する方向と交差する方向で、前記開口部と前記隣り合う遮光膜との間にそれぞれ設けられた容量分離膜開口部を有し、
    前記蓄積容量は、前記容量分離膜開口部に沿った形状を有する
    ことを特徴とする請求項５から７のいずれか一項に記載の電気光学装置。
  9. 前記トランジスタ素子と前記遮光膜との間の層に配置され、前記トランジスタ素子と前記画素電極とを電気的に中継接続する第３中継層を備え、
    前記第３中継層は、前記トランジスタ素子の半導体層が延在する第１の方向と交わる第２の方向に延びる本体部、及び前記本体部から前記第１の方向に突出する突出部を有しており、前記トランジスタ素子のチャネル部を挟む電極のうち、前記画素電極に電気的に接続される側の電極、及び前記チャネル部の一部を覆うように設けられている
    ことを特徴とする請求項５から８のいずれか一項に記載の電気光学装置。
  10. 請求項１から９の何れか一項に記載の電気光学装置を具備してなること
    を特徴とする電子機器。
JP2009259898A 2009-01-05 2009-11-13 電気光学装置及び電子機器 Active JP5589359B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009259898A JP5589359B2 (ja) 2009-01-05 2009-11-13 電気光学装置及び電子機器
US12/652,277 US9231109B2 (en) 2009-01-05 2010-01-05 Electro-optical device and electronic apparatus
US14/951,862 US9690153B2 (en) 2009-01-05 2015-11-25 Electro-optical device and electronic apparatus
US15/497,784 US10276597B2 (en) 2009-01-05 2017-04-26 Electro-optical device and electronic apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009000277 2009-01-05
JP2009000277 2009-01-05
JP2009259898A JP5589359B2 (ja) 2009-01-05 2009-11-13 電気光学装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2010176119A true JP2010176119A (ja) 2010-08-12
JP2010176119A5 JP2010176119A5 (ja) 2012-12-20
JP5589359B2 JP5589359B2 (ja) 2014-09-17

Family

ID=42311120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009259898A Active JP5589359B2 (ja) 2009-01-05 2009-11-13 電気光学装置及び電子機器

Country Status (2)

Country Link
US (3) US9231109B2 (ja)
JP (1) JP5589359B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012215744A (ja) * 2011-04-01 2012-11-08 Seiko Epson Corp 電気光学装置、投射型表示装置、および電子機器
US8643014B2 (en) 2010-11-19 2014-02-04 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2014199402A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9075276B2 (en) 2011-07-22 2015-07-07 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that transmits light with peak transmittances in the wavelength ranges of red, green, and blue
JP2016090827A (ja) * 2014-11-06 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP2018054728A (ja) * 2016-09-27 2018-04-05 株式会社ジャパンディスプレイ 表示装置
JP2020134674A (ja) * 2019-02-19 2020-08-31 株式会社ジャパンディスプレイ 表示装置及び半導体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI444742B (zh) * 2011-07-08 2014-07-11 Au Optronics Corp 電泳顯示面板
JP5834733B2 (ja) * 2011-10-03 2015-12-24 セイコーエプソン株式会社 電気光学装置、電子機器
CN103713792B (zh) 2013-12-23 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法和触摸显示装置
US10564779B2 (en) 2014-04-25 2020-02-18 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and touch display device
CN105527767B (zh) * 2016-01-25 2019-05-03 武汉华星光电技术有限公司 一种阵列基板以及液晶显示器
TWI625847B (zh) * 2016-09-09 2018-06-01 友達光電股份有限公司 畫素結構及其製作方法
KR102599536B1 (ko) * 2017-01-26 2023-11-08 삼성전자 주식회사 생체 센서를 갖는 전자 장치
KR102575531B1 (ko) * 2017-01-31 2023-09-06 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
TWI626497B (zh) * 2017-02-15 2018-06-11 友達光電股份有限公司 主動元件陣列基板及應用其之顯示裝置
CN107302032B (zh) 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
KR20200066501A (ko) * 2018-11-30 2020-06-10 삼성디스플레이 주식회사 표시 패널
TWI685694B (zh) * 2019-03-05 2020-02-21 友達光電股份有限公司 畫素結構
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110890387A (zh) * 2019-11-26 2020-03-17 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN111028687B (zh) * 2019-12-16 2021-10-15 厦门天马微电子有限公司 一种显示面板及显示装置
CN111627935B (zh) 2020-06-09 2023-02-28 厦门天马微电子有限公司 一种显示面板及显示装置
JP2022024476A (ja) * 2020-07-28 2022-02-09 セイコーエプソン株式会社 電気光学装置、および電子機器
CN212783449U (zh) * 2020-09-15 2021-03-23 信利半导体有限公司 一种显示基板及显示装置
JP2022082980A (ja) * 2020-11-24 2022-06-03 セイコーエプソン株式会社 電気光学装置、電子機器、および電気光学装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法
JP2001056485A (ja) * 1998-08-06 2001-02-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004170920A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2004170921A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2004170914A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
US7443456B2 (en) * 2004-11-12 2008-10-28 Innolux Display Corp. Dual mode liquid crystal display device with capacitor electrodes separate from pixel electrode performing and functioning as a reflection electrode

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538086B2 (ja) 1990-01-11 1996-09-25 松下電器産業株式会社 液晶表示デバイスおよびその製造方法
US5459596A (en) 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JP3217210B2 (ja) 1994-06-10 2001-10-09 三菱電機株式会社 液晶表示装置の製造方法
JPH08306926A (ja) 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
FR2739024B1 (fr) 1995-09-21 1997-11-14 Oreal Composition cosmetique ou dermatologique aqueuse comprenant un oligomere filmogene et des particules nanometriques rigides et non-filmifiables ; utilisations
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6313481B1 (en) 1998-08-06 2001-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4021392B2 (ja) 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056485A (ja) * 1998-08-06 2001-02-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000340798A (ja) * 1999-03-19 2000-12-08 Semiconductor Energy Lab Co Ltd 電気光学装置及びその作製方法
JP2004170920A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2004170921A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
JP2004170914A (ja) * 2002-10-31 2004-06-17 Seiko Epson Corp 電気光学装置及び電子機器
US7443456B2 (en) * 2004-11-12 2008-10-28 Innolux Display Corp. Dual mode liquid crystal display device with capacitor electrodes separate from pixel electrode performing and functioning as a reflection electrode
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643014B2 (en) 2010-11-19 2014-02-04 Seiko Epson Corporation Electro-optical device and electronic apparatus
US9299729B2 (en) 2011-04-01 2016-03-29 Seiko Epson Corporation Electro-optical device, projection-type display device, and electronic apparatus
JP2012215744A (ja) * 2011-04-01 2012-11-08 Seiko Epson Corp 電気光学装置、投射型表示装置、および電子機器
US9684212B2 (en) 2011-07-22 2017-06-20 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that transmits light with peak transmittances in the wavelength ranges or red, green, and blue
US9075276B2 (en) 2011-07-22 2015-07-07 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that transmits light with peak transmittances in the wavelength ranges of red, green, and blue
US10247991B2 (en) 2011-07-22 2019-04-02 Seiko Epson Corporation Electro-optical device and electronic apparatus with a pixel that includes three transparent electrodes
JP2014199402A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
JP2019140402A (ja) * 2012-08-10 2019-08-22 株式会社半導体エネルギー研究所 半導体装置
JP2016090827A (ja) * 2014-11-06 2016-05-23 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器
JP2018054728A (ja) * 2016-09-27 2018-04-05 株式会社ジャパンディスプレイ 表示装置
JP2020134674A (ja) * 2019-02-19 2020-08-31 株式会社ジャパンディスプレイ 表示装置及び半導体装置
US11550195B2 (en) 2019-02-19 2023-01-10 Japan Display Inc. Display device and semiconductor device
JP7250558B2 (ja) 2019-02-19 2023-04-03 株式会社ジャパンディスプレイ 表示装置及び半導体装置

Also Published As

Publication number Publication date
US20160077395A1 (en) 2016-03-17
JP5589359B2 (ja) 2014-09-17
US20100171131A1 (en) 2010-07-08
US9231109B2 (en) 2016-01-05
US9690153B2 (en) 2017-06-27
US10276597B2 (en) 2019-04-30
US20170227825A1 (en) 2017-08-10

Similar Documents

Publication Publication Date Title
JP5589359B2 (ja) 電気光学装置及び電子機器
JP5217752B2 (ja) 電気光学装置及び電子機器
JP5245333B2 (ja) 電気光学装置及び電子機器
US8247818B2 (en) Electro-optical device and electronic apparatus
JP5396905B2 (ja) 電気光学装置及び電子機器
JP5287100B2 (ja) 電気光学装置及び電子機器
JP5018336B2 (ja) 電気光学装置及び電子機器
JP5130763B2 (ja) 電気光学装置及び電子機器
JP5499736B2 (ja) 電気光学装置及び電子機器
JP5909919B2 (ja) 電気光学装置及び電子機器
JP5233618B2 (ja) 電気光学装置及び電子機器
JP5470894B2 (ja) 電気光学装置及び電子機器
JP2010191163A (ja) 電気光学装置及び電子機器
JP5195455B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5182116B2 (ja) 電気光学装置及び電子機器
JP5045107B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP2010160308A (ja) 電気光学装置及び電子機器
JP2011180524A (ja) 電気光学装置及び電子機器
JP5804113B2 (ja) 電気光学装置及び電子機器
JP2010186118A (ja) 電気光学装置及び電子機器
JP2010039209A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2011075773A (ja) 電気光学装置及び電子機器
JP5176852B2 (ja) 電気光学装置及び電子機器
JP2012108299A (ja) 電気光学装置及び電子機器
JP5169849B2 (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

R150 Certificate of patent or registration of utility model

Ref document number: 5589359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250