JP2012215744A - 電気光学装置、投射型表示装置、および電子機器 - Google Patents

電気光学装置、投射型表示装置、および電子機器 Download PDF

Info

Publication number
JP2012215744A
JP2012215744A JP2011081642A JP2011081642A JP2012215744A JP 2012215744 A JP2012215744 A JP 2012215744A JP 2011081642 A JP2011081642 A JP 2011081642A JP 2011081642 A JP2011081642 A JP 2011081642A JP 2012215744 A JP2012215744 A JP 2012215744A
Authority
JP
Japan
Prior art keywords
electrode
pixel
layer
light
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011081642A
Other languages
English (en)
Other versions
JP2012215744A5 (ja
JP5810589B2 (ja
Inventor
Satoshi Ito
智 伊藤
Yoshitake Tateno
善丈 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011081642A priority Critical patent/JP5810589B2/ja
Priority to US13/430,960 priority patent/US9299729B2/en
Priority to CN201210090900.0A priority patent/CN102738147B/zh
Publication of JP2012215744A publication Critical patent/JP2012215744A/ja
Publication of JP2012215744A5 publication Critical patent/JP2012215744A5/ja
Application granted granted Critical
Publication of JP5810589B2 publication Critical patent/JP5810589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】蓄積容量の形成領域を広げても、表示光の出射光量の低下や画素電極の端部付近での電位分布の乱れが発生しにくい電気光学装置、投射型表示装置、および電子機器を提供すること。
【解決手段】液晶装置100において各画素では、透光の誘電体層40に対して基板本体10wが位置する側に第1電極層7が設けられ、誘電体層40に対して画素電極9aが位置する側に透光性の第2電極層8aが設けられている。このため、透光性の第1電極層7、透光性の誘電体層40、および透光性の第2電極層8aによって蓄積容量55が構成されている。また、蓄積容量55と画素電極9aとの間に透光性の層間絶縁膜44が設けられている。このため、画素電極9aを研磨により平坦化した平坦面上に形成することができるとともに、共通電位が印加された第1電極層7と画素電極9aの端部との間に余計な電界が発生しない。
【選択図】図6

Description

本発明は、素子基板に蓄積容量が設けられた電気光学装置、該電気光学装置を備えた投射型表示装置、および電子機器に関するものである。
液晶装置や有機エレクトロルミネッセンス装置等のアクティブマトリクス型の電気光学装置では、画素トランジスターおよび透光性の画素電極を備えた画素がマトリクス状に配置されており、走査線を介して供給された走査信号によって画素トランジスターをオンさせた期間を利用して画素トランジスターに画像信号を供給する。また、電気光学装置では、各画素に蓄積容量を設けることにより、表示画像の高コントラスト化等が図られている。その際、蓄積容量を構成する電極は金属膜等の遮光性材料からなるため、画素からの表示光の出射を妨げないように、隣り合う画素電極により挟まれた画素間領域に平面視で重なる領域に設けられる(特許文献1参照)。
しかしながら、電気光学装置において、より高精細な画像を形成すること等を目的に画素ピッチの縮小や画素サイズの小型化を図った場合、特許文献1に記載の構成のままでは、蓄積容量の形成に十分な面積を確保できず、十分な容量値をもった蓄積容量を構成できないという問題点がある。特に、液晶装置のうち、透過型の液晶装置や、基板本体側から表示光を出射するボトムエミッションタイプの有機エレクトロルミネッセンス装置では、表示光の出射を妨げない位置に蓄積容量を設けなければならないという制約があるため、上記の問題点が顕著である。
そこで、図9に模式的に示すように、透光性の画素電極9aに対して平面視で重なる領域に透光性の誘電体層40および透光性の電極7wを設け、電極7wおよび対向基板20側の共通電極21に共通電位を印加する液晶装置が提案されている(特許文献2参照)。かかる構成の液晶装置では、透光性の画素電極9a、透光性の誘電体層40、および透光性の電極7wによって蓄積容量55wが構成されるため、蓄積容量55wの形成領域を広げても、表示光の出射を妨げないという利点がある。
特開2010−96966号公報 特開2010−176119号公報
特許文献2に記載の構成では、画素電極9aの端部付近で液晶層50の配向を好適に制御できず、画像の精細度が低下する等の問題点がある。より具体的には、液晶装置では、素子基板10側の画素電極9aと、対向基板20側において共通電位が印加された共通電極21との間に発生させた縦方向の電界(矢印V1で示す電界)によって液晶分子の配向を制御する。しかしながら、特許文献2に記載の構成において、隣り合う画素電極9aにより挟まれた画素間領域10fと重なる領域では、共通電位が印加された電極7wの上層に誘電体層40しか存在しない。このため、画素電極9aと電極7wとの間に液晶層50を通る余計な電界(矢印V2で示す電界)が発生する。このため、液晶層50において、画素電極9aの端部付近に電位分布の乱れが発生し、液晶分子の配向が乱れてしまう。
以上の問題点に鑑みて、本発明の課題は、蓄積容量の形成領域を広げても、表示光の出射光量の低下や画素電極の端部付近での電位分布の乱れが発生しにくい電気光学装置、該電気光学装置を備えた投射型表示装置、および電子機器を提供することにある。
上記課題を解決するために、本発明に係る電気光学装置は、基板と、該基板の一方面側に設けられた透光性の画素電極と、該画素電極と前記基板との間に設けられ、複数の前記画素電極と各々平面視で重なる透光性の第1電極層、前記画素電極に電気的に接続された透光性の第2電極層、および前記第1電極層と前記第2電極層との間に介在する透光性の誘電体層が積層された蓄積容量と、を備えていることを特徴とする。
本発明では、透光性の第1電極層、透光性の誘電体層、および透光性の第2電極層によって蓄積容量が構成されるため、蓄積容量の形成領域を広げて蓄積容量の容量値の増大を図っても表示光の出射光量を妨げない。また、本発明では、画素電極とは別の2つの透光性電極(第1電極層および第2電極層)を用いたため、蓄積容量と画素電極との間に透光性の層間絶縁膜を設けることができる。従って、隣り合う画素電極の間(画素間領域)の平面視で重なる領域に第1電極層が存在する場合でも、第1電極層と画素電極との層間に少なくとも層間絶縁膜が介在するので、画素電極との端部と第1電極層との間に余計な電界が発生しにくいという利点がある。
本発明において、前記第1電極層は、互いに隣り合う前記画素電極の間と重なる領域に開口部を有し、平面視で前記開口部と重なる領域には、前記画素電極および前記第2電極層を互いに電気的に接続する第1中継電極が設けられている構成を採用することができる。かかる構成によれば、第1電極層を広い範囲にわたって形成した場合でも、画素電極に対する電気的な接続が可能である。また、互いに隣り合う画素電極の間と重なる領域に形成した開口部を利用するため、表示光を出射可能な領域を大幅に狭めることなく、画素電極に対する電気的な接続が可能である。
本発明において、前記第1中継電極は、前記互いに隣り合う画素電極の間に平面視で重なる領域で第1方向に延在する延在部と、該延在部から前記第1方向と交差する第2方向に屈曲した屈曲部と、を有し、前記第1中継電極と前記第2電極層とを電気的に接続するための第1コンタクトホールが前記延在部と重なる領域に設けられ、前記第1中継電極と前記画素電極とを電気的に接続するための第2コンタクトホールが、前記屈曲部と重なる領域に設けられている構成を採用することができる。かかる構成によれば、互いに隣り合う画素電極の間と重なる領域に形成した第1中継電極を利用するため、表示光を出射可能な領域を大幅に狭めることなく、画素電極に対する電気的な接続が可能である。
本発明において、前記画素電極に対応して設けられたトランジスターと、前記トランジスターと前記第1中継電極とを電気的に接続する第2中継電極と、を備え、前記第2中継電極は、平面視で、前記トランジスターと重なるように配置されるとともに、前記互いに隣り合う画素電極の間と重なる領域で第1方向に延在するように配置され、前記第1中継電極は、平面視で、前記互いに隣り合う画素電極の間と重なる領域で前記第1方向に延在して前記第2中継電極と平面視で重なる重なり部と、前記互いに隣り合う画素電極の間と平面視で重なる領域で前記第2中継電極の端部から前記第1方向に突出する突出部と、を有し、前記第2電極層は、前記重なり部と第1コンタクトホールを介して電気的に接続され、前記画素電極は、前記突出部と第2コンタクトホールを介して電気的に接続されている構成を採用することができる。かかる構成によれば、互いに隣り合う画素電極の間と重なる領域に形成した第1中継電極および第2中継電極を利用するため、表示光を出射可能な領域を大幅に狭めることなく、画素電極に対する電気的な接続が可能である。
本発明において、前記第1電極層は、前記誘電体層に対して前記基板側に設けられ、前記第2電極層は、前記誘電体層に対して前記画素電極側に設けられていることが好ましい。かかる構成によれば、第1電極層と画素電極との層間に層間絶縁膜とともに誘電体層も介在することになる。それ故、画素電極との端部と第1電極層との間に余計な電界が発生することを防止することができる。また、第1電極層に対しては、画素電位が印加される画素電極および第2電極層が一方側のみに存在し、第1電極層に対して基板側には、画素電極および第2電極層が存在しない。それ故、画素電極および第2電極層と、データ線等の間に余計な容量が寄生しないため、駆動ロスが発生しない。それ故、低消費電力化を図ることができる。
本発明において、前記第1電極層は、前記誘電体層に対して前記画素電極側に設けられ、前記第2電極層は、前記誘電体層に対して前記基板側に設けられている構成を採用してもよい。かかる構成の場合でも、第1電極層と画素電極との層間に層間絶縁膜を介在させることができるので、画素電極との端部と第1電極層との間に余計な電界が発生することを防止することができる。
本発明において、前記蓄積容量と前記画素電極との間に設けられた層間絶縁膜の表面は、平坦面になっていることが好ましい。かかる構成によれば、隣り合う第2電極層の間に重なる領域では、第2電極層と重なる領域に比して層間絶縁膜の厚さが第2電極層の厚さ分、厚くなる。それ故、第1電極層と画素電極との間に余計な電界が発生しにくいという利点がある。
本発明において、前記第1電極層は、前記画素電極が複数配列された画素配列領域の全面に設けられている場合に適用すると効果的である。本発明では、第1電極層と画素電極との間に余計な電界が発生しにくいので、第1電極層が広い範囲にわたって形成された結果、隣り合う画素電極の間(画素間領域)において第1電極層が位置する面積が広くなった場合でも、余計な電界の影響が発生しにくい。
本発明において、隣り合う前記画素電極の間に対して平面視で重なる領域に遮光層が設けられ、前記蓄積容量は、少なくとも、前記遮光層で囲まれた透光性領域に対して平面視で重なる領域内に設けられていることが好ましい。画素間領域に対して平面視で重なる領域に遮光層が設けられている場合、透光性領域が狭くなりやすいので、本発明を適用した場合の効果が大きい。
本発明に係る電気光学装置を液晶装置として構成する場合、前記基板は、該基板の一方面側に対向配置された透光性の対向基板との間に液晶層を保持する構成となる。
本発明を適用した電気光学装置は、各種電子機器において直視型表示装置等の各種の表示装置に用いることができる。また、本発明を適用した電気光学装置が液晶装置である場合、電気光学装置(液晶装置)は、投射型表示装置に用いることができる。かかる投射型表示装置は、本発明を適用した電気光学装置(液晶装置)に照射される照明光を出射する光源部と、前記液晶装置により変調された光を投射する投射光学系と、を有している。
本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図である。 本発明を適用した液晶装置に用いた液晶パネルの説明図である。 本発明の実施の形態1に係る液晶装置の画素の説明図である。 本発明の実施の形態1に係る液晶装置の画素トランジスター周辺を拡大して示す説明図である。 本発明の実施の形態1に係る液晶装置において蓄積容量を構成する電極層の形成領域を示す説明図である。 本発明の実施の形態1に係る液晶装置の蓄積容量等に用いた各電極の断面的な位置関係を模式的に示す説明図である。 本発明の実施の形態2に係る液晶装置の画素の説明図である。 本発明を適用した液晶装置を用いた投射型表示装置の概略構成図である。 従来の問題点を示す説明図である。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明では、各種の電気光学装置のうち、液晶装置に本発明を適用した場合を中心に説明する。また、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、画素トランジスターを流れる電流の方向が反転する場合、ソースとドレインとが入れ替わるが、本説明では、画素電極が接続されている側(画素側ソースドレイン領域)をドレインとし、データ線が接続されている側(データ線側ソースドレイン領域)をソースとする。また、素子基板に形成される層を説明する際、上層側あるいは表面側とは素子基板の基板本体が位置する側とは反対側(対向基板が位置する側)を意味し、下層側とは素子基板の基板本体が位置する側を意味する。また、以下の説明では、図8を参照して説明した構成との対応が分かりやすいように、共通する部分については同一の符号を付して説明する。
[実施の形態1]
(全体構成)
図1は、本発明を適用した液晶装置(電気光学装置)の電気的構成を示すブロック図である。なお、図1は、あくまで電気的な構成を示すブロック図であり、配線や電極の形状や延在方向、レイアウト等を示しているものではない。
図1において、本形態の液晶装置100(電気光学装置)は、TN(Twisted Nematic)モードやVA(Vertical Alignment)モードの液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画像表示領域10a(画素配列領域)を備えている。液晶パネル100pにおいて、後述する素子基板10(図2等を参照)では、画像表示領域10aの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、電界効果型トランジスターからなる画素トランジスター30、および後述する画素電極9aが形成されている。画素トランジスター30のソースにはデータ線6aが電気的に接続され、画素トランジスター30のゲートには走査線3aが電気的に接続され、画素トランジスター30のドレインには、画素電極9aが電気的に接続されている。
素子基板10において、画像表示領域10aより外周側には走査線駆動回路104やデータ線駆動回路101が設けられている。データ線駆動回路101は各データ線6aに電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。
各画素100aにおいて、画素電極9aは、後述する対向基板20(図2等を参照)に形成された共通電極と液晶層を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に蓄積容量55が付加されている。本形態では、蓄積容量55を構成するために、複数の画素100aに跨る第1電極層7が容量電極層として形成されている。本形態において、第1電極層7には共通電位Vcomが印加されている。
(液晶パネル100pの構成)
図2は、本発明を適用した液晶装置100に用いた液晶パネル100pの説明図であり、図2(a)、(b)は各々、液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
図2(a)、(b)に示すように、液晶パネル100pでは、素子基板10(電気光学装置用素子基板/液晶装置用素子基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の外縁に沿うように枠状に設けられている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。
かかる構成の液晶パネル100pにおいて、素子基板10および対向基板20はいずれも四角形であり、液晶パネル100pの略中央には、図1を参照して説明した画像表示領域10a(画素配列領域)が四角形の領域として設けられている。かかる形状に対応して、シール材107も略四角形に設けられ、シール材107の内周縁と画像表示領域10aの外周縁との間には、略四角形の周辺領域10bが額縁状に設けられている。素子基板10において、画像表示領域10aの外側では、素子基板10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。なお、端子102には、フレキシブル配線基板(図示せず)が接続されており、素子基板10には、フレキシブル配線基板を介して各種電位や各種信号が入力される。
詳しくは後述するが、素子基板10の一方面10sおよび他方面10tのうち、一方面10s側では、画像表示領域10aに、図1を参照して説明した画素トランジスター30、および画素トランジスター30に電気的に接続する画素電極9aがマトリクス状に形成されており、かかる画素電極9aの上層側には配向膜16が形成されている。
また、素子基板10の一方面10s側において、周辺領域10bには、画素電極9aと同時形成されたダミー画素電極9b(図2(b)参照)が形成されている。ダミー画素電極9bについては、ダミーの画素トランジスターと電気的に接続された構成、ダミーの画素トランジスターが設けられずに配線に直接、電気的に接続された構成、あるいは電位が印加されていないフロート状態にある構成が採用される。かかるダミー画素電極9bは、素子基板10において配向膜16が形成される面を研磨により平坦化する際、画像表示領域10aと周辺領域10bとの高さ位置を圧縮し、配向膜16が形成される面を平坦面にするのに寄与する。また、ダミー画素電極9bを所定の電位に設定すれば、画像表示領域10aの外周側端部での液晶分子の配向の乱れを防止することができる。
対向基板20において素子基板10と対向する一方面側には共通電極21が形成されており、共通電極21の上層には配向膜26が形成されている。共通電極21は、対向基板20の略全面あるいは複数の帯状電極として複数の画素100aに跨って形成されており、本形態において、共通電極21は、対向基板20の略全面に形成されている。また、対向基板20において素子基板10と対向する一方面側には、共通電極21の下層側に遮光層108が形成されている。本形態において、遮光層108は、画像表示領域10aの外周縁に沿って延在する額縁状に形成されており、見切りとして機能する。ここで、遮光層108の外周縁は、シール材107の内周縁との間に隙間を隔てた位置にあり、遮光層108とシール材107とは重なっていない。なお、対向基板20において、遮光層108は、隣り合う画素電極9aにより挟まれた画素間領域と重なる領域等にブラックマトリクス部として形成されることもある。
このように構成した液晶パネル100pにおいて、素子基板10には、シール材107より外側において対向基板20の角部分と重なる領域に、素子基板10と対向基板20との間で電気的導通をとるための基板間導通用電極109が形成されている。かかる基板間導通用電極109には、導電粒子を含んだ基板間導通材109aが配置されており、対向基板20の共通電極21は、基板間導通材109aおよび基板間導通用電極109を介して、素子基板10側に電気的に接続されている。このため、共通電極21は、素子基板10の側から共通電位Vcomが印加されている。シール材107は、略同一の幅寸法をもって対向基板20の外周縁に沿って設けられている。このため、シール材107は、略四角形である。但し、シール材107は、対向基板20の角部分と重なる領域では基板間導通用電極109を避けて内側を通るように設けられており、シール材107の角部分は略円弧状である。
かかる構成の液晶装置100において、画素電極9aおよび共通電極21をITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)等の透光性の導電膜により形成すると、透過型の液晶装置を構成することができる。本形態において、液晶装置100は透過型であり、素子基板10および対向基板20のうち、一方側の基板から入射した光が他方側の基板を透過して出射される間に変調されて画像を表示する。
液晶装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、液晶装置100では、使用する液晶層50の種類や、ノーマリホワイトモード/ノーマリブラックモードの別に応じて、位相差フィルムや偏光板等が液晶パネル100pに対して所定の向きに配置される。さらに、液晶装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各液晶装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
本形態において、液晶装置100が、後述する投射型表示装置においてRGB用のライトバルブとして用いられる透過型の液晶装置であって、対向基板20から入射した光が素子基板10を透過して出射される場合を中心に説明する。また、本形態において、液晶装置100は、液晶層50として、誘電異方性が負のネマチック液晶化合物を用いたVAモードの液晶パネル100pを備えている場合を中心に説明する。
(画素の具体的構成)
図3は、本発明の実施の形態1に係る液晶装置100の画素の説明図であり、図3(a)、(b)は各々、素子基板10において隣り合う複数の画素の平面図、および図3(a)のF−F′線に相当する位置で液晶装置100を切断したときの断面図である。図4は、本発明の実施の形態1に係る液晶装置100の画素トランジスター30周辺を拡大して示す説明図である。図5は、本発明の実施の形態1に係る液晶装置100において蓄積容量55を構成する電極層の形成領域を示す説明図であり、図5(a)、(b)は、第1電極層7の形成領域をグレー領域として示す説明図、および第2電極層8aの形成領域をグレー領域として示す説明図である。
なお、図3(a)、図4および図5では、各領域を以下の線
走査線3a=太い実線
半導体層1a=細い実線
ゲート電極3c=点線
ソース電極5aおよびドレイン電極5b(第2中継電極)=細い一点鎖線
データ線6aおよび中継電極6b(第1中継電極)=太い一点鎖線
第2電極層8a=二点鎖線
画素電極9a=太くて長い破線
第1電極層7の開口部7aおよびコンタクトホール42a等=細い実線
で表してある。なお、誘電体層40は第1電極層7と略同様な領域に形成されているので、図3(a)、図4および図5では図示を省略してある。また、図3(a)、図4および図5において、各構成要素の端部が平面視で重なっている場合でも、視認しやすいように互いの位置をずらしてある。
図3(a)、図4および図5に示すように、素子基板10には、複数の画素100aの各々に矩形状の画素電極9aが形成されており、隣り合う画素電極9aにより挟まれた縦横の画素間領域10f(隣り合う画素電極9aの間)と重なる領域に沿ってデータ線6aおよび走査線3aが形成されている。より具体的には、画素間領域10fのうち、X方向(第1方向)に延在する第1画素間領域10gと重なる領域に沿って走査線3aが延在し、Y方向(第2方向)に延在する第2画素間領域10hと重なる領域に沿ってデータ線6aが延在している。データ線6aおよび走査線3aは各々、直線的に延びており、データ線6aと走査線3aとの交差に対応して画素トランジスター30が形成されている。
ここで、データ線6aおよび走査線3aは、遮光性の導電膜から形成されており、遮光層として機能する。また、データ線6aおよび走査線3aからなる遮光層は、画素電極9aの外周端部に重なっている。従って、本形態では、画素電極9aが形成されている領域のうち、データ線6aおよび走査線3aからなる遮光層で囲まれた領域が、表示光が出射される透光性領域10pである。
(画素の断面構成等)
図3(a)、(b)、図4および図5に示すように、素子基板10は、石英基板やガラス基板等の透光性の基板本体10w、基板本体10wの液晶層50側の表面(一方面10s側)に形成された透光性の画素電極9a、画素スイッチング用の画素トランジスター30、および透光性の配向膜16を主体として構成されている。対向基板20は、石英基板やガラス基板等の透光性の基板本体20w、その液晶層50側の表面(素子基板10と対向する一方面側)に形成された透光性の共通電極21、および透光性の配向膜26を主体として構成されている。
素子基板10において、基板本体10wの一方面10s側には、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる走査線3aが形成されており、かかる走査線3aは、画素間領域10fのうち、X方向(第1方向)に延在する第1画素間領域10gと重なる領域に沿って延在している。また、走査線3aは、Y方向(第2方向)に向けて突き出た突出部分3a0を有している。本形態において、走査線3aは、タングステンシリサイド(WSix)等の遮光性導電膜から構成されており、画素トランジスター30に対する遮光膜としても機能している。本形態において、走査線3aは、厚さが200nm程度のタングステンシリサイドからなる。なお、基板本体10wと走査線3aとの間には、シリコン酸化膜等の絶縁膜が設けられることもある。
基板本体10wの一方面10s側において、走査線3aの上層側には、シリコン酸化膜等の絶縁膜12が形成されており、かかる絶縁膜12の表面に、半導体層1aを備えた画素トランジスター30が形成されている。本形態において、絶縁膜12は、例えば、テトラエトキシシラン(Si(OC254)を用いた減圧CVD法やテトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜と、高温CVD法により形成したシリコン酸化膜(HTO(High Temperature Oxide)膜)との2層構造を有している。
画素トランジスター30は、走査線3aとデータ線6aとの交差領域においてデータ線6aの延在方向に長辺方向を向けた半導体層1aと、半導体層1aの長さ方向と直交する方向に延在して半導体層1aの長さ方向の略中央部分に重なるゲート電極3cとを備えている。また、画素トランジスター30は、半導体層1aとゲート電極3cとの間に透光性のゲート絶縁層2を有している。半導体層1aは、ゲート電極3cに対してゲート絶縁層2を介して対向するチャネル領域1gを備えているとともに、チャネル領域1gの両側にソース領域1bおよびドレイン領域1cを備えている。本形態において、画素トランジスター30は、LDD構造を有している。従って、ソース領域1bおよびドレイン領域1cは各々、チャネル領域1gの両側に低濃度領域1b1、1c1を備え、低濃度領域1b1、1c1に対してチャネル領域1gとは反対側で隣接する領域に高濃度領域1b2、1c2を備えている。
半導体層1aは、多結晶シリコン膜等によって構成されている。ゲート絶縁層2は、半導体層1aを熱酸化したシリコン酸化膜からなる第1ゲート絶縁層2aと、CVD法等により形成されたシリコン酸化膜等からなる第2ゲート絶縁層2bとの2層構造からなる。ゲート電極3cは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなり、半導体層1aの両側において、ゲート絶縁層2および絶縁膜12を貫通するコンタクトホール12a、12bを介して走査線3aに導通している。本形態において、ゲート電極3cは、膜厚が100nm程度の導電性のポリシリコン膜と、膜厚が100nm程度のタングステンシリサイド膜との2層構造を有している。
なお、本形態では、液晶装置100を透過した後の光が他の部材で反射した際、かかる反射光が半導体層1aに入射して画素トランジスター30で光電流に起因する誤動作が発生することを防止することを目的に、走査線3aを遮光膜により形成してある。但し、走査線をゲート絶縁層2の上層に形成し、その一部をゲート電極3cとしてもよい。この場合、図3に示す走査線3aは、遮光のみを目的として形成されることになる。
ゲート電極3cの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜41が形成されており、層間絶縁膜41の上層には、ソース電極5aおよびドレイン電極5b(第2中継電極)が同一の導電膜によって形成されている。層間絶縁膜41は、例えば、シランガス(SH4)と亜酸化窒素(N2O)とを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。
ソース電極5aおよびドレイン電極5bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、ソース電極5aおよびドレイン電極5bは、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有している。ソース電極5aは、第2画素間領域10hと重なる領域(データ線6aと重なる領域)に矩形形状に形成されており、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41aを介してソース領域1b(データ線側ソースドレイン領域)に導通している。
ドレイン電極5bは、画素トランジスター30と平面視で重なる矩形部5b1と、矩形部5b1から第1画素間領域10gと重なる領域に沿って延在する帯状部分5b2とを備えている。かかるドレイン電極5bにおいて矩形部5b1は、第2画素間領域10hと重なる領域(データ線6aと重なる領域)で、半導体層1aのドレイン領域1c(画素電極側ソースドレイン領域)と平面視で一部が重なっており、層間絶縁膜41およびゲート絶縁層2を貫通するコンタクトホール41bを介してドレイン領域1cに導通している。
ソース電極5aおよびドレイン電極5bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜42が形成されている。層間絶縁膜42は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。本形態において、層間絶縁膜42の表面は、化学機械研磨等の方法で平坦化されている。
層間絶縁膜42の上層側には、データ線6aおよび中継電極6b(第1中継電極)が同一の導電膜によって形成されている。データ線6aおよび中継電極6bは、導電性のポリシリコン膜、金属シリサイド膜、金属膜あるいは金属膜化合物等の導電膜からなる。本形態において、データ線6aおよび中継電極6bは、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有している。
データ線6aは、画素間領域10fのうち、Y方向(第2方向)に延在する第2画素間領域10hと重なる領域に沿って延在しており、層間絶縁膜42を貫通するコンタクトホール42aを介してソース電極5aに導通している。
中継電極6bは、第1画素間領域10gと平面視で重なる領域において、X方向に延在する延在部6b1と、延在部6b1からY方向に屈曲した屈曲部6b2とを有している。また、中継電極6bは、第1画素間領域10gと平面視で重なる領域において、X方向に延在してドレイン電極5bと平面視で重なる重なり部6b3と、ドレイン電極5bの端部からX方向に突出する突出部6b4とを有しており、重なり部6b3と突出部6b4の一部とによって延在部6b1が構成されている。また、突出部6b4の一部がY方向に屈曲して屈曲部6b2が構成されている。ここで、層間絶縁膜42には、重なり部6b3と重なる位置にコンタクトホール42bが形成されており、中継電極6bは、コンタクトホール42bを介してドレイン電極5bに導通している。
データ線6aおよび中継電極6bの上層側にはシリコン酸化膜等からなる透光性の層間絶縁膜43が形成されている。層間絶縁膜43は、例えば、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成したシリコン酸化膜等からなる。本形態において、層間絶縁膜43の表面は、化学機械研磨等の方法で平坦化されている。
(蓄積容量55の構成)
層間絶縁膜42の上層側には、ITO膜やIZO膜等の透光性導電膜からなる第1電極層7が形成されており、本形態において、第1電極層7はITO膜からなる。第1電極層7は、蓄積容量55を構成するための容量電極である。より具体的には、第1電極層7は、蓄積容量55を構成する一対の容量電極のうち、共通電位Vcomが印加される容量電極であり、複数の画素電極9aに対して重なるように形成されている。本形態において、第1電極層7は、複数の画素100aが配列された画像表示領域10a(画素配列領域)の全体にわたって一体に形成されている(図5(a)のグレー領域)。このため、第1電極層7は、画素間領域10fにも形成されている。かかる第1電極層7には、第1画素間領域10gと重なる領域に開口部7a(第1電極層7の非形成領域/図5(a)の白抜き領域)が設けられており、かかる開口部7aは、第2電極層8aや画素電極9aを下層側の中継電極6bに導通させるのに利用されている。
第1電極層7の上層には透光性の誘電体層40が積層されている。誘電体層40としては、シリコン酸化膜やシリコン窒化膜等のシリコン化合物を用いることができる他、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体層を用いることができる。誘電体層40は、第1電極層7と同等、略全面に形成されているが、第1電極層7の開口部7aと同様、第2電極層8aや画素電極9aを下層側の中継電極6bに導通させる部分に開口部40aが設けられている。
誘電体層40の上層には、ITO膜やIZO膜等の透光性導電膜からなる第2電極層8aが積層されており、本形態において、第2電極層8aはITO膜からなる。第2電極層8aは、誘電体層40を介して第1電極層7に重なっており、第1電極層7および誘電体層40とともに蓄積容量55を構成している。かかる第2電極層8aは、第1画素間領域10gにおいて中継電極6bの延在部6b1と重なっており、第1電極層7の開口部7aおよび誘電体層40の開口部40aの内側において、層間絶縁膜43に形成されたコンタクトホール43a(第1コンタクトホール)を介して中継電極6bの延在部6b1に導通している。また、第2電極層8aは、コンタクトホール43a(第1コンタクトホール)を介して中継電極6bの延在部6b1のうち、重なり部6b3に導通している。
本形態において、第2電極層8aは、画素電極9aと略重なる領域に形成されており、中継電極6bを介して画素電極9aに対して1対1の関係をもって電気的に接続されている(図5(b)のグレー領域)。従って、第2電極層8aは、隣り合う画素電極9aにより挟まれた画素間領域10fと重なる領域が非形成領域(図5(b)の白抜き領域)になっており、かかる非形成領域と重なる領域では誘電体層40の下層側に第1導電層7が位置している。
(層間絶縁膜44および画素電極9a等の構成)
第2電極層8aの上層側には透光性の層間絶縁膜44が形成されており、層間絶縁膜44の上層側には、ITO膜やIZO膜等の透光性導電膜からなる画素電極9aが略四角形の平面形状をもって形成されている。画素電極9aは、第1画素間領域10g付近で中継電極6bの屈曲部6b2と重なっており、画素電極9aは、第1電極層7の開口部7aおよび誘電体層40の開口部40aの内側において、層間絶縁膜44に形成されたコンタクトホール44a(第2コンタクトホール)を介して中継電極6bの突出部6b4に導通している。また、画素電極9aは、コンタクトホール44a(第2コンタクトホール)を介して中継電極6bの突出部6b4のうち、屈曲部6b2に導通している。このようにして、第2電極層8aおよび画素電極9aは、中継電極6bを介して電気的に接続され、中継電極6bおよびドレイン電極5bを介して画素トランジスター30のドレイン領域1cに電気的に接続している。
本形態において、層間絶縁膜44は、テトラエトキシシランと酸素ガスとを用いたプラズマCVD法等により形成されたシリコン酸化膜441と、シリコン酸化膜441の上層側に常圧CVD法等により形成されたドープトシリケートガラス膜442との2層構造になっており、ドープトシリケートガラス膜442は、リンおよびボロンのうちの少なくとも一方がドープされたシリケートガラスである。かかるドープトシリケートガラス膜442のうち、リンドープトシリケートガラス(PSG膜)を形成する場合の使用ガスは、SiH4、PH3、O3等である。ボロンドープトシリケートガラス(BSG膜)を形成する場合の使用ガスは、SiH4、B26、O3等であり、ボロン・リンドープトシリケートガラス膜(BPSG膜)を形成する場合の使用ガスは、SiH4、B26、PH3、O3等である。従って、画素電極9aは、ドープトシリケートガラス膜442の表面上に形成されている。また、ドープトシリケートガラス膜442は、隣り合う画素電極9aにより挟まれた画素間領域10fでは、画素電極9aから露出し、配向膜16に接している。また、ドープトシリケートガラス膜442の表面は、研磨により平坦面になっており、かかる平坦面に画素電極9aが形成されている。かかる研磨には、化学機械研磨を利用することができ、化学機械研磨では、研磨液に含まれる化学成分の作用と、研磨剤と素子基板10との相対移動によって、高速で平滑な研磨面を得ることができる。より具体的には、研磨装置において、不織布、発泡ポリウレタン、多孔質フッ素樹脂等からなる研磨布(パッド)を貼り付けた定盤と、素子基板10を保持するホルダーとを相対回転させながら、研磨を行なう。その際、例えば、平均粒径が0.01〜20μmの酸化セリウム粒子やコロイダルシリカ、分散剤としてのアクリル酸エステル誘導体、および水を含む研磨剤を研磨布と素子基板10との間に供給する。
画素電極9aの表面には配向膜16が形成されている。配向膜16は、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜16は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。
(対向基板20側等の構成等)
対向基板20では、石英基板やガラス基板等の透光性の基板本体20wの液晶層50側の表面(素子基板10に対向する側の面)に、ITO膜等の透光性導電膜からなる共通電極21が形成されており、かかる共通電極21を覆うように配向膜26が形成されている。配向膜26は、配向膜16と同様、ポリイミド等の樹脂膜、あるいはシリコン酸化膜等の斜方蒸着膜からなる。本形態において、配向膜26は、SiOX(x<2)、SiO2、TiO2、MgO、Al23、In23、Sb23、Ta25等の斜方蒸着膜からなる無機配向膜(垂直配向膜)である。かかる配向膜16、26は、液晶層50に用いた誘電異方性が負のネマチック液晶化合物を垂直配向させ、液晶パネル100pは、ノーマリブラックのVAモードとして動作する。
なお、図1および図2を参照して説明したデータ線駆動回路101および走査線駆動回路104には、nチャネル型の駆動用トランジスターとpチャネル型の駆動用トランジスターとを備えた相補型トランジスター回路等が構成されている。ここで、駆動用トランジスターは、画素トランジスター30の製造工程の一部を利用して形成されたものである。このため、素子基板10においてデータ線駆動回路101および走査線駆動回路104が形成されている領域も、図3(b)に示す断面構成と略同様な断面構成を有している。
(本形態の主な効果)
図6は、本発明の実施の形態1に係る液晶装置100の蓄積容量55等に用いた各電極の断面的な位置関係を模式的に示す説明図である。
本形態の液晶装置100おいては、図6に模式的に示すように、透光性の第1電極層7、透光性の誘電体層40、および透光性の第2電極層8aによって蓄積容量55が構成されている。このため、蓄積容量55の形成領域を広げて蓄積容量55の容量値の増大を図っても表示光の出射光量を妨げない。特に、本形態では、基板本体10wには、隣り合う画素電極9aにより挟まれた画素間領域10fに対して平面視で重なる領域に、データ線6aおよび走査線3aが遮光層として設けられているため、かかる遮光層で囲まれた透光性領域10pのみの表示光が透過可能な領域である。しかるに本形態では、透光性の第1電極層7、透光性の誘電体層40、および透光性の第2電極層8aによって蓄積容量55が構成されるため、透光性領域まで蓄積容量55の形成領域を広げて蓄積容量55の容量値の増大を図っても表示光の出射光量を妨げない。
また、本形態では、3つの透光性電極(画素電極9a、第1電極層7および第2電極層8a)を用いたため、蓄積容量55と画素電極9aとの間に透光性の層間絶縁膜44を設けることができる。従って、以下に説明するように、隣り合う画素電極9aの間(画素間領域10f)に平面視で重なる領域に第1電極層7が存在する場合でも、第1電極層7と画素電極9aとの層間に、少なくとも層間絶縁膜44が介在するので、画素電極9aとの端部付近で電位分布の乱れが発生しないので、画素電極9aの端部においても液晶分子の配向を好適に制御することができる。
より具体的には、本形態において、蓄積容量55を構成する第1電極層7は、複数の画素電極9aに対して平面視で重なるように設けられているため、画素電極9aと重なる領域、および隣り合う画素電極9aで挟まれた画素間領域10fと重なる領域に形成されている。これに対して、第2電極層8aは、画素電極9aに1対1の関係で電気的に接続されているため、画素間領域10fと重なる領域では非形成領域になっている。このため、隣り合う第2電極層8aで挟まれた領域(隣り合う画素電極9aで挟まれた画素間領域10f)と重なる領域では誘電体層40の下層側に第1導電層7が位置している。また、第1電極層7は、対向基板20側の共通電極21と同様、共通電位Vcomが印加されている。
ここで、液晶装置100では、素子基板10側の画素電極9aと、対向基板20において共通電位Vcomが印加された共通電極21との間に形成した縦方向の電界(矢印V1で示す電界)によって液晶層50の液晶分子の配向を制御し、画素毎に光変調する。その際、第1電極層7には共通電位Vcomが印加されているため、画素電極9aの端部と第1電極層7との間に余計な電界(矢印V2で示す電界)が発生しようとするが、本形態では、第1電極層7と画素電極9aとの層間には、層間絶縁膜44が介在する。それ故、本形態によれば、矢印V2で示すような余計な電界が発生しないので、画素電極9aとの端部付近に電位分布の乱れが発生せず、画素電極9aの端部においても液晶分子の配向を好適に制御することができる。
また、本形態においては、第2電極層8aは、誘電体層40に対して画素電極9aが位置する側に設けられ、第1電極層7は、誘電体層40に対して基板本体10wが位置する側に設けられている。このため、画素電極9aと第1電極層7との間には、層間絶縁膜44に加えて、誘電体層40も位置する。それ故、本形態によれば、矢印V1で示すような余計な電界の発生を確実に防止することができる。
また、本形態において、第2電極層8aは、誘電体層40に対して画素電極9aが位置する側に設けられ、第1電極層7は、誘電体層40に対して基板本体10wが位置する側に設けられている。このため、第1電極層7に対しては、画素電位が印加される画素電極9aおよび第2電極層8aが一方側(上方)のみに存在し、第1電極層7に対して基板本体10w側(下方)には、画素電位が印加される画素電極9aおよび第2電極層8aが存在しない。それ故、データ線6aは、隣接する画素100aの画素電極9aおよび第2電極層8aとの間に余計な容量が寄生しない。また、データ線6aは、自身が対応する画素100aのうち、オフ状態にある画素電極9aおよび第2電極層8aから電位的な影響を受けない。それ故、駆動ロスが発生しないので、低消費電力化を図ることができる。特に本形態では、蓄積容量55とデータ線6aとの間には層間絶縁膜43しか介在しないが、データ線6aと、画素電極9aおよび第2電極層8aとの間に第1電極層7が介在するので、データ線6aに対する電気的な影響が少ない。
また、本形態の液晶装置100において、第2電極層8aと画素電極9aとの間に層間絶縁膜44が介在するので、画素電極9aが形成される下地(層間絶縁膜44の表面)を研磨により平坦面とすることができる。このため、画素電極9aを平坦面に形成することができる。また、層間絶縁膜44の表面は、研磨により平坦化されているので、隣り合う第2電極層8aの間に重なる領域での層間絶縁膜44の厚さd1は、第2電極層8aと重なる領域での層間絶縁膜44の厚さd2に比して、第2電極層8aの厚さ分、厚い。従って、隣り合う第2電極層8aの間に位置する部分では、第1電極層7の上層側に厚い層間絶縁膜44が存在することになるので、矢印V1で示すような余計な電界の発生を確実に防止することができるので、画素電極9aの端部においても液晶分子の配向を好適に制御することができる。
また、第1電極層7は、第1画素間領域10gと重なる領域に開口部7aが形成され、かかる開口部7aと重なる領域には、画素電極9aおよび第2電極層8aを互いに電気的に接続する中継電極6b(第1中継電極)が設けられている。このため、第1電極層7を広い範囲にわたって形成した場合でも、画素電極9aに対する電気的な接続が可能である。また、第1画素間領域10gと重なる領域に形成した開口部7aを利用するため、表示光を出射可能な領域を大幅に狭めることなく、画素電極9aに対する電気的な接続が可能である。
また、中継電極6bと第2電極層8aとを電気的に接続するためのコンタクトホール43a(第1コンタクトホール)が中継電極6bの延在部6b1と重なる領域に設けられ、中継電極6bと画素電極9aとを電気的に接続するためのコンタクトホール44a(第2コンタクトホール)が中継電極6bの屈曲部6b2と重なる領域に設けられている。このように本形態では、第1画素間領域10gと重なる領域に形成した中継電極6bを利用するため、表示光を出射可能な領域を大幅に狭めることなく、画素電極9aに対する電気的な接続が可能である。また、ドレイン電極5bと中継電極6bとの電気的な接続も、第1画素間領域10gと重なる領域を利用して行われるため、表示光を出射可能な領域を大幅に狭めることなく、ドレイン電極5bと中継電極6bとの電気的な接続が可能である。
また、本形態において、層間絶縁膜44の上層側は、リンおよびボロンのうちの少なくとも一方がドープされたドープトシリケートガラス膜442であり、かかるシリケートガラスは、多孔性であり、吸湿性を備えている。また、ドープトシリケートガラス膜442のうち、画素間領域10fと重なる領域に形成されている部分は、画素電極9aから露出し、配向膜16と接している。このため、画素電極9aの上層側に設けられる液晶層50に水分が混入している場合、ドープトシリケートガラス膜442は、配向膜16を介して液晶層50から水分を除去する。それ故、液晶装置100の特性や信頼性等を向上することができる。また、ドープトシリケートガラス膜442は、研磨速度が高いので、層間絶縁膜44の表面(ドープトシリケートガラス膜442)に対する研磨工程を効率よく行うことができる。
[実施の形態2]
図7は、本発明の実施の形態2に係る液晶装置100の画素の説明図であり、図7(a)、(b)は各々、図3(a)のF−F′線に相当する位置で液晶装置100を切断したときの断面図、および蓄積容量55等に用いた各電極の断面的な位置関係を模式的に示す説明図である。なお、本形態の基本的な構成は、実施の形態1と同様であるため、共通する部分には、同一の符号を付してそれらの説明を省略する。
図7に示すように、本形態の液晶装置100おいても、実施の形態1と同様、透光性の第1電極層7、透光性の誘電体層40、および透光性の第2電極層8aによって蓄積容量55が構成されている。このため、蓄積容量55の形成領域を広げて蓄積容量55の容量値の増大を図っても表示光の出射光量を妨げない等の効果を奏する。
ここで、蓄積容量55は、実施の形態1とは上下反対に、第2電極層8aが誘電体層40に対して基板本体10wが位置する側に設けられ、第1電極層7は、誘電体層40に対して画素電極9aが位置する側に設けられている。
このように構成した場合も、第1電極層7と画素電極9aとの層間に層間絶縁膜44が介在する。従って、隣り合う画素電極9aの間(画素間領域10f)の平面視で重なる領域に第1電極層7が存在する場合でも、画素電極9aの端部と第1電極層7との間に余計な電界(矢印V2で示す電界)が発生しにくい。それ故、画素電極9aとの端部付近に電位分布の乱れが発生せず、画素電極9aの端部においても液晶分子の配向を好適に制御することができる等の効果を奏する。また、第1電極層7と画素電極9aとの間に介在する層間絶縁膜44の表面は、平坦化されて平坦面になっている。このため、画素電極9aを平坦面に形成することができる。また、層間絶縁膜44の表面は、研磨により平坦化されているので、隣り合う第2電極層8aの間に重なる領域での層間絶縁膜44の厚さd1は、第2電極層8aと重なる領域での層間絶縁膜44の厚さd2に比して、第2電極層8aの厚さ分、厚い。従って、隣り合う第2電極層8aの間に位置する部分では、第1電極層7の上層側に厚い層間絶縁膜44が存在することになるので、矢印V1で示すような余計な電界の発生を確実に防止することができる等、実施の形態1と同様な効果を奏する。
[他の実施の形態]
また、上記実施の形態では、液晶装置100に本発明を適用した例を説明したが、有機エレクトロルミネッセンス装置等、液晶装置100以外の電気光学装置に本発明を適用してもよい。
[電子機器の構成例]
上述した実施形態に係る液晶装置100を備えた電子機器について説明する。図8は、本発明を適用した液晶装置100を用いた投射型表示装置の概略構成図である。図8に示す投射型表示装置110は、観察者側に設けられたスクリーン111に光を照射し、このスクリーン111で反射した光を観察する、いわゆる投影型の投射型表示装置である。投射型表示装置110は、光源112を備えた光源部130と、ダイクロイックミラー113、114と、液晶ライトバルブ115〜117(液晶装置100)と、投射光学系118と、クロスダイクロイックプリズム119と、リレー系120とを備えている。
光源112は、赤色光、緑色光及び青色光を含む光を供給する超高圧水銀ランプで構成されている。ダイクロイックミラー113は、光源112からの赤色光を透過させると共に緑色光及び青色光を反射する構成となっている。また、ダイクロイックミラー114は、ダイクロイックミラー113で反射された緑色光及び青色光のうち青色光を透過させると共に緑色光を反射する構成となっている。このように、ダイクロイックミラー113、114は、光源112から出射した光を赤色光と緑色光と青色光とに分離する色分離光学系を構成する。
ここで、ダイクロイックミラー113と光源112との間には、インテグレーター121及び偏光変換素子122が光源112から順に配置されている。インテグレーター121は、光源112から照射された光の照度分布を均一化する構成となっている。また、偏光変換素子122は、光源112からの光を例えばs偏光のような特定の振動方向を有する偏光にする構成となっている。
液晶ライトバルブ115は、ダイクロイックミラー113を透過して反射ミラー123で反射した赤色光を画像信号に応じて変調する透過型の液晶装置100である。液晶ライトバルブ115は、λ/2位相差板115a、第1偏光板115b、液晶パネル115c及び第2偏光板115dを備えている。ここで、液晶ライトバルブ115に入射する赤色光は、ダイクロイックミラー113を透過しても光の偏光は変化しないことから、s偏光のままである。
λ/2位相差板115aは、液晶ライトバルブ115に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板115bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル115cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板115dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ115は、画像信号に応じて赤色光を変調し、変調した赤色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。
なお、λ/2位相差板115a及び第1偏光板115bは、偏光を変換させない透光性のガラス板115eに接した状態で配置されており、λ/2位相差板115a及び第1偏光板115bが発熱によって歪むのを回避することができる。
液晶ライトバルブ116は、ダイクロイックミラー113で反射した後にダイクロイックミラー114で反射した緑色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ116は、液晶ライトバルブ115と同様に、第1偏光板116b、液晶パネル116c及び第2偏光板116dを備えている。液晶ライトバルブ116に入射する緑色光は、ダイクロイックミラー113、114で反射されて入射するs偏光である。第1偏光板116bは、p偏光を遮断してs偏光を透過させる偏光板である。また、液晶パネル116cは、s偏光を画像信号に応じた変調によってp偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。そして、第2偏光板116dは、s偏光を遮断してp偏光を透過させる偏光板である。したがって、液晶ライトバルブ116は、画像信号に応じて緑色光を変調し、変調した緑色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。
液晶ライトバルブ117は、ダイクロイックミラー113で反射し、ダイクロイックミラー114を透過した後でリレー系120を経た青色光を画像信号に応じて変調する透過型の液晶装置100である。そして、液晶ライトバルブ117は、液晶ライトバルブ115、116と同様に、λ/2位相差板117a、第1偏光板117b、液晶パネル117c及び第2偏光板117dを備えている。ここで、液晶ライトバルブ117に入射する青色光は、ダイクロイックミラー113で反射してダイクロイックミラー114を透過した後にリレー系120の後述する2つの反射ミラー125a、125bで反射することから、s偏光となっている。
λ/2位相差板117aは、液晶ライトバルブ117に入射したs偏光をp偏光に変換する光学素子である。また、第1偏光板117bは、s偏光を遮断してp偏光を透過させる偏光板である。そして、液晶パネル117cは、p偏光を画像信号に応じた変調によってs偏光(中間調であれば円偏光又は楕円偏光)に変換する構成となっている。さらに、第2偏光板117dは、p偏光を遮断してs偏光を透過させる偏光板である。したがって、液晶ライトバルブ117は、画像信号に応じて青色光を変調し、変調した青色光をクロスダイクロイックプリズム119に向けて出射する構成となっている。なお、λ/2位相差板117a及び第1偏光板117bは、ガラス板117eに接した状態で配置されている。
リレー系120は、リレーレンズ124a、124bと反射ミラー125a、125bとを備えている。リレーレンズ124a、124bは、青色光の光路が長いことによる光損失を防止するために設けられている。ここで、リレーレンズ124aは、ダイクロイックミラー114と反射ミラー125aとの間に配置されている。また、リレーレンズ124bは、反射ミラー125a、125bの間に配置されている。反射ミラー125aは、ダイクロイックミラー114を透過してリレーレンズ124aから出射した青色光をリレーレンズ124bに向けて反射するように配置されている。また、反射ミラー125bは、リレーレンズ124bから出射した青色光を液晶ライトバルブ117に向けて反射するように配置されている。
クロスダイクロイックプリズム119は、2つのダイクロイック膜119a、119bをX字型に直交配置した色合成光学系である。ダイクロイック膜119aは青色光を反射して緑色光を透過する膜であり、ダイクロイック膜119bは赤色光を反射して緑色光を透過する膜である。したがって、クロスダイクロイックプリズム119は、液晶ライトバルブ115〜117のそれぞれで変調された赤色光と緑色光と青色光とを合成し、投射光学系118に向けて出射するように構成されている。
なお、液晶ライトバルブ115、117からクロスダイクロイックプリズム119に入射する光はs偏光であり、液晶ライトバルブ116からクロスダイクロイックプリズム119に入射する光はp偏光である。このようにクロスダイクロイックプリズム119に入射する光を異なる種類の偏光としていることで、クロスダイクロイックプリズム119において各液晶ライトバルブ115〜117から入射する光を合成できる。ここで、一般に、ダイクロイック膜119a、119bはs偏光の反射トランジスター特性に優れている。このため、ダイクロイック膜119a、119bで反射される赤色光及び青色光をs偏光とし、ダイクロイック膜119a、119bを透過する緑色光をp偏光としている。投射光学系118は、投影レンズ(図示略)を有しており、クロスダイクロイックプリズム119で合成された光をスクリーン111に投射するように構成されている。
(他の投射型表示装置)
なお、投射型表示装置については、光源部として、各色の光を出射するLED光源等を用い、かかるLED光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。
(他の電子機器)
本発明を適用した液晶装置100については、上記の電子機器の他にも、携帯電話機、情報携帯端末(PDA:Personal Digital Assistants)、デジタルカメラ、液晶テレビ、カーナビゲーション装置、テレビ電話、POS端末、タッチパネルを備えた機器等の電子機器において直視型表示装置として用いてもよい。
3a・・走査線(遮光層)、5b・・ドレイン電極(第2中継電極)、6a・・データ線(遮光層)、7・・第1電極層、6b・・中継電極(第1中継電極)、6b1・・延在部、6b2・・屈曲部、6b3・・重なり部、6b4・・突出部、8a・・第2電極層、9a・・画素電極、10・・素子基板、10a・・画像表示領域(画素配列領域)、10f・・画素間領域、10p・・透光性領域、10w・・基板本体、30・・画素トランジスター、43・・層間絶縁膜、43a・・コンタクトホール(第1コンタクトホール)、44・・層間絶縁膜、44a・・コンタクトホール(第2コンタクトホール)、55・・蓄積容量、100・・液晶装置(電気光学装置)、110・・投射型表示装置

Claims (12)

  1. 基板と、
    該基板の一方面側に設けられた透光性の画素電極と、
    該画素電極と前記基板との間に設けられ、複数の前記画素電極と各々平面視で重なる透光性の第1電極層、前記画素電極に電気的に接続された透光性の第2電極層、および前記第1電極層と前記第2電極層との間に介在する透光性の誘電体層が積層された蓄積容量と、
    を備えていることを特徴とする電気光学装置。
  2. 前記第1電極層は、互いに隣り合う前記画素電極の間と重なる領域に開口部を有し、
    平面視で前記開口部と重なる領域には、前記画素電極および前記第2電極層を互いに電気的に接続する第1中継電極が設けられていることを特徴とする請求項1に記載の電気光学装置。
  3. 前記第1中継電極は、前記互いに隣り合う画素電極の間に平面視で重なる領域で第1方向に延在する延在部と、該延在部から前記第1方向と交差する第2方向に屈曲した屈曲部と、を有し、
    前記第1中継電極と前記第2電極層とを電気的に接続するための第1コンタクトホールが前記延在部と重なる領域に設けられ、
    前記第1中継電極と前記画素電極とを電気的に接続するための第2コンタクトホールが、前記屈曲部と重なる領域に設けられていることを特徴とする請求項2に記載の電気光学装置。
  4. 前記画素電極に対応して設けられたトランジスターと、
    前記トランジスターと前記第1中継電極とを電気的に接続する第2中継電極と、
    を備え、
    前記第2中継電極は、平面視で、前記トランジスターと重なるように配置されるとともに、前記互いに隣り合う画素電極の間と重なる領域で第1方向に延在するように配置され、
    前記第1中継電極は、平面視で、前記互いに隣り合う画素電極の間と重なる領域で前記第1方向に延在して前記第2中継電極と平面視で重なる重なり部と、前記互いに隣り合う画素電極の間と平面視で重なる領域で前記第2中継電極の端部から前記第1方向に突出する突出部と、を有し、
    前記第2電極層は、前記重なり部と第1コンタクトホールを介して電気的に接続され、
    前記画素電極は、前記突出部と第2コンタクトホールを介して電気的に接続されていることを特徴とする請求項2に記載の電気光学装置。
  5. 前記第1電極層は、前記誘電体層に対して前記基板側に設けられ、
    前記第2電極層は、前記誘電体層に対して前記画素電極側に設けられていることを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置。
  6. 前記第1電極層は、前記誘電体層に対して前記画素電極側に設けられ、
    前記第2電極層は、前記誘電体層に対して前記基板側に設けられていることを特徴とする請求項1乃至4の何れか一項に記載の電気光学装置。
  7. 前記蓄積容量と前記画素電極との間に設けられた層間絶縁膜の表面は、平坦面になっていることを特徴とする請求項1乃至6の何れか一項に記載の電気光学装置。
  8. 前記第1電極層は、前記画素電極が複数配列された画素配列領域の全面に設けられていることを特徴とする請求項1乃至7の何れか一項に記載の電気光学装置。
  9. 隣り合う前記画素電極の間に対して平面視で重なる領域に遮光層が設けられ、
    前記蓄積容量は、少なくとも、前記遮光層で囲まれた透光性領域に対して平面視で重なる領域内に設けられていることを特徴とする請求項1乃至8の何れか一項に記載の電気光学装置。
  10. 前記基板は、該基板の一方面側に対向配置された透光性の対向基板との間に液晶層を保持することを特徴とする請求項1乃至9の何れか一項に記載の電気光学装置。
  11. 請求項1乃至10の何れか一項に記載の電気光学装置を備えた投射型表示装置であって、
    前記電気光学装置に照射される照明光を出射する光源部と、前記電気光学装置により変調された光を投射する投射光学系と、を有していることを特徴とする投射型表示装置。
  12. 請求項1乃至11の何れか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2011081642A 2011-04-01 2011-04-01 電気光学装置、投射型表示装置、および電子機器 Expired - Fee Related JP5810589B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011081642A JP5810589B2 (ja) 2011-04-01 2011-04-01 電気光学装置、投射型表示装置、および電子機器
US13/430,960 US9299729B2 (en) 2011-04-01 2012-03-27 Electro-optical device, projection-type display device, and electronic apparatus
CN201210090900.0A CN102738147B (zh) 2011-04-01 2012-03-30 电光装置、投射型显示装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011081642A JP5810589B2 (ja) 2011-04-01 2011-04-01 電気光学装置、投射型表示装置、および電子機器

Publications (3)

Publication Number Publication Date
JP2012215744A true JP2012215744A (ja) 2012-11-08
JP2012215744A5 JP2012215744A5 (ja) 2014-05-15
JP5810589B2 JP5810589B2 (ja) 2015-11-11

Family

ID=46926810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011081642A Expired - Fee Related JP5810589B2 (ja) 2011-04-01 2011-04-01 電気光学装置、投射型表示装置、および電子機器

Country Status (3)

Country Link
US (1) US9299729B2 (ja)
JP (1) JP5810589B2 (ja)
CN (1) CN102738147B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016080809A (ja) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102023436B1 (ko) * 2013-01-30 2019-09-20 엘지디스플레이 주식회사 터치 전극을 포함하는 디스플레이 장치
JP7647194B2 (ja) * 2021-03-12 2025-03-18 セイコーエプソン株式会社 電気光学装置および電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
JP2010176119A (ja) * 2009-01-05 2010-08-12 Seiko Epson Corp 電気光学装置及び電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JP3092761B2 (ja) 1991-12-02 2000-09-25 キヤノン株式会社 画像表示装置及びその製造方法
JP2000137246A (ja) 1997-11-28 2000-05-16 Matsushita Electric Ind Co Ltd 反射型表示素子及び反射型表示素子を用いた映像装置
KR20010032543A (ko) 1997-11-28 2001-04-25 모리시타 요이찌 반사형 표시소자 및 반사형 표시소자를 이용한 영상장치
JP4026398B2 (ja) 2002-04-24 2007-12-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4186767B2 (ja) * 2002-10-31 2008-11-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4021392B2 (ja) * 2002-10-31 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2006243579A (ja) * 2005-03-07 2006-09-14 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP4645488B2 (ja) * 2006-03-15 2011-03-09 ソニー株式会社 液晶装置及び電子機器
JP5034529B2 (ja) * 2007-02-01 2012-09-26 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
US8144281B2 (en) * 2007-08-09 2012-03-27 Seiko Epson Corporation Electro-optical device having a light shielding film with first, second, and third portions
JP2010096966A (ja) 2008-10-16 2010-04-30 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
JP2010191408A (ja) * 2009-01-23 2010-09-02 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003903A (ja) * 2005-06-24 2007-01-11 Seiko Epson Corp 電気光学装置及びこれを備えた電子機器
JP2010176119A (ja) * 2009-01-05 2010-08-12 Seiko Epson Corp 電気光学装置及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016080809A (ja) * 2014-10-15 2016-05-16 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、電子機器

Also Published As

Publication number Publication date
CN102738147A (zh) 2012-10-17
US9299729B2 (en) 2016-03-29
US20120249905A1 (en) 2012-10-04
CN102738147B (zh) 2017-03-01
JP5810589B2 (ja) 2015-11-11

Similar Documents

Publication Publication Date Title
JP5849489B2 (ja) 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
US8953129B2 (en) Liquid crystal device and projection-type display apparatus
JP2012083513A (ja) 液晶装置および電子機器
US8643814B2 (en) Liquid crystal device and projection-type display apparatus
CN102736326B (zh) 液晶装置以及投射型显示装置
JP2012098577A (ja) 液晶装置および投射型表示装置
JP5810589B2 (ja) 電気光学装置、投射型表示装置、および電子機器
JP2012255960A (ja) 電気光学装置の製造方法
JP2013003184A (ja) 電気光学装置および投射型表示装置
JP2012247663A (ja) 液晶装置、投射型表示装置および電子機器
JP5982094B2 (ja) 電気光学装置、投射型表示装置および電子機器
JP2012208294A (ja) 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
JP6311811B2 (ja) 電気光学装置、投射型表示装置及び電子機器
JP6107919B2 (ja) 電気光学装置、電子機器
JP5751046B2 (ja) 液晶装置および投射型表示装置
JP2013109258A (ja) 電気光学装置および電子機器
JP2012220911A (ja) 液晶装置、投射型表示装置および電子機器
JP5332841B2 (ja) 電気光学装置および電子機器
JP2013025075A (ja) 電気光学装置、投射型表示装置および電子機器
JP2012103386A (ja) 電気光学装置、投射型表示装置、電気光学装置の製造方法
JP2013025070A (ja) 電気光学装置、電気光学装置の製造方法、および投射型表示装置
JP2012185423A (ja) 電気光学装置および投射型表示装置
JP2012208296A (ja) 電気光学装置の製造方法、電気光学装置、投射型表示装置および電子機器
JP2012208295A (ja) 電気光学装置、投射型表示装置、電子機器、および電気光学装置の製造方法
JP2012247596A (ja) 液晶装置の製造方法および液晶装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R150 Certificate of patent or registration of utility model

Ref document number: 5810589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees