JP2010096966A - 電気光学装置及びその製造方法、並びに電子機器 - Google Patents
電気光学装置及びその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2010096966A JP2010096966A JP2008267334A JP2008267334A JP2010096966A JP 2010096966 A JP2010096966 A JP 2010096966A JP 2008267334 A JP2008267334 A JP 2008267334A JP 2008267334 A JP2008267334 A JP 2008267334A JP 2010096966 A JP2010096966 A JP 2010096966A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- substrate
- electro
- light
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Projection Apparatus (AREA)
Abstract
【課題】電気光学装置において各画素でトランジスタの光リーク電流を低減する。
【解決手段】電気光学装置は、基板(10)と、画素電極(9a)と、半導体層(1a)及びゲート電極(3a)を含むトランジスタ(30)と、半導体層に第1層間絶縁膜(41)を介して配置され、半導体層に少なくとも部分的に重なるように形成された第1遮光膜(6a)とを備え、基板の表面には、基板における半導体層が形成された領域の少なくとも一部が、半導体層側に向かって局所的に突出する凸部(110)が形成されており、第1遮光膜は、第1層間絶縁膜における凸部に基づく段差形状に沿って、半導体層の上面及び側面の少なくとも一部を、基板とは反対側から覆うように形成される。
【選択図】図7
【解決手段】電気光学装置は、基板(10)と、画素電極(9a)と、半導体層(1a)及びゲート電極(3a)を含むトランジスタ(30)と、半導体層に第1層間絶縁膜(41)を介して配置され、半導体層に少なくとも部分的に重なるように形成された第1遮光膜(6a)とを備え、基板の表面には、基板における半導体層が形成された領域の少なくとも一部が、半導体層側に向かって局所的に突出する凸部(110)が形成されており、第1遮光膜は、第1層間絶縁膜における凸部に基づく段差形状に沿って、半導体層の上面及び側面の少なくとも一部を、基板とは反対側から覆うように形成される。
【選択図】図7
Description
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
この種の電気光学装置の一例として、プロジェクタ等の電子機器に液晶装置が適用され、液晶装置において各画素では投射光等の光が透過し表示に寄与する光として出射される。各画素では、画素電極をTFT(Thin Film Transistor)等のトランジスタによりスイッチング制御することでアクティブマトリクス駆動が可能なように構成される。特許文献1又は2では、各画素のトランジスタにおける光リーク電流を低減すべく、遮光構造を形成し遮光性を向上させる技術が開示されている。特許文献1ではトランジスタの上層側及び下層側の少なくとも一方に遮光膜を配置する。特許文献2では、遮光膜の光反射率をトランジスタに対向している側では低く、その反対側では高くなるように形成する。
しかしながら、上述したような遮光構造によれば、トランジスタの半導体膜に対して平板状の遮光膜が形成されるため、その側面側における遮光性が低下して光リーク電流を抑制できなくなるおそれがある。
本発明は、例えば上述した問題点に鑑みなされたものであり、各画素のトランジスタにおける光リーク電流の発生を低減でき、高品質な画像を表示可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に設けられた画素電極と、前記基板上に設けられ、(i)前記画素電極に電気的に接続された半導体層及び(ii)該半導体層と異なる層に配置されたゲート電極を含むトランジスタと、前記半導体層に第1層間絶縁膜を介して配置され、前記半導体層に少なくとも部分的に重なるように形成された第1遮光膜とを備え、前記基板上には、前記基板における前記半導体層が形成された領域の少なくとも一部が、前記半導体層側に向かって局所的に突出する凸部が形成されており、前記第1遮光膜は、前記第1層間絶縁膜における前記凸部に基づく段差形状に沿って、前記半導体層上面及び側面の少なくとも一部を、前記基板とは反対側から覆うように形成される。
本発明の電気光学装置によれば、基板上に、例えば走査線及びデータ線が互いに交差するように設けられ、その交差に対応して画素電極が、基板上において表示領域となるべき領域に例えばマトリクス状に複数設けられる。これにより、例えばデータ線からの画像信号の供給が画素毎に制御され、所謂アクティブマトリクス方式による画像表示が可能となる。画像信号は、例えばデータ線及び画素電極間に電気的に接続されたスイッチング素子であるトランジスタが、例えば走査線から供給される走査信号に基づいてオンオフされることによって、所定のタイミングでデータ線からトランジスタを介して画素電極に供給される。トランジスタは、ゲート電極、及びゲート電極とゲート絶縁膜を介して対向するチャネル領域を有する半導体層を含む。例えば、半導体層におけるソース領域がデータ線と電気的に接続され、且つ半導体層におけるドレイン領域が画素電極に電気的に接続される。
トランジスタより上層側に(即ち、トランジスタに対して基板とは反対側に)、半導体層と少なくとも部分的に重なるように第1遮光膜が形成される。第1遮光膜は、半導体層に対して進行する光を遮光可能なように遮光性を有する材料により形成される。第1遮光膜は、トランジスタよりも第1層間絶縁膜を介して上層側に形成される。
本発明では特に、基板上には、基板における半導体層が形成された領域の少なくとも一部が、半導体層側に向かって局所的に突出する凸部が形成される。凸部は、例えば、一の方向に沿って延びる半導体層に重なるように、該一の方向に沿って長手状に形成される。よって、基板上には、凸部が形成された(言い換えれば、半導体層が形成された領域に少なくとも一部である)部分と、凸部が形成されない、半導体層の脇に位置する部分との間に段差が生じる。このような基板上における段差形状が、第1層間絶縁膜の表面形状に反映されるように形成される。
第1遮光膜は、このような第1層間絶縁膜の表面における段差形状に沿って、半導体層の上面及び側面の少なくとも一部を、基板とは反対側から覆うように形成される。よって、半導体層の表面において、基板とは反対側に面する部分から側面部分の少なくとも一部までを、基板と反対側から第1遮光膜によって覆うことが可能となる。従って、第1遮光膜によって、半導体層に対して基板とは反対側に面する部分から側面部分に対して、基板とは反対側から入射する光や半導体層の側面部分に横方向から入射する光を遮光し、低減することができる。その結果、半導体層の表面のうち上面から側面側まで、第1遮光膜によって遮光性を強化することが可能となり、半導体層における光リーク電流を抑制することができる。
従って、以上説明したような本発明の電気光学装置では、各画素でトランジスタの光リーク電流を低減し、フリッカ等の表示不良を抑制して高品位な表示を行うことが可能となる。
本発明の電気光学装置の一態様では、前記第1層間絶縁膜は、HDP―CVD法により形成される。
この態様によれば、第1層間絶縁膜の表面に凸部に基づく段差形状に沿って生じる段差が、基板の表面における凸部と他部との段差と著しく異ならないように形成することが可能となる。よって、第1遮光膜を第1層間絶縁膜の表面形状に沿って形成することで、より確実に半導体層の表面において側面側までの遮光性を強化することができる。
本発明の電気光学装置の他の態様では、前記基板と前記半導体層との間に、前記半導体層に少なくとも部分的に重なるように形成された第2遮光膜を備え、前記凸部は、前記第2遮光膜に応じたパターンで形成される。
この態様によれば、第2遮光膜は、基板の側から半導体層に対して進行する光を少なくとも部分的に遮光可能なように、遮光性を有する材料により、半導体層に少なくとも部分的に重なるように形成される。凸部は第2遮光膜に応じたパターンで形成される。ここに、電気光学装置の製造プロセスにおいて、例えば第2遮光膜を形成後、第2遮光膜をマスクにして基板或いは基板上に形成された絶縁膜又は導電膜にエッチングを施すことで凸部を形成する。従って、第2遮光膜及び凸部の各々のパターニングの際に、凸部と第2遮光膜との位置ずれが生じるのを防止し、凸部と第2遮光膜とをより簡易な製造プロセスにより製造することができる。
本発明の電気光学装置の他の態様では、前記凸部は、前記基板、前記基板上に形成された絶縁膜又は導電膜の少なくともいずれかが掘り込まれることにより形成される。
このように構成すれば、電気光学装置の製造プロセスにおいて、例えば第2遮光膜を形成後、例えば第2遮光膜をマスクにして基板にエッチングを施すことで、凸部を容易に形成することができる。
上述した第2遮光膜を備える態様では、HDP―CVD法により形成され、前記第2遮光膜と前記トランジスタとを層間絶縁する第2層間絶縁膜を備えてもよい。
この場合には、上述したように第1層間絶縁膜をHDP―CVD法により形成する場合と同様に、第2層間絶縁膜の表面に凸部に沿って生じる段差が、基板の表面における凸部と他部との段差と著しく異ならないように形成することが可能となる。従って、基板上における凸部に基づく段差形状を、第1層間絶縁膜の表面形状に、より確実に反映させることができる。
本発明の電気光学装置の他の態様では、前記基板上で互いに交差するデータ線及び走査線を備え、前記第1遮光膜は、前記データ線の少なくとも一部を兼ねる。
この態様では、第1遮光膜が少なくとも部分的にデータ線を兼ねるので、基板上の積層構造を簡略化することが可能となる。
上述した第2遮光膜を備える態様では、前記基板上で互いに交差するデータ線及び走査線を備え、前記第2遮光膜は、前記走査線の少なくとも一部を兼ねるように構成してもよい。
この場合には、第2遮光膜が少なくとも部分的に走査線を兼ねるので、基板上の積層構造を簡略化することが可能となる。
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなる。
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。
本発明の電気光学装置の製造方法は上記課題を解決するために、基板と、該基板上に設けられた画素電極と、前記基板上に設けられ、(i)前記画素電極に電気的に接続された半導体層及び(ii)該半導体層と異なる層に配置されたゲート電極を含むトランジスタと、前記前記半導体層に第1層間絶縁膜を介して配置され、前記半導体層に少なくとも部分的に重なるように形成された第1遮光膜とを備える電気光学装置を製造する電気光学装置の製造方法であって、前記基板の表面に、前記基板における前記半導体層が形成される領域の少なくとも一部が、前記半導体層側に向かって局所的に突出するように凸部を形成する工程と、前記第1層間絶縁膜における前記凸部に基づく段差形状に沿って、前記半導体層の上面及び側面の少なくとも一部を、前記基板とは反対側から覆うように、前記第1遮光膜を形成する工程とを含む。
本発明の電気光学装置の製造方法によれば、上述した本発明の電気光学装置と同様に、各画素でトランジスタの光リーク電流を低減し、フリッカ等の表示不良を抑制して電気光学装置において高品位な表示を行うことが可能となる。尚、本実施形態の電気光学装置の製造方法において、上述した本発明の電気光学装置の各種態様に対応する各種態様を採ることも可能である。
本発明のこのような作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
以下図面を参照しながら、本発明に係る電気光学装置、並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図2は、図1のH−H’線断面図である。
図1及び図2において、本実施形態に係る液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板、又はシリコン基板である。対向基板20も好ましくはTFTアレイ基板10と同様に透明基板である。TFTアレイ基板10と対向基板20との間に液晶層50が封入されている。TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
対向基板20の4つのコーナー部に対して、両基板間において上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜(図2中、図示省略)が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中、遮光膜23より下側)に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向してベタ状に形成されている。対向電極21上(図2中、対向電極21より下側)には配向膜が形成されている(図2中、図示省略)。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の夫々には、画素電極9a及び本発明に係る「トランジスタ」の一例としてのTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
TFT30のゲートに走査線11aが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに電気的に接続され、他方の電極は、定電位となるように、電位固定の容量線300に電気的に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。尚、蓄積容量70は、後述するように、TFT30へ入射する光を遮る内蔵遮光膜としても機能する。
次に、上述の動作を実現する画素部の具体的な構成について、図4から図6を参照して説明する。図4は、相隣接する複数の画素部の平面図であり、図5は、図4に示す第1層目から第3層目までの各種構成要素に着目して示す平面図であり、図6は、図4のA0−A0’線断面図である。図4から図6では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する各図についても同様である。図4から図6では、説明の便宜上、画素電極9aより上側に位置する部分の図示を省略している。
図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。なお、図4中には、任意の一画素に着目して、かかる画素における画素電極9aの構成を概略的に図示してある。画素電極9aの縦横の境界にそれぞれ沿って、データ線6a及び走査線11aが設けられている。即ち、走査線11aは、X方向に沿って延びており、データ線6aは、走査線11aと交差するように、Y方向に沿って延びている。走査線11a及びデータ線6aが互いに交差する個所の各々には画素スイッチング用のTFT30が設けられている。
走査線11a、データ線6a、蓄積容量70、TFT30、シールド層402及び中継層93は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を囲む非開口領域内に配置されている。即ち、これらの走査線11a、データ線6a、蓄積容量70、TFT30、シールド層402及び中継層93は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。
以下、TFTアレイ基板10上の画素部の積層構造について第1層から順に、説明する。
第1層には、タングステンシリサイド(WSi)等の高融点金属又は高融点金属シリサイドにより、例えば200nmの膜厚で走査線11aが設けられている。走査線11aは、図4又は図5に示すようにX方向に沿って延びる部分と共に、該部分からTFT30の少なくともチャネル領域1a'と重なるようにY方向に沿って延在する部分を有している。
走査線11aは、図6において、TFT30のチャネル領域1a'、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eに対向する領域を含むように、好ましくは形成される。よって、走査線11aによって、TFTアレイ基板10における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30の少なくともチャネル領域1a'を殆ど或いは完全に遮光できる。即ち、走査線11aは、走査信号を供給する配線として機能すると共に戻り光に対するTFT30の下側遮光膜として機能することが可能である。走査線11aは本発明に係る「第2遮光膜」の一例を構成する。従って、本実施形態では走査線11aが部分的に第2遮光膜を兼ねる構成のため、画素の積層構造をより簡略化させることができる。
図6において、走査線11a及び第2層のTFT30間は、本発明に係る「第2層間絶縁膜」の一例である下地絶縁膜12によって絶縁されている。下地絶縁膜12は、走査線11aからTFT30を絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性の劣化を防止する機能を有する。なお、下地絶縁膜12は、例えばTEOS(珪酸エチル)膜を膜厚400nm及びHTO(High Temperature Oxide)膜を膜厚50nmで積層してなる2層構造を有する。
第2層には、半導体層1a及びゲート電極3aを含むTFT30が設けられている。
図6において、半導体層1aは、例えばアモルファスシリコンから膜厚が55nmとして形成され、図4又は図5に示すX方向に沿ったチャネル長を有するチャネル領域1a'、データ線側LDD領域1b及び画素電極側LDD領域1c、並びにデータ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eからなる。即ち、TFT30はLDD構造を有している。尚、図4又は図5において半導体層1aにおける各領域については図示を省略してある。
データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、チャネル領域1a'を基準として、図4又は図5に示すX方向に沿ってほぼミラー対称に形成されている。データ線側LDD領域1bは、チャネル領域1a'及びデータ線側ソースドレイン領域1d間に形成されている。画素電極側LDD領域1cは、チャネル領域1a'及び画素電極側ソースドレイン領域1e間に形成されている。データ線側LDD領域1b、画素電極側LDD領域1c、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eは、例えばイオンプランテーション法等の不純物打ち込みによって半導体層1aに不純物を打ち込んでなる不純物領域である。データ線側LDD領域1b及び画素電極側LDD領域1cはそれぞれ、データ線側ソースドレイン領域1d及び画素電極側ソースドレイン領域1eよりも不純物の少ない低濃度な不純物領域として形成される。このような不純物領域によれば、TFT30の非動作時において、ソース領域及びドレイン領域に流れるオフ電流を低減し、且つTFT30の動作時に流れるオン電流の低下を抑制できる。尚、TFT30は、LDD構造を有することが好ましいが、データ線側LDD領域1b、画素電極側LDD領域1cに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
図4から図6において、ゲート電極3aが、例えば導電性ポリシリコンとタングステンシリサイド(WSi)とを夫々膜厚が100nmとして積層することにより形成される。ゲート電極3aは、半導体層1aとゲート絶縁膜2によって絶縁されている。本実施形態では、図4又は図5において、下地絶縁膜12において、半導体層1aの脇にはコンタクトホール810が開口される。ゲート電極3aは、コンタクトホール810内にまで連続的に形成されて走査線11aと電気的に接続される。
図6において、TFT30より上層側には、第2層及び第3層間を層間絶縁する、層間絶縁膜41が本発明に係る「第1層間絶縁膜」の一例として設けられる。層間絶縁膜41は、例えばTEOS膜により膜厚が400nmとして形成される。層間絶縁膜41には、画素電極側ソースドレイン領域1eと中継層93とを電気的に接続するためのコンタクトホール83が開口される。また、データ線側ソースドレイン領域1dとデータ線6aとを電気的に接続するためのコンタクトホール81も、開口される。
層間絶縁膜41より上層側の第3層には、データ線6a及び中継層93が設けられる。図6において、データ線6aは、コンタクトホール81を介して、半導体層1aのデータ線側ソースドレイン領域1dと電気的に接続される。また、中継層93は、コンタクトホール83を介して画素電極側ソースドレイン領域1eに電気的に接続されると共に、コンタクトホール84を介して第5層目の下部容量電極71と電気的に接続される。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜41上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。なお、例えばデータ線6a及び中継層93は夫々、膜厚が20nmのチタン(Ti)膜、膜厚が50nmの窒化チタン(TiN)膜、膜厚が350nmのアルミニウム(Al)膜、膜厚が150nmのTiN膜をこの順に積層してなる4層構造を有する。
図4又は図5において、データ線6aは、本発明に係る「第1遮光膜」の一例であり、Y方向に沿って延在する部分から半導体層1aと少なくとも部分的に重なってX方向に沿って延在する部分を有する。従って、データ線6aにおいてX方向に沿って延在する部分において、半導体層1aに対してTFTアレイ基板1aと反対側から、即ち図6において半導体層1aの上層側から進行してくる光を遮光することができる。従って、本実施形態ではデータ線6aが部分的に第1遮光膜を兼ねる構成のため、画素の積層構造をより簡略化させることができる。
図6において、データ線6a及び中継層93より上層側には、第3層及び第4層間を層間絶縁する層間絶縁膜42が、例えば膜厚が400nmのTEOS膜により形成される。コンタクトホール84は層間絶縁膜42及び43を貫通して、中継層93の表面に達するように開口される。なお、好ましくは、層間絶縁膜42の表面に対して、例えばCMP(化学的機械研磨)法等による平坦化処理が行われる。
第4層には、シールド層402が設けられる。図4において、シールド層402は、データ線6aと同方向即ちY方向及び走査線11aと同方向即ちX方向に沿った格子状のパターンとして延設される。半導体層1aにおいて少なくともチャネル領域1a'に対向する領域に、データ線6a及びシールド層402が配線されている。よって、半導体層1aにおける少なくともチャネル領域1a'に対して上層側から進行する光を、データ線6a及びシールド層402によって遮光することが可能となる。シールド層402は、例えば、膜厚が200nmのAl膜及び膜厚が100nmのTiN膜を積層してなる2層構造を有する遮光膜からなる。
図6において、シールド層402より上層側には、第4層及び第5層間を層間絶縁する層間絶縁膜43が、例えば膜厚が200nmのTEOS膜により形成される。コンタクトホール84は、シールド層402に図4及び図6に示すように設けられた開口内に配置されて層間絶縁膜42及び43を貫通して開口され、中継層93の表面に達する。
層間絶縁膜43より上層側の第5層には、下部容量電極71、及び誘電体膜75を介して下部容量電極71と対向する上部容量電極300を有する蓄積容量70が形成される。
上部容量電極は、容量線300と一体的に形成される。容量線300は、例えば、膜厚が200nmのAl膜及び膜厚が100nmのTiN膜からなる2層構造を有する。容量線300は、その詳細な構成については図示を省略してあるが、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続され、固定電位に維持される。容量線300は、図4において、半導体層1a上において、少なくともチャネル領域1a'に重なるように、Y方向に沿って延在する部分と、該部分からX方向に沿って延在する部分を有する。容量線300において、下部容量電極71と重なるようにX及びY方向の各々に沿って延在する部分が上部容量電極として機能する。よって、上部容量電極は固定電位に維持される、固定電位側容量電極として機能する。
下部容量電極71は、例えば膜厚が100nmとしてTiN膜により形成される。下部容量電極71は、図4において、Y方向及びX方向の各々に、上部容量電極300と誘電体膜75を介して重なるように延在する部分を有する。そして、X方向に延在する部分において、中継層93と重なってコンタクトホール84を介して電気的に接続される。中継層93は上述したようにコンタクトホール83を介して画素電極側ソースドレイン領域1eと電気的に接続される。また、X方向及びY方向の各々に延在する部分の互いに交差する部分が、容量線300の配置を避けて露出し、コンタクトホール85を介して第6層目の画素電極9aと電気的に接続される。従って、下部容量電極71は、画素電位に維持される、画素電位側容量電極として機能する。
図6において、蓄積容量70より上層側には、第5層及び第6層間を層間絶縁する層間絶縁膜44が、例えば膜厚が400nmのTEOS膜により形成される。コンタクトホール85は層間絶縁膜44を貫通して、下部容量電極71の表面に達するように開口される。なお、好ましくは、層間絶縁膜44の表面に対して平坦化処理が行われる。
図4又は図6において、第6層には、画素電極9aが形成される。図6に示すように、画素電極9aは、中継層93及び下部容量電極71によって、コンタクトホール85、84及び83を介して中継されつつ、半導体層1aの画素電極側ソースドレイン領域1eに電気的に接続されている。図2を参照して既に説明したように、画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。
以上に説明した画素部の構成は、図4に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。
次に、図7を参照して本実施形態において特徴的なTFT30に対する遮光構造について、より詳細に説明する。図7は、図5のB0―B0’線断面図である。図7中、半導体層1aに対して上層側或いは側面側から進行してくる光の進行方向の一例を、黒塗り矢印で示してある。
TFTアレイ基板10は図4から図6を参照して説明した画素の積層構造の下地であり、図7に示すように、TFTアレイ基板10においてTFT30の半導体層1aの少なくとも一部の下地となる一部は凸状に突出する凸部110として形成される。凸部110は、TFTアレイ基板10の一部が例えばエッチング等により掘り込まれることにより形成される。
本実施形態では凸部110は、好ましくは走査線11aに応じたパターンで形成される。この場合、TFTアレイ基板10において、半導体層1aの下地となる一部を含む走査線11aの下地部分が凸状に突出した凸部110として、例えば図5に示す走査線11aと同形状のパターンで形成される。
図7において、凸部110は、TFTアレイ基板10上に、半導体層1a側に向かって局所的に突出するように形成されている。より具体的には、凸部110は、TFTアレイ基板10において半導体層1aの下地となる表面部分が、半導体層1aの側面側へ延在するTFTアレイ基板10の他部に対して凸状に突出するように形成される。よって、TFTアレイ基板10において凸部110の半導体層1aの下地となる表面部分と、半導体層1aの脇における他部の表面部分との間に段差が生じている。更に、凸部110が走査線11aの下地としても形成されており、走査線11aの凸部110上に位置する表面部分と、TFTアレイ基板10の半導体層1aの脇に延在する他部との間に段差が生じている。
このような段差形状が、下地絶縁膜12を介してそれよりも上層側の層間絶縁膜41の表面形状に反映されるように形成される。本実施形態では特に、下地絶縁膜12及び層間絶縁膜41は夫々HDP―CVD法により形成されるのが好ましい。HDP―CVD法によれば、成膜とスパッタ(による膜のエッチング)とを同時に進行させることができる。そして条件設定により、上述の成膜のレートとエッチングのレートとの比を所定の範囲内で制御できる。これにより、図7において特に凸部110上に位置する走査線11aの端部E1(凸部110の角部に位置する走査線11aの端部)に対応する部分では、下地絶縁膜12及び層間絶縁膜41の各々の成膜のレートよりエッチングのレートの方が高くなり、図7に示すような凸部110及び走査線11aの段差形状に沿う急峻な表面形状を有する膜が得られる。
従って、下地絶縁膜12及び層間絶縁膜41の各々の表面形状を、凸部110及び走査線11aによる段差形状を著しく変形させないように、これに対応して形成することができる。よって、下地絶縁膜12の表面に凸部110及び走査線11aに基づいて生じる段差が、凸部110上に位置する走査線11aの表面部分と、TFTアレイ基板10の半導体層1aの脇における他部の表面部分との間に生じる段差に対して著しく異ならないように形成することが可能となる。従って、更に下地絶縁膜12より上層側の層間絶縁膜41において、凸部110及び走査線11aによる段差形状が著しく変化しないように下地絶縁膜12を介して、その表面形状に反映させることができる。
これにより、層間絶縁膜41の表面は、凸部110上の走査線11aの表面部分と重なる部分と、TFTアレイ基板10の半導体層1aの脇における他部の表面部分と重なる他の部分とで段差が生じるように形成される。よって、TFTアレイ基板10上において層間絶縁膜41と半導体層1aとは、層間絶縁膜41の表面において凸部110上の走査線11aの表面部分と重なる部分に対して段差が生じる他の部分が、半導体層1aの側面の位置と同位置(同じ高さ)或いはそれと段差が生じる位置(即ち図7中半導体層1aの側面より下側)となるように配置される。
図7においてデータ線6aは、このような層間絶縁膜41の表面における段差形状に沿って形成される。より具体的には、データ線6aは、層間絶縁膜41の表面において凸部110上の走査線11aの表面部分と重なる部分から、該部分と段差が生じる他の部分までの表面形状に沿って形成される。よって、半導体層1aの表面において、TFTアレイ基板10とは反対側即ち上層側に面する部分から側面部分の少なくとも一部までを、上層側からデータ線6aによって覆うことが可能となる。言い換えれば、データ線6aを、半導体層1aの上層側表面(即ち、上面)に加えて、半導体層1aの側面を覆うように形成することができる(つまり、半導体層1aを上層側及び側面側から囲むようにデータ線6aを形成することができる)。
ここに、図8を参照して本実施形態の比較例について、異なる点についてのみ詳細に説明する。図8は、比較例について図7に対応する断面部分の構成を示す断面図である。尚、図8中において図7と同様の構成については同一番号を付して示し、その説明を省略する。
図8において、TFTアレイ基板10には凸部110は形成されず、下地絶縁膜12及び層間絶縁膜41には夫々、走査線11aの存在に起因する段差形状のみが生じており、データ線6aは、層間絶縁膜41の表面形状に沿って形成される。この場合には、半導体層1aの表面において、TFTアレイ基板10とは反対側即ち上層側に面する部分を、上層側からデータ線6aによって覆うことが可能となる。従って、図8中黒塗りの矢印によって示す進行方向により上層側から斜め方向に進行してくる光の一部はデータ線6aによって遮光することが可能であるが、このような斜め方向の光でも半導体層1aの側面側に進行する横方向に近い或いは同一の方向の光を遮光することができず、半導体層1aの側面側における遮光性が低下するおそれがある。
これに対して本実施形態では、図7中黒塗りの矢印によって示すように、データ線6aによって、半導体層1aに対して上層側に面する部分から側面部分にかけて、上層側から斜め方向に入射する光に加えて半導体層1aの側面部分に横方向から入射する光をもより確実に遮光し、低減することができる。その結果、半導体層1aの表面において側面側まで、データ線6aによって遮光性を強化することが可能となり、TFT30における光リーク電流を抑制することができる。更に、本実施形態では、遮光膜としても機能する走査線11aが半導体層1aの下層側に形成されているので、遮光膜としてのデータ線6a及び走査線11aによって、半導体層1aをより確実に取り囲むことができ、TFT30における光リーク電流をより一層確実に抑制することができる。
従って、以上説明したような本実施形態に係る液晶装置によれば、各画素でTFT30の光リーク電流を低減できる。従って、フリッカ等の表示不良が低減された高品位な表示を行うことが可能となる。
尚、図7に示す遮光構造では、TFTアレイ基板10に凸部110を設けるようにしたが、これに加えて若しくは代えて走査線11aの膜厚を調整して凸部の高さを所定値とするようにしてもよい。即ち、この場合には凸部110がTFTアレイ基板10に設けられると共に走査線11aの膜厚が調整されて、或いは、凸部110が形成されず走査線11aの膜厚のみが調整されて、下地絶縁膜12を介してそれよりも上層側の層間絶縁膜41の表面における段差形状に反映され、半導体層1aとデータ線6aとの配置関係が決定される。従って、凸部110に加えて若しくは代えて走査線11aの膜厚を調整することで、半導体層1aに対するデータ線6aの配置を調整し、より確実に半導体層1aの表面において側面側までの遮光性を強化することができる。
次に、上述した液晶装置の製造方法について、本実施形態において特徴的な図7を参照して説明した遮光構造に係る製造プロセスについてのみ着目して、図9又は図10を参照して説明する。図9及び図10は夫々、遮光構造に係る製造プロセスについて各工程における図7に示す断面部分の構成を示す工程図である。以下では、図4から図6を参照して説明した画素の積層構造のうち、図7を参照して説明した遮光構造に係る製造プロセスについてのみ詳述し、それ以外の各種構成要素の製造プロセスについては説明を省略する。
図9(a)において、TFTアレイ基板10上に走査線11aを形成し、図9(b)において、走査線11aをマスクとしてTFTアレイ基板10に対してエッチングを施して凸部110を形成する。その後、図9(c)において、HDP―CVD法により下地絶縁膜12を形成し、TFT30を形成する。
続いて図10(a)において、HDP―CVD法により層間絶縁膜41を形成した後、図10(b)において、データ線6aを形成し、その後、層間絶縁膜42を形成する。
従って、本実施形態の遮光構造に係る製造プロセスによれば、走査線11aと、凸部110とをパターニングする際に、凸部110と走査線11aとの位置ずれが生じるのを防止し、より簡易な製造プロセスにより製造することができる。
上述した本実施形態の変形例について、図11及び図12を参照して説明する。図11は、変形例における図7に対応する断面部分の構成を示す断面図であり、図12は、変形例の遮光構造に係る製造プロセスについて各工程における図11に示す断面部分の構成を示す工程図である。
本変形例では図11において、TFTアレイ基板10上に、凸部210がポリシリコン膜から形成される。凸部210は、TFTアレイ基板10における静電気を抑制するための前処理においてTFTアレイ基板10上の全面にポリシリコン膜が形成された後、該ポリシリコン膜が走査線11aに応じたパターンでパターニングされることにより形成される。
図12を参照して、本変形例において特徴的な凸部210の形成に係る製造プロセスについてのみ説明する。図12(a)において、TFTアレイ基板10上に前処理としてポリシリコン膜210を形成した後、図12(b)において、ポリシリコン膜210上に走査線11aとなる導電膜を形成する。その後、図12(c)において、走査線11aのパターニングと同時に、例えばドライエッチングをポリシリコン膜210に対しても施して、走査線11a及びこれに対応するパターンでポリシリコン膜210により凸部を形成する。
従って、以上説明したような本変形例においても本実施形態と同様の利益を得ることが可能である。
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図13は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
図13に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
尚、図13を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)等にも適用可能である。
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、ならびに該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。
1a…半導体層、1a'…チャネル領域、1b…データ線側LDD領域、1c…画素電極側LDD領域、1d…データ線側ソースドレイン領域、1e…画素電極側ソースドレイン領域、3a…ゲート電極、6a…データ線、9a…画素電極、10…TFTアレイ基板、10a…画像表示領域、11a…走査線、30…TFT、12、41…層間絶縁膜、110…凸部
Claims (9)
- 基板と、
該基板上に設けられた画素電極と、
前記基板上に設けられ、(i)前記画素電極に電気的に接続された半導体層及び(ii)該半導体層と異なる層に配置されたゲート電極を含むトランジスタと、
前記半導体層に第1層間絶縁膜を介して配置され、前記半導体層に少なくとも部分的に重なるように形成された第1遮光膜と
を備え、
前記基板上には、前記基板における前記半導体層が形成された領域の少なくとも一部が、前記半導体層側に向かって局所的に突出する凸部が形成されており、
前記第1遮光膜は、前記第1層間絶縁膜における前記凸部に基づく段差形状に沿って、前記半導体層の上面及び側面の少なくとも一部を、前記基板とは反対側から覆うように形成される
ことを特徴とする電気光学装置。 - 前記第1層間絶縁膜は、HDP―CVD法により形成されることを特徴とする請求項1に記載の電気光学装置。
- 前記基板と前記半導体層との間に、前記半導体層に少なくとも部分的に重なるように形成された第2遮光膜を備え、
前記凸部は、前記第2遮光膜に応じたパターンで形成される
ことを特徴とする請求項1又は2に記載の電気光学装置。 - 前記凸部は、前記基板、前記基板上に形成された絶縁膜又は導電膜の少なくともいずれかが掘り込まれることにより形成されることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
- HDP―CVD法により形成され、前記第2遮光膜と前記トランジスタとを層間絶縁する第2層間絶縁膜を備えることを特徴とする請求項3又は4に記載の電気光学装置。
- 前記基板上で互いに交差するデータ線及び走査線を備え、
前記第1遮光膜は、前記データ線の少なくとも一部を兼ねる
ことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。 - 前記基板上で互いに交差するデータ線及び走査線を備え、
前記第2遮光膜は、前記走査線の少なくとも一部を兼ねる
ことを特徴とする請求項3から5のいずれか一項に記載の電気光学装置。 - 請求項1から7のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
- 基板と、該基板上に設けられた画素電極と、前記基板上に設けられ、(i)前記画素電極に電気的に接続された半導体層及び(ii)該半導体層と異なる層に配置されたゲート電極を含むトランジスタと、前記半導体層に第1層間絶縁膜を介して配置され、前記半導体層に少なくとも部分的に重なるように形成された第1遮光膜とを備える電気光学装置を製造する電気光学装置の製造方法であって、
前記基板の表面に、前記基板における前記半導体層が形成される領域の少なくとも一部が、前記半導体層側に向かって局所的に突出するように凸部を形成する工程と、
前記第1層間絶縁膜における前記凸部に基づく段差形状に沿って、前記半導体層の上面及び側面の少なくとも一部を、前記基板とは反対側から覆うように、前記第1遮光膜を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267334A JP2010096966A (ja) | 2008-10-16 | 2008-10-16 | 電気光学装置及びその製造方法、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008267334A JP2010096966A (ja) | 2008-10-16 | 2008-10-16 | 電気光学装置及びその製造方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010096966A true JP2010096966A (ja) | 2010-04-30 |
Family
ID=42258695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008267334A Pending JP2010096966A (ja) | 2008-10-16 | 2008-10-16 | 電気光学装置及びその製造方法、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010096966A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013088554A (ja) * | 2011-10-17 | 2013-05-13 | Japan Display Central Co Ltd | 液晶表示装置 |
US9299729B2 (en) | 2011-04-01 | 2016-03-29 | Seiko Epson Corporation | Electro-optical device, projection-type display device, and electronic apparatus |
JP2019028207A (ja) * | 2017-07-28 | 2019-02-21 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の製造方法 |
US11424274B2 (en) | 2020-01-30 | 2022-08-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11662640B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus |
US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
-
2008
- 2008-10-16 JP JP2008267334A patent/JP2010096966A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9299729B2 (en) | 2011-04-01 | 2016-03-29 | Seiko Epson Corporation | Electro-optical device, projection-type display device, and electronic apparatus |
JP2013088554A (ja) * | 2011-10-17 | 2013-05-13 | Japan Display Central Co Ltd | 液晶表示装置 |
JP2019028207A (ja) * | 2017-07-28 | 2019-02-21 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の製造方法 |
US11424274B2 (en) | 2020-01-30 | 2022-08-23 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US11662640B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus |
US11664387B2 (en) | 2020-01-30 | 2023-05-30 | Seiko Epson Corporation | Electro-optical device having openings with inner walls and electronic apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5245333B2 (ja) | 電気光学装置及び電子機器 | |
JP4306737B2 (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP5532568B2 (ja) | 電気光学装置及び電子機器 | |
KR20080077323A (ko) | 전기 광학 장치 및 그 제조 방법, 그리고 전자 기기 | |
JP2009122253A (ja) | 電気光学装置及び電子機器 | |
JP5488136B2 (ja) | 電気光学装置及び電子機器並びにトランジスター | |
JP2009047967A (ja) | 電気光学装置及び電子機器 | |
JP5287100B2 (ja) | 電気光学装置及び電子機器 | |
JP2008191517A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP5018336B2 (ja) | 電気光学装置及び電子機器 | |
JP2010096966A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2009122256A (ja) | 電気光学装置及び電子機器 | |
JP4475238B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP5298480B2 (ja) | 電気光学装置及び電子機器 | |
JP5104140B2 (ja) | 電気光学装置及び電子機器 | |
JP5233618B2 (ja) | 電気光学装置及び電子機器 | |
US20100188591A1 (en) | Electro-optical device and electronic apparatus | |
JP5182116B2 (ja) | 電気光学装置及び電子機器 | |
JP2011203288A (ja) | 電気光学装置及び電子機器 | |
JP2008191518A (ja) | 電気光学装置用基板及び電気光学装置、並びに電子機器 | |
JP2009069247A (ja) | 電気光学装置、その製造方法及び電子機器、並びに配線構造 | |
JP2009053417A (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
JP2011221119A (ja) | 電気光学装置及び電子機器、並びに電気光学装置の製造方法 | |
JP2009300477A (ja) | 電気光学装置及び電子機器 | |
JP5176852B2 (ja) | 電気光学装置及び電子機器 |