JP3217210B2 - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JP3217210B2 JP3217210B2 JP12899994A JP12899994A JP3217210B2 JP 3217210 B2 JP3217210 B2 JP 3217210B2 JP 12899994 A JP12899994 A JP 12899994A JP 12899994 A JP12899994 A JP 12899994A JP 3217210 B2 JP3217210 B2 JP 3217210B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- thin film
- display device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス方式の液晶ディスプレイまたはアクティブマトリック
ス方式のライトバルブを用いた投射型プロジェクタなど
の液晶表示装置の製造方法に関する。
ス方式の液晶ディスプレイまたはアクティブマトリック
ス方式のライトバルブを用いた投射型プロジェクタなど
の液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】図１２は、従来の信号保持容量と薄膜ト
ランジスタを備えたアレイ基板の一つの画素の断面図で
ある。図１２において、１は絶縁性基板、２はこの絶縁
性基板１上に形成されたチャネルとして働くシリコン薄
膜、３は前記シリコン薄膜２上に形成されたゲート絶縁
膜、４はゲート絶縁膜３上にパターン形成されたゲート
電極、５は前記シリコン薄膜に燐、ホウ素などの不純物
を高濃度にドーピングしたソース・ドレイン領域、６は
シリコン薄膜２からなるチャネル領域、７は前記絶縁性
基板１上全面を覆う第１層間絶縁膜、８は第１層間絶縁
膜７上に形成された信号保持容量電極、９は前記信号保
持容量電極８を覆う第２層間絶縁膜層、１０は第２層間
絶縁膜層９上に形成された画素電極、１１は前記画素電
極１０を覆う第３層間絶縁膜層、１２は前記第３層間絶
縁膜に形成された第１コンタクトホールを示す。前記ゲ
ート絶縁膜３および第１層間絶縁膜７に第２コンタクト
ホール１３を形成し、金属からなるソース電極１４およ
びドレイン電極１５を、前記ソース・ドレイン領域５と
接続する。
ランジスタを備えたアレイ基板の一つの画素の断面図で
ある。図１２において、１は絶縁性基板、２はこの絶縁
性基板１上に形成されたチャネルとして働くシリコン薄
膜、３は前記シリコン薄膜２上に形成されたゲート絶縁
膜、４はゲート絶縁膜３上にパターン形成されたゲート
電極、５は前記シリコン薄膜に燐、ホウ素などの不純物
を高濃度にドーピングしたソース・ドレイン領域、６は
シリコン薄膜２からなるチャネル領域、７は前記絶縁性
基板１上全面を覆う第１層間絶縁膜、８は第１層間絶縁
膜７上に形成された信号保持容量電極、９は前記信号保
持容量電極８を覆う第２層間絶縁膜層、１０は第２層間
絶縁膜層９上に形成された画素電極、１１は前記画素電
極１０を覆う第３層間絶縁膜層、１２は前記第３層間絶
縁膜に形成された第１コンタクトホールを示す。前記ゲ
ート絶縁膜３および第１層間絶縁膜７に第２コンタクト
ホール１３を形成し、金属からなるソース電極１４およ
びドレイン電極１５を、前記ソース・ドレイン領域５と
接続する。
【０００３】図１２のソース・ドレイン領域５、チャネ
ル領域６、ゲート絶縁膜３およびゲート電極４から薄膜
トランジスタが構成される。図１２の信号保持容量電極
８、画素電極１０および第２層間絶縁膜層９から信号保
持容量が構成される。
ル領域６、ゲート絶縁膜３およびゲート電極４から薄膜
トランジスタが構成される。図１２の信号保持容量電極
８、画素電極１０および第２層間絶縁膜層９から信号保
持容量が構成される。
【０００４】図１０および図１１は、図１２に示す液晶
表示装置の製造工程を説明する製造工程の断面図であ
る。
表示装置の製造工程を説明する製造工程の断面図であ
る。
【０００５】まず、図１０（ａ）に示すように、絶縁性
基板１上に薄膜トランジスタのチャネルとなるシリコン
薄膜２を形成したのち、シリコン酸化膜からなるゲート
絶縁膜３をたとえば熱酸化法またはＣＶＤ法で形成す
る。
基板１上に薄膜トランジスタのチャネルとなるシリコン
薄膜２を形成したのち、シリコン酸化膜からなるゲート
絶縁膜３をたとえば熱酸化法またはＣＶＤ法で形成す
る。
【０００６】つぎに、図１０（ｂ）に示すように、前記
ゲート絶縁膜３上に、たとえば、燐を添加したドープド
シリコン薄膜を減圧ＣＶＤなどの方法で成膜し、このド
ープドシリコン薄膜をパターニングすることによりゲー
ト電極４を形成したのち、このゲート電極４をマスクと
して、前記シリコン薄膜２に、たとえば燐をイオン注入
してシリコン薄膜２にソース・ドレイン領域５とチャネ
ル領域６を形成する。前記チャネル領域６の膜厚は、薄
すぎるとＯＮ電流の低下が発生し、厚すぎると光リーク
電流によるＯＦＦ電流の増加が起こるという点から５０
０〜１０００Åに設定するのが好ましい。
ゲート絶縁膜３上に、たとえば、燐を添加したドープド
シリコン薄膜を減圧ＣＶＤなどの方法で成膜し、このド
ープドシリコン薄膜をパターニングすることによりゲー
ト電極４を形成したのち、このゲート電極４をマスクと
して、前記シリコン薄膜２に、たとえば燐をイオン注入
してシリコン薄膜２にソース・ドレイン領域５とチャネ
ル領域６を形成する。前記チャネル領域６の膜厚は、薄
すぎるとＯＮ電流の低下が発生し、厚すぎると光リーク
電流によるＯＦＦ電流の増加が起こるという点から５０
０〜１０００Åに設定するのが好ましい。
【０００７】つぎに、図１０（ｃ）に示すように、シリ
コン酸化膜からなる第１層間絶縁膜７をたとえばＣＶＤ
法で形成する。
コン酸化膜からなる第１層間絶縁膜７をたとえばＣＶＤ
法で形成する。
【０００８】つぎに、図１０（ｄ）に示すように、前記
第１層間絶縁膜７上に、たとえば、ＩＴＯ薄膜をスパッ
タ法またはＣＶＤ法などで成膜し、このＩＴＯ薄膜をパ
ターニングすることにより信号保持容量電極８を形成す
る。
第１層間絶縁膜７上に、たとえば、ＩＴＯ薄膜をスパッ
タ法またはＣＶＤ法などで成膜し、このＩＴＯ薄膜をパ
ターニングすることにより信号保持容量電極８を形成す
る。
【０００９】つぎに、図１１（ｅ）に示すように、たと
えば、シリコン窒化膜をプラズマＣＶＤなどの方法で成
膜して第２層間絶縁膜層９を形成したのち、チャネルと
なるシリコン薄膜２上の該シリコン窒化膜をパターニン
グ・除去する。
えば、シリコン窒化膜をプラズマＣＶＤなどの方法で成
膜して第２層間絶縁膜層９を形成したのち、チャネルと
なるシリコン薄膜２上の該シリコン窒化膜をパターニン
グ・除去する。
【００１０】つぎに、図１１（ｆ）に示すように、第２
層間絶縁膜層９上に、たとえば、ＩＴＯ薄膜をスパッタ
法あるいはＣＶＤ法などで成膜し、このＩＴＯ薄膜をパ
ターニングすることにより画素電極１０を形成する。
層間絶縁膜層９上に、たとえば、ＩＴＯ薄膜をスパッタ
法あるいはＣＶＤ法などで成膜し、このＩＴＯ薄膜をパ
ターニングすることにより画素電極１０を形成する。
【００１１】つぎに、図１１（ｇ）に示すように、たと
えば、シリコン窒化膜をプラズマＣＶＤなどの方法で成
膜して第３層間絶縁膜層１１を形成したのち、チャネル
となるシリコン薄膜２上の該シリコン窒化膜をパターニ
ング・除去し、同時に第１コンタクトホール１２を形成
する。
えば、シリコン窒化膜をプラズマＣＶＤなどの方法で成
膜して第３層間絶縁膜層１１を形成したのち、チャネル
となるシリコン薄膜２上の該シリコン窒化膜をパターニ
ング・除去し、同時に第１コンタクトホール１２を形成
する。
【００１２】つぎに、前記ソース・ドレイン領域５の上
の前記ゲート絶縁膜３および第１層間絶縁膜層７に第２
コンタクトホール１３を形成したのち、このコンタクト
ホールの内外に金属薄膜を成膜・パターニングしてソー
ス電極１４およびドレイン電極１５を形成し、図１２に
示すように２枚の電極を持つ信号保持容量を有する液晶
表示装置が製造される。
の前記ゲート絶縁膜３および第１層間絶縁膜層７に第２
コンタクトホール１３を形成したのち、このコンタクト
ホールの内外に金属薄膜を成膜・パターニングしてソー
ス電極１４およびドレイン電極１５を形成し、図１２に
示すように２枚の電極を持つ信号保持容量を有する液晶
表示装置が製造される。
【００１３】前記図１２に示す従来の画素をうるための
前記図１０〜図１１に示す製造工程では、工程数が多
く、欠陥などが発生しやすい。
前記図１０〜図１１に示す製造工程では、工程数が多
く、欠陥などが発生しやすい。
【００１４】また、前記のような製造工程を簡略化する
方法としては特開平１−１２９２３４号公報に記載され
ているように信号保持容量電極を、薄膜トランジスタの
チャネル部分形成の際に、チャネルと同一材料を用いて
同一の製造工程で形成する方法が提案されている。
方法としては特開平１−１２９２３４号公報に記載され
ているように信号保持容量電極を、薄膜トランジスタの
チャネル部分形成の際に、チャネルと同一材料を用いて
同一の製造工程で形成する方法が提案されている。
【００１５】前記製造工程簡略化のための信号保持容量
電極を薄膜トランジスタのチャネル部分と同一材料で同
時形成する方法では、信号保持容量電極を可視光が透過
可能な厚さ、たとえば２００Å以下まで薄くすること、
チャネル部分の厚さが充分でなくなることによりオン電
流の低下などが起こり、この薄膜トランジスタアレイを
用いた液晶表示装置の表示品質は低下する。また、逆に
充分にオン電流がえられるようにチャネル部分を、たと
えば３００Å以上まで厚くすると、信号保持容量電極部
は可視光が透過しにくくなり、表示画像が暗くなる。
電極を薄膜トランジスタのチャネル部分と同一材料で同
時形成する方法では、信号保持容量電極を可視光が透過
可能な厚さ、たとえば２００Å以下まで薄くすること、
チャネル部分の厚さが充分でなくなることによりオン電
流の低下などが起こり、この薄膜トランジスタアレイを
用いた液晶表示装置の表示品質は低下する。また、逆に
充分にオン電流がえられるようにチャネル部分を、たと
えば３００Å以上まで厚くすると、信号保持容量電極部
は可視光が透過しにくくなり、表示画像が暗くなる。
【００１６】
【発明が解決しようとする課題】本発明は、従来の製造
法がもつ前記のような工程数が多く欠陥などが発生しや
すいという問題を、表示品質を低下させずに製造工程を
簡略化することにより、解決しようとするものである。
法がもつ前記のような工程数が多く欠陥などが発生しや
すいという問題を、表示品質を低下させずに製造工程を
簡略化することにより、解決しようとするものである。
【００１７】
【課題を解決するための手段】本発明における第１の発
明は、それぞれ薄膜トランジスタと信号保持容量を備え
た複数の表示電極が、アドレスラインとデータラインの
交点位置のマトリックス状に配置されたアレイ基板と、
透明電極が形成された対向基板との間に、液晶層を挟持
して構成される液晶表示装置の製造工程において、信号
保持容量電極と薄膜トランジスタのチャネル部分を、同
じ半導体材料で同時に膜形成およびパターニングするこ
とによって形成し、その後形成したゲート電極をチャネ
ル部のマスクとして信号保持容量電極の厚さを薄くする
ことを特徴とする液晶表示装置の製造方法に関する。
明は、それぞれ薄膜トランジスタと信号保持容量を備え
た複数の表示電極が、アドレスラインとデータラインの
交点位置のマトリックス状に配置されたアレイ基板と、
透明電極が形成された対向基板との間に、液晶層を挟持
して構成される液晶表示装置の製造工程において、信号
保持容量電極と薄膜トランジスタのチャネル部分を、同
じ半導体材料で同時に膜形成およびパターニングするこ
とによって形成し、その後形成したゲート電極をチャネ
ル部のマスクとして信号保持容量電極の厚さを薄くする
ことを特徴とする液晶表示装置の製造方法に関する。
【００１８】本発明における第２の発明においては、前
記薄膜トランジスタのチャネル部分の厚さに比べて信号
保持容量電極の厚さを薄くする方法として、チャネル部
分を酸化されないか酸化されにくい構造としたのち、チ
ャネル部分と信号保持容量電極を共に酸化雰囲気中でア
ニール処理することが好ましい。またアニール処理にか
えてエッチング処理を行なってもよい。
記薄膜トランジスタのチャネル部分の厚さに比べて信号
保持容量電極の厚さを薄くする方法として、チャネル部
分を酸化されないか酸化されにくい構造としたのち、チ
ャネル部分と信号保持容量電極を共に酸化雰囲気中でア
ニール処理することが好ましい。またアニール処理にか
えてエッチング処理を行なってもよい。
【００１９】本発明における第３の発明においては、前
記酸化雰囲気中でのアニール処理のあとに、ソース領
域、ドレイン領域および信号保持容量電極への不純物を
添加することが好ましい。
記酸化雰囲気中でのアニール処理のあとに、ソース領
域、ドレイン領域および信号保持容量電極への不純物を
添加することが好ましい。
【００２０】本発明における第４の発明においては、前
記酸化雰囲気中でのアニール処理を、酸化絶縁膜からな
る層間絶縁膜を形成したあとに行なうことが好ましい。
記酸化雰囲気中でのアニール処理を、酸化絶縁膜からな
る層間絶縁膜を形成したあとに行なうことが好ましい。
【００２１】本発明における第５の発明においては、前
記酸化雰囲気中でのアニール処理を９００℃以下で行な
うことが好ましい。
記酸化雰囲気中でのアニール処理を９００℃以下で行な
うことが好ましい。
【００２２】本発明における第６の発明においては、前
記酸化雰囲気中でのアニール処理を２気圧以上で行なう
ことが好ましい。
記酸化雰囲気中でのアニール処理を２気圧以上で行なう
ことが好ましい。
【００２３】本発明における第７の発明においては、前
記酸化雰囲気中でのアニール処理を鉛原子を供給しなが
ら行なうことが好ましい。
記酸化雰囲気中でのアニール処理を鉛原子を供給しなが
ら行なうことが好ましい。
【００２４】
【作用および実施例】本発明における第１の発明の一実
施例について説明する。図１および図２は前記第１の発
明の製造工程を断面図で示している。図１（ａ）に示す
ように、まず絶縁性基板１上に、薄膜トランジスタのチ
ャネルとなるシリコン薄膜２および信号保持容量電極８
を、たとえばＣＶＤ法による膜形成とパターニングによ
り、半導体材料で形成したのち、たとえばシリコン酸化
膜からなるゲート絶縁膜３を、たとえば熱酸化法または
ＣＶＤ法で形成する。この時点でのチャネルの膜厚が薄
膜トランジスタとして要求されているオン電流を充分流
せる膜厚、たとえば６００Åになるように設定してお
く。
施例について説明する。図１および図２は前記第１の発
明の製造工程を断面図で示している。図１（ａ）に示す
ように、まず絶縁性基板１上に、薄膜トランジスタのチ
ャネルとなるシリコン薄膜２および信号保持容量電極８
を、たとえばＣＶＤ法による膜形成とパターニングによ
り、半導体材料で形成したのち、たとえばシリコン酸化
膜からなるゲート絶縁膜３を、たとえば熱酸化法または
ＣＶＤ法で形成する。この時点でのチャネルの膜厚が薄
膜トランジスタとして要求されているオン電流を充分流
せる膜厚、たとえば６００Åになるように設定してお
く。
【００２５】前記半導体材料としては、たとえば多結晶
シリコン、非晶質シリコンなどがあげられるが、高易動
度のトランジスタがえられるという点から多結晶シリコ
ンが好ましい。
シリコン、非晶質シリコンなどがあげられるが、高易動
度のトランジスタがえられるという点から多結晶シリコ
ンが好ましい。
【００２６】つぎに、図１（ｂ）に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜成形とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極４を形成する。こののち、シリコン薄膜２でゲート電
極４が上にない領域と、信号保持容量電極８の領域の上
にあるゲート絶縁膜３をエッチングし、続いて、信号保
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまでエッチングする。前記第
１の発明によれば、信号保持容量電極の形成工程を簡略
化でき、さらに信号保持容量電極部とチャネル部分の膜
厚を独立に設定できるため、信号保持容量電極部は可視
光が透過可能な膜厚に、またチャネル部分は表示に充分
なオン電流がえられる膜厚に設定することができる。シ
リコン薄膜２でゲート電極４でおおわれている部分は、
エッチングされないので、膜厚は、初期膜厚のままであ
る。
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜成形とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極４を形成する。こののち、シリコン薄膜２でゲート電
極４が上にない領域と、信号保持容量電極８の領域の上
にあるゲート絶縁膜３をエッチングし、続いて、信号保
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまでエッチングする。前記第
１の発明によれば、信号保持容量電極の形成工程を簡略
化でき、さらに信号保持容量電極部とチャネル部分の膜
厚を独立に設定できるため、信号保持容量電極部は可視
光が透過可能な膜厚に、またチャネル部分は表示に充分
なオン電流がえられる膜厚に設定することができる。シ
リコン薄膜２でゲート電極４でおおわれている部分は、
エッチングされないので、膜厚は、初期膜厚のままであ
る。
【００２７】つぎに、図１（ｃ）に示すように、前記ゲ
ート電極４をマスクとして、前記シリコン薄膜２と信号
保持容量電極８に、たとえば、燐をイオン注入する。こ
の方法で、シリコン薄膜２にソース・ドレイン領域５と
チャネル領域６を形成し、信号保持容量電極８を低抵抗
化する。前記ゲート絶縁膜３と信号保持容量電極８のエ
ッチングと、イオン注入とは、その順序が入れ替わって
も、同じ構造がえられる。
ート電極４をマスクとして、前記シリコン薄膜２と信号
保持容量電極８に、たとえば、燐をイオン注入する。こ
の方法で、シリコン薄膜２にソース・ドレイン領域５と
チャネル領域６を形成し、信号保持容量電極８を低抵抗
化する。前記ゲート絶縁膜３と信号保持容量電極８のエ
ッチングと、イオン注入とは、その順序が入れ替わって
も、同じ構造がえられる。
【００２８】つぎに、図１（ｄ）に示すように、たとえ
ばシリコン酸化膜あるいはシリコン窒化膜からなる第１
層間絶縁膜７をたとえばＣＶＤ法で形成する。この第１
層間絶縁膜７は信号保持容量部では容量絶縁膜となる。
ばシリコン酸化膜あるいはシリコン窒化膜からなる第１
層間絶縁膜７をたとえばＣＶＤ法で形成する。この第１
層間絶縁膜７は信号保持容量部では容量絶縁膜となる。
【００２９】つぎに、図２（ｅ）に示すように、前記第
１層間絶縁膜７上に、たとえば、ＩＴＯ薄膜をスパッタ
法などで成膜し、このＩＴＯ薄膜をパターニングするこ
とにより画素電極１０を形成する。
１層間絶縁膜７上に、たとえば、ＩＴＯ薄膜をスパッタ
法などで成膜し、このＩＴＯ薄膜をパターニングするこ
とにより画素電極１０を形成する。
【００３０】つぎに、図２（ｆ）に示すように、たとえ
ばシリコンシリコン窒化膜をたとえばＣＶＤ法で成膜し
てチャネルとなるシリコン薄膜２上の窒化膜をパターニ
ング・除去し、同時に第１コンタクトホール１２を形成
することにより、第３層間絶縁膜層１１を形成する。
ばシリコンシリコン窒化膜をたとえばＣＶＤ法で成膜し
てチャネルとなるシリコン薄膜２上の窒化膜をパターニ
ング・除去し、同時に第１コンタクトホール１２を形成
することにより、第３層間絶縁膜層１１を形成する。
【００３１】つぎに、前記ソース・ドレイン領域５の上
の前記第１層間絶縁膜７に第２コンタクトホール１３を
形成したのち、この第１コンタクトホール１２および第
２コンタクトホール１３の内外に金属薄膜を成膜および
パターニングしてソース電極１４およびドレイン電極１
５を形成し、図２（ｇ）に示す液晶表示装置が製造され
る。
の前記第１層間絶縁膜７に第２コンタクトホール１３を
形成したのち、この第１コンタクトホール１２および第
２コンタクトホール１３の内外に金属薄膜を成膜および
パターニングしてソース電極１４およびドレイン電極１
５を形成し、図２（ｇ）に示す液晶表示装置が製造され
る。
【００３２】本発明における第２の発明の一実施例につ
いて説明する。図３および図４は前記第２の発明の製造
工程を断面図で示している。図３（ａ）に示すように、
まず絶縁性基板１上に、薄膜トランジスタのチャネルと
なるシリコン薄膜２および信号保持容量電極８を、たと
えばＣＶＤ法による膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜３を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば６００Åになるように設定しておく。
いて説明する。図３および図４は前記第２の発明の製造
工程を断面図で示している。図３（ａ）に示すように、
まず絶縁性基板１上に、薄膜トランジスタのチャネルと
なるシリコン薄膜２および信号保持容量電極８を、たと
えばＣＶＤ法による膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜３を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば６００Åになるように設定しておく。
【００３３】つぎに、図３（ｂ）に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜形成とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極４を形成する。このゲート電極４をマスクとすること
によりチャネル部分を酸化されないか酸化されにくい構
造とし、前記シリコン薄膜２に、燐をイオン注入してシ
リコン薄膜２にソース・ドレイン領域５とチャネル領域
６を形成する。この時、信号保持容量電極８にも同時に
イオン注入する。
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜形成とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極４を形成する。このゲート電極４をマスクとすること
によりチャネル部分を酸化されないか酸化されにくい構
造とし、前記シリコン薄膜２に、燐をイオン注入してシ
リコン薄膜２にソース・ドレイン領域５とチャネル領域
６を形成する。この時、信号保持容量電極８にも同時に
イオン注入する。
【００３４】その後、図３（ｃ）に示すように、信号保
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまで酸化雰囲気、たとえばＯ
2、水蒸気、Ｎ2Ｏ、ＣＯ2さらにこれらの複合したガス
などの雰囲気中でアニール処理を行なう。前記第２の発
明によれば、前記第１の発明の製造方法において信号保
持容量電極の厚さを薄くする際に精度良く膜厚の制御が
できる。この時、チャネル部分はゲート電極のパターン
の下なので熱酸化されず膜厚は変わらない。
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまで酸化雰囲気、たとえばＯ
2、水蒸気、Ｎ2Ｏ、ＣＯ2さらにこれらの複合したガス
などの雰囲気中でアニール処理を行なう。前記第２の発
明によれば、前記第１の発明の製造方法において信号保
持容量電極の厚さを薄くする際に精度良く膜厚の制御が
できる。この時、チャネル部分はゲート電極のパターン
の下なので熱酸化されず膜厚は変わらない。
【００３５】つぎに、図３（ｄ）に示すように、たとえ
ばシリコン酸化膜またはシリコン窒化膜からなる第１層
間絶縁膜７をたとえばＣＶＤ法で形成する。信号保持容
量部の容量絶縁膜は、この第１層間絶縁膜７、ゲート絶
縁膜３および信号保持容量電極８が熱酸化された絶縁膜
の３層膜となる。
ばシリコン酸化膜またはシリコン窒化膜からなる第１層
間絶縁膜７をたとえばＣＶＤ法で形成する。信号保持容
量部の容量絶縁膜は、この第１層間絶縁膜７、ゲート絶
縁膜３および信号保持容量電極８が熱酸化された絶縁膜
の３層膜となる。
【００３６】つぎに、図４（ｅ）に示すように、前記第
１層間絶縁膜７上に、たとえば、ＩＴＯ薄膜をスパッタ
法などで成膜し、このＩＴＯ薄膜をパターニングするこ
とにより画素電極を１０を形成する。
１層間絶縁膜７上に、たとえば、ＩＴＯ薄膜をスパッタ
法などで成膜し、このＩＴＯ薄膜をパターニングするこ
とにより画素電極を１０を形成する。
【００３７】つぎに図４（ｆ）に示すように、例えばシ
リコン窒化膜をたとえばＣＶＤ法で成膜して、チャネル
となるシリコン薄膜２上の窒化膜をパターニング・除去
し、同時に第１コンタクトホール１２を形成することに
より第３層間絶縁膜１１を形成する。
リコン窒化膜をたとえばＣＶＤ法で成膜して、チャネル
となるシリコン薄膜２上の窒化膜をパターニング・除去
し、同時に第１コンタクトホール１２を形成することに
より第３層間絶縁膜１１を形成する。
【００３８】つぎに、前記ソース・ドレイン領域５上の
前記第１層間絶縁膜７に第２コンタクトホール１３を形
成したのち、この第１コンタクトホール１２および第２
コンタクトホール１３の内外に金属薄膜を成膜およびパ
ターニングしてソース電極１４およびドレイン電極１５
を形成し、図４（ｇ）に示す液晶表示装置が製造され
る。
前記第１層間絶縁膜７に第２コンタクトホール１３を形
成したのち、この第１コンタクトホール１２および第２
コンタクトホール１３の内外に金属薄膜を成膜およびパ
ターニングしてソース電極１４およびドレイン電極１５
を形成し、図４（ｇ）に示す液晶表示装置が製造され
る。
【００３９】図５は本発明における第２の発明の製造方
法により作製した薄膜トランジスタアレイの断面図であ
る。前記第２の発明において、第１層間絶縁膜７を省い
て、チャネルとなるシリコン薄膜２上の第３層間絶縁膜
層１１を残す。このばあい、信号保持容量部の容量絶縁
膜はゲート絶縁膜４、信号保持容量電極８が熱酸化され
た絶縁膜の２層構造となる。この方法によっても第１層
間絶縁膜７があるばあいと同様の効果をうることができ
る。
法により作製した薄膜トランジスタアレイの断面図であ
る。前記第２の発明において、第１層間絶縁膜７を省い
て、チャネルとなるシリコン薄膜２上の第３層間絶縁膜
層１１を残す。このばあい、信号保持容量部の容量絶縁
膜はゲート絶縁膜４、信号保持容量電極８が熱酸化され
た絶縁膜の２層構造となる。この方法によっても第１層
間絶縁膜７があるばあいと同様の効果をうることができ
る。
【００４０】本発明における第３の発明の一実施例につ
いて説明する。図６および図７は前記第３の発明の製造
工程を断面図で示している。図６（ａ）に示すように、
まず絶縁性基板１上に、薄膜トランジスタのチャネルと
なるシリコン薄膜２および信号保持容量電極８を、たと
えばＣＶＤ法により膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜３を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば６００Åになるように設定しておく。
いて説明する。図６および図７は前記第３の発明の製造
工程を断面図で示している。図６（ａ）に示すように、
まず絶縁性基板１上に、薄膜トランジスタのチャネルと
なるシリコン薄膜２および信号保持容量電極８を、たと
えばＣＶＤ法により膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜３を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば６００Åになるように設定しておく。
【００４１】つぎに、図６（ｂ）に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜形成とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極４を形成する。
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜形成とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極４を形成する。
【００４２】つぎに、図６（ｃ）に示すように、信号保
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまで酸化雰囲気、たとえばＯ
2、水蒸気、ＣＯ2さらにこれらの複合したガスなどの雰
囲気中で熱酸化してアニール処理を行なう。このとき、
チャネル部分はゲート電極のパターンの下なので熱酸化
されず膜厚は変わらない。
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまで酸化雰囲気、たとえばＯ
2、水蒸気、ＣＯ2さらにこれらの複合したガスなどの雰
囲気中で熱酸化してアニール処理を行なう。このとき、
チャネル部分はゲート電極のパターンの下なので熱酸化
されず膜厚は変わらない。
【００４３】つぎに、図６（ｄ）に示すように、ゲート
電極４をマスクとして、前記シリコン薄膜２に、不純物
を添加してシリコン薄膜２にソース・ドレイン領域５と
チャネル領域６を形成する。このとき、信号保持容量電
極８にも同時に不純物を添加する。前記不純物として
は、たとえばＰ、Ａｓ、Ｂ、Ｓｂ、Ｂｉなどがあげられ
るが、注入が容易であるという点からＰ、Ｂが好まし
い。
電極４をマスクとして、前記シリコン薄膜２に、不純物
を添加してシリコン薄膜２にソース・ドレイン領域５と
チャネル領域６を形成する。このとき、信号保持容量電
極８にも同時に不純物を添加する。前記不純物として
は、たとえばＰ、Ａｓ、Ｂ、Ｓｂ、Ｂｉなどがあげられ
るが、注入が容易であるという点からＰ、Ｂが好まし
い。
【００４４】前記第３の発明によれば、前記第２の発明
における酸化雰囲気中でのアニール処理の際に、ソース
領域およびドレイン領域から添加不純物が外部へ拡散す
るのを防ぐことができる。
における酸化雰囲気中でのアニール処理の際に、ソース
領域およびドレイン領域から添加不純物が外部へ拡散す
るのを防ぐことができる。
【００４５】つぎに、図７（ｅ）に示すように、たとえ
ばシリコン酸化膜またはシリコン窒化膜からなる第１層
間絶縁膜７をたとえばＣＶＤ法またはスパッタ法で形成
する。信号保持容量電極８が熱酸化された絶縁膜の３層
膜となる。
ばシリコン酸化膜またはシリコン窒化膜からなる第１層
間絶縁膜７をたとえばＣＶＤ法またはスパッタ法で形成
する。信号保持容量電極８が熱酸化された絶縁膜の３層
膜となる。
【００４６】つぎに、図７（ｆ）に示すように、前記第
１層間絶縁膜７上に、たとえばＩＴＯ薄膜をスパッタ法
などで成膜し、このＩＴＯ薄膜をパターニングすること
により画素電極１０を形成する。
１層間絶縁膜７上に、たとえばＩＴＯ薄膜をスパッタ法
などで成膜し、このＩＴＯ薄膜をパターニングすること
により画素電極１０を形成する。
【００４７】つぎに、図７（ｇ）に示すように、たとえ
ばシリコン窒化膜をたとえばＣＶＤ法で成膜して第３層
間絶縁膜層１１を形成したのち、チャネルとなるシリコ
ン薄膜２上の窒化膜をパターニング・除去し、同時に第
１コンタクトホール１２を形成する。
ばシリコン窒化膜をたとえばＣＶＤ法で成膜して第３層
間絶縁膜層１１を形成したのち、チャネルとなるシリコ
ン薄膜２上の窒化膜をパターニング・除去し、同時に第
１コンタクトホール１２を形成する。
【００４８】つぎに、前記ソース・ドレイン領域５の上
の前記第１層間絶縁膜７に第２コンタクトホール１３を
形成したのち、この第１コンタクトホール１２および第
２コンタクトホール１３の内外に金属薄膜を成膜・パタ
ーニングしてソース電極１４およびドレイン電極１５を
形成し、図７（ｈ）に示す液晶表示装置が製造される。
の前記第１層間絶縁膜７に第２コンタクトホール１３を
形成したのち、この第１コンタクトホール１２および第
２コンタクトホール１３の内外に金属薄膜を成膜・パタ
ーニングしてソース電極１４およびドレイン電極１５を
形成し、図７（ｈ）に示す液晶表示装置が製造される。
【００４９】本発明における第４の発明の一実施例につ
いて説明する。図８および図９は前記第４の発明の製造
方法を断面図で示している。図８（ａ）に示すように、
まず絶縁性基板１上に、薄膜トランジスタのチャネルと
なるシリコン薄膜２および信号保持容量電極８を、たと
えばＣＶＤ法による膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜３を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば６００Åになるように設定しておく。
いて説明する。図８および図９は前記第４の発明の製造
方法を断面図で示している。図８（ａ）に示すように、
まず絶縁性基板１上に、薄膜トランジスタのチャネルと
なるシリコン薄膜２および信号保持容量電極８を、たと
えばＣＶＤ法による膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜３を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば６００Åになるように設定しておく。
【００５０】つぎに、図８（ｂ）に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜形成とパターニンにより、たとえば
燐を添加した多結晶シリコン材料からなる、ゲート電極
４を形成する。このゲート電極４をマスクとして、前記
シリコン薄膜２に、燐をイオン注入してシリコン薄膜２
にソース・ドレイン流域５とチャネル領域６を形成す
る。このとき、信号保持容量電極８にも同時にイオン注
入する。
ル領域を形成する部分の前記ゲート絶縁膜３上に、減圧
ＣＶＤ法などでの膜形成とパターニンにより、たとえば
燐を添加した多結晶シリコン材料からなる、ゲート電極
４を形成する。このゲート電極４をマスクとして、前記
シリコン薄膜２に、燐をイオン注入してシリコン薄膜２
にソース・ドレイン流域５とチャネル領域６を形成す
る。このとき、信号保持容量電極８にも同時にイオン注
入する。
【００５１】づきに、図８（ｃ）に示すように、酸化絶
縁膜からなる第１層間絶縁膜７をたとえばＣＶＤ法ある
いはスパッタ法で形成する。前記酸化絶縁膜としては、
たとえばＳｉＯ2、Ａｌ2Ｏ3、リンガラスなどがあげら
れるが、あとに酸化を行なうため膜中に不純物がなく形
成が容易であるという点からＳｉＯ2膜が好ましい。
縁膜からなる第１層間絶縁膜７をたとえばＣＶＤ法ある
いはスパッタ法で形成する。前記酸化絶縁膜としては、
たとえばＳｉＯ2、Ａｌ2Ｏ3、リンガラスなどがあげら
れるが、あとに酸化を行なうため膜中に不純物がなく形
成が容易であるという点からＳｉＯ2膜が好ましい。
【００５２】その後、図８（ｄ）に示すように、信号保
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまで酸化雰囲気、たとえばＯ
2、水蒸気、Ｎ2Ｏ、ＣＯ2さらにこれらの複合したガス
などの雰囲気中で熱酸化してアニール処理を行なう。こ
のとき、チャネル部分はゲート電極のパターニングの下
なので熱酸化されず膜厚は変わらない。前記第４の発明
によれば、前記第２の発明の効果をうると同時に、酸化
雰囲気中のアニール処理によって保護膜の膜質の向上に
なり、またソース領域、ドレイン領域および信号保持容
量電極部へ注入された添加不純物の活性化処理も同時に
行なえるため、アニール工程を増やさない。信号保持容
量部の容量絶縁膜は、第１層間絶縁膜７、ゲート絶縁膜
３およびこの信号保持容量電極８が熱酸化された絶縁膜
の３層膜となる。
持容量電極８の膜厚が可視光が充分透過可能な厚さ、た
とえば２００Å程度になるまで酸化雰囲気、たとえばＯ
2、水蒸気、Ｎ2Ｏ、ＣＯ2さらにこれらの複合したガス
などの雰囲気中で熱酸化してアニール処理を行なう。こ
のとき、チャネル部分はゲート電極のパターニングの下
なので熱酸化されず膜厚は変わらない。前記第４の発明
によれば、前記第２の発明の効果をうると同時に、酸化
雰囲気中のアニール処理によって保護膜の膜質の向上に
なり、またソース領域、ドレイン領域および信号保持容
量電極部へ注入された添加不純物の活性化処理も同時に
行なえるため、アニール工程を増やさない。信号保持容
量部の容量絶縁膜は、第１層間絶縁膜７、ゲート絶縁膜
３およびこの信号保持容量電極８が熱酸化された絶縁膜
の３層膜となる。
【００５３】つぎに、図９（ｅ）に示すように、前記第
１層間絶縁膜７上に、たとえばＩＴＯ薄膜をスパッタ法
などで成膜し、このＩＴＯ薄膜をパターニングすること
により画素電極１０を形成する。
１層間絶縁膜７上に、たとえばＩＴＯ薄膜をスパッタ法
などで成膜し、このＩＴＯ薄膜をパターニングすること
により画素電極１０を形成する。
【００５４】つぎに、図９（ｆ）に示すように、たとえ
ばシリコン窒化膜をたとえばＣＶＤ法で成膜して第３層
間絶縁膜層１１を形成したのち、チャネルとなるシリコ
ン薄膜２上の窒化膜をパターニング・除去し、同時に第
１コンタクトホール１２を形成する。
ばシリコン窒化膜をたとえばＣＶＤ法で成膜して第３層
間絶縁膜層１１を形成したのち、チャネルとなるシリコ
ン薄膜２上の窒化膜をパターニング・除去し、同時に第
１コンタクトホール１２を形成する。
【００５５】つぎに、前記ソース・ドレイン領域５の上
の前記第１層間絶縁膜７に第２コンタクトホール１３を
形成したのち、この第１コンタクトホール１２および第
２コンタクトホール１３の内外に金属薄膜を成膜・パタ
ーニングしてソース電極１４およびドレイン電極１５を
形成し、図９（ｇ）に示す液晶表示装置が製造される。
の前記第１層間絶縁膜７に第２コンタクトホール１３を
形成したのち、この第１コンタクトホール１２および第
２コンタクトホール１３の内外に金属薄膜を成膜・パタ
ーニングしてソース電極１４およびドレイン電極１５を
形成し、図９（ｇ）に示す液晶表示装置が製造される。
【００５６】本発明における第５の発明の実施例とし
て、前記第２〜４の発明の各一実施例の信号保持容量部
を薄くするための熱酸化してアニール処理する工程を、
たとえば９００℃で行なう。
て、前記第２〜４の発明の各一実施例の信号保持容量部
を薄くするための熱酸化してアニール処理する工程を、
たとえば９００℃で行なう。
【００５７】前記第５の発明によれば、酸化雰囲気中で
のアニール処理を低温で行なうことによってソース領域
およびドレイン領域、さらにゲート電極内から添加不純
物が外部へ拡散するのを防ぐことができる。
のアニール処理を低温で行なうことによってソース領域
およびドレイン領域、さらにゲート電極内から添加不純
物が外部へ拡散するのを防ぐことができる。
【００５８】本発明における第６の発明の実施例とし
て、前記第２〜５の発明の各一実施例の信号保持容量電
極８を薄くするための熱酸化してアニール処理する工程
を、たとえば水蒸気中、５０気圧で行なう。
て、前記第２〜５の発明の各一実施例の信号保持容量電
極８を薄くするための熱酸化してアニール処理する工程
を、たとえば水蒸気中、５０気圧で行なう。
【００５９】前記第６の発明によれば、酸化膜の成長速
度が速くなり酸化雰囲気中でのアニール時間を短縮する
ことができる。
度が速くなり酸化雰囲気中でのアニール時間を短縮する
ことができる。
【００６０】本発明における第７の発明の実施例とし
て、前記第２〜５の発明の各一実施例の信号保持容量電
極８を薄くするための熱酸化してアニール処理する工程
を、たとえば鉛原子の供給源として酸化鉛の粉末と一緒
に行なう。
て、前記第２〜５の発明の各一実施例の信号保持容量電
極８を薄くするための熱酸化してアニール処理する工程
を、たとえば鉛原子の供給源として酸化鉛の粉末と一緒
に行なう。
【００６１】前記第７の発明によれば、酸化膜中に鉛原
子が混入することによって酸化膜の成長速度が速くなり
酸化雰囲気中でのアニール時間を短縮することができ
る。
子が混入することによって酸化膜の成長速度が速くなり
酸化雰囲気中でのアニール時間を短縮することができ
る。
【００６２】
【発明の効果】本発明における第１の発明によれば、信
号保持容量電極の形成工程を簡略化でき、歩留まりを向
上できると同時に、信号保持容量電極部とチャネル部分
とを同じ半導体材料で同時に形成でき、その両者の膜厚
を独立に設定でき、信号保持容量電極部は可視光透過可
能な膜厚、一方チャネル部分は表示に充分なオン電流が
えられる膜厚に設定することができるため、表示品質を
落とさない。
号保持容量電極の形成工程を簡略化でき、歩留まりを向
上できると同時に、信号保持容量電極部とチャネル部分
とを同じ半導体材料で同時に形成でき、その両者の膜厚
を独立に設定でき、信号保持容量電極部は可視光透過可
能な膜厚、一方チャネル部分は表示に充分なオン電流が
えられる膜厚に設定することができるため、表示品質を
落とさない。
【００６３】本発明における第２の発明によれば、前記
第１の発明において信号保持容量電極の厚さを薄くする
際に精度良く膜厚の制御ができ、可視光の透過量の分布
を少なくできる。
第１の発明において信号保持容量電極の厚さを薄くする
際に精度良く膜厚の制御ができ、可視光の透過量の分布
を少なくできる。
【００６４】本発明における第３の発明によれば、前記
第２の発明における、酸化雰囲気中でのアニール処理の
際にソース領域およびドレイン領域から添加不純物が外
部へ拡散するのを防ぐことができ、製造された薄膜トラ
ンジスタの特性への影響を減らすことができる。
第２の発明における、酸化雰囲気中でのアニール処理の
際にソース領域およびドレイン領域から添加不純物が外
部へ拡散するのを防ぐことができ、製造された薄膜トラ
ンジスタの特性への影響を減らすことができる。
【００６５】本発明における第４の発明によれば、前記
第２の発明の効果をうると同時に酸化雰囲気中のアニー
ル処理によって保護膜の膜質の向上になり、またソース
領域、ドレイン領域および信号保持容量電極へ注入され
た添加不純物の活性化処理も同時に行なえるため、アニ
ール処理を増やさない。
第２の発明の効果をうると同時に酸化雰囲気中のアニー
ル処理によって保護膜の膜質の向上になり、またソース
領域、ドレイン領域および信号保持容量電極へ注入され
た添加不純物の活性化処理も同時に行なえるため、アニ
ール処理を増やさない。
【００６６】本発明における第５の発明によれば、前記
第２〜４の発明の酸化雰囲気中でのアニール処理を低温
で行なうことによってソース領域およびドレイン領域、
さらにゲート電極内から添加不純物が外部へ拡散するの
を防ぐことができ、製造された薄膜トランジスタの特性
への影響を減らすことができる。
第２〜４の発明の酸化雰囲気中でのアニール処理を低温
で行なうことによってソース領域およびドレイン領域、
さらにゲート電極内から添加不純物が外部へ拡散するの
を防ぐことができ、製造された薄膜トランジスタの特性
への影響を減らすことができる。
【００６７】本発明における第６の発明によれば、酸化
膜の成長速度が速くなり酸化雰囲気中でのアニール時間
を短縮することができる。
膜の成長速度が速くなり酸化雰囲気中でのアニール時間
を短縮することができる。
【００６８】本発明における第７の発明によれば、酸化
膜中に鉛原子が侵入することによって酸化膜の成長速度
が速くなり酸化雰囲気中でのアニール時間を短縮するこ
とができる。
膜中に鉛原子が侵入することによって酸化膜の成長速度
が速くなり酸化雰囲気中でのアニール時間を短縮するこ
とができる。
【図１】 本発明における第１の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図２】 本発明における第１の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図３】 本発明における第２の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図４】 本発明における第２の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図５】 本発明における第２の発明の一実施例による
液晶表示装置を示す断面図である。
液晶表示装置を示す断面図である。
【図６】 本発明における第３の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図７】 本発明における第３の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図８】 本発明における第４の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図９】 本発明における第４の発明の一実施例による
液晶表示装置の製造方法である。
液晶表示装置の製造方法である。
【図１０】 従来の液晶表示装置の製造方法である。
【図１１】 従来の液晶表示装置の製造方法である。
【図１２】 従来の液晶表示装置を示す断面図である。
１ 絶縁性基板、２ チャネルとなるシリコン薄膜、３
ゲート絶縁膜、４ゲート電極、５ ソース・ドレイン
領域、６ チャネル領域、７ 第１層間絶縁膜、８ 信
号保持容量電極、９ 第２層間絶縁膜層、１０ 画素電
極、１１ 第３層間絶縁膜層、１２ 第１コンタクトホ
ール、１３ 第２コンタクトホール、１４ ソース電
極、１５ ドレイン電極。
ゲート絶縁膜、４ゲート電極、５ ソース・ドレイン
領域、６ チャネル領域、７ 第１層間絶縁膜、８ 信
号保持容量電極、９ 第２層間絶縁膜層、１０ 画素電
極、１１ 第３層間絶縁膜層、１２ 第１コンタクトホ
ール、１３ 第２コンタクトホール、１４ ソース電
極、１５ ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/1343
Claims (8)
- 【請求項１】 それぞれ薄膜トランジスタと信号保持容
量を備えた複数の表示電極が、アドレスラインとデータ
ラインの交点位置にマトリックス状に配置されたアレイ
基板と、透明電極が形成された対向基板との間に、液晶
層を挟持して構成される液晶表示装置の製造工程におい
て、信号保持容量電極と薄膜トランジスタのチャネル部
分を、同じ半導体材料で同時に膜形成およびパターニン
グすることによって形成し、その後形成したゲート電極
をチャネル部分のマスクとして信号保持容量電極の厚さ
を薄くすることを特徴とする液晶表示装置の製造方法。 - 【請求項２】 前記薄膜トランジスタの信号保持容量電
極の厚さを薄くする方法として、酸化雰囲気中でアニー
ル処理することを特徴とする請求項１記載の液晶表示装
置の製造方法。 - 【請求項３】 前記薄膜トランジスタの信号保持容量電
極の厚さを薄くする方法として、エッチング処理するこ
とを特徴とする請求項１記載の液晶表示装置。 - 【請求項４】 前記酸化雰囲気中でのアニール処理のあ
とに、ソース領域、ドレイン領域および信号保持容量電
極への不純物を添加することを特徴とする請求項２記載
の液晶表示装置の製造方法。 - 【請求項５】 前記酸化雰囲気中でのアニール処理を、
酸化絶縁膜からなる層間絶縁膜を形成したあとに行なう
ことを特徴とする請求項２記載の液晶表示装置の製造方
法。 - 【請求項６】 前記酸化雰囲気中でのアニール処理を９
００℃以下で行なうことを特徴とする請求項２、４また
は５記載の液晶表示装置の製造方法。 - 【請求項７】 前記酸化雰囲気中でのアニール処理を２
気圧以上で行なうことを特徴とする請求項２、４、５ま
たは６記載の液晶表示装置の製造方法。 - 【請求項８】 前記酸化雰囲気中でのアニール処理を鉛
原子を供給しながら行なうことを特徴とする請求項２、
４、５または６記載の液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12899994A JP3217210B2 (ja) | 1994-06-10 | 1994-06-10 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12899994A JP3217210B2 (ja) | 1994-06-10 | 1994-06-10 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07333651A JPH07333651A (ja) | 1995-12-22 |
| JP3217210B2 true JP3217210B2 (ja) | 2001-10-09 |
Family
ID=14998643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12899994A Expired - Lifetime JP3217210B2 (ja) | 1994-06-10 | 1994-06-10 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3217210B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101940864B (zh) * | 2010-07-30 | 2013-01-23 | 西安建筑科技大学 | 密褶式空调空气过滤器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5589359B2 (ja) | 2009-01-05 | 2014-09-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
-
1994
- 1994-06-10 JP JP12899994A patent/JP3217210B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101940864B (zh) * | 2010-07-30 | 2013-01-23 | 西安建筑科技大学 | 密褶式空调空气过滤器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07333651A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268930B1 (ko) | 박막트랜지스터의 구조 및 그 제조방법 | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JP3352191B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
| KR970024305A (ko) | 액정표시장치용 박막 트랜지스터 기판의 제조방법 | |
| JP3217210B2 (ja) | 液晶表示装置の製造方法 | |
| JP3708150B2 (ja) | 薄膜トランジスタ基板 | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3587868B2 (ja) | 薄膜トランジスタの製造方法 | |
| US6731352B2 (en) | Method for fabricating liquid crystal display | |
| JP3075620B2 (ja) | 半導体装置の製造方法 | |
| JP2001284600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3166256B2 (ja) | 液晶表示装置 | |
| KR100267981B1 (ko) | 액정표시장치제조방법 | |
| JP3147365B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3309517B2 (ja) | 薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JP3707318B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JPH07159809A (ja) | 液晶表示装置 | |
| JPH09213962A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 | |
| JPH098312A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0936370A (ja) | コプラナ型薄膜トランジスタの製造方法 | |
| JP3309469B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JP2000216387A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |