JPH09213962A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 オフ時のリーク電流が低く、オン電流が高い
良好な特性のＴＦＴを簡略化された工程により作製す
る。 【解決手段】 ゲート電極８よりも寸法が大きい遮光膜
２上にシリコン層４を形成後、ネガレジストを塗布して
基板裏面側から露光し、遮光膜２をマスクとして第１の
レジストパターン５を形成する。その開口部から露出し
ているシリコン層６ａ部分を薄膜化して、チャンネル領
域６およびオフセット領域１２となる領域のみを薄膜化
する。ゲート電極８を形成後、ポジレジストを塗布して
基板裏面側から露光し、遮光膜２をマスクとして第２の
レジストパターン９を形成する。これをマスクとしてイ
オン注入して、ソース領域１０、ドレイン領域１１およ
びオフセット領域１２を遮光膜２と自己整合的に形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置の画
素選択用スイッチング素子等に用いられる薄膜トランジ
スタ（ＴＦＴ）およびその製造方法に関する。

【０００２】

【従来の技術】近年、ガラス等の透明絶縁性基板上にＴ
ＦＴをマトリックス状に形成し、これをスイッチング素
子として用いたアクティブマトリックス型の液晶表示装
置においては、その表示画面の大型化と高精細化が進展
しつつある。これらの実現のためには、高い電界移動度
を有すると共にオフ時のリーク電流が低いＴＦＴ特性が
必須となってくる。

【０００３】このようなＴＦＴの半導体領域としては、
従来、アモルファスシリコンが多く用いられているが、
その電界移動度は、結晶シリコンの電界移動度と比較し
て約１０００分の１と小さい。このため、固相成長法あ
るいはレーザー照射法等の技術を用いてアモルファスシ
リコン膜を結晶化して電界移動度を向上させる方法が採
用されている。この方法によれば、ＴＦＴの電界移動度
を向上させることができるが、リーク電流については必
ずしも低い値が得られていない。アクティブマトリック
ス型液晶表示装置の画素スイッチング素子として多結晶
シリコンＴＦＴを用いる場合、ＴＦＴを通ってリーク電
流が流れ出すと電荷が失われるので、コンデンサとして
の画素電極に書き込まれたデータが正しく保持できなく
なってしまう。

【０００４】上述したリーク電流を低減するための１つ
の手段としては、ＴＦＴのチャンネル領域とソース領域
との間およびチャンネル領域とドレイン領域との間にオ
フセット領域と称される不純物イオンを注入しない高抵
抗領域を設ける方法が知られている。

【０００５】一方、透明絶縁性基板の裏面からの光の回
り込みに起因して、光リーク電流が増加するが、これを
抑制するためにシリコン層の下に遮光層を設けて光の入
射を遮断する構造が提案されている。

【０００６】図７に、シリコン層下に遮光層が設けら
れ、チャンネル領域とソース領域およびドレイン領域と
の各間にオフセット領域が設けられた構造のＴＦＴを概
略的に示す。このＴＦＴは以下のようにして作製され
る。まず、ガラス等の透明絶縁性基板１上にＴａ膜を成
膜し、これをエッチング加工して遮光膜２を形成する。
次に、下地絶縁膜（ベースコート膜）３を堆積する。そ
の上に島状のシリコン層４を形成し、これをレーザー照
射により結晶化する。続いて、ゲート絶縁膜としてＳｉ
Ｏ₂膜７を堆積する。その後、Ａｌを主成分とする合金
やＴａ等を堆積してゲート電極８を形成する。次に、ゲ
ート電極８上にゲート電極よりも大きいレジストマスク
（図示せず）を形成する。これをマスクとしてシリコン
層４にＰ（リン）イオンまたはＢ（ボロン）イオンを注
入し、レーザーアニールにより不純物を活性化すること
により、ソース領域１０およびドレイン領域１１が形成
される。また、レジストマスクの下の領域には不純物が
注入されず、オフセット領域１２およびチャンネル領域
６となる。続いて、ＳｉＯ₂膜を堆積して層間絶縁膜１
３を形成し、ソース領域１０およびドレイン領域１１に
達するようにコンタクト層を形成する。さらに、Ａｌ合
金等をスパッタリングしてソース配線１４およびドレイ
ン電極１５を形成する。

【０００７】このようにオフセット領域を形成した構造
では、オフ時のリーク電流をある程度は低減することが
できるが、その値は十分とは言えず、また、オン電流が
低下するという問題がある。しかし、オフセット構造
は、逆バイアス側に高電圧を印加した時のドレイン電流
のはね上がりを抑制するのには有効な方法である。ま
た、チャンネル領域とソース領域およびドレイン領域と
の間に、ソース領域およびドレイン領域よりも低い濃度
で不純物イオンを注入したＬＤＤ（ＬｉｇｈｔｌｙＤｏ
ｐｅｄ Ｄｒａｉｎ）領域と称される領域を形成しても
同様の効果が得られる。

【０００８】オフ時のリーク電流を低減する有効な手段
としては、多結晶シリコンを薄膜化する方法が知られて
いる。本発明者が実験を行って確認したところによれ
ば、図８および図９に示すように、多結晶シリコンの膜
厚が低減するにつれてオフ時のリーク電流は減少し、オ
ン電流が増加する。即ち、多結晶シリコンを薄膜化する
につれて、オフ時のリーク電流についても、オン電流に
ついても、ＴＦＴ特性が向上するのである。従って、多
結晶シリコンの薄膜化とオフセット構造とを組み合わせ
ることにより、特性が良好なＴＦＴを得ることができ
る。

【０００９】上述のように、多結晶シリコンの膜厚を薄
くすると、それに伴ってオフ時のリーク電流を低減する
ことができる。しかし、多結晶シリコンを一定の膜厚以
下に薄くすると、ソース配線およびドレイン電極と、ソ
ース領域およびドレイン領域とのコンタクトが不安定に
なって、コンタクト抵抗が増加するという問題がある。

【００１０】これを解決するために、特開平６−１６３
９００号公報や特公平５−３４８３７号公報には、チャ
ンネル部分のみを薄膜化する方法が提案されている。特
開平６−１６３９００号公報では、ソース配線およびド
レイン電極と、ソース領域およびドレイン領域とのコン
タクトを、確実に取ることができる膜厚を有する多結晶
シリコン膜を形成し、チャンネル領域のみを所定の膜厚
（２５０ｎｍ）以下にまでエッチングしている。また、
特公平５−３４８３７号公報では多結晶シリコン膜を形
成し、チャンネル領域のみを熱酸化することにより薄膜
化すると共に、この熱酸化膜をゲート絶縁膜として用い
ている。

【００１１】

【発明が解決しようとする課題】基板裏面からの光の回
り込みに起因する光リーク電流の増加を抑制するため
に、シリコン層下に遮光膜を設ける場合、遮光膜はチャ
ンネル領域およびオフセット領域またはＬＤＤ領域を確
実に遮光し、かつ、ソース領域およびドレイン領域との
重なりができる限り小さい方が良い。

【００１２】一方、上述のオフセット領域またはＬＤＤ
領域を形成するためには、イオン注入用のマスクが必要
である。また、特開平６−１６３９００号公報や特公平
５−３４８３７号公報に開示されている方法では、多結
晶シリコン膜において薄膜化される領域を露出させるた
めにフォトリソグラフィー用のマスクが必要である。

【００１３】このため、遮光膜と多結晶シリコン薄膜化
領域とオフセット領域またはＬＤＤ領域とのアライメン
トマージンを考慮する必要が生じるという問題があり、
また、製造工程も複雑である。

【００１４】本発明は、このような従来技術の課題を解
決すべくなされたものであり、遮光膜と多結晶シリコン
薄膜化領域とオフセット領域またはＬＤＤ領域とを自己
整合的に形成して良好な特性のＴＦＴを得ることがで
き、製造工程も簡略化できるＴＦＴおよびその製造方法
を提供することを目的とする。

【００１５】

【課題を解決するための手段】本発明の薄膜トランジス
タは、絶縁性基板上にシリコン層およびゲート電極が、
前者を基板側にし、かつ、該シリコン層および該ゲート
電極の間にゲート絶縁膜を介して形成された薄膜トラン
ジスタにおいて、該シリコン層の該基板側に透明絶縁膜
を介して、該ゲート電極よりも寸法が大きく、該シリコ
ン層よりも寸法が小さい遮光膜が形成されており、該シ
リコン層は、ゲート長方向の両端にソース領域およびド
レイン領域を有し、両領域の間に、オフセット領域また
はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）
領域で挟まれたチャンネル領域を有する構成であり、該
チャンネル領域およびオフセット領域またはＬＤＤ領域
のゲート長方向の幅は、該遮光膜のゲート長方向の幅と
概略同一であり、該チャンネル領域およびオフセット領
域またはＬＤＤ領域の厚みは、該ソース領域およびドレ
イン領域の厚みよりも薄くなっており、そのことにより
上記目的が達成される。

【００１６】前記ゲート絶縁膜は、前記チャンネル領域
およびオフセット領域またはＬＤＤ領域となるシリコン
層の表面を酸化した酸化膜からなっていてもよい。

【００１７】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上にシリコン層およびゲート電極が、前者を
基板側にし、かつ、該シリコン層および該ゲート電極の
間にゲート絶縁膜を介して形成された薄膜トランジスタ
の製造方法であって、絶縁性基板上に、該ゲート電極よ
りも寸法が大きく、該シリコン層よりも寸法が小さい遮
光膜をパターン形成する工程と、該遮光膜上に、透明絶
縁膜を間に介してシリコン層を形成する工程と、該基板
上に、ネガレジストを塗布して基板裏面側から露光する
ことにより、該シリコン層上に、該遮光膜と概略同一形
状の開口部を有する第１のレジストパターンを形成する
工程と、該第１のレジストパターンの開口部から露出し
ているシリコン層を薄膜化する工程と、該シリコン層上
に、ゲート絶縁膜を間に介してゲート電極を形成する工
程と、該基板上に、ポジレジストを塗布して基板裏面側
から露光することにより、該ゲート電極上に、該遮光膜
と概略同一形状の第２のレジストパターンを形成する工
程と、該第２のレジストパターンをマスクとしてシリコ
ン層にイオン注入を行うことにより、チャンネル領域、
ソース領域、ドレイン領域およびオフセット領域を形成
する工程とを含み、そのことにより上記目的が達成され
る。

【００１８】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上にシリコン層およびゲート電極が、前者を
基板側にし、かつ、該シリコン層および該ゲート電極の
間にゲート絶縁膜を介して形成された薄膜トランジスタ
の製造方法であって、絶縁性基板上に、該ゲート電極よ
りも寸法が大きく、該シリコン層よりも寸法が小さい遮
光膜をパターン形成する工程と、該遮光膜上に、透明絶
縁膜を間に介してシリコン層を形成する工程と、該基板
上に、ネガレジストを塗布して基板裏面側から露光する
ことにより、該シリコン層上に、該遮光膜と概略同一形
状の開口部を有する第１のレジストパターンを形成する
工程と、該第１のレジストパターンの開口部から露出し
ているシリコン層を薄膜化する工程と、該シリコン層上
に、ゲート絶縁膜を間に介してゲート電極を形成する工
程と、該ゲート電極をマスクとしてシリコン層に第１の
イオン注入を行う工程と、該基板上に、ポジレジストを
塗布して基板裏面側から露光することにより、該ゲート
電極上に、該遮光膜と概略同一形状の第２のレジストパ
ターンを形成する工程と、該第２のレジストパターンを
マスクとしてシリコン層に第２のイオン注入を行うこと
により、シリコン層にチャンネル領域、ソース領域、ド
レイン領域およびＬＤＤ領域を形成する工程とを含み、
そのことにより上記目的が達成される。

【００１９】前記第１のレジストパターンの開口部から
露出しているシリコン層を、ドライエッチング法を用い
てエッチングすることによりシリコン層を薄膜化しても
よく、前記第１のレジストパターンの開口部から露出し
ているシリコン層の表面を、陽極酸化法または高圧酸化
法を用いて酸化した後、酸化膜をエッチングすることに
よりシリコン層を薄膜化してもよい。

【００２０】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上にシリコン層およびゲート電極が、前者を
基板側にし、かつ、該シリコン層および該ゲート電極の
間にゲート絶縁膜を介して形成された薄膜トランジスタ
の製造方法であって、絶縁性基板上に、該ゲート電極よ
りも寸法が大きく、該シリコン層よりも寸法が小さい遮
光膜をパターン形成する工程と、該遮光膜上に、透明絶
縁膜を間に介してシリコン層を形成する工程と、該基板
上に、ネガレジストを塗布して基板裏面側から露光する
ことにより、該シリコン層上に、該遮光膜と概略同一形
状の開口部を有する第１のレジストパターンを形成する
工程と、該第１のレジストパターンの開口部から露出し
ているシリコン層の表面を酸化してゲート絶縁膜を形成
する工程と、該ゲート絶縁膜上に、ゲート電極を形成す
る工程と、該ゲート絶縁膜をマスクとしてシリコン層に
イオン注入を行うことにより、チャンネル領域、ソース
領域、ドレイン領域およびオフセット領域を形成する工
程とを含み、そのことにより上記目的が達成される。

【００２１】本発明の薄膜トランジスタの製造方法は、
絶縁性基板上にシリコン層およびゲート電極が、前者を
基板側にし、かつ、該シリコン層および該ゲート電極の
間にゲート絶縁膜を介して形成された薄膜トランジスタ
の製造方法であって、絶縁性基板上に、該ゲート電極よ
りも寸法が大きく、該シリコン層よりも寸法が小さい遮
光膜をパターン形成する工程と、該遮光膜上に、透明絶
縁膜を間に介してシリコン層を形成する工程と、該基板
上に、ネガレジストを塗布して基板裏面側から露光する
ことにより、該シリコン層上に、該遮光膜と概略同一形
状の開口部を有する第１のレジストパターンを形成する
工程と、該第１のレジストパターンの開口部から露出し
ているシリコン層の表面を酸化してゲート絶縁膜を形成
する工程と、該ゲート絶縁膜上に、ゲート電極を形成す
る工程と、該ゲート電極をマスクとしてシリコン層に第
１のイオン注入を行う工程と、該ゲート絶縁膜をマスク
としてシリコン層に第２のイオン注入を行うことによ
り、シリコン層にチャンネル領域、ソース領域、ドレイ
ン領域およびＬＤＤ領域を形成する工程とを含み、その
ことにより上記目的が達成される。

【００２２】前記第１のレジストパターンの開口部から
露出しているシリコン層の表面を、陽極酸化法または高
圧酸化法を用いて酸化することによりゲート絶縁膜を形
成してもよい。

【００２３】以下、本発明の作用について説明する。

【００２４】本発明にあっては、シリコン層の下に、ゲ
ート電極よりも寸法が大きく、シリコン層よりも寸法が
小さい遮光膜をパターン形成している。

【００２５】シリコン層を形成後、ネガレジストを塗布
して基板裏面側から露光することにより、遮光膜がマス
クとなって、遮光膜と概略同一形状の開口部を有する第
１のレジストパターンが自己整合的に形成される。その
開口部から露出しているシリコン層を薄膜化することに
より、選択的にチャンネル領域およびオフセット領域ま
たはＬＤＤ領域が薄膜化され、シリコン層の薄膜化領域
が遮光膜と自己整合的に形成される。

【００２６】ゲート電極を形成後、ポジレジストを塗布
して基板裏面側から露光することにより、遮光膜がマス
クとなって、遮光膜およびシリコン層が薄膜化された領
域と概略同一形状の第２のレジストパターンが自己整合
的に形成される。この第２のレジストパターンをマスク
としてイオン注入することにより、ソース領域、ドレイ
ン領域およびオフセット領域またはＬＤＤ領域が遮光膜
と自己整合的に形成される。

【００２７】シリコン層の薄膜化は、ドライエッチング
法を用いてエッチングすることにより行ってもよく、シ
リコン層の表面を陽極酸化法または高圧酸化法を用いて
酸化した後、酸化膜をエッチングすることにより行って
もよい。

【００２８】第１のレジストパターンの開口部から露出
しているシリコン層の表面を、陽極酸化法または高圧酸
化法により酸化して得られる酸化膜は、ゲート絶縁膜と
して用いることができる。

【００２９】このゲート絶縁膜は遮光膜と自己整合的に
形成されており、不純物イオンの注入条件を選択するこ
とにより、これをマスクとしてソース領域、ドレイン領
域およびオフセット領域またはＬＤＤ領域が遮光膜と自
己整合的に形成される。

【００３０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。但し、本発明は以下
の実施形態に限定されるものではない。尚、以下におい
ては、液晶表示装置の画素用スイッチング素子として用
いられるトップゲート型ＴＦＴについて説明する。

【００３１】（実施形態１）この実施形態１では、オフ
セット構造を有するＴＦＴについて説明する。

【００３２】図１（ｆ）は、実施形態１のＴＦＴの概略
断面図である。

【００３３】このＴＦＴは、絶縁性基板１上に遮光膜２
が形成され、その上にベースコート膜３として透明絶縁
膜が形成されている。ベースコート膜３の上には、チャ
ンネル領域６とソース領域１０およびドレイン領域１１
との間にオフセット領域１２を有するシリコン層４が島
状に形成されている。チャンネル領域６およびオフセッ
ト領域１２は、ゲート長方向の幅が遮光膜２のゲート長
方向の幅と概略同一であり、膜厚がソース領域１０およ
びドレイン領域１１の膜厚よりも薄く形成されている。
シリコン層４の上には、ゲート絶縁膜７を間に介してゲ
ート電極８が形成されている。前記遮光膜２は、ゲート
電極８よりも一回り大きく、つまり全方向において大き
く、シリコン層４よりも小さい寸法となっている。ゲー
ト電極８の上には、これを覆うように層間絶縁膜１３が
形成されている。その上にソース配線１４およびドレイ
ン電極１５が形成され、ゲート絶縁膜７および層間絶縁
膜１３に形成されたコンタクトホールを介してソース配
線１４およびドレイン電極１５はそれぞれソース領域１
０およびドレイン１１と電気的に接続されている。

【００３４】このＴＦＴは、以下のようにして作製する
ことができる。

【００３５】まず、図１（ａ）に示すように、ガラス等
からなる絶縁性基板１上に、Ｔａを厚み１００ｎｍ堆積
してゲート電極８の寸法よりも一回り大きくパターン加
工することにより遮光膜２を形成する。続いて、その上
に、基板からの不純物拡散を防ぐために、ＳｉＯ₂を厚
み３００ｎｍ堆積してベースコート膜３を形成する。続
いて、その上に、シリコンを厚み８０ｎｍ堆積して島状
にパターン加工することによりシリコン層４を形成し、
レーザー照射を行ってシリコン層４を多結晶化する。続
いて、その状態の基板表面にネガレジストを塗布し、基
板裏面側から露光することにより、遮光膜２がマスクと
なって、遮光膜２と概略同一形状の開口部を有する第１
のレジストパターン５が遮光膜２に対して自己整合的に
形成される。

【００３６】次に、図１（ｂ）に示すように、第１のレ
ジストパターン５の開口部から露出しているシリコン層
４をドライエッチング法により厚み５０ｎｍエッチング
し、膜厚３０ｎｍの領域６ａを形成する。この領域６ａ
は、チャンネル領域６およびオフセット領域１２となる
領域である。

【００３７】続いて、図１（ｃ）に示すように、第１の
レジストパターン５を剥離し、ＳｉＯ₂を厚み１００ｎ
ｍ堆積してゲート絶縁膜７を形成する。続いて、その上
にスパッタリング法によりＴａを厚み３５０ｎｍ堆積し
てパターン加工することによりゲート電極８を形成す
る。

【００３８】その後、図１（ｄ）に示すように、基板表
面にポジレジストを塗布し、基板裏面側から露光するこ
とにより、遮光膜２をマスクとして、遮光膜２と概略同
一形状の第２のレジストパターン９を、遮光膜２および
多結晶シリコン層４の薄膜化された領域６ａに対して自
己整合的に形成する。続いて、この第２のレジストパタ
ーン９をマスクとして、ＰＨ₃＋Ｈ₂ガス中、加速電圧８
０ｋｅＶ、ドーズ量５Ｅ１５／ｃｍ²の条件で、シリコ
ン層４にｎ⁺イオン（Ｐイオン）注入を行う。

【００３９】次に、図１（ｅ）に示すように、第２のレ
ジストパターン９を剥離し、Ｘｅ−Ｃｌエキシマレーザ
ーを用いて、室温大気雰囲気中、照射エネルギー３５０
ｍＪ／ｃｍ²の条件で不純物の活性化を行うことによ
り、ソース領域１０およびドレイン領域１１を形成す
る。このとき、前記第２のレジストパターン９の下のシ
リコン層４部分にはＰイオンが注入されていないので、
チャンネル領域６およびオフセット領域１２が形成され
る。

【００４０】さらに、図１（ｆ）に示すように、ＣＶＤ
法によりＳｉＯ₂を厚み５００ｎｍ堆積して層間絶縁膜
１３を形成し、ソース領域１０およびドレイン領域１１
に達するようにコンタクトホールを開口する。続いて、
層間絶縁膜１３の上にメタル配線としてＡｌ−Ｔｉ（１
ｗｔ％のＴｉを含有するＡｌ合金）を厚み５００ｎｍに
スパッタリング法により堆積してソース配線１４および
ドレイン電極１５を形成する。このソース配線１４およ
びドレイン電極１５は、前記コンタクトホールを介して
各々ソース領域１０およびドレイン領域１１と電気的に
接続されている。

【００４１】このようにして得られるＴＦＴは、シリコ
ン層４の薄膜化領域６ａおよびオフセット領域１２が遮
光膜２に対して自己整合的に形成されているので、チャ
ンネル領域６およびオフセット領域１２を遮光膜２によ
り確実に遮光することができ、ソース領域１０およびド
レイン領域１１と遮光膜２との重なり合いを無くすこと
ができる。また、遮光膜２をマスクとして露光を行うの
で、マスク枚数を低減して工程を簡略化することがで
き、シリコン層４の薄膜化領域６ａ、オフセット領域１
２および遮光膜２のアライメントマージンを考慮する必
要が無い。チャンネル領域６の薄膜化によりオフ時のリ
ーク電流の低減およびオン電流の増加を図ることがで
き、またオフセット構造により逆バイアス側の高電圧印
加によるドレイン電流のはね上がりも抑制できるので、
オフ時のリーク電流が低くオン電流が高い良好な特性の
ＴＦＴを得ることができる。また、チャンネル領域６お
よびオフセット領域１２のみを薄膜化してソース領域１
０およびドレイン領域１１は薄膜化されないので、ソー
ス配線１４およびドレイン電極１５との間に低く安定し
たコンタクトをとることができる。

【００４２】（実施形態２）この実施形態２では、ＬＤ
Ｄ構造を有するＴＦＴについて説明する。

【００４３】図２（ｆ）は、実施形態２のＴＦＴの概略
断面図である。このＴＦＴは、チャンネル領域６とソー
ス領域１０およびドレイン領域１１との各間に、オフセ
ット領域ではなくＬＤＤ領域１６が形成されている。そ
の他の構造は、実施形態１のＴＦＴと同様である。

【００４４】このＴＦＴは、以下のようにして作製する
ことができる。

【００４５】まず、図２（ａ）に示すように、ガラス等
からなる絶縁性基板１上にゲート電極８よりも一回り大
きい遮光膜２を形成し、その上にベースコート膜３を形
成する。続いて、その上にシリコン層４を形成して多結
晶化し、基板表面にネガレジストを塗布して基板裏面側
から露光することにより、遮光膜２をマスクとして、遮
光膜２と概略同一形状の開口部を有する第１のレジスト
パターン５を、遮光膜２に対して自己整合的に形成す
る。この工程は、実施形態１の図１（ａ）の工程と同様
にして行うことができる。

【００４６】次に、図２（ｂ）に示すように、第１のレ
ジストパターン５の開口部から露出しているシリコン層
４をエッチングして、チャンネル領域６およびオフセッ
ト領域１２となる領域６ａを薄膜化する。この工程は、
実施形態１の図１（ｂ）の工程と同様にして行うことが
できる。

【００４７】続いて、図２（ｃ）に示すように、第１の
レジストパターン５を剥離し、ＳｉＯ₂を厚み１００ｎ
ｍ堆積してゲート絶縁膜７を形成する。続いて、その上
にスパッタリング法によりＴａを厚み３５０ｎｍ堆積し
てパターン加工することによりゲート電極８を形成す
る。続いて、このゲート電極８をマスクとして、ＰＨ₃
＋Ｈ₂ガス中、加速電圧６０ｋｅＶ、ドーズ量５Ｅ１３
／ｃｍ²の条件で、シリコン層４にｎ^-イオン注入を行っ
て、不純物を低濃度に含む第１の不純物領域を形成す
る。このとき、ゲート電極８の下の部分には、不純物が
注入されない。

【００４８】その後、図２（ｄ）に示すように、基板表
面にポジレジストを塗布し、基板裏面側から露光するこ
とにより、遮光膜２をマスクとして、遮光膜２と概略同
一形状の第２のレジストパターン９を、遮光膜２および
多結晶シリコン層４の薄膜化された領域６ａに対して自
己整合的に形成する。続いて、この第２のレジストパタ
ーン９をマスクとして、ＰＨ₃＋Ｈ₂ガス中、加速電圧８
０ｋｅＶ、ドーズ量５Ｅ１５／ｃｍ²の条件で、シリコ
ン層４にｎ⁺イオン注入を行って、第１の不純物領域よ
りも不純物を高濃度に含む第２の不純物領域を形成す
る。このとき、第２のレジストパターン９の下の部分に
は、不純物が注入されない。

【００４９】次に、図２（ｅ）に示すように、第２のレ
ジストパターン９を剥離し、実施形態１の図１（ｅ）の
工程と同様にして、レーザーによる不純物の活性化を行
う。これにより１回目および２回目の両不純物注入工程
で不純物が注入された第２の不純物領域はソース領域１
０およびドレイン領域１１となり、また１回目の不純物
注入工程で不純物が注入され、２回目の不純物流入工程
で第２のレジストパターン９の下になっていた領域はＬ
ＤＤ領域１６となり、またゲート電極８の下の部分には
１回目および２回目の両不純物注入工程で不純物が注入
されなかった領域はチャンネル領域６となる。

【００５０】次に、図２（ｆ）に示すように、かかる状
態の上に層間絶縁膜１３を形成し、ソース領域１０およ
びドレイン領域１１に達するようにコンタクトホールを
開口する。続いて、層間絶縁膜１３の上にソース配線１
４およびドレイン電極１５を形成する。これらソース配
線１４およびドレイン電極１５は、前記コンタクトホー
ルを介して各々ソース領域１０およびドレイン領域１１
と電気的に接続される。この工程は、実施形態１の図１
（ｆ）の工程と同様にして行うことができる。

【００５１】このようにして得られるＴＦＴは、シリコ
ン層４の薄膜化領域６ａおよびＬＤＤ領域１６が遮光膜
２に対して自己整合的に形成されているので、チャンネ
ル領域６およびＬＤＤ領域１６を遮光膜２により確実に
遮光することができ、ソース領域１０およびドレイン領
域１１と遮光膜２との重なり合いを無くすことができ
る。遮光膜２をマスクとして露光を行うので、マスク枚
数を低減して工程を簡略化することができ、シリコン層
４の薄膜化領域６ａ、ＬＤＤ領域１６および遮光膜２の
アライメントマージンを考慮する必要が無い。チャンネ
ル領域６の薄膜化によりオフ時のリーク電流の低減およ
びオン電流の増加を図ることができ、またＬＤＤ構造に
より逆バイアス側の高電圧印加によるドレイン電流のは
ね上がりも抑制できるので、オフ時のリーク電流が低く
オン電流が高い良好な特性のＴＦＴを得ることができ
る。また、チャンネル領域６およびＬＤＤ領域１６のみ
を薄膜化してソース領域１０およびドレイン領域１１は
薄膜化されないので、ソース配線１４およびドレイン電
極１５との間に低く安定したコンタクトをとることがで
きる。

【００５２】（実施形態３）この実施形態３では、シリ
コン層をドライエッチングする代わりに、シリコン層表
面を酸化することにより多結晶シリコンを薄膜化して、
実施形態１と同様のオフセット構造を有するＴＦＴを作
製した。

【００５３】まず、図３（ａ）に示すように、ガラス等
からなる絶縁性基板１上に、Ｔａを厚み１００ｎｍ堆積
してゲート電極８の寸法よりも一回り大きくパターン加
工することにより遮光膜２を形成する。遮光膜２を覆っ
て基板１の上に、基板からの不純物拡散を防ぐために、
ＳｉＯ₂を厚み３００ｎｍ堆積してベースコート膜３を
形成する。ベースコート膜３の上に、シリコンを厚み８
０ｎｍ堆積して島状にパターン加工することによりシリ
コン層４を形成し、レーザー照射を行ってシリコン層４
を多結晶化する。シリコン層４を覆ってベースコート膜
３の上にＣＶＤ法によりＳｉＯ₂膜１７を厚み４０ｎｍ
堆積し、続いてＳｉＮ膜１８を厚み１００ｎｍ堆積す
る。その状態の基板表面にネガレジストを塗布し、基板
裏面側から露光することにより、遮光膜２をマスクとし
て、遮光膜２と概略同一形状の開口部を有する第１のレ
ジストパターン５を、遮光膜２に対して自己整合的に形
成する。続いて、ドライエッチング法により第１のレジ
ストパターン５の開口部から露出しているＳｉＮ膜１８
をエッチングする。

【００５４】続いて、図３（ｂ）に示すように、第１の
レジストパターン５を剥離し、１０％の水蒸気を含む１
気圧、６００℃の酸素雰囲気中において酸化を行う。こ
れにより、図３（ｂ）に示すようにＳｉＮ膜１８の開口
部から露出しているＳｉＯ₂膜１７およびシリコン層４
を厚み５０ｎｍ酸化して、厚み８０ｎｍのＳｉＯ₂膜１
９を形成し、またＳｉＯ₂膜１９下のシリコン層４に、
膜厚３０ｎｍの領域６ａを形成する。この領域６ａは、
チャンネル領域６およびオフセット領域１２となる領域
である。

【００５５】その後、図３（ｄ）に示すように、 Ｓｉ
Ｎ膜１８の開口部から露出しているＳｉＯ₂膜１７およ
び１９をＢＨＦ（バッファードフッ酸）溶液によりエッ
チングし、ＳｉＮ膜１８をＨ₃ＰＯ₄溶液によりボイルし
て除去する。その状態の上に、ＳｉＯ₂を厚み１００ｎ
ｍ堆積してゲート絶縁膜７を形成する。続いて、そのゲ
ート絶縁膜７の上にスパッタリング法によりＴａを厚み
３５０ｎｍ堆積してパターン加工することによりゲート
電極８を形成する。

【００５６】次に、図３（ｅ）に示すように、基板表面
にポジレジストを塗布し、基板裏面側から露光すること
により、遮光膜２をマスクとして、遮光膜２と概略同一
形状の第２のレジストパターン９を、遮光膜２および多
結晶シリコン層４の薄膜化された領域６ａに対して自己
整合的に形成する。続いて、この第２のレジストパター
ン９をマスクとして、ＰＨ₃＋Ｈ₂ガス中、加速電圧８０
ｋｅＶ、ドーズ量５Ｅ１５／ｃｍ²の条件で、シリコン
層４にｎ⁺イオン（Ｐイオン）の注入を行う。

【００５７】次に、図３（ｆ）に示すように、第２のレ
ジストパターン９を剥離し、Ｘｅ−Ｃｌエキシマレーザ
ーを用いて、室温大気雰囲気中、照射エネルギー３５０
ｍＪ／ｃｍ²の条件で不純物の活性化を行うことによ
り、ソース領域１０およびドレイン領域１１を形成す
る。このとき、前記第２のレジストパターン９の下のシ
リコン層４部分はＰイオンが注入されないので、チャン
ネル領域６およびオフセット領域１２となる。続いて、
その状態の上に、ＣＶＤ法によりＳｉＯ₂を厚み５００
ｎｍ堆積して層間絶縁膜１３を形成し、ソース領域１０
およびドレイン領域１１に達するようにコンタクトホー
ルを開口する。続いて、層間絶縁膜１３の上にメタル配
線としてＡｌ−Ｔｉ（１ｗｔ％のＴｉを含有するＡｌ合
金）を厚み５００ｎｍにスパッタリング法により堆積し
てソース配線１４およびドレイン電極１５を形成する。
ソース配線１４およびドレイン電極１５は、前記コンタ
クトホールを介して各々ソース領域１０およびドレイン
領域１１と電気的に接続される。

【００５８】このように、多結晶シリコン膜表面を酸化
して薄膜化を行った場合でも、実施形態１と同様の優れ
た特性を有するＴＦＴを簡略化された工程により作製す
ることができる。

【００５９】（実施形態４）この実施形態４では、シリ
コン層をドライエッチングする代わりに、シリコン層表
面を酸化することにより多結晶シリコンを薄膜化して、
実施形態２と同様のＬＤＤ構造を有するＴＦＴを作製し
た。

【００６０】まず、図４（ａ）に示すように、ガラス等
からなる絶縁性基板１上にゲート電極８よりも一回り大
きい遮光膜２を形成し、その上にベースコート膜３を形
成する。続いて、ベースコート膜３の上にシリコン層４
を形成して多結晶化し、さらにその上にＳｉＯ₂膜１７
およびＳｉＮ膜１８を順次堆積する。その状態の基板表
面にネガレジストを塗布して基板裏面側から露光するこ
とにより、遮光膜２をマスクとして、遮光膜２と概略同
一形状の開口部を有する第１のレジストパターン５を、
遮光膜２に対して自己整合的に形成する。続いて、第１
のレジストパターン５の開口部から露出しているＳｉＮ
膜１８をエッチングする。この工程は、実施形態３と同
様にして行うことができる。

【００６１】続いて、図４（ｂ）に示すように、第１の
レジストパターン５を剥離し、酸化を行う。これによ
り、図４（ｃ）に示すように、ＳｉＯ₂膜１９を形成
し、ＳｉＯ₂膜１９下のシリコン層４に薄膜化領域６ａ
を形成する。この領域６ａは、チャンネル領域６および
ＬＤＤ領域１６となる領域である。この工程は、実施形
態３と同様にして行うことができる。

【００６２】その後、図４（ｄ）に示すように、 Ｓｉ
Ｎ膜１８の開口部から露出しているＳｉＯ₂膜１７およ
び１９をＢＨＦ溶液によりエッチングし、ＳｉＮ膜１８
をＨ₃ＰＯ₄溶液によりボイルして除去する。その状態の
上に、ＳｉＯ₂を厚み１００ｎｍ堆積してゲート絶縁膜
７を形成する。続いて、ゲート絶縁膜７の上にスパッタ
リング法によりＴａを厚み３５０ｎｍ堆積してパターン
加工することによりゲート電極８を形成する。続いて、
このゲート電極８をマスクとして、ＰＨ₃＋Ｈ₂ガス中、
加速電圧６０ｋｅＶ、ドーズ量５Ｅ１３／ｃｍ²の条件
で、シリコン層４にｎ^-イオン注入を行って、不純物を
低濃度に含む第１の不純物領域を形成する。このとき、
ゲート電極８の下の部分には、不純物が注入されない。

【００６３】次に、図４（ｅ）に示すように、基板表面
にポジレジストを塗布し、基板裏面側から露光すること
により、遮光膜２をマスクとして、遮光膜２と概略同一
形状の第２のレジストパターン９を、遮光膜２および多
結晶シリコン層４の薄膜化された領域６ａに対して自己
整合的に形成する。続いて、この第２のレジストパター
ン９をマスクとして、ＰＨ₃＋Ｈ₂ガス中、加速電圧８０
ｋｅＶ、ドーズ量５Ｅ１５／ｃｍ²の条件で、シリコン
層４にｎ⁺イオン注入を行って、第１の不純物領域より
も不純物を高濃度に含む第２の不純物領域を形成する。
このとき、第２のレジストパターン９の下の部分には、
不純物が注入されない。

【００６４】さらに、図４（ｆ）に示すように、第２の
レジストパターン９を剥離し、実施形態３の図３（ｆ）
の工程と同様にして、レーザーによる不純物の活性化を
行う。これにより１回目および２回目の両不純物注入工
程で不純物が注入された第２の不純物領域はソース領域
１０およびドレイン領域１１となり、また１回目の不純
物注入工程で不純物が注入され、２回目の不純物流入工
程で第２のレジストパターン９の下になっていた領域は
ＬＤＤ領域１６となり、またゲート電極８の下の部分に
は１回目および２回目の両不純物注入工程で不純物が注
入されずにチャンネル領域６となる。その上に層間絶縁
膜１３を形成し、ソース領域１０およびドレイン領域１
１に達するようにコンタクトホールを開口する。その上
にソース配線１４およびドレイン電極１５を形成する。
この工程は、実施形態３の図３（ｆ）の工程と同様にし
て行うことができる。

【００６５】このように、多結晶シリコン膜表面を酸化
して薄膜化を行った場合でも、実施形態３と同様の優れ
た特性を有するＴＦＴを簡略化された工程により作製す
ることができる。

【００６６】（実施形態５）この実施形態５では、シリ
コン層表面を酸化して薄膜化すると共に、得られた酸化
膜をゲート絶縁膜として用い、オフセット構造を有する
ＴＦＴを作製した。

【００６７】まず、図５（ａ）に示すように、ガラス等
からなる絶縁性基板１上に、Ｔａを厚み１００ｎｍ堆積
してゲート電極８の寸法よりも一回り大きくパターン加
工することにより遮光膜２を形成する。その上に、基板
からの不純物拡散を防ぐために、ＳｉＯ₂を厚み３００
ｎｍ堆積してベースコート膜３を形成する。その上に、
シリコンを厚み８０ｎｍ堆積して島状にパターン加工す
ることによりシリコン層４を形成し、レーザー照射を行
ってシリコン層４を多結晶化する。続いて、シリコン層
４を覆ってベースコート膜３の上にＣＶＤ法によりＳｉ
Ｏ₂膜１７を厚み４０ｎｍ堆積し、続いてＳｉＮ膜１８
を厚み１００ｎｍ堆積する。その状態の基板表面にネガ
レジストを塗布し、基板裏面側から露光することによ
り、遮光膜２をマスクとして、遮光膜２と概略同一形状
の開口部を有する第１のレジストパターン５を、遮光膜
２に対して自己整合的に形成する。

【００６８】次に、図５（ｂ）に示すように、ドライエ
ッチング法により第１のレジストパターン５の開口部か
ら露出しているＳｉＮ膜１８をエッチングする。続い
て、第１のレジストパターン５を剥離し、１０％の水蒸
気を含む１気圧、６００℃の酸素雰囲気中において酸化
を行う。これにより、図５（ｃ）に示すように、ＳｉＮ
膜１８の開口部から露出しているＳｉＯ₂膜１７および
シリコン層４を厚み５０ｎｍ酸化して、厚み８０ｎｍの
ＳｉＯ₂膜１９を形成し、またＳｉＯ₂膜１９下のシリコ
ン層４に膜厚３０ｎｍの領域６ａを形成する。この領域
６ａは、チャンネル領域６およびオフセット領域１２と
なる領域である。

【００６９】その後、図５（ｄ）に示すように、ＳｉＮ
膜１８をＨ₃ＰＯ₄溶液によりボイルして除去する。Ｓｉ
Ｏ₂膜１９は、ゲート絶縁膜として用いるため、そのま
ま残しておく。その上にスパッタリング法によりＴａを
３５０ｎｍ堆積してパターン加工することによりゲート
電極８を形成する。

【００７０】次に、図５（ｅ）に示すように、ゲート電
極８およびゲート絶縁膜であるＳｉＯ₂膜１９をマスク
として、ＰＨ₃＋Ｈ₂ガス中、加速電圧１５ｋｅＶ、ドー
ズ量５Ｅ１５／ｃｍ²の条件で、シリコン層４にｎ⁺イオ
ン（Ｐイオン）注入を行う。このように加速電圧を適宜
選択することにより、ＳｉＯ₂膜１９の下の部分にＰイ
オンが注入されないようにすることができる。続いて、
Ｘｅ−Ｃｌエキシマレーザーを用いて、室温大気雰囲気
中、照射エネルギー３５０ｍＪ／ｃｍ²の条件で不純物
の活性化を行うことにより、ソース領域１０およびドレ
イン領域１１を形成する。ＳｉＯ₂膜の下の部分にはＰ
イオンが注入されないので、チャンネル領域６およびオ
フセット領域１２が形成される。

【００７１】次に、この状態の上に、ＣＶＤ法によりＳ
ｉＯ₂を５００ｎｍ堆積して層間絶縁膜１３を形成し、
ソース領域１０およびドレイン領域１１に達するように
コンタクトホールを開口する。続いて、層間絶縁膜１３
の上にメタル配線としてＡｌ−Ｔｉ（１ｗｔ％のＴｉを
含有するＡｌ合金）を厚み５００ｎｍにスパッタリング
法により堆積してソース配線１４およびドレイン電極１
５を形成する。ソース配線１４およびドレイン電極１５
は、前記コンタクトホールを介してソース領域１０およ
びドレイン領域１１と電気的に接続される。

【００７２】このように、多結晶シリコン膜４の表面を
酸化して薄膜化を行う場合、得られる酸化膜１９をその
ままゲート絶縁膜として用いことができる。また、ソー
ス領域１０およびドレイン領域１１の形成のための不純
物注入条件を適宜選択することにより、その酸化膜１９
をマスクとしてソース領域１０、ドレイン領域１１およ
びオフセット領域１２を遮光膜２と自己整合的に形成す
ることができる。従って、より一層の工程の簡略化を図
ることができる。

【００７３】（実施形態６）この実施形態６では、シリ
コン層表面を酸化して薄膜化すると共に、得られた酸化
膜をゲート絶縁膜として用い、ＬＤＤ構造を有するＴＦ
Ｔを作製した。

【００７４】まず、図６（ａ）に示すように、ガラス等
からなる絶縁性基板１上にゲート電極８よりも一回り大
きい遮光膜２を形成し、続いて遮光膜２を覆って基板１
の上にベースコート膜３を形成する。続いて、その上に
シリコン層４を形成して多結晶化し、さらにシリコン層
４を覆ってベースコート膜３の上にＳｉＯ₂膜１７およ
びＳｉＮ膜１８を順次堆積する。その状態の基板の表面
にネガレジストを塗布して基板裏面側から露光すること
により、遮光膜２をマスクとして、遮光膜２と概略同一
形状の開口部を有する第１のレジストパターン５を、遮
光膜２に対して自己整合的に形成する。続いて、第１の
レジストパターン５の開口部から露出しているＳｉＮ膜
１８をエッチングする。以上の工程は、実施形態５と同
様にして行うことができる。

【００７５】続いて、図６（ｂ）に示すように、第１の
レジストパターン５を剥離し、酸化を行う。これによ
り、図６（ｃ）に示すように、ＳｉＯ₂膜１９を形成
し、ＳｉＯ₂膜１９下のシリコン層４に薄膜化領域６ａ
を形成する。この領域６ａは、チャンネル領域６および
ＬＤＤ領域１６となる領域である。この工程は、実施形
態５と同様にして行うことができる。その後、ＳｉＮ膜
１８は除去し、ＳｉＯ₂膜１９はゲート絶縁膜として用
いるためにそのまま残しておく。その上にゲート電極８
を形成する。この工程は、実施形態５と同様にして行う
ことができる。次に、ゲート電極８をマスクとして、Ｐ
Ｈ₃＋Ｈ₂ガス中、加速電圧６０ｋｅＶ、ドーズ量５Ｅ１
３／ｃｍ²の条件で、シリコン層４にｎ^-イオン（Ｐイオ
ン）注入を行って、不純物を低濃度に含む第１の不純物
領域を形成する。このとき、ゲート電極８の下の部分に
は、不純物が注入されない。

【００７６】その後、図６（ｄ）に示すように、ゲート
電極８およびゲート絶縁膜であるＳｉＯ₂膜１９をマス
クとして、ＰＨ₃＋Ｈ₂ガス中、加速電圧１５ｋｅＶ、ド
ーズ量５Ｅ１５／ｃｍ²の条件で、シリコン層４にｎ⁺イ
オン（Ｐイオン）注入を行って、第１の不純物領域より
も不純物を高濃度に含む第２の不純物領域を形成する。
このとき、ＳｉＯ₂膜１９の下の部分にはＰイオンが注
入されない。

【００７７】さらに、図６（ｅ）に示すように、実施形
態５と同様にして、レーザーによる不純物の活性化を行
う。これにより１回目および２回目の両不純物注入工程
で不純物が注入された第２の不純物領域はソース領域１
０およびドレイン領域１１となり、また１回目の不純物
注入工程で不純物が注入され、２回目の不純物流入工程
でＳｉＯ₂膜１９の下になっていた領域はＬＤＤ領域１
６となり、またゲート電極８の下の部分には１回目およ
び２回目の両不純物注入工程で不純物が注入されずにチ
ャンネル領域６となる。その状態の上に層間絶縁膜１３
を形成し、ソース領域１０およびドレイン領域１１に達
するようにコンタクトホールを開口する。その上にソー
ス配線１４およびドレイン電極１５を形成する。ソース
配線１４およびドレイン電極１５は、前記コンタクトホ
ールを介して各々ソース領域１０およびドレイン領域１
１と電気的に接続される。この工程は、実施形態５と同
様にして行うことができる。

【００７８】このように、多結晶シリコン膜４の表面を
酸化して薄膜化を行う場合、得られる酸化膜１９をその
ままゲート絶縁膜として用いことができる。また、ソー
ス領域１０およびドレイン領域１１の形成のための不純
物注入条件と、ＬＤＤ領域１６の形成のための不純物注
入条件とを適宜選択することにより、その酸化膜７をマ
スクとしてソース領域１０、ドレイン領域１１およびＬ
ＤＤ領域１６を遮光膜２と自己整合的に形成することが
できる。従って、より一層の工程の簡略化を図ることが
できる。

【００７９】上記実施形態１〜６においては、不純物イ
オンとしてＰイオンを注入してｎ型シリコン層を形成し
たが、Ｂイオンを注入してｐ型シリコン層を形成しても
よい。

【００８０】上記ゲート電極８としてはＴａを用いた
が、Ａｌ合金、高融点金属、高融点金属シリサイド、多
結晶シリコン、シリサイド／多結晶シリコンの積層構造
等、様々な材料を用いることができる。

【００８１】上記遮光膜２としてはＴａを用いたが、Ｔ
ＦＴへの基板裏面からの光の回り込みを遮光できる材料
であればいずれも用いることができ、Ｗ、ＷＳｉｘ、Ｔ
ｉＷ、ＭｏおよびＴａＳｉｘ等、様々な材料を用いるこ
とができる。

【００８２】上記実施形態３〜６においては、シリコン
層表面の酸化を高圧酸化法により行ったが、陽極酸化法
により行ってもよい。

【００８３】

【発明の効果】以上の説明から明らかなように、本発明
によれば、シリコン層薄膜化領域およびオフセット領域
またはＬＤＤ領域を遮光膜に対して自己整合的に形成で
き、チャンネル領域およびオフセット領域またはＬＤＤ
領域と遮光膜を確実に重ね合わせて遮光することができ
る。また、ソース領域およびドレイン領域と遮光膜との
重なり合いを無くすことができる。

【００８４】遮光膜をマスクとして露光を行うので、マ
スク枚数を低減して工程を簡略化することができる。ま
た、シリコン層薄膜化領域、オフセット領域またはＬＤ
Ｄ領域と遮光膜とが自己整合的に形成されているので、
アライメントマージンを考慮する必要が無い。

【００８５】チャンネル領域の薄膜化とオフセット構造
またはＬＤＤ構造とを組み合わせることにより、オフ時
のリーク電流が低くオン電流が高い良好な特性のＴＦＴ
を得ることができる。また、チャンネル領域およびオフ
セット領域またはＬＤＤ領域のみを薄膜化するので、ソ
ース領域およびドレイン領域とソース配線およびドレイ
ン電極との間に低く安定したコンタクトをとることがで
きる。

【００８６】多結晶シリコン膜表面を酸化して薄膜化を
行う場合、得られる酸化膜をそのままゲート絶縁膜とし
て用いことができるので、工程を簡略化することができ
る。また、ソース領域およびドレイン領域形成のための
不純物注入条件を適宜選択すると、そのゲート絶縁膜を
マスクとしてソース領域、ドレイン領域およびオフセッ
ト領域またはＬＤＤ領域を遮光膜と自己整合的に形成す
ることができ、より一層の工程の簡略化を図ることがで
きる。

【図面の簡単な説明】

【図１】（ａ）〜（ｆ）は実施形態１のＴＦＴの製造工
程を示す断面図である。

【図２】（ａ）〜（ｆ）は実施形態２のＴＦＴの製造工
程を示す断面図である。

【図３】（ａ）〜（ｆ）は実施形態３のＴＦＴの製造工
程を示す断面図である。

【図４】（ａ）〜（ｆ）は実施形態４のＴＦＴの製造工
程を示す断面図である。

【図５】（ａ）〜（ｆ）は実施形態５のＴＦＴの製造工
程を示す断面図である。

【図６】（ａ）〜（ｅ）は実施形態６のＴＦＴの製造工
程を示す断面図である。

【図７】従来のＴＦＴの概略構造を示す断面図である。

【図８】多結晶シリコンの膜厚とＴＦＴのオフ電流との
関係を示すグラフである。

【図９】多結晶シリコンの膜厚とＴＦＴのオン電流との
関係を示すグラフである。

【符号の説明】

１ 透明絶縁性基板（ガラス基板） ２ 遮光膜（Ｔａ） ３ ベースコート膜（ＳｉＯ₂） ４ シリコン層 ５ ネガレジスト ６ チャンネル領域 ６ａ シリコン層の薄膜化領域 ７、１９ ゲート絶縁膜（ＳｉＯ₂） ８ ゲート電極 ９ ポジレジスト １０ ソース領域 １１ ドレイン領域 １２ オフセット領域 １３ 層間絶縁膜（ＳｉＯ₂） １４ ソース配線 １５ ドレイン電極 １６ ＬＤＤ領域 １７ ＳｉＯ₂膜 １８ ＳｉＮ膜

Claims (9)

【特許請求の範囲】
1. 【請求項１】 絶縁性基板上にシリコン層およびゲート
   電極が、前者を基板側にし、かつ、該シリコン層および
   該ゲート電極の間にゲート絶縁膜を介して形成された薄
   膜トランジスタにおいて、 該シリコン層の下に透明絶縁膜を介して、該ゲート電極
   よりも寸法が大きく、該シリコン層よりも寸法が小さい
   遮光膜が形成されており、 該シリコン層は、ゲート長方向の両端にソース領域およ
   びドレイン領域を有し、両領域の間に、オフセット領域
   またはＬＤＤ（Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉ
   ｎ）領域で挟まれたチャンネル領域を有する構成であ
   り、該チャンネル領域およびオフセット領域またはＬＤ
   Ｄ領域のゲート長方向の幅は、該遮光膜のゲート長方向
   の幅と概略同一であり、該チャンネル領域およびオフセ
   ット領域またはＬＤＤ領域の厚みは、該ソース領域およ
   びドレイン領域の厚みよりも薄くなっている薄膜トラン
   ジスタ。
2. 【請求項２】 前記ゲート絶縁膜は、前記チャンネル領
   域およびオフセット領域またはＬＤＤ領域となるシリコ
   ン層の表面を酸化した酸化膜からなる請求項１に記載の
   薄膜トランジスタ。
3. 【請求項３】 絶縁性基板上にシリコン層およびゲート
   電極が、前者を基板側にし、かつ、該シリコン層および
   該ゲート電極の間にゲート絶縁膜を介して形成された薄
   膜トランジスタの製造方法であって、 絶縁性基板上に、該ゲート電極よりも寸法が大きく、該
   シリコン層よりも寸法が小さい遮光膜をパターン形成す
   る工程と、 該遮光膜上に、透明絶縁膜を間に介してシリコン層を形
   成する工程と、 該基板上に、ネガレジストを塗布して基板裏面側から露
   光することにより、該シリコン層上に、該遮光膜と概略
   同一形状の開口部を有する第１のレジストパターンを形
   成する工程と、 該第１のレジストパターンの開口部から露出しているシ
   リコン層を薄膜化する工程と、 該シリコン層上に、ゲート絶縁膜を間に介してゲート電
   極を形成する工程と、 該基板上に、ポジレジストを塗布して基板裏面側から露
   光することにより、該ゲート電極上に、該遮光膜と概略
   同一形状の第２のレジストパターンを形成する工程と、 該第２のレジストパターンをマスクとしてシリコン層に
   イオン注入を行うことにより、チャンネル領域、ソース
   領域、ドレイン領域およびオフセット領域を形成する工
   程とを含む薄膜トランジスタの製造方法。
4. 【請求項４】 絶縁性基板上にシリコン層およびゲート
   電極が、前者を基板側にし、かつ、該シリコン層および
   該ゲート電極の間にゲート絶縁膜を介して形成された薄
   膜トランジスタの製造方法であって、 絶縁性基板上に、該ゲート電極よりも寸法が大きく、該
   シリコン層よりも寸法が小さい遮光膜をパターン形成す
   る工程と、 該遮光膜上に、透明絶縁膜を間に介してシリコン層を形
   成する工程と、 該基板上に、ネガレジストを塗布して基板裏面側から露
   光することにより、該シリコン層上に、該遮光膜と概略
   同一形状の開口部を有する第１のレジストパターンを形
   成する工程と、 該第１のレジストパターンの開口部から露出しているシ
   リコン層を薄膜化する工程と、 該シリコン層上に、ゲート絶縁膜を間に介してゲート電
   極を形成する工程と、 該ゲート電極をマスクとしてシリコン層に第１のイオン
   注入を行う工程と、 該基板上に、ポジレジストを塗布して基板裏面側から露
   光することにより、該ゲート電極上に、該遮光膜と概略
   同一形状の第２のレジストパターンを形成する工程と、 該第２のレジストパターンをマスクとしてシリコン層に
   第２のイオン注入を行うことにより、シリコン層にチャ
   ンネル領域、ソース領域、ドレイン領域およびＬＤＤ領
   域を形成する工程とを含む薄膜トランジスタの製造方
   法。
5. 【請求項５】 前記第１のレジストパターンの開口部か
   ら露出しているシリコン層を、ドライエッチング法を用
   いてエッチングすることによりシリコン層を薄膜化する
   請求項３または４に記載の薄膜トランジスタの製造方
   法。
6. 【請求項６】 前記第１のレジストパターンの開口部か
   ら露出しているシリコン層の表面を、陽極酸化法または
   高圧酸化法を用いて酸化した後、酸化膜をエッチングす
   ることによりシリコン層を薄膜化する請求項３または４
   に記載の薄膜トランジスタの製造方法。
7. 【請求項７】 絶縁性基板上にシリコン層およびゲート
   電極が、前者を基板側にし、かつ、該シリコン層および
   該ゲート電極の間にゲート絶縁膜を介して形成された薄
   膜トランジスタの製造方法であって、 絶縁性基板上に、該ゲート電極よりも寸法が大きく、該
   シリコン層よりも寸法が小さい遮光膜をパターン形成す
   る工程と、 該遮光膜上に、透明絶縁膜を間に介してシリコン層を形
   成する工程と、 該基板上に、ネガレジストを塗布して基板裏面側から露
   光することにより、該シリコン層上に、該遮光膜と概略
   同一形状の開口部を有する第１のレジストパターンを形
   成する工程と、 該第１のレジストパターンの開口部から露出しているシ
   リコン層の表面を酸化してゲート絶縁膜を形成する工程
   と、 該ゲート絶縁膜上に、ゲート電極を形成する工程と、 該ゲート絶縁膜をマスクとしてシリコン層にイオン注入
   を行うことにより、チャンネル領域、ソース領域、ドレ
   イン領域およびオフセット領域を形成する工程とを含む
   薄膜トランジスタの製造方法。
8. 【請求項８】 絶縁性基板上にシリコン層およびゲート
   電極が、前者を基板側にし、かつ、該シリコン層および
   該ゲート電極の間にゲート絶縁膜を介して形成された薄
   膜トランジスタの製造方法であって、 絶縁性基板上に、該ゲート電極よりも寸法が大きく、該
   シリコン層よりも寸法が小さい遮光膜をパターン形成す
   る工程と、 該遮光膜上に、透明絶縁膜を間に介してシリコン層を形
   成する工程と、 該基板上に、ネガレジストを塗布して基板裏面側から露
   光することにより、該シリコン層上に、該遮光膜と概略
   同一形状の開口部を有する第１のレジストパターンを形
   成する工程と、 該第１のレジストパターンの開口部から露出しているシ
   リコン層の表面を酸化してゲート絶縁膜を形成する工程
   と、 該ゲート絶縁膜上に、ゲート電極を形成する工程と、 該ゲート電極をマスクとしてシリコン層に第１のイオン
   注入を行う工程と、 該ゲート絶縁膜をマスクとしてシリコン層に第２のイオ
   ン注入を行うことにより、シリコン層にチャンネル領
   域、ソース領域、ドレイン領域およびＬＤＤ領域を形成
   する工程とを含む薄膜トランジスタの製造方法。
9. 【請求項９】 前記第１のレジストパターンの開口部か
   ら露出しているシリコン層の表面を、陽極酸化法または
   高圧酸化法を用いて酸化することによりゲート絶縁膜を
   形成する請求項７または８に記載の薄膜トランジスタの
   製造方法。