JP3375914B2 - 半導体装置の作製方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＴＦＴ（薄膜トラ
ンジスタ）の構造、及びその作製方法に関する。さらに
そのようなＴＦＴを利用した半導体装置に関する。

【０００２】

【従来の技術】従来、アクティブマトリックス型の液晶
表示装置やイメージセンサ等のガラス基板上に集積化さ
れた装置にＴＦＴ（薄膜トランジスタ）を利用する構成
が広く知られている。図６に従来のＴＦＴの断面の概略
を示す。図６（Ａ）に示されているのは、ガラス基板上
に設けられた薄膜珪素半導体を用いた絶縁ゲイト型電界
効果トランジスタ（以下単にＴＦＴという）である。図
６（Ａ）において、６１がガラス基板であり、このガラ
ス基板６１上に下地の酸化珪素膜６２（２００ｎｍ厚程
度）が形成され、さらにその上にソース／ドレイン領域
６３、６５とチャネル形成領域６４とが設けられた珪素
半導体膜により構成される活性層が形成されている。こ
の珪素半導体膜は、１００ｎｍ程度の厚さであり、非晶
質（アモルファス）または結晶性（多結晶や微結晶）を
有している。

【０００３】そして活性層上にはゲイト絶縁膜を構成す
る酸化珪素膜６６が１００ｎｍ程度の厚さで形成されて
いる。そしてゲイト電極６７がアルミニウムで形成さ
れ、このゲイト電極６７の周囲には、アルミの陽極酸化
によって形成された酸化物層６８が厚さ２００ｎｍ程度
の厚さで形成されている。さらに層間絶縁物６９が酸化
珪素等で形成され、ソース／ドレイン電極７０、７１と
ゲイト電極６７へのコンタクトホール７２が形成されて
いる。図６（Ａ）において、ゲイト電極６７へのコンタ
クトホール７２は、紙面向う側あるいは手前側（即ちソ
ース／ドレイン電極７０、７１と同一平面上にはない）
に存在する。

【０００４】図６（Ａ）に示す構造は、アルミニウムの
ゲイト電極６７の陽極酸化によって形成されたゲイト電
極６７周囲の酸化物層６８の厚さ７３によって、自己整
合的にオフセットゲイト領域を形成できる点が特徴であ
る。即ち、酸化物層６８を形成した後において、ソース
／ドレイン領域を構成するための不純物イオンの注入を
行うことによって、酸化物層６８の厚さの分をオフセッ
ト領域として形成することができる。

【０００５】しかしながら、実際には不純物の拡散があ
るので、ソース／ドレイン領域６３、６５とチャネル形
成領域６４との境界は、酸化物層６８の端部に対応する
所よりチャネル形成側によった部分となる。従って、そ
の分を考慮して酸化物層６８の厚さを決めなければなら
ない。即ち、一般的には所定のオフセットゲイトの長さ
より厚く酸化物層６８を形成しなければならない。

【０００６】また、ソース／ドレイン領域６３、６５へ
のコンタクトホールの形成を行う場合、エッチングし過
ぎると、酸化珪素膜６６との界面を中心にコンタクトホ
ール周辺部がエッチングされてしまう。すると、７０、
７１のアルミ電極を形成した場合に、エッチングされた
周辺部へアルミが拡散し、時にはチャネル形成領域６４
付近へもアルミが拡散してＴＦＴの特性や信頼性を低下
させてしまう。

【０００７】一方、ソース／ドレイン領域へのコンタク
ト部とチャネル形成領域６４との間の距離７４が大きい
場合、ソース／ドレイン領域のシート抵抗が問題とな
る。この問題を解決するには、７４で示される距離を短
くする方法が考えられるが、マスク合わせの精度の問題
であまり短くすることはできない。特に基板としてガラ
ス基板を用いた場合には、加熱工程におけるガラス基板
の縮みが問題となるので、マスク合わせの問題が重大な
問題となる。例えば、１０ｃｍ角以上のガラス基板に対
して、６００度程度の熱処理を加えると、数μｍ程度は
簡単に縮んでしまう。従って、７４で示される距離は２
０μｍ程度としてマージンをとっているのが現状であ
る。

【０００８】さらにまた、前述のソース／ドレイン領域
へのコンタクトホールの形成におけるオーバーエッチン
グの問題を考えると、７４で示される距離を無闇に短く
することはできない。以上述べたように、従来のＴＦＴ
においては、 （１）ソース／ドレイン領域へのコンタクトホールの形
成が問題となる。 （２）（１）に関連してコンタクトホールの位置をチャ
ネル形成領域近くに形成できないので、ソース／ドレイ
ン領域のシート抵抗が問題となる。

【０００９】また、上記（１）、（２）に示すような図
６（Ａ）に示すＴＦＴの問題を解決する構造として、図
６（Ｂ）に示すような構造のＴＦＴが提案されている。
このＴＦＴは、図６（Ａ）のＴＦＴと同様なアルミニウ
ムを主成分とするゲイト電極６７の周囲に陽極酸化工程
によって、酸化物層６８を形成し、この酸化物層６８に
密接してソース／ドレイン電極７０、７１を設けたもの
である。しかし、この構造では、ソース／ドレイン電極
７０、７１とゲイト電極６７とが酸化物層６８のみを介
して存在することになるので、酸化物層６８を介しての
寄生容量が問題となり、動作の不安定さ、信頼性の低下
が発生してしまう。この問題を解決するには、酸化物層
６８の厚さを厚くすればよいのであるが、酸化物層６８
の厚さは、オフセットゲイトの長さを決めるものである
ので、無闇に厚くすることはできない。

【００１０】

【発明が解決しようとする課題】本発明は、上記のよう
な問題を解決し、ソース／ドレイン領域へのコンタクト
ホールをチャネル形成領域に近い位置に正確に形成する
こと、さらには信頼性の高いＴＦＴを得ることを課題と
する。

【００１１】

【課題を解決するための手段】図１を用いて本発明を説
明する。アルミニウムを主成分とするゲイト電極１５の
周囲には、第１の絶縁膜であるアルミニウムの酸化物層
１６が形成されており、さらにその周囲に概略三角形状
の絶縁物（酸化珪素）２２が設けられており、この絶縁
物２２によってソース／ドレイン領域１７、１９と電極
２３、２４とのコンタクト位置が決定されている。この
概略三角形状の絶縁物は、第２の絶縁物である酸化珪素
膜２０を成膜した後、垂直方向に異方性を有するエッチ
ング（垂直方向が選択的にエッチングされる）を行うこ
とによって、２１で示される部分に形成される。

【００１２】この概略三角形状の絶縁物２２の寸法特に
２５で示される寸法は、予め成膜される絶縁物２０の厚
さと、エッチング条件と、ゲイト電極１５の高さ（この
場合絶縁層１６の厚さも含まれる）とによって決定され
る。２５の値は２００ｎｍ〜２０００ｎｍ程度が一般的
であるが、実施態様に合わせて決めればよい。また、こ
の絶縁物２２の形状は、三角形状に限定されるものでは
なく、酸化物２０のステップカバレージや膜厚によって
その形状が変化する。例えば、２５で示す寸法を短くし
た場合は、方形状となる。しかし、簡単のため以下明細
書中では、２２のことを図面に示すように概略三角形状
の絶縁物ということとする。

【００１３】また図１に示すＴＦＴでは、ゲイト電極周
囲に絶縁層１６が形成されているが、この絶縁層が形成
されておらず、ゲイト電極に密接して絶縁物２２を設け
る構成としてもよい。

【００１４】

【作用】ゲイト電極の側面に概略三角形状の絶縁物を自
己整合的に設けることで、ソース／ドレイン領域へのコ
ンタクトホールの形成が不要になる。また、この概略三
角形状の絶縁物によって、ソース／ドレイン領域へのコ
ンタクト位置をチャネル形成領域に近い所に設けること
ができる。

【００１５】

【実施例】〔実施例１〕 図１に本実施例のＴＦＴの概略の作製工程を示す。本実
施例で作製するのは、Ｎチャネル型ＴＦＴであるが、ソ
ース／ドレイン領域をＰ型半導体で構成すればＰチャネ
ル型ＴＦＴとできることはいうまでもない。また、以下
の実施例の説明においては、半導体として珪素半導体を
用いる例を説明するが、他の半導体を用いることもでき
る。本実施例のＴＦＴは、液晶表示装置の画素に設けら
れるＴＦＴや周辺回路に利用されるＴＦＴ、さらにはイ
メージセンサやその他集積回路に利用することができ
る。

【００１６】本実施例においては、基板１１としてガラ
ス基板を用いる。まずガラス基板１１上に下地膜１２と
して酸化珪素膜を２００ｎｍの厚さにスパッタ法によっ
て成膜する。つぎに非晶質珪素膜をプラズマＣＶＤ法に
よって１００ｎｍの厚さに成膜する。この非晶質珪素膜
の成膜方法や膜厚は実施態様によって決定されるもので
あり、特に限定されるものではない。また結晶性を有す
る珪素膜（例えば微結晶珪素膜や多結晶珪素膜）を利用
することもできる。

【００１７】つぎに、非晶質珪素膜を結晶化させ、結晶
性珪素膜１３とする。結晶化は、６００度、２４時間の
加熱によって行った。そして、素子間分離のためのパタ
ーニングを行い、活性層領域を確定した。活性層領域と
は、ソース／ドレイン領域とチャネル形成領域とが形成
される島状の半導体領域のことである。

【００１８】つぎにゲイト絶縁膜となる酸化珪素膜１４
を１００ｎｍの厚さにスパッタ法によって成膜する。こ
の酸化珪素膜１４の成膜は、有機シラン（例えばＴＥＯ
Ｓ）と酸素とを用いたプラズマＣＶＤ法によるものでも
よい。つぎにゲイト電極となるアルミニウム膜を６００
〜８００ｎｍ、本実施例では６００ｎｍの厚さに成膜す
る。なお、このアルミニウム膜には珪素を０．１〜２％
程度含ませた。またゲイト電極としては、珪素を主成分
としたもの、珪素と金属とのシリサイド、珪素と金属と
の積層体を用いることができる。

【００１９】つぎに、アルミニウム膜をパターニングし
て、ゲイト電極１５を形成する。さらにこのアルミニウ
ムよりなるゲイト電極１５の表面を陽極酸化して、表面
に酸化物層１６を形成する。この陽極酸化は、酒石酸が
１〜５％含まれたエチレングリコール溶液中で行った。
本実施例においては、この酸化物層１６の側面での厚さ
２６が２００ｎｍであり、この厚さを利用して後の不純
物イオン注入工程において、オフセットゲイト領域を形
成する。こうして、図１（Ａ）に示す形状を得る。

【００２０】次にＮ型の導電型を付与するための不純物
Ｐ（燐）をイオン注入法により、活性層として形成され
た結晶性珪素膜１３にドーピングする。この際、ゲイト
電極１５とその周囲の酸化物層１６がマスクとなり、自
己整合的にソース／ドレイン領域１７、１９とチャネル
形成領域１８とが形成される。この後ドーピングされた
Ｐを活性化するのと結晶化の劣化した珪素膜のアニール
を行うために、レーザー光の照射によるアニールを行
う。このアニールは、赤外光の照射によるランプアニー
ルによるものでもよい。また公知の加熱によるものでも
よい。しかし、赤外線（例えば1.2 μｍの赤外線）によ
るアニールは、赤外線が珪素半導体に選択的に吸収さ
れ、ガラス基板をそれ程加熱せず、しかも一回の照射を
数秒間にすることができるので、ガラス基板の縮みの問
題に対して有利である。なおこの際、Ｐはチャネル形成
領域の方に多少拡散するので、ソース／ドレイン領域１
７、１９とチャネル形成領域１８との界面は、酸化物層
１６よりもチャネル形成領域１８側にシフトした位置に
存在する。

【００２１】次に酸化珪素膜２０を６００ｎｍの厚さに
スパッタ法によって成膜する。この酸化珪素膜２０の成
膜方法としては、スパッタ法の他にＴＥＯＳと酸素とを
用いたプラズマＣＶＤ法によるものでもよい。この酸化
珪素膜は、段差が大きいゲイト電極１５の上方におい
て、図１（Ｂ）に示すような形状となる。これは程度の
問題であって、酸化珪素膜２０のスッテプカバレージや
膜厚によって変化する。

【００２２】次に、公知のＲＩＥ法による異方性ドライ
エッチングを行うことによって、この酸化珪素膜２０の
エッチングを行う。この際、その高さが６００ｎｍある
ゲイト電極１５の側面においては、その高さ方向の厚さ
が膜厚（酸化珪素膜の膜厚６００ｎｍのこと）の約２倍
となるので、エッチングを進めていくと、点線２１で示
されるような形状で酸化珪素を残すことができる。また
この際、ゲイト絶縁膜である酸化珪素膜１４をも続けて
エッチングしてしまい、ソース／ドレイン領域１７、１
９を露呈させる。またこの場合、活性層としてパターニ
ングされた結晶性珪素膜１３の端部においても段差が存
在するが、その高さは１００ｎｍ程度であるので、この
部分には酸化珪素膜２０はほとんど残存しない。図１に
おいては、酸化珪素膜２０が図１（Ｂ）に示すような形
状に形成されたので、点線２１で示すような形状で酸化
珪素が残存するとしたが、仮に酸化珪素膜２０がゲイト
電極の形状をそのまま反映した形（四角く角張った形状
で盛り上がる）で成膜されたとすると、２１の形状は方
形状または矩形状となる。

【００２３】こうして図１（Ｃ）に示すような、概略三
角形状に形成された酸化珪素２２が残存した状態が得ら
れる。本実施例においては、この三角形状の酸化珪素２
２の幅２５は、３００ｎｍ程度であるが、その値は酸化
珪素膜２０の膜厚とエッチング条件、さらにはゲイト電
極１５の高さ（酸化物層１６も含めて考える）によって
定めることができる。そしてアルミ電極２３、２４をソ
ース／ドレイン電極として設けることによって、Ｎチャ
ネル型ＴＦＴが完成する。（図１（Ｄ））

【００２４】この２３、２４はクロム／アルミニウム多
層膜で構成してもよい。この場合、下地にクロム膜を用
いることで、電極とソース／ドレイン電極との電気的コ
ンタクトが良好にとれる構成とすることができる。また
クロムやチタンとアルミニウムの積層体を利用すること
もできる。

【００２５】こうして完成したＮチャネル型ＴＦＴは、
三角形状の酸化珪素２２の存在によって、所謂自己整合
的にソース／ドレイン領域と電極とのコンタクト部を決
定することができ、しかもその位置をガラス基板１１の
縮みに関係無く決めることができる。さらに、極力コン
タクト位置をチャネル形成領域に近づけることができる
ので、ソース／ドレイン領域のシート抵抗が高くても、
それ程問題がないＴＦＴを得ることができる。また、ソ
ース／ドレイン電極を設けるためのゲイト絶縁膜への穴
開け工程が不要となるので、この工程に起因する諸問題
を根本的に解決することができる。

【００２６】また本実施例のような構成を採った場合、
ゲイト電極１５の側面に陽極酸化工程によって形成され
たアルミニウムの酸化物（Ａｌ₂ Ｏ₃ ）と酸化珪素（Ｓ
ｉＯ₂ ）２２とが設けられているので、ゲイト電極とソ
ース／ドレイン電極との間の寄生容量を減少させること
ができる。

【００２７】〔実施例２〕 本実施例の作製工程を図２に示す。図２に示す符号にお
いて、図１に示す符号と同じものは、実施例１において
説明したものと作製方法は同じである。まずガラス基板
１１上にスパッタ法によって、酸化珪素膜を２００ｎｍ
の厚さに成膜する。次に、非晶質珪素膜を１００ｎｍの
厚さにプラズマＣＶＤ法によって成膜する。そして６０
０度、２４時間の熱アニールによって非晶質珪素膜を結
晶化させ、結晶性珪素膜１３とする。

【００２８】次に、アルミニウム膜を６００ｎｍの厚さ
に成膜し、実施例１と同様な工程を経て、その表面に２
００ｎｍ厚の酸化物層１６が形成されたアルミニウムの
ゲイト電極１５を形成する。そして、ゲイト電極以外の
場所のゲイト絶縁膜１４をエッチングによって除去し
て、図２（Ａ）のような状態を得る。この後、Ｐのイオ
ン注入を行い、ソース／ドレイン領域１７、１９とチャ
ネル形成領域１８とを自己整合的に形成する。なお、こ
のイオン注入工程は、ゲイト電極である酸化珪素膜１４
を除去する前に行ってもよい。そして、レーザー照射ま
たはランプ加熱または加熱によるアニールを行いソース
／ドレイン領域１７、１９を活性化させる。

【００２９】次に、酸化珪素膜２０を６００ｎｍの厚さ
にスパッタ法によって成膜し、ＲＩＥ法によって実施例
１と同様な方法によりエッチングを行い、２１で示され
る部分に概略三角形状の酸化珪素２２を残存させる。そ
して、アルミ電極２３と２４を形成して、Ｎチャネル型
ＴＦＴを完成する。

【００３０】本実施例の場合も、実施例１と同様な構造
上の効果を得ることができる。即ち、２５で示される概
略三角形状の酸化珪素２２の幅を約３００ｎｍと狭くす
ることができるので、ソース／ドレイン領域１７／１９
と電極２３／２４とのコンタクトの容易さを実現すると
ともに、ソース／ドレイン領域１７／１９のシート抵抗
の高さに対するマージンの増加、といった効果を得るこ
とができる。勿論２５で示される部分の寸法は、酸化珪
素膜２０の膜厚、酸化珪素膜２０のエッチング条件、ゲ
イト電極（酸化物層１６も含む）１５の高さ、によって
必要とする値に決めることができる。

【００３１】〔実施例３〕 本実施例は、アクティブマトリックス型の液晶表示装置
において、周辺ドライバー回路用のＴＦＴと画素に設け
られるスイッチング素子用のＴＦＴとを同一基板上に同
時に作製する技術に関する。周知のように、アクティブ
マトリックス型の液晶表示装置として、各画素に設けら
れるスイッチング用のＴＦＴと周辺ドライバー回路部分
に設けられるＴＦＴとが同一基板（特にガラス基板）上
に形成される構成が知られている。その概略のシステム
構成を図３（Ａ）に示す。

【００３２】図３に示すような構成において、画素部分
において必要とされるＴＦＴと周辺ドライバー回路部分
において必要とされるＴＦＴとでは、必要とされる特性
が異なる。画素部分において必要とされるＴＦＴの特性
は、画素の電荷保持率を高めるために、オフ電流の小さ
いものが要求されるが、高移動度や多くのオン電流を流
せる特性は必要とされない。それに対して、周辺ドライ
バー回路部分に必要とされるＴＦＴは、高移動度と、多
くのオン電流を流せる特性が要求される。

【００３３】当然画素部分と周辺ドライバー回路部分と
では、設けられるＴＦＴの形状が異なる。画素部分に設
けられるＴＦＴは、チャネル長さが５〜２０μｍ例えば
１０μｍ程度、またその幅がやはり１０μｍ程度である
が、周辺ドライバー回路部分に設けられるＴＦＴにおい
ては、そのチャネル長は画素部分のＴＦＴと同じ１０μ
ｍ程度であっても、そのチャネル幅は５０〜２００μｍ
例えば１５０μｍ程度であり、極端にチャネル幅の広い
ＴＦＴとなっている。これは、画素における電荷保持を
目的とした画素部分におけるＴＦＴに比較して、周辺ド
ライバー回路部分におけるＴＦＴは、大電流を流す必要
があるからである。

【００３４】図３（Ｂ）に周辺ドライバー回路部分に設
けられるＴＦＴの上面図を示す。図３（Ｂ）において、
３６がゲイト電極でありその幅は一般に１０μｍ（チャ
ネル長さが約１０μｍということを意味する）である。
３１／３３はソース／ドレイン領域であり３４／３５が
ソース／ドレインのコンタクト部（この部分にソース／
ドレイン電極が形成される）である。また３２がゲイト
電極３６下に設けられているチャネル形成領域である。

【００３５】前述の周辺ドライバー回路を構成するＴＦ
Ｔに必要とされる特性を満足するためには、チャネル幅
３７を広くする他に、ソース／ドレイン領域間における
抵抗を低減させるために３４、３５で示されるソース／
ドレイン領域のコンタクト部とチャネル形成領域３２と
の距離３８を小さくする方法、ソース／ドレイン領域３
４、３５のシート抵抗そのものを低減する方法、が考え
られる。しかしながら、前述のようにガラス基板の縮み
やマスク合わせの問題、さらにはコンタクト部の形成の
問題等により、この３８で示される部分の距離は２０μ
ｍ程度としているのが現状であり、またソース／ドレイ
ン領域のシート抵抗を低減させることも限度がある。

【００３６】そこで、本実施例においては、ソース／ド
レインのコンタクト部の形成に際して、 (1)マスク合わせの問題が無い。 (2)コンタクトホール形成の際の諸問題がない。 (3)自己整合的にコンタクト部とチャネル形成領域との
距離を設定することができる。といった有用性を有する
本発明を上記周辺ドライバー回路部分のＴＦＴに利用す
るものである。また、画素部分には、従来からのＴＦＴ
を同時に形成するものである。

【００３７】本実施例の作製工程の概要を図４に示す。
図４において、左側が画素部分に設けられる従来からの
ＴＦＴを示し、右側が周辺ドライバー回路用のＴＦＴを
示す。まずガラス基板４１上に下地膜として酸化珪素膜
４２を１００ｎｍの厚さにスパッタ法によって成膜す
る。次に非晶質珪素膜（４３〜４８で示される部分を構
成する）をプラズマＣＶＤ法で成膜し、６００度、４８
時間の加熱により結晶化させる。次に素子間分離を行い
各素子領域に活性層を形成する。即ち４３〜４５で示さ
れる画素用ＴＦＴの活性層と、４６〜４８で示される周
辺ドライバー回路用ＴＦＴの活性層が形成される。

【００３８】さらに、ゲイト絶縁膜となる酸化珪素膜４
０を１００ｎｍの厚さにスパッタ法で形成し、パターニ
ングを行う。さらにゲイト電極４９、５０を構成する珪
素が１％添加されたアルミニウム膜を６００ｎｍの厚さ
に成膜し、パターニングによりゲイト電極４９、５０を
形成する。さらに陽極酸化工程により、酸化物層５１、
５２を２００ｎｍの厚さに形成する。そして、Ｐをイオ
ン注入することによって、４３、４５、４６、４８をＮ
型化し、チャネル形成領域４４、４７を自己整合的に形
成する。こうして、４３、４５を画素用ＴＦＴのソース
／ドレイン領域として構成し、４６、４８を周辺ドライ
バー回路用のソース／ドレイン領域として構成する。

【００３９】この後、レーザー光の照射、あるいは赤外
光の照射によるソース／ドレイン領域の活性化工程を行
い、さらに酸化珪素膜５０３を６００ｎｍの厚さにスパ
ッタ法あるいはプラズマＣＶＤ法によって成膜する。そ
して、図面左側の画素用ＴＦＴの上面をレジスト５０１
で覆い、ＲＩＥによるエッチングを行う。この際、左側
の画素用ＴＦＴのソース／ドレイン領域へのコンタクト
を形成するための穴開けも同時に行う。すると図４
（Ｃ）に示すように点線５３で示される部分の酸化珪素
が５８として概略三角形状に残存する。この後左側の画
素用ＴＦＴのソース／ドレイン電極５４、５５と、図面
右側の周辺ドライバー回路用のソース／ドレイン電極５
６、５７とを同時に形成し、それぞれの出力５５と５６
とが連結された回路を完成する。この際、概略三角形状
の酸化珪素の残存物５８によって、図面右側のＴＦＴの
ソース／ドレインのコンタクト部は自己整合的に決定さ
れる。本実施例の場合、５９の距離を３００ｎｍ程度に
することができるので、ソース／ドレイン領域のシート
抵抗が高くても、周辺ドライバー回路用ＴＦＴの特製を
満足することができる。

【００４０】図５に図４右側の周辺ドライバー回路用Ｔ
ＦＴの上面図を示す。図５に示すのは、特にゲイト電極
の端部付近である。図５のＡ−Ａ'の断面図が図４
（Ｄ）の右側に示すＴＦＴの断面図に相当する。図５に
おいて図４と対応する符号は図４に示すのと同様であ
る。図５において、５２で示すのがゲイト電極５０の周
囲に形成された酸化物層であり、不純物イオン注入時に
自己整合的にオフセットゲイト領域を形成するためのも
のである。また、５８が概略三角形状の絶縁物（酸化珪
素）である。そして、５０２が図４（Ｄ）にも示すよう
に、ゲイト電極５０下に形成されているチャネル形成領
域４７とドレインまたはソース領域４８の境界部分であ
る。この境界部分は、不純物（例えばＰやＢ）の拡散の
ために、酸化物層５２の内側（チャネル側）に寄った場
所に形成される。

【００４１】〔実施例４〕 本実施例は、ガラス基板上にＮチャネル型ＴＦＴ（ＮＴ
ＦＴ）とＰチャネル型ＴＦＴ（ＰＴＦＴ）とを相補型に
構成したＣ／ＴＦＴ（コンプリメンタリー薄膜トランジ
スタ）設ける例である。基本的な作製工程は、実施例３
の場合と同様であり、特に断らない部分は実施例３の作
製工程と同様である。

【００４２】以下図４を用いて本実施例のＣ／ＴＦＴの
作製工程を説明する。本実施例が実施例３と異なるの
は、図４（Ａ）の構成において、 ・左側がＮＴＦＴ、右側がＰＴＦＴである点。 ・両方のＴＦＴが、図４（Ｄ）の右側に示すような構造
を有している点。である。

【００４３】実施例３においては、図４（Ａ）に示す工
程において、両方のＴＦＴをＮＴＦＴとして構成した
が、本実施例においては、左側をＮＴＦＴ、右側をＰＴ
ＦＴとするために、それぞれの活性層領域にＰとＢとを
選択的にイオン注入する。このイオン注入は、イオン注
入が必要とされない領域をレジストで覆うことによっ
て、選択的に行えばよい。そして図４（Ｂ）に示す工程
において、レジスト５０１を設けずに、酸化珪素膜５０
３をＲＩＥ法によりエッチングすることにより、両方の
ＴＦＴを図４右側に示すようなＴＦＴとして完成させ
る。

【００４４】こうして、ソース／ドレインのコンタクト
の位置が自己整合的に定まるＮＴＦＴとＰＴＦＴとを相
補型に形成したＣ／ＴＦＴを得ることができる。

【００４５】以上の実施例１〜４においては、ゲイト電
極としてアルミニウムを用い、その周囲に陽極酸化によ
って形成した酸化物層を設ける構成を示した。しかしな
がら、珪素を主成分としたゲイトであっても、また金属
を主成分としたゲイト電極であっても、また半導体と金
属の積層で構成されるゲイト電極であってもよい。また
は半導体と金属のシリサイドであってもよい。例えばＴ
ｉ電極、Ｃｒ電極、Ｔａ電極、またはこれらと珪素との
積層やシリサイドの電極、さらにはＳｉ−Ｗ、Ｓｉ−Ｍ
ｏ、Ｓｉ−Ａｌの積層またはシリサイドをゲイト電極と
して利用することができる。

【００４６】

【発明の効果】ゲイト電極に隣接して、自己整合的に絶
縁物を設けることで、ソース／ドレイン領域へのコンタ
クト位置を自動的に決めることができる。しかもソース
／ドレイン領域のシート抵抗の高さをあまり問題としな
くてもよい構造を得ることがきる。特に、 (1)マスク合わせの問題が無い。 (2)コンタクトホール形成の際の諸問題がない。 (3)自己整合的にコンタクト部とチャネル形成領域との
距離を設定することができる。といった有用性を得るこ
とができる。

【図面の簡単な説明】

【図１】 実施例のＴＦＴの作製工程を示す。

【図２】 実施例のＴＦＴの作製工程を示す。

【図３】 アクティブ型液晶表示装置の概要、さらには
周辺ドライバー回路用ＴＦＴの概要を示す。

【図４】 実施例のＴＦＴの作製工程を示す。

【図５】 実施例の上面図を示す。

【図６】 従来のＴＦＴの構造を示す。

【符号の説明】

１１・・・・・ガラス基板 １２・・・・・下地膜（酸化珪素膜） １３・・・・・結晶性珪素膜 １４・・・・・酸化珪素膜 １５・・・・・ゲイト電極 １６・・・・・酸化物層 １７・・・・・ソース／ドレイン領域 １８・・・・・チャネル形成領域 １９・・・・・ドレイン／ソース領域 ２０・・・・・酸化珪素膜 ２１・・・・・酸化珪素膜が残存する領域 ２２・・・・・残存した概略三角形状の酸化珪素 ２３・・・・・電極 ２４・・・・・電極 ３１・・・・・ソース／ドレイン領域 ３２・・・・・チャネル形成領域 ３３・・・・・ドレイン／ソース領域 ３４・・・・・ソース／ドレイン電極 ３５・・・・・ドレイン／ソース電極 ３６・・・・・ゲイト電極 ４０・・・・・酸化珪素膜 ４１・・・・・ガラス基板 ４２・・・・・下地膜（酸化珪素膜） ４３・・・・・ソース／ドレイン領域 ４４・・・・・チャネル形成領域 ４５・・・・・ドレイン／ソース領域 ４６・・・・・ソース／ドレイン領域 ４７・・・・・チャネル形成領域 ４８・・・・・ドレイン／ソース領域 ４９・・・・・ゲイト電極 ５０・・・・・ゲイト電極 ５１・・・・・酸化物層 ５２・・・・・酸化物層 ５３・・・・・酸化珪素膜が残存する領域 ５４・・・・・電極 ５５・・・・・電極 ５６・・・・・電極 ５７・・・・・電極 ５０１・・・・レジスト ６１・・・・・ガラス基板 ６２・・・・・下地膜（酸化珪素膜） ６３・・・・・ソース／ドレイン領域 ６４・・・・・チャネル形成領域 ６５・・・・・ドレイン／ソース領域 ６６・・・・・酸化珪素膜 ６７・・・・・ゲイト電極 ６８・・・・・酸化物層 ６９・・・・・層間絶縁物 ７０・・・・・電極 ７１・・・・・電極 ７２・・・・・ゲイト電極６７へのコンタクトホール ５０２・・・・ソースまたはドレイン領域とチャネル形
成領域との境界

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−114724（ＪＰ，Ａ) 特開 平５−129595（ＪＰ，Ａ) 特開 昭63−318779（ＪＰ，Ａ) 特開 平４−360580（ＪＰ，Ａ) 特開 平３−203322（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】絶縁表面を有する基板上に画素部とドライ
   バー回路部とを有し、前記画素部及び前記ドライバー回
   路部にそれぞれ薄膜トランジスタを有する半導体装置の
   作製方法であって、 前記ドライバー回路部の薄膜トランジスタの作製方法
   は、 半導体膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上にゲイト電極を形成し、 前記ゲイト電極の表面を酸化して前記ゲイト電極の少な
   くとも側面に第１の絶縁膜を形成し、 前記ゲイト電極と前記第１の絶縁膜をマスクとして前記
   半導体膜に不純物を注入し、ソース領域、ドレイン領域
   及びチャネル形成領域を形成し、 前記半導体膜と前記ゲイト電極を覆って第２の絶縁膜を
   形成し、 前記第２の絶縁膜を異方性エッチングして、前記ゲイト
   電極の側面に絶縁物を形成すると共に、前記ソース領域
   及びドレイン領域を露呈させ、 前記絶縁物と前記ソース領域及び前記ドレイン領域に接
   してソース電極及びドレイン電極を形成することを特徴
   とする半導体装置の作製方法。
2. 【請求項２】絶縁表面を有する基板上に画素部とドライ
   バー回路部とを有し、前記画素部及び前記ドライバー回
   路部にそれぞれ薄膜トランジスタを有する半導体装置の
   作製方法であって、 前記ドライバー回路部の薄膜トランジスタの作製方法
   は、 半導体膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上にゲイト電極を形成し、 前記ゲイト電極の表面を酸化して前記ゲイト電極の少な
   くとも側面に第１の絶縁膜を形成し、 前記ゲイト電極と前記第１の絶縁膜をマスクとして前記
   半導体膜に不純物を注入し、ソース領域、ドレイン領域
   及びチャネル形成領域を形成し、 前記半導体膜と前記ゲイト電極を覆って第２の絶縁膜を
   形成し、 前記第２の絶縁膜を異方性エッチングして、前記ゲイト
   電極の側面に絶縁物を形成すると共に、前記ゲイト絶縁
   膜の一部をエッチングして前記ソース領域及びドレイン
   領域を露呈させ、 前記絶縁物と前記ソース領域及び前記ドレイン領域に接
   してソース電極及びドレイン電極を形成することを特徴
   とする半導体装置の作製方法。
3. 【請求項３】絶縁表面を有する基板上に画素部とドライ
   バー回路部とを有し、前記画素部及び前記ドライバー回
   路部にそれぞれ薄膜トランジスタを有する半導体装置の
   作製方法であって、 前記画素部及び前記ドライバー回路部にそれぞれ半導体
   膜を形成し、 前記半導体膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上にゲイト電極を形成し、 前記ゲイト電極の表面を酸化して前記ゲイト電極の少な
   くとも側面に第１の絶縁膜を形成し、 前記ゲイト電極と前記第１の絶縁膜をマスクとして前記
   半導体膜に不純物を注入し、ソース領域、ドレイン領域
   及びチャネル形成領域を形成し、 前記半導体膜と前記ゲイト電極を覆って第２の絶縁膜を
   形成し、 前記画素部の上面を前記画素部の前記ソース領域及び前
   記ドレイン領域の上に開口部を有するレジストで覆い、
   前記第２の絶縁膜を異方性エッチングして、前記ドライ
   バー回路部の前記ゲイト電極の側面に絶縁物を形成し、
   前記ドライバー回路部の前記ソース領域及び前記ドレイ
   ン領域を露呈させ、前記画素部の前記ソース領域及び前
   記ドレイン領域に達するコンタクトホールを形成し、 前記画素部の前記コンタクトホールに、前記ソース領域
   及び前記ドレイン領域に接して ソース電極及びドレイン
   電極を形成し、前記ドライバー回路部に、前記絶縁物と
   前記ソース領域及び前記ドレイン領域に接してソース電
   極及びドレイン電極を形成することを特徴とする半導体
   装置の作製方法。
4. 【請求項４】絶縁表面を有する基板上に画素部とドライ
   バー回路部とを有し、前記画素部及び前記ドライバー回
   路部にそれぞれ薄膜トランジスタを有する半導体装置の
   作製方法であって、 前記画素部及び前記ドライバー回路部にそれぞれ半導体
   膜を形成し、 前記半導体膜上にゲイト絶縁膜を形成し、 前記ゲイト絶縁膜上にゲイト電極を形成し、 前記ゲイト電極の表面を酸化して前記ゲイト電極の少な
   くとも側面に第１の絶縁膜を形成し、 前記ゲイト電極と前記第１の絶縁膜をマスクとして前記
   半導体膜に不純物を注入し、ソース領域、ドレイン領域
   及びチャネル形成領域を形成し、 前記半導体膜と前記ゲイト電極を覆って第２の絶縁膜を
   形成し、 前記画素部の上面を前記ソース領域及び前記ドレイン領
   域の上に開口部を有するレジストで覆い、前記第２の絶
   縁膜を異方性エッチングして、前記ドライバー回路部の
   前記ゲイト電極の側面に絶縁物を形成し、前記ドライバ
   ー回路部の前記ゲイト絶縁膜の一部をエッチングして前
   記ソース領域及び前記ドレイン領域を露呈させ、前記画
   素部の前記ソース領域及び前記ドレイン領域に達するコ
   ンタクトホールを形成し、 前記画素部の前記コンタクトホールに、前記ソース領域
   及び前記ドレイン領域に接して ソース電極及びドレイン
   電極を形成し、前記ドライバー回路部に、前記絶縁物と
   前記ソース領域及び前記ドレイン領域に接してソース電
   極及びドレイン電極を形成することを特徴とする半導体
   装置の作製方法。
5. 【請求項５】請求項１乃至４のいずれか一において、前
   記ゲイト電極はアルミニウムを主成分とする材料からな
   ることを特徴とする半導体装置の作製方法。
6. 【請求項６】請求項１乃至５のいずれか一において、前
   記第１の絶縁膜は前記ゲイト電極材料の陽極酸化物から
   なることを特徴とする半導体装置の作製方法。
7. 【請求項７】請求項１乃至４のいずれか一において、前
   記ゲイト電極は半導体材料を主成分とする材料からなる
   ことを特徴とする半導体装置の作製方法。
8. 【請求項８】請求項１乃至４のいずれか一において、前
   記ゲイト電極は半導体材料を主成分とする材料と金属材
   料を主成分とする材料が積層されたものであることを特
   徴とする半導体装置の作製方法。
9. 【請求項９】請求項１乃至４のいずれか一において、前
   記ゲイト電極はシリサイドを主成分とする材料からなる
   ことを特徴とする半導体装置の作製方法。
10. 【請求項１０】請求項１乃至９のいずれか一において、
    前記ゲイト電極の側面に形成された第１の絶縁膜の下の
    前記半導体膜にはオフセット領域が形成されていること
    を特徴とする半導体装置の作製方法。
11. 【請求項１１】請求項１乃至１０のいずれか一におい
    て、前記第２の絶縁膜を異方性エッチングして形成され
    た絶縁膜のチャネル長方向の幅は２００ｎｍ〜２０００
    ｎｍであることを特徴とする半導体装置の作製方法。
12. 【請求項１２】請求項１乃至１１のいずれか一におい
    て、前記第２の絶縁膜を異方性エッチングして形成され
    た絶縁膜の形状は概略三角形状であることを特徴とする
    半導体装置の作製方法。
13. 【請求項１３】請求項１乃至１２のいずれか一に記載の
    方法を用いて作製された半導体装置。