JP3166256B2

JP3166256B2 - 液晶表示装置

Info

Publication number: JP3166256B2
Application number: JP35480591A
Authority: JP
Inventors: 益充猪野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-12-19
Filing date: 1991-12-19
Publication date: 2001-05-14
Anticipated expiration: 2016-05-14
Also published as: JPH05173184A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクスタ
イプの液晶表示装置に関する。より詳しくは、画素電
極、薄膜トランジスタ及び付加容量等の形成された駆動
用基板のトレンチ構造に関する。

【０００２】

【従来の技術】図１０に一般的なアクティブマトリクス
タイプ液晶表示装置の等価回路を示す。互いに直交配置
されたｍ本のゲート線（Ｇ１，Ｇ２…Ｇｍ）とｎ本のソ
ース線（Ｓ１，Ｓ２…Ｓｎ）の交点に、薄膜トランジス
タ１０１（ＭＯＳ−ＦＥＴ）、付加容量としての電荷蓄
積用コンデンサ１０２、画素を構成する液晶セル１０３
が形成されている。かかる構成を有する液晶表示装置は
例えば点順次で駆動される。即ち、ゲート線Ｇ１，Ｇ２
…Ｇｍにはパルス幅が一水平走査周期に設定された走査
信号が順次印加される。１本のゲート線が選択されてい
る期間内に、サンプリングされた表示信号がソース線Ｓ
１，Ｓ２…Ｓｎに順次ホールドされる。その直後、夫々
の画素に対応するトランジスタ１０１を介して表示信号
が書き込まれる。画素に書き込まれた表示信号は、液晶
セル１０３及びコンデンサ１０２によって１フィールド
期間保持され、次のフィールドで反対極性の信号に書き
換えられる。これにより液晶が交流駆動される。

【０００３】液晶セル１０３が有する画素容量は大きい
程、表示信号のサンプリングホールドが確実に行なえる
ので、表示コントラストむらが生じにくく画像品質も向
上する。しかしながら、小型の表示装置の場合、画素の
微細化あるいは高精細化を行なうと画素電極面積が例え
ば１００μｍ角以下となり、十分な画素容量が得られな
い。この為、一般に画素に対して並列に付加容量が接続
される。高精細画素の場合、通常付加容量は画素容量の
５倍程度が必要になる。かかる容量を平面的に形成する
と画面上における占有率が高くなり画素の実効的な開口
率（画面に占める画素電極の割合）が低下するという欠
点がある。この点に鑑み、所謂トレンチ型の付加容量を
採用した従来例が、例えば特開昭６４−８１２６２号公
報に開示されている。図１１を参照してこの従来例を簡
潔に説明する。絶縁基板１０４の表面には溝もしくはト
レンチ１０５が形成されている。その内壁に沿って、順
次第１電極１０６、誘電体膜１０７及び第２電極１０８
が形成されている。この様にして得られたトレンチ型の
付加容量１０９はその平面積に比べて電極面積を大きく
とれるので小型且つ大容量となる。一方、画素駆動用ト
ランジスタ１１０は半導体薄膜１１１を用いて形成され
る。即ち、半導体薄膜１１１の上にはゲート絶縁膜１１
２，１１３を介してゲート電極１１４がパタニングされ
ており、所謂電界効果型の薄膜ＭＯＳトランジスタが得
られる。トランジスタ１１０のドレイン領域には第１層
間絶縁膜１１５を介して画素電極１１６が接続されてい
るとともに、トランジスタ１１０のソース領域には同じ
く層間絶縁膜１１５を介してソース線１１７が電気接続
されている。これらの積層構造を保護する様にパッシベ
ーション膜１１８が被覆されている。

【０００４】

【発明が解決しようとする課題】図１２を参照して発明
が解決しようとする課題を簡潔に説明する。前述した従
来例においては、トレンチは石英等から構成される絶縁
基板に形成されていた。トレンチ形成は一般にプラズマ
エッチング等を利用して行なわれる。図１２の上側部に
示す様に、石英からなる絶縁基板１０４の表面にパタニ
ングされたレジスト１１９が形成される。次に、図１２
の下側部に示す様に、レジスト１１９に設けられた開口
１２０を介して反応性プラズマを照射し石英を除去す
る。一般に、付加容量を形成する為にはトレンチ１０５
は３μｍ程度の深さを必要とする。しかしながら、エッ
チング処理における絶縁基板１０４とレジスト１１９の
選択比（石英からなる絶縁基板１０４のエッチングレー
トに対するレジスト１１９のエッチングレートの比）を
大きくとる事ができない。絶縁基板１０４を構成する石
英が緻密な構造を有するのに対して、レジスト１１９を
構成する有機材料がエッチング処理に長時間耐えられな
い。例えば、基板１０４に対して１μｍ程度までトレン
チを掘った時に、レジスト１１９は消失してしまう。こ
の為、目標のトレンチ深さ３μｍを得るまでレジスト形
成及びエッチングを繰り返さなければならず、生産効率
が悪いという問題点がある。

【０００５】又、従来のトレンチ１０５は略垂直な内側
壁を有していた。この為、内側壁に沿って半導体膜ある
いは電極膜を堆積するとステップカバレッジが悪い為段
切れ等の故障原因となっていた。

【０００６】

【課題を解決するための手段】上述した従来の技術の問
題点あるいは課題に鑑み、本発明はトレンチ形成の生産
効率向上を目的とする。併せて、ステップカバレッジの
良好なトレンチ形状を提供する事を目的とする。かかる
目的を達成する為に講じられた手段を図１に基づいて説
明する。本発明にかかる液晶表示装置は互いに対向配置
された一対の基板１及び２と、両基板間に挟持された液
晶層３とから構成されている。上側の基板２の内表面に
は対向電極４が全面に形成されている。一方、下側の駆
動用基板１には、マトリクス状に配列された画素電極５
と、この画素電極に接続された薄膜トランジスタ６と、
この薄膜トランジスタを介して電荷を保持する為の付加
容量７とが形成されている。

【０００７】駆動用基板１は石英等からなる透明絶縁基
材８とこの基材上に形成された窒化シリコン等の透明絶
縁膜９とからなる積層構造を有している。薄膜トランジ
スタ６は、この絶縁基材８及び透明絶縁膜９の積層構造
内に形成された側面がテーパを有する溝部１０に沿って
形成された半導体層１１と、この半導体層上に形成され
たゲート絶縁膜１２と、このゲート絶縁膜上に形成され
且つ前記溝部１０を埋める様に配置されたゲート電極１
３とから構成されている。なお、薄膜トランジスタ６の
ソース領域Ｓには、第１層間絶縁膜１４を介してソース
線１５が接続されている。この上には第２層間絶縁膜１
６が堆積されている。又、画素電極５は第１層間絶縁膜
１４を介して薄膜トランジスタ６のドレイン領域Ｄに電
気接続されている。

【０００８】一方、付加容量７は、前述した溝部１０と
同時に駆動用基板１に形成された他の溝部１７の内壁に
沿って形成された第１電極１８と、誘電体膜１９を介し
て設けられた第２電極２０とで構成されている。好まし
くは、第１電極１８は半導体層１１と同一材料で形成さ
れており、例えば第１ポリシリコンが用いられる。又、
誘電体膜１９もゲート絶縁膜１２と同一材料で形成され
ている。さらに、第２電極２０はゲート電極１３と同一
材料で形成されており、例えば第２ポリシリコン堆積膜
が用いられる。

【０００９】図１においては薄膜トランジスタ６及び付
加容量７の両者がトレンチ構造を有している。しかしな
がら、本発明はこれに限られるものではなく、少くとも
一方の素子がトレンチ構造を有していれば良い。特に、
従来例と異なり付加容量７に加えて薄膜トランジスタ６
も同時にトレンチ構造とする事により、画素開口率の一
層の改善が可能になる。

【００１０】

【作用】図２を参照して本発明の作用を詳細に説明す
る。図２はトレンチあるいは溝部１０の形状並びに形成
工程を示す模式的な断面図である。前述した様に、絶縁
基材８は例えば石英基板からなる。石英基板は例えば１
２００℃程度の加工温度で製造されるので極めて緻密な
微細構造を有する。一方、石英基板の上には透明絶縁膜
９が成膜される。この絶縁膜９は例えば窒化シリコン、
二酸化シリコン、窒化シリコン、酸化タンタル等の材料
を用いる事ができる。低圧化学気相成長法（ＬＰＣＶ
Ｄ）あるいはスパッタリング法を用いてこれらの材料を
堆積する。窒化シリコンを用いると石英基板に含有され
るナトリウムイオン等の不純物に対してゲッタリング効
果があるので好ましい。例えば、ＬＰＣＶＤ法を用いて
窒化シリコンを１μｍ〜２μｍの厚みで堆積する。な
お、膜厚が大きくなると内部応力によりクラックが発生
する惧れがあるので、好ましくは膜厚を１μｍ程度に抑
えると良い。この成膜は６００℃程度の処理温度で行な
われる為、石英基板に比較するとポーラスな微細構造を
有しており、エッチングレートが高くなる。透明絶縁膜
９の表面には所定の形状にパタニングされたレジスト膜
２１が形成される。レジスト膜２１の膜厚は通常１μｍ
〜２μｍに設定される。これ以上厚くなると膜厚の均一
性を維持する事が困難になる。

【００１１】レジスト膜２１に形成された開口２２を介
してプラズマエッチング等の異方性エッチングを行なう
と、ポーラスな構造を有する透明絶縁膜９は速やかにエ
ッチングされる。絶縁膜９に対するレジスト膜２１の選
択比は高いのでこの間レジスト膜２１は損傷を受けな
い。加えて、異方性エッチングであっても、絶縁膜９の
エッチングレートが高い為反応プラズマの回り込みが生
じ容易にテーパ形状を得る事ができる。さらにプラズマ
エッチングを続行すると絶縁基材８の表面にもトレンチ
が形成され最終的に深さ３μｍ程度の溝部１０が得られ
る。絶縁基材８に形成されたトレンチのテーパ角は絶縁
膜９に形成されたトレンチのテーパ角に比べて急峻であ
るが、全体として溝部１０はテーパ形状を有する事にな
る。

【００１２】本発明によれば、エッチングレートの高い
透明絶縁膜を介在させた分だけエッチング処理の高速化
が可能となりレジスト膜２１を繰り返し形成する必要が
ない。従って、トレンチ形成工程のスループットが向上
する。加えて、溝部１０の断面形状がテーパになるので
ステップカバレッジが良くなり断線故障等を有効に防止
でき歩留りが向上する。

【００１３】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図３ないし図９は本発明にかかる液晶
表示装置の画素駆動用基板の製造工程を示す工程図であ
る。まず、図３はトレンチの形成工程及び第１ポリシリ
コン膜の形成工程を示している。最初に、透明絶縁膜例
えば窒化シリコン膜３０が表面に被覆された石英基板３
１を用意する。本例においては窒化シリコン膜が用いら
れているがこれに限られるものではなく二酸化シリコ
ン、窒化シリコン、酸化タンタル等の透明絶縁材料を用
いる事もできる。窒化シリコン膜３０はＬＰＣＶＤ法に
より１μｍ〜２μｍの膜厚で形成される。次に、窒化シ
リコン膜３０の表面にレジスト膜３２をパタニングす
る。このレジスト膜３２に形成された開口を介してプラ
ズマエッチングを行ない、テーパ形状を有するトレンチ
３３Ｔ，３３Ｃを同時に形成する。なお、一方のトレン
チ３３Ｔは薄膜トランジスタを形成する為のものであ
り、他方のトレンチ３３Ｃは付加容量を形成する為のも
のである。プラズマエッチングはＣＦ₄とＯ₂の９５対
５混合気体を反応ガスとして選び、ガス圧力を０．６To
rrに設定し、プラズマを発生する為の高周波電力を１０
００Ｗに設定し、基板温度を６０℃に設定した。この時
得られたシリコン窒化膜のエッチングレートは５８３オ
ングストローム／min であり、石英基板３１のエッチン
グレートは３４１オングストローム／min であった。低
圧化学気相成長により成膜されたシリコン窒化膜３０は
ポーラスな構造を有しそのエッチングレートは緻密な構
造を有する石英基板３１のおよそ１．７倍であった。こ
の為、シリコン窒化膜３０は速やかにエッチングされる
とともに所望のテーパ形状を得る事ができた。この時点
で、レジスト膜３２は殆ど損傷を受けてないのでプラズ
マエッチングを続行し、１回の処理でトレンチ３３Ｔ，
３３Ｃを形成する事ができた。トレンチを形成した後、
不要になったレジスト膜３２を例えばプラズマアッシン
グを用いて灰化し除去する。続いて、基板表面全体に渡
って第１ポリシリコン膜３４を堆積する。この成膜はＬ
ＰＣＶＤ法を用いて行ない８００オングストロームの膜
厚を得た。この後、Ｓｉ^＋イオンを注入し一旦ポリシリ
コンをアモルファス状態に近くする。このイオンインプ
ランテーションは例えば３０keV の加速エネルギーでド
ーズを１×１０¹⁵／cm²に設定して行なった。あるい
は、加速エネルギーを５０keV に設定しドーズを同じく
１×１０¹⁵／cm²に設定しても良い。この後、６２０℃
の加熱処理あるいはアニールを行ないシリコン結晶の固
相成長を生じさせる。この処理により一旦アモルファス
化された第１ポリシリコン層には結晶粒径の拡大化が生
じ単結晶に近い高性能の電気特性が得られる。この際、
トレンチはテーパ形状を有しているので、その上に堆積
された第１ポリシリコン膜３４も入射イオンに対して露
出している。この為、均一なＳｉ^＋イオンの注入ができ
固相成長を一様に行なえるというメリットがある。最後
に、第１ポリシリコン膜３４をパタニングし、一方のト
レンチ３３Ｔの内部に半導体層３５を形成するととも
に、他方のトレンチ３３Ｃの内部に第１電極３６を形成
する。

【００１４】次に、図４を参照してゲート絶縁膜の形成
工程を説明する。まず、第１ポリシリコン膜３４の表面
を熱酸化処理し５００オングストローム程度の膜厚を有
する二酸化シリコン膜３７を形成する。次に、一方のト
レンチ３３Ｔの部分をレジスト３８でマスクした後、他
方のトレンチ３３Ｃに形成された第１電極３６に対し
て、Ａｓ^＋イオンを注入しその抵効率を下げる。この時
のイオンインプランテーションの条件は加速エネルギー
を３０keV に設定しドーズを５×１０¹⁴／cm²に設定し
た。レジスト３８の除去後、ＬＰＣＶＤ法を用いて窒化
シリコン膜を３００オングストロームの厚みで堆積する
とともに、その表面を熱酸化処理し薄く２０オングスト
ロームの膜厚で二酸化シリコン膜を形成する。この様に
して、三層構造を有するゲート絶縁膜３９が得られた。
多層構造であるので耐圧特性が改善されている。

【００１５】次に図５を参照して第２ポリシリコン膜の
形成工程を説明する。まず、ゲート絶縁膜３９の表面に
対して全面的にＬＰＣＶＤ法を用いて第２ポリシリコン
膜４０を堆積する。この時の厚みは例えば３５００オン
グストロームであった。この第２ポリシリコン膜４０の
上に、図示しないが燐のドーピングされたガラス（ＰＳ
Ｇ）を堆積する。加熱処理を行なって燐を第２ポリシリ
コン膜中に拡散させ低抵抗化を行なった。最後に、第２
ポリシリコン膜４０をパタニングし一方のトレンチ３３
Ｔに埋められたゲート電極４１と、他方のトレンチ３３
Ｃに埋められた第２電極４２とを形成する。このパタニ
ングは、例えばＣＦ₄とＯ₂の９５対５混合気体を反応
ガスとして用いたプラズマエッチングにより行なわれ
る。この結果、トレンチ３３Ｔの内部には、半導体層３
５、ゲート絶縁膜３４、ゲート電極４１からなる薄膜ト
ランジスタの基本構造が形成できる。一方、トレンチ３
３Ｃの内部には第１電極３６、誘電体膜３４、第２電極
４２からなる付加容量５６が形成される。

【００１６】続いて、図６を参照して薄膜トランジスタ
のソース及びドレイン領域形成工程を説明する。まず、
トレンチ３３Ｔの上部をレジスト４３で被覆した後Ａｓ
^＋イオンを注入し低濃度でドーピングされたドレイン領
域を形成する。この時のイオンインプランテーションの
条件は加速エネルギーを１６０keV に設定しドーズを１
×１０¹³／cm²に設定した。所謂ＬＤＤ構造とする事に
より短チャネル効果等を有効に防止できる。但し、本例
の場合にはトレンチ３３Ｔの内壁部に沿ってチャネル長
を十分にとれるので必ずしもＬＤＤ構造とする必要はな
い。次に、より広いマスク面積を有するレジスト４４を
介してＡｓ^＋イオンの注入を行ないＮ型のソース及びド
レイン領域を形成する。この時のイオンインプランテー
ションの条件は、加速エネルギーが１４０keV であり、
ドーズが２×１０¹⁵／cm²であった。この結果、トレン
チ３３Ｔの部分にはＮチャネル型の画素駆動用トランジ
スタが形成される。なお、基板上には駆動用トランジス
タの他に周辺回路も同時に形成される。この周辺回路は
ＣＭＯＳ構造を有するので、Ｐチャネル型トランジスタ
を形成する必要もある。この場合には、Ｂ^＋イオンをレ
ジスト膜４５を介して注入する。この時の条件は、例え
ば加速エネルギーを３０keV としドーズを２×１０¹⁵／
cm²に設定する。この結果、半導体膜３５の表面部には
Ｐ型のソース領域Ｓ及びドレイン領域Ｄが形成される。

【００１７】次に図７を参照して、配線工程を説明す
る。まず、ＬＰＣＶＤ法を用いて、ＰＳＧからなる第１
層間絶縁膜４６をゲート絶縁膜３９の上面に堆積する。
続いて、ＨＦとＮＨ₄Ｆの混合溶液を用いたウエットエ
ッチングにより第１層間絶縁膜４６の選択的なパタニン
グを行ない、第１コンタクトホール４７を形成する。こ
の後、スパッタリングを用いてアルミニウムあるいはシ
リコン等の導電膜４８を形成する。その膜厚は例えば６
０００オングストロームである。この結果、導電膜４８
はコンタクトホール４７を介してトランジスタ４９のソ
ース領域Ｓに電気接続する。最後に、Ｈ₃ＰＯ₄とＨ₂
Ｏの２対１０混合溶液を用いたウエットエッチングによ
り導電膜４８の電極パタニングを行ないソース線５０を
形成する。

【００１８】さらに図８を参照して第１ポリシリコン膜
３４に対する水素拡散処理工程を説明する。まず、第１
層間絶縁膜４６に重ねてＰＳＧからなる第２層間絶縁膜
５１をＬＰＣＶＤ法を用いて堆積する。次に、第２層間
絶縁膜５１に重ねて水素拡散源５２を形成する。この拡
散源５２の形成は物理的化学気相成長法を用いてシリコ
ン窒化膜を例えば４０００オングストロームの厚みに堆
積して行なう。このシリコン窒化膜は多量の水素原子を
含有している。加熱処理を施す事により、水素原子は第
２層間絶縁膜５１、第１層間絶縁膜４６、ゲート絶縁膜
３９等を介して第１ポリシリコン膜３４に拡散しトラッ
プを埋める。この結果、第１ポリシリコン膜３４の電荷
移動度が向上する。最後に、不要になった水素拡散源５
２をプラズマエッチングにより全面的に除去する。

【００１９】最後に、図９を参照して画素電極の形成工
程を説明する。まず、ＣＦ₄とＯ₂の９５対５混合気体
を用いたプラズマエッチングあるいはＨＦとＮＦ₄Ｆの
混合溶液を用いたウエットエッチングにより、第２コン
タクトホール５３を形成する。続いて、４００℃の成膜
温度でスパッタリングによりＩＴＯ等からなる透明電極
膜５４を１４００オングストロームの膜厚で堆積する。
この結果、透明導電膜５４の一部は第２コンタクトホー
ル５３を介してトランジスタ４９のドレイン領域Ｄに導
通する。最後に、ＨＣｌとＨ₂ＯとＮＯ₃の３００対３
００対５０混合溶液を用いて透明導電膜５４のパタニン
グを行ない所定の形状及び面積を有する画素電極５５が
得られる。

【００２０】

【発明の効果】以上説明した様に、本発明によれば、石
英基板よりもエッチングレートの高い絶縁膜を堆積して
二層構造とし、トレンチを形成する様にしている。この
為、従来に比しエッチング速度が速くなるとともに所定
の深さの溝を１回の処理で形成できる為スループットが
向上するという効果がある。この時、異方性エッチング
を用いてもエッチングレートが比較的高い為所望のテー
パ形状を有するトレンチが得られステップカバレッジが
良くなる。従って、段切れ等の故障を未然に防止する事
ができイールドレートが向上するという効果がある。加
えて、ポリシリコン層はテーパ面に沿って堆積されるの
で、固相成長の為の陽イオン注入が均一に行なえ電気的
特性の優れた半導体層が得られるという効果がある。

【図面の簡単な説明】

【図１】本発明にかかる液晶表示装置の基本的な構造を
示す模式的な断面図である。

【図２】本発明の作用を説明する為の模式的な断面図で
ある。

【図３】本発明にかかる液晶表示装置の駆動用基板上に
トレンチを形成する為の工程を示す工程図である。

【図４】同じく、ゲート絶縁膜を形成する工程を示す工
程図である。

【図５】同じく、ゲート電極を形成する工程を示す工程
図である。

【図６】同じく、ソース及びドレイン領域を形成する工
程を示す工程図である。

【図７】同じく、配線電極を形成する工程を示す工程図
である。

【図８】同じく、半導体層に対する水素拡散処理工程を
示す工程図である。

【図９】同じく、画素電極の形成工程を示す工程図であ
る。

【図１０】アクティブマトリクスタイプ液晶表示装置の
一般的な等価回路を示す回路図である。

【図１１】従来の液晶表示装置駆動用基板の構造例を示
す断面図である。

【図１２】従来のトレンチ形成工程を示す説明図であ
る。

【符号の説明】

１基板２基板３液晶層４対向電極５画素電極６薄膜トランジスタ７付加容量８絶縁基材９透明絶縁膜１０溝部１１半導体層１２ゲート絶縁膜１３ゲート電極１４第１層間絶縁膜１５ソース線１６第２層間絶縁膜１７溝部１８第１電極１９誘電体膜２０第２電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/1362 G02F 1/1343 H01L 29/78

Claims

(57)【特許請求の範囲】

【請求項１】マトリクス状に配列された画素電極とこ
の画素電極に接続された薄膜トランジスタと前記薄膜ト
ランジスタを介して電荷を保持する為の付加容量とを備
えた一方の基板と、対向電極を有し前記一方の基板と対
向配置された他方の基板と、両方の基板間に挟持された
液晶層とを備えた液晶表示装置において、前記一方の基
板が絶縁基材とこの絶縁基材上に形成された絶縁膜とか
らなるとともに、前記薄膜トランジスタは前記絶縁基材
及び絶縁膜に形成された側面がテーパを有する溝部に沿
って形成された半導体層と、この半導体層上に形成され
たゲート絶縁膜と、このゲート絶縁膜上に形成され且つ
前記溝部を埋める様に配置されたゲート電極とからなる
事を特徴とする液晶表示装置。
【請求項２】前記付加容量は、前記溝部と同時に一方
の基板に形成された他の溝部の内壁に沿って形成された
第１電極と、前記薄膜トランジスタのゲート絶縁膜と同
一材料で形成され誘電体膜を介して設けられた前記薄膜
トランジスタのゲート電極と同一材料の第２電極とで構
成されている事を特徴とする請求項１記載の液晶表示装
置。
【請求項３】マトリクス状に配列された画素電極とこ
の画素電極に接続された薄膜トランジスタと前記薄膜ト
ランジスタを介して電荷を保持するための付加容量とを
備えた一方の基板と、対向電極を有し前記一方の基板と
対向配置された他方の基板と、両方の基板間に挟持され
た液晶層とを備えた液晶表示装置において、前記一方の
基板が絶縁基材とこの絶縁基材上に形成された絶縁膜と
からなるとともに、前記付加容量は前記絶縁基材及び絶
縁膜に形成された側面がテーパを有する溝部の内壁に沿
って形成された第１の電極層と、この第１の電極層上に
形成された誘電体膜と、この誘電体膜上に形成され且つ
前記溝部を埋める様に配置された第２の電極層とからな
る事を特徴とする液晶表示装置。