JP3255752B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3255752B2 JP3255752B2 JP8351993A JP8351993A JP3255752B2 JP 3255752 B2 JP3255752 B2 JP 3255752B2 JP 8351993 A JP8351993 A JP 8351993A JP 8351993 A JP8351993 A JP 8351993A JP 3255752 B2 JP3255752 B2 JP 3255752B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- forming
- insulator substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多数の薄膜トランジス
タを配置したアクテイブマトリックス方式の画像表示装
置に適した半導体装置の製造方法に関するものである。
タを配置したアクテイブマトリックス方式の画像表示装
置に適した半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】近年、ビデオテープレコーダ（ＶＴＲ）
のビューファインダ、投影型テレビ（プロジェクション
ＴＶ）または小型テレビ受像機などに用いる画像表示装
置として、多数の薄膜トランジスタを配置した半導体装
置や液晶を用いたアクテイブマトリックス方式の画像表
示装置が知られている。そして、この画像表示装置の小
型化、低コスト化を目指すため、同装置に応用するため
の半導体装置の製造方法の開発が行われている。
のビューファインダ、投影型テレビ（プロジェクション
ＴＶ）または小型テレビ受像機などに用いる画像表示装
置として、多数の薄膜トランジスタを配置した半導体装
置や液晶を用いたアクテイブマトリックス方式の画像表
示装置が知られている。そして、この画像表示装置の小
型化、低コスト化を目指すため、同装置に応用するため
の半導体装置の製造方法の開発が行われている。
【０００３】以下に、従来の薄膜トランジスタを設けた
半導体装置の製造方法について説明する。図２は、従来
の半導体装置の製造工程を示す断面図である。まず、図
２（ａ）に示すように、石英などの絶縁体基板１の表面
に多結晶シリコン薄膜等の半導体膜２を形成し、これを
写真食刻法により選択的にエッチングしてパターン形成
し、この上にゲート絶縁膜３、ゲート電極５を順次形成
する。しかる後、イオン注入により多結晶シリコン等の
半導体膜２内にソース、ドレイン領域６を形成して、薄
膜トランジスタ１０を形成する。
半導体装置の製造方法について説明する。図２は、従来
の半導体装置の製造工程を示す断面図である。まず、図
２（ａ）に示すように、石英などの絶縁体基板１の表面
に多結晶シリコン薄膜等の半導体膜２を形成し、これを
写真食刻法により選択的にエッチングしてパターン形成
し、この上にゲート絶縁膜３、ゲート電極５を順次形成
する。しかる後、イオン注入により多結晶シリコン等の
半導体膜２内にソース、ドレイン領域６を形成して、薄
膜トランジスタ１０を形成する。
【０００４】次に、図２（ｂ）に示すように、上記薄膜
トランジスタが形成された基板上に層間絶縁膜７、アル
ミニウムなどの金属配線８、窒化ケイ素などの絶縁膜か
らなるパッシベーション膜９を順次形成することによ
り、薄膜トランジスタ１０の上に配線層を設ける。以上
のようにして、多数の薄膜トランジスタ１０を配置した
半導体装置装置を形成するようにしている。
トランジスタが形成された基板上に層間絶縁膜７、アル
ミニウムなどの金属配線８、窒化ケイ素などの絶縁膜か
らなるパッシベーション膜９を順次形成することによ
り、薄膜トランジスタ１０の上に配線層を設ける。以上
のようにして、多数の薄膜トランジスタ１０を配置した
半導体装置装置を形成するようにしている。
【０００５】
【発明が解決しようとする課題】ところで、上記従来の
製造方法では、パッシベーション膜９を形成する際には
プラズマＣＶＤ法によるパッシベーション膜９を成長さ
せる方式が一般的であり、多結晶シリコン膜２などのド
ライエッチングを行う際にもプラズマエッチング法によ
るのが一般的である。また、ソース，ドレインの形成な
どのためにボロン，リン等のイオンを注入することが頻
繁に行われている。その場合、かかるプラズマプロセス
やイオン注入プロセスにおいて、絶縁体基板１の電位が
不均一、かつ、不安定となり、その結果、注入されたイ
オンの分布状態やパッシベーション膜９の成長状態，ド
ライエッチングのエッチング量等が不均一になるという
問題があった。
製造方法では、パッシベーション膜９を形成する際には
プラズマＣＶＤ法によるパッシベーション膜９を成長さ
せる方式が一般的であり、多結晶シリコン膜２などのド
ライエッチングを行う際にもプラズマエッチング法によ
るのが一般的である。また、ソース，ドレインの形成な
どのためにボロン，リン等のイオンを注入することが頻
繁に行われている。その場合、かかるプラズマプロセス
やイオン注入プロセスにおいて、絶縁体基板１の電位が
不均一、かつ、不安定となり、その結果、注入されたイ
オンの分布状態やパッシベーション膜９の成長状態，ド
ライエッチングのエッチング量等が不均一になるという
問題があった。
【０００６】本発明は、かかる不具合が、絶縁体基板の
裏面がむき出しの構造であるために、絶縁体基板とイオ
ン注入やプラズマプロセスで使用する装置の電極基板と
の間で導通がとれないことに起因することに着目したも
のであって、その目的は、半導体装置の製造方法とし
て、絶縁体基板の裏面側に導電成膜を形成してから、半
導体装置を形成するように進めることにより、注入イオ
ンの分布状態，膜の成長状態，ドライエッチングのエッ
チング量等の不均一を抑制することにある。
裏面がむき出しの構造であるために、絶縁体基板とイオ
ン注入やプラズマプロセスで使用する装置の電極基板と
の間で導通がとれないことに起因することに着目したも
のであって、その目的は、半導体装置の製造方法とし
て、絶縁体基板の裏面側に導電成膜を形成してから、半
導体装置を形成するように進めることにより、注入イオ
ンの分布状態，膜の成長状態，ドライエッチングのエッ
チング量等の不均一を抑制することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明の講じた手段は、絶縁体基板上に薄
膜トランジスタと配線層とを設けてなる半導体装置の製
造方法として、該トランジスタ用半導体膜のパターン形
成後、トランジスタ用半導体膜の表面にゲート絶縁膜を
形成する工程と、上記絶縁体基板の側面を除き裏面及び
ゲート絶縁膜表面のみにそれぞれ導通用半導体膜を形成
した後、該各導通用半導体膜に不純物をドープして導電
性を付与し、絶縁体基板裏面の導通用半導体膜を電位安
定用膜とする工程と、上記ゲート絶縁膜上の導通用半導
体膜を選択的に食刻してゲート電極を形成する工程と、
トランジスタ用半導体膜の表面に不純物イオンを注入し
てソース，ドレインを形成して薄膜トランジスタを形成
する工程と、上記絶縁体基板及び薄膜トランジスタ上に
層間絶縁膜，金属配線，絶縁膜からなる配線層を形成す
る工程とを設けたものである。
め、請求項１の発明の講じた手段は、絶縁体基板上に薄
膜トランジスタと配線層とを設けてなる半導体装置の製
造方法として、該トランジスタ用半導体膜のパターン形
成後、トランジスタ用半導体膜の表面にゲート絶縁膜を
形成する工程と、上記絶縁体基板の側面を除き裏面及び
ゲート絶縁膜表面のみにそれぞれ導通用半導体膜を形成
した後、該各導通用半導体膜に不純物をドープして導電
性を付与し、絶縁体基板裏面の導通用半導体膜を電位安
定用膜とする工程と、上記ゲート絶縁膜上の導通用半導
体膜を選択的に食刻してゲート電極を形成する工程と、
トランジスタ用半導体膜の表面に不純物イオンを注入し
てソース，ドレインを形成して薄膜トランジスタを形成
する工程と、上記絶縁体基板及び薄膜トランジスタ上に
層間絶縁膜，金属配線，絶縁膜からなる配線層を形成す
る工程とを設けたものである。
【０００８】
【作用】以上の方法により、請求項１の発明では、絶縁
体基板の裏面に形成された導電性の電位安定用膜によ
り、その後の工程におけるイオン注入やプラズマプロセ
スで使用する装置の電極基板との間で導通を取ることが
可能となる。したがって、イオン注入プロセスやプラズ
マプロセス中での絶縁体基板の電位が均一化かつ安定化
し、その結果、注入イオンの分布状態，膜の成長状態，
ドライエッチングのエッチング量等がより均一化される
ことになる。しかも、薄膜トランジスタのゲート電極を
形成するための導通用半導体膜と、電位安定用膜となる
導通用半導体膜とが単一の工程で形成されるので、工程
数が増大することなく、注入イオンの分布状態等が均一
化されることになる。
体基板の裏面に形成された導電性の電位安定用膜によ
り、その後の工程におけるイオン注入やプラズマプロセ
スで使用する装置の電極基板との間で導通を取ることが
可能となる。したがって、イオン注入プロセスやプラズ
マプロセス中での絶縁体基板の電位が均一化かつ安定化
し、その結果、注入イオンの分布状態，膜の成長状態，
ドライエッチングのエッチング量等がより均一化される
ことになる。しかも、薄膜トランジスタのゲート電極を
形成するための導通用半導体膜と、電位安定用膜となる
導通用半導体膜とが単一の工程で形成されるので、工程
数が増大することなく、注入イオンの分布状態等が均一
化されることになる。
【０００９】
【実施例】以下、本発明の半導体装置の製造方法の実施
例について、図面を参照しながら説明する。図１（ａ）
〜（ｄ）は、本発明の実施例である半導体装置の製造工
程を示す断面図である。図１において、１０は薄膜トラ
ンジスタ、１は石英などの絶縁体基板、２は多結晶シリ
コン薄膜等からなるトランジスタ用半導体膜、３はゲー
ト絶縁膜、４ａ，４ｂは多結晶シリコン膜に導電性を付
与してなる導通用半導体膜、５はゲート電極、６はｐ型
もしくはｎ型のソース、ドレイン領域、７は層間絶縁
膜、８はアルミニウムなどの金属配線、９は窒化ケイ素
などからなるパッシベーション膜である。
例について、図面を参照しながら説明する。図１（ａ）
〜（ｄ）は、本発明の実施例である半導体装置の製造工
程を示す断面図である。図１において、１０は薄膜トラ
ンジスタ、１は石英などの絶縁体基板、２は多結晶シリ
コン薄膜等からなるトランジスタ用半導体膜、３はゲー
ト絶縁膜、４ａ，４ｂは多結晶シリコン膜に導電性を付
与してなる導通用半導体膜、５はゲート電極、６はｐ型
もしくはｎ型のソース、ドレイン領域、７は層間絶縁
膜、８はアルミニウムなどの金属配線、９は窒化ケイ素
などからなるパッシベーション膜である。
【００１０】次に、本発明の実施例の半導体装置の製造
工程を説明する。まず、図１（ａ）に示すように、石英
などの絶縁体基板１の表面にノンドープの多結晶シリコ
ン薄膜からなるトランジスタ用半導体膜２を形成し、こ
のトランジスタ用半導体膜２の一部をエッチングで除去
してパターン形成する。次に、トランジスタ用半導体膜
２の上にゲート絶縁膜３を形成した後、ゲート絶縁膜３
の表面及び絶縁体基板１の側面及び裏面に熱ＣＶＤ法な
どにより多結晶シリコン薄膜からなる導通用半導体膜４
ａ，４ｂを形成し、リン拡散などの方法で導電性を与え
る。この状態で、絶縁体基板１の側面及び裏面の導通用
半導体膜４ｂは、電位安定用膜として機能しうる状態と
なっている。
工程を説明する。まず、図１（ａ）に示すように、石英
などの絶縁体基板１の表面にノンドープの多結晶シリコ
ン薄膜からなるトランジスタ用半導体膜２を形成し、こ
のトランジスタ用半導体膜２の一部をエッチングで除去
してパターン形成する。次に、トランジスタ用半導体膜
２の上にゲート絶縁膜３を形成した後、ゲート絶縁膜３
の表面及び絶縁体基板１の側面及び裏面に熱ＣＶＤ法な
どにより多結晶シリコン薄膜からなる導通用半導体膜４
ａ，４ｂを形成し、リン拡散などの方法で導電性を与え
る。この状態で、絶縁体基板１の側面及び裏面の導通用
半導体膜４ｂは、電位安定用膜として機能しうる状態と
なっている。
【００１１】次に、図１（ｂ）に示すように、ゲート絶
縁膜３の表面側の導通用半導体膜４ａ及びゲート絶縁膜
３を選択的にエッチングして、ゲート電極５を形成す
る。次に、トランジスタ用半導体膜２内にホウ素イオン
もしくはリンイオンを注入することにより、ｐ型もしく
はｎ型のソース、ドレイン領域６を形成する。
縁膜３の表面側の導通用半導体膜４ａ及びゲート絶縁膜
３を選択的にエッチングして、ゲート電極５を形成す
る。次に、トランジスタ用半導体膜２内にホウ素イオン
もしくはリンイオンを注入することにより、ｐ型もしく
はｎ型のソース、ドレイン領域６を形成する。
【００１２】次に、図１（ｃ）に示すように、上記工程
を経た絶縁体基板１の表面に層間絶縁膜７を形成し、層
間絶縁膜７の一部に金属配線接続用の孔を開ける。次
に、アルミニウムなどの金属スパッタを行い、形成した
金属膜の一部をエッチングしてアルミニウムなどの金属
配線８を形成する。次に、窒化ケイ素などによるパッシ
ベーション膜９を形成する。
を経た絶縁体基板１の表面に層間絶縁膜７を形成し、層
間絶縁膜７の一部に金属配線接続用の孔を開ける。次
に、アルミニウムなどの金属スパッタを行い、形成した
金属膜の一部をエッチングしてアルミニウムなどの金属
配線８を形成する。次に、窒化ケイ素などによるパッシ
ベーション膜９を形成する。
【００１３】最後に、図１（ｄ）に示すように、絶縁体
基板１の側面及び裏面に形成した導電性の導通用半導体
膜４ｂ（電位安定用膜）をエッチングにより除去する。
基板１の側面及び裏面に形成した導電性の導通用半導体
膜４ｂ（電位安定用膜）をエッチングにより除去する。
【００１４】以上により、多数の薄膜トランジスタ１０
を配置して半導体装置を形成する。
を配置して半導体装置を形成する。
【００１５】上記実施例では、絶縁体基板１の裏面に形
成された導電性膜により、絶縁体基板１と使用する装置
の電極基板との間で導通が確保されるので、その後のプ
ラズマプロセスやイオン注入プロセスにおいて、絶縁体
基板の電位が均一化かつ安定化される。したがって、注
入イオンの分布状態，パッシベーション膜等の形成状
態，ドライエッチングのエッチング量等が不均一になる
のを抑制することができる。
成された導電性膜により、絶縁体基板１と使用する装置
の電極基板との間で導通が確保されるので、その後のプ
ラズマプロセスやイオン注入プロセスにおいて、絶縁体
基板の電位が均一化かつ安定化される。したがって、注
入イオンの分布状態，パッシベーション膜等の形成状
態，ドライエッチングのエッチング量等が不均一になる
のを抑制することができる。
【００１６】なお、本実施例では、電位安定用膜とし
て、絶縁体基板の側面及び裏面に、多結晶シリコンに導
電性を付与してなる導通用半導体膜を形成したが、本発
明の電位安定用膜はかかる実施例に限定されるものでは
なく、高融点金属等の他の導電性材料を使用してもよい
ことはいうまでもない。また、電位安定用膜の形成工程
は、トランジスタ用半導体膜の形成工程の前後いずれで
もよい。特に、上記実施例のごとく、絶縁体基板１の裏
面の電位安定用膜となる導通用半導体膜４ｂとゲート電
極となる導通用半導体膜４ａとを同時に形成することに
より、従来よりも工程数を増大することなく、発明の効
果を得ることができ、著効を発揮することができる。
て、絶縁体基板の側面及び裏面に、多結晶シリコンに導
電性を付与してなる導通用半導体膜を形成したが、本発
明の電位安定用膜はかかる実施例に限定されるものでは
なく、高融点金属等の他の導電性材料を使用してもよい
ことはいうまでもない。また、電位安定用膜の形成工程
は、トランジスタ用半導体膜の形成工程の前後いずれで
もよい。特に、上記実施例のごとく、絶縁体基板１の裏
面の電位安定用膜となる導通用半導体膜４ｂとゲート電
極となる導通用半導体膜４ａとを同時に形成することに
より、従来よりも工程数を増大することなく、発明の効
果を得ることができ、著効を発揮することができる。
【００１７】また、上記実施例では、電位安定用膜を絶
縁体基板１の側面にも形成したが、絶縁体基板１の裏面
のみに形成しても、十分な電位安定効果を得ることはで
きる。ただし、側面にも電位安定用膜を形成すること
で、電位安定作用がさらに顕著となる。
縁体基板１の側面にも形成したが、絶縁体基板１の裏面
のみに形成しても、十分な電位安定効果を得ることはで
きる。ただし、側面にも電位安定用膜を形成すること
で、電位安定作用がさらに顕著となる。
【００１８】なお、絶縁体基板の側面又は裏面に形成し
た電位安定用膜が画像表示装置としての性能を保持する
に十分な光透過率をもつものであれば、上記図１（ｄ）
のような導電性膜の除去工程を設ける必要はない。
た電位安定用膜が画像表示装置としての性能を保持する
に十分な光透過率をもつものであれば、上記図１（ｄ）
のような導電性膜の除去工程を設ける必要はない。
【００１９】
【発明の効果】以上説明したように、請求項１の発明に
よれば、絶縁体基板の上に薄膜トランジスタと配線層と
を形成してなる半導体装置の製造方法として、絶縁体基
板の表面にトランジスタ用半導体膜とゲート絶縁膜とを
順次形成しておき、絶縁体基板の裏面及びゲート絶縁膜
表面に導通用半導体膜を形成した後、導通用半導体膜に
不純物をドープして導電性を付与し、絶縁体基板裏面の
導通用半導体膜を電位安定用膜とする一方、上記ゲート
絶縁膜の表面に形成した導通用半導体膜を選択的に食刻
してゲート電極を形成し、しかる後、ソース，ドレイン
を形成して薄膜トランジスタを形成し、さらに、層間絶
縁膜，金属配線，絶縁膜等からなる配線層を形成するよ
うにしたので、薄膜トランジスタのゲート電極になる導
通用半導体膜と、電位安定用膜になる導通用半導体膜と
を単一の工程で形成することができ、よって、工程数の
増大を招くことなく、注入イオンの分布状態等の均一化
を図ることができる。
よれば、絶縁体基板の上に薄膜トランジスタと配線層と
を形成してなる半導体装置の製造方法として、絶縁体基
板の表面にトランジスタ用半導体膜とゲート絶縁膜とを
順次形成しておき、絶縁体基板の裏面及びゲート絶縁膜
表面に導通用半導体膜を形成した後、導通用半導体膜に
不純物をドープして導電性を付与し、絶縁体基板裏面の
導通用半導体膜を電位安定用膜とする一方、上記ゲート
絶縁膜の表面に形成した導通用半導体膜を選択的に食刻
してゲート電極を形成し、しかる後、ソース，ドレイン
を形成して薄膜トランジスタを形成し、さらに、層間絶
縁膜，金属配線，絶縁膜等からなる配線層を形成するよ
うにしたので、薄膜トランジスタのゲート電極になる導
通用半導体膜と、電位安定用膜になる導通用半導体膜と
を単一の工程で形成することができ、よって、工程数の
増大を招くことなく、注入イオンの分布状態等の均一化
を図ることができる。
【図１】実施例における半導体装置の製造工程を示す断
面図である。
面図である。
【図２】従来例における半導体装置の製造工程を示す断
面図である。
面図である。
１ 絶縁体基板 ２ トランジスタ用半導体膜 ３ ゲート絶縁膜 ４ａ 導通用半導体膜 ４ｂ 導通用半導体膜（電位安定化用膜） ５ ゲート電極 ６ ソース，ドレイン領域 ７ 層間絶縁膜 ８ 金属配線 ９ パッシベーション膜 １０ 薄膜トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千田 耕司 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (72)発明者 石原 知明 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 平５−72558（ＪＰ，Ａ) 実開 平６−10929（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/336 G02F 1/1368 H01L 29/786
Claims (1)
- 【請求項１】 絶縁体基板上に薄膜トランジスタと配線
層とを設けてなる半導体装置の製造方法であって、 上記絶縁体基板の表面にトランジスタ用半導体膜を形成
する工程と、 該トランジスタ用半導体膜のパターン形成後、トランジ
スタ用半導体膜の表面にゲート絶縁膜を形成する工程
と、 上記絶縁体基板の裏面及びゲート絶縁膜の上面のみにそ
れぞれ導通用半導体膜を形成した後、該導通用半導体膜
に不純物をドープして導電性を付与し、絶縁体基板裏面
の導通用半導体膜を電位安定用膜とする工程と、 上記ゲート絶縁膜上の導通用半導体膜を選択的に食刻し
てゲート電極を形成する工程と、 トランジスタ用半導体膜の表面に不純物イオンを注入し
てソース，ドレインを形成して薄膜トランジスタを形成
する工程と、 上記絶縁体基板及び薄膜トランジスタ上に層間絶縁膜，
金属配線，絶縁膜等からなる配線層を形成する工程とを
備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351993A JP3255752B2 (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8351993A JP3255752B2 (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295925A JPH06295925A (ja) | 1994-10-21 |
| JP3255752B2 true JP3255752B2 (ja) | 2002-02-12 |
Family
ID=13804738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8351993A Expired - Fee Related JP3255752B2 (ja) | 1993-04-09 | 1993-04-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255752B2 (ja) |
-
1993
- 1993-04-09 JP JP8351993A patent/JP3255752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06295925A (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317432A (en) | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JPH07321341A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| JP2841381B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3255752B2 (ja) | 半導体装置の製造方法 | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3210196B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JP3166256B2 (ja) | 液晶表示装置 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0534837B2 (ja) | ||
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JPH05175230A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05243272A (ja) | 薄膜トランジスタの製造方法 | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
| US5943579A (en) | Method for forming a diffusion region in a semiconductor device | |
| JP2924425B2 (ja) | 液晶表示装置の製造方法 | |
| JP3183256B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2776411B2 (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2003197638A (ja) | 薄膜トランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |