JPH07321341A - 薄膜トランジスタの構造及びその製造方法 - Google Patents
薄膜トランジスタの構造及びその製造方法Info
- Publication number
- JPH07321341A JPH07321341A JP6296000A JP29600094A JPH07321341A JP H07321341 A JPH07321341 A JP H07321341A JP 6296000 A JP6296000 A JP 6296000A JP 29600094 A JP29600094 A JP 29600094A JP H07321341 A JPH07321341 A JP H07321341A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- thin film
- film transistor
- semiconductor layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 239000010408 film Substances 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
- H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
イズを最小化する。 【構成】 絶縁基板11と、一側がネガテイブ傾斜面を
有するように絶縁基板上に形成されるゲート電極12
と、前記ゲート電極の他の側の側壁に形成される絶縁膜
サイドウォール15と、前記絶縁基板と、前記ゲート電
極及びサイドウォールにかけて形成されるゲート絶縁膜
13と、前記ゲート絶縁膜上に形成される半導体層14
と、前記ゲート電極及びサイドウォールの上側とゲート
電極の他の側の絶縁基板上側の半導体層に選択的に形成
される不純物拡散領域と、前記ゲート電極の側面の半導
体層に形成されるチャネル領域とを含んでなる。
Description
トランジスタに係り、特にSRAMのメモリセルに適切
な薄膜トランジスタの構造及び製造方法に関するもので
ある。
のSRAM素子で負荷抵抗の代わりに使用されたり、液
晶表示素子で各画素領域の画像データ信号をスイッチン
グするスイッチング素子として広く使用されている。
RAMを作るためには、薄膜トランジスタのオフ電流を
減少しオン電流を増加させなければならないし、SRA
Mセルの消費電力を減少し記憶特性を向上させなければ
ならない。前記原理によって最近オン/オフ電流比を向
上させるための研究が活発に進行している。
ための従来の薄膜トランジスタの製造方法を添付図面を
参照して説明すると、次のようである。図1は、従来の
薄膜トランジスタの工程断面図である。従来のMOS薄
膜トランジスタの製造方法は、ボトムゲート(Bott
om Gate)を基本にしたボデイポリシリコン(B
ody Polisilicon)の固相成長によって
結晶粒径を大きくして製造する。この時の固相成長方法
は600℃付近で24時間位の長時間熱処理を行う。
にポリシリコンを蒸着し、ゲートマスクを用いたフォト
エッチング工程でポリシリコンをパターニングして、ゲ
ート電極2を形成する。そして、図1bのように全面に
CVD法によってゲート絶縁膜3とボデイポリシリコン
4を順次に蒸着する。その後、600℃付近で24時間
位の長時間熱処理を行う固相成長法を通じてボデイポリ
シリコンの結晶粒径を大きくする。図1cのように前記
ボデイポリシリコン4上に感光膜5を蒸着し、露光及び
現像工程でチャネル領域をマスキングする。この時、ソ
ース領域6aはゲート電極2にオーバラップし、ドレー
ン領域6bはゲート電極2とオフセットするようにチャ
ネル領域をマスキングする。そして、図1dのように露
出されたボデイポリシリコン4にp型不純物BF2 イオ
ン注入してソース及びドレーン領域6a,6bを形成す
ることで、従来のp型MOS薄膜トランジスタを完成す
る。図においてa:ソース領域,b:チャネル領域,
c:オフセット領域,d:ドレーン領域。
来の薄膜トランジスタの製造方法においては、次のよう
な問題点がある。 一、フォトマスク工程でチャネル領域を限定すると同時
にオフセット領域を限定するために、工程が複雑で再現
性が難しく、アラインの程度によってオフ電流の変化が
激しいので、薄膜トランジスタの信頼性が低下する。 二、薄膜トランジスタのチャネルが平面的に構成される
のでセルサイズが小さくなると、チャネルの長さも小さ
くなって、薄膜トランジスタのリーフ電流の増加をもた
らし、セルサイズに影響がおよぶので、セルサイズを小
さくできず集積度を高めるのが困難だった。
であり、本発明の目的は、自己整合法を利用して工程を
単純化しセルサイズを最小化することにある。
に、本発明の薄膜トランジスタの構造は、絶縁基板と、
一側壁がネガテイブ傾斜面を有するように絶縁基板上に
形成されるゲート電極と、前記ゲート電極の他の側の側
壁に形成される絶縁膜サイドウォールと、前記絶縁基板
と前記ゲート電極サイドウォールに形成されるゲート絶
縁膜と、前記ゲート絶縁膜上に形成される半導体層と、
前記ゲート電極及びサイドウォールの上側と絶縁基板上
側の半導体層に形成される不純物拡散領域と、前記ゲー
ト電極のネガテイブ傾斜面とした側壁に沿う半導体層に
形成されるチャネル領域とを有する。また上記本発明の
薄膜トランジスタの製造方法は、絶縁基板上にゲート電
極の一方の側壁を形成する工程と、前記ゲート電極のそ
の側壁にサイドウォールを形成する工程と、前記ゲート
電極の他方の側壁とネガテイブ傾斜面を有するように選
択的にエッチングする工程と、その全面にゲート絶縁膜
と半導体層を順次に形成する工程と、前記半導体層に垂
直にイオン注入してソース及びドレーン領域を形成する
工程とを有する。
詳細に説明すると、次のようである。図2は、本発明の
薄膜トランジスタの工程断面図であり、図3は本発明の
薄膜トランジスタの斜視図であり、図4は本発明による
イオン注入濃度の説明図である。本発明の薄膜トランジ
スタの構造は、絶縁基板11上に一方側壁がネガテイブ
傾斜面を有するようにゲート電極12が形成され、ネガ
テイブ傾斜面を有するゲート電極12の他の側の側壁に
絶縁膜サイドウォール15を形成し、前記絶縁膜基板1
1とゲート電極12と絶縁膜サイドウォール15とにゲ
ート絶縁膜13と半導体層14を順次に形成し、ゲート
電極12及び絶縁膜サイドウォールの上と絶縁基板11
上の半導体層14にソース及びドレーン用の不純物拡散
層が形成され、前記ゲート電極12のネガテイブ傾斜面
を有する側壁に沿う半導体層14にチャネル領域が形成
された構造を有する。本明細書においてネガテイブ傾斜
面とはゲート電極の基板から離れた先端が基板へ向かっ
てゲート電極の内側に傾斜した面を意味する。
ジスタの製造方法は、次のようである。図2aのように
絶縁基板11または絶縁膜上にゲート電極用のポリシリ
コン12aと第1感光膜9を順次に蒸着し、露光及び現
像工程でゲート電極の一方の側壁を決めるため、第1感
光膜9で覆われていない露出されたゲート電極用のポリ
シリコン12aを異方性ドライエッチングする。
前記全面に絶縁膜を蒸着してエッチバック(Etch
Back)し図2bのように前記ポリシリコン12aの
一方の側壁に絶縁膜サイドウォール15を形成する。
程で図2cのようにゲート電極領域を限定した後、図2
dのように、前記ゲート電極を限定した第2感光膜10
をマスクとして用いたエッチング工程により露出された
ポリシリコン12aを除去する。
時にネガテイブ傾斜面(Negative Slop
e)が形成されるようにSF6+F123の化合物でドライ
エッチングして、ネガテイブ傾斜面を有するゲート電極
12を形成する。
ないようにSF6 の含有量を増加してドライエッチング
すると、ポリシリコン12aの下側にSF6 が多量に分
布されてポリシリコン12aの側面をエッチングするに
つれて、ネガテイブ傾斜面が形成される。即ち、SF6
が感光膜と反応しないから、重合体がポリシリコン12
aの側面に成長しない。したがって、ネガテイブ傾斜面
を有するようにポリシリコン12aがエッチングされ
る。次いで、前記第2感光膜10を除去して、全面にC
VD法によってゲート絶縁膜13と200〜500Å程
度の半導体層(ボデイポリシリコン)14を順次に蒸着
する。
しに前記半導体層(ボデイポリシリコン)14に垂直方
向へ不純物イオンを注入してソース及びドレーン領域を
形成することで、本発明の薄膜トランジスタを完成す
る。
場合は、1×1014〜1×1016atoms/cm2濃度程度の
p型不純物(Boron)を5kev〜80kevのイ
オン注入エネルギーでイオン注入する。そしてn型薄膜
トランジスタを形成する場合は、1×1014〜1×10
16atoms/cm2濃度程度のn型不純物(As)を10ke
v〜50kevのイオン注入エネルギーでイオン注入す
る。
度の説明図であり、前記のように不純物をイオン注入す
ると、ソース領域とゲート電極12の間にオフセットが
形成され、ネガテイブ傾斜面を有するゲート電極12の
一側壁に沿う半導体層14にチャネル領域が形成され、
そのチャネル領域の上側の部分にLDD(Lightl
y Doped Drain)を形成した構造となる。
入の濃度差が発生するので、前記のような条件でイオン
注入をすると、ゲート電極12の傾斜した側面に沿う半
導体層14に深さによって自己整合的にLDD構造を形
成し、ゲート電極12のネガテイブ傾斜角度12によっ
て自己整合的にソース領域とゲート電極の間にオフセッ
トが形成される。
傾斜角度を大きく形成すればオフセットの長さが増加
し、ゲート電極12のネガテイブ傾斜角度を小さく形成
すればオフセットの長さが減少するので、マスク工程な
しにゲート電極12のネガテイブ傾斜角度によって所望
するオフセット長さが得られる。従ってオフ電流は減少
することになる。
トランジスタの工程断面図であり、本発明の2実施例の
薄膜トランジスタは、本発明による1実施例の薄膜トラ
ンジスタの構造において、絶縁基板11上に両側にネガ
テイブ傾斜面を有するようにゲート電極12を形成し、
前記絶縁基板11及びゲート電極12上にゲート絶縁膜
13及び半導体層14を順次に形成し、ゲート電極12
の一側壁に沿う半導体層14にチャネル領域が形成さ
れ、チャネル領域の両側の半導体層14にソース及びド
レーン用の不純物拡散層が形成された構造を有する。
施例の薄膜トランジスタの製造方法は、次のようであ
る。絶縁基板11または絶縁膜上にゲート用のポリシリ
コンと感光膜(図面には示さない)を全面に蒸着し、ゲ
ートマスクを用いた露光及び現像工程でゲート電極領域
を限定する。
化合物でポリシリコンをドライエッチングして、両側が
ネガテイブ傾斜面を有するゲート電極12を形成する。
次いで、前記ゲート電極12及び絶縁基板11の上側の
全面にゲート絶縁膜13と半導体層14を順次に形成す
る。前記半導体層14に傾斜するように不純物イオン注
入してソース及びドレーン領域を形成することで、本発
明の2実施例の薄膜トランジスタを完成する。この時不
純物イオン注入は、本発明の1実施例と同じ不純物を1
実施例と同様の濃度にイオン注入する。
注入すると、ソース領域とゲート電極12の間にオフセ
ットが形成され、ゲート電極12のネガテイブ傾斜面を
有する一方側壁に沿う半導体層にチャネル領域が形成さ
れる。
ランジスタの工程断面図であり、本発明の2実施例の薄
膜トランジスタの製造方法において、前記半導体層4に
垂直に不純物イオンを注入して、ソース領域及びドレー
ン領域が電極との間にオフセットが形成され、ゲート電
極2のネガテイブ傾斜面を有する両側の半導体層14に
各々チャネル領域が形成されるようにすることで、本発
明の3実施例の薄膜トランジスタを完成する。
造及び製造方法においては、次のような効果がある。 一、薄膜トランジスタのゲート電極の一方側壁にサイド
ウォール(SideWall)を形成するためにソース
側のオフセット領域が自動的になくなり、これによりオ
ン電流をさらに改善することができる。 二、マスク工程なしに自己整合的にソース及びドレーン
が形成され、LDD構造が形成されるので素子特性が向
上するばかりではなく安定し、かつ工程が単純化されて
歩留まりが向上する。
ート電極のネガテイブ傾斜角度によって決められるの
で、ゲート電極の線幅によってチャネル長さが決められ
ないので、セルサイズを小さくすることができ、オフセ
ットの長さもゲート電極のネガテイブ傾斜角度によって
決められるので、セルサイズを減少させ集積度を向上さ
せることができる。 四、ゲート電極のネガテイブ傾斜角度によってオフセッ
トの長さ及びチャネル長さを調節できるので、マスク工
程を省略して、使用される目的に適した薄膜トランジス
タを形成することができる。
る。
工程断面図である。
斜視図である。
明図である。
11…絶縁基板、12…ゲート電極、13…ゲート絶縁
膜、14…半導体層(ボデイポリシリコン)、15…サ
イドウォール。
Claims (24)
- 【請求項1】 絶縁基板と、 一側壁がネガテイブ傾斜面を有するように絶縁基板上に
形成されたゲート電極と、 前記ゲート電極のネガテイブ傾斜面の反対側の側壁に形
成された絶縁膜サイドウォールと、 前記絶縁基板とゲート電極及びサイドウォール上に形成
されるゲート絶縁膜と、 前記ゲート絶縁膜上に形成される半導体層と、 前記ゲート電極のネガテイブ傾斜面を有する側壁に沿う
半導体層に形成されたチャネル領域と、 前記チャネル領域を除いた半導体層に形成された不純物
拡散領域と、を有することを特徴とする薄膜トランジス
タの構造。 - 【請求項2】 前記チャネル領域の長さは、ゲート電極
のネガテイブ傾斜角度によって決められることを特徴と
する請求項1記載の薄膜トランジスタの構造。 - 【請求項3】 前記ゲート電極のネガテイブ傾斜角度に
対応してチャネル領域で不純物拡散領域とゲート電極が
オフセットになることを特徴とする請求項1記載の薄膜
トランジスタの構造。 - 【請求項4】 絶縁基板と、 両側壁がネガテイブ傾斜面を有するように絶縁基板上に
形成されたゲート電極と、 前記絶縁基板及びゲート電極に形成されるゲート絶縁膜
と、 前記ゲート絶縁膜上に形成される半導体層と、 前記ゲート電極の一方側壁に沿う半導体層に形成された
チャネル領域と、 前記チャネル領域を除いた半導体層に形成された不純物
拡散領域とを有することを特徴とする薄膜トランジスタ
の構造。 - 【請求項5】 前記チャネル領域の長さは、ゲート電極
の傾斜角度によって決められることを特徴とする請求項
4記載の薄膜トランジスタの構造。 - 【請求項6】 前記ゲート電極のネガテイブ傾斜角度に
対応するようにチャネル領域で不純物拡散領域とゲート
電極がオフセットになることを特徴とする請求項4記載
の薄膜トランジスタの構造。 - 【請求項7】 絶縁基板と、 両側壁がネガテイブ傾斜角度を有するように絶縁基板上
に形成されるゲート電極と、 前記絶縁基板及びゲート電極に形成されるゲート絶縁膜
と、 前記ゲート絶縁膜上に形成される半導体層と、 前記ゲート電極の上側と絶縁基板の上側の半導体層に不
連続に形成された不純物拡散領域と、 前記ネガテイブ傾斜面を有するゲート電極の両側壁に沿
う半導体層に形成されたチャネル領域と、を有すること
を特徴とする薄膜トランジスタの構造。 - 【請求項8】 前記チャネル領域は、ゲート電極のネガ
テイブ傾斜面によって決められることを特徴とする請求
項7記載の薄膜トランジスタの構造。 - 【請求項9】 前記ゲート電極のネガテイブ傾斜面角に
相応するようにチャネル領域で不純物拡散領域とゲート
電極がオフセットになることを特徴とする請求項7記載
の薄膜トランジスタ。 - 【請求項10】 絶縁基板上にゲート電極となる導電層
を蒸着し、その導電層をゲート電極となる部分の一方の
側壁部までを覆ってその他の露出された導電層を異方性
ドライエッチングする工程と、 前記ドライエッチングで形成された前記導電層の側壁に
絶縁膜サイドウォールを形成する工程と、 前記絶縁膜サイドウォールが形成された部分からゲート
電極となったときに他方の側壁となる部分へかけて覆っ
て導電層をネガテイブ傾斜面を有するようにエッチング
してゲート電極を形成する工程と、 全面にゲート絶縁膜と半導体層を順次に蒸着し半導体層
に垂直方向に不純物イオンを注入して、ソース及びドレ
ーン領域を形成する工程と、を有することを特徴とする
薄膜トランジスタの製造方法。 - 【請求項11】 前記ネガテイブ傾斜面を有するように
エッチングする工程は、SF6+F123の化合物でドライ
エッチングすることを特徴とする請求項10記載の薄膜
トランジスタの製造方法。 - 【請求項12】 前記不純物イオン注入は、pチャネル
トランジスタの場合、1×1014〜1×1016atoms/c
m2の濃度のp型不純物イオンを5kev〜20kevの
エネルギーでイオン注入することを特徴とする請求項1
0記載の薄膜トランジスタの製造方法。 - 【請求項13】 前記不純物イオン注入は、nチャネル
トランジスタの場合、1×1014〜1×1016atoms/c
m2の濃度のn型不純物イオンを10kev〜50kev
のエネルギーでイオン注入することを特徴とする請求項
10記載の薄膜トランジスタの製造方法。 - 【請求項14】 前記半導体層は、ポリシリコンを使用
することを特徴とする請求項10記載の薄膜トランジス
タの製造方法。 - 【請求項15】 前記半導体層は、200〜500Å厚
に形成することを特徴とする請求項10または請求項1
4記載の薄膜トランジスタの製造方法。 - 【請求項16】 絶縁基板上に導電層を蒸着し、ゲート
電極領域を限定して、その両側がネガテイブ傾斜面を有
するように導電層をエッチングしてゲート電極を形成す
る工程と、 その全面にゲート絶縁膜と半導体層を順次に形成する工
程と、 前記半導体層に傾斜するように不純物イオンを注入して
ソース及びドレーン領域を形成する工程と、を含んでな
ることを特徴とする薄膜トランジスタの製造方法。 - 【請求項17】 前記両側のネガテイブ傾斜面を有する
ゲート電極は、SF6+F123の化合物でドライエッチン
グで形成することを特徴とする請求項16記載の薄膜ト
ランジスタ。 - 【請求項18】 前記不純物イオン注入は、pチャネル
トランジスタの場合、1×1014〜1×1016atoms/c
m2位の濃度の不純物イオンを5kev〜20kevのエ
ネルギーでイオン注入することを特徴とする請求項16
記載の薄膜トランジスタの製造方法。 - 【請求項19】 前記不純物イオン注入は、nチャネル
トランジスタの場合、1×1014〜1×1016atoms/c
m2位の濃度n型不純物イオンを10kev〜50kev
のエネルギーでイオン注入することを特徴とする請求項
16記載の薄膜トランジスタの製造方法。 - 【請求項20】 前記半導体層は、ボデイポリシリコン
を使用することを特徴とする請求項16記載の薄膜トラ
ンジスタの製造方法。 - 【請求項21】 絶縁基板上に導電層を形成しゲート電
極領域を限定した後、その両側がネガテイブ傾斜面を有
するようにエッチングしてゲート電極を形成する工程
と、 前記全面にゲート絶縁膜と半導体層を順次に形成する工
程と、 前記半導体層に垂直に不純物イオン注入して不純物拡散
領域を形成する工程と、を有することを特徴とする薄膜
トランジスタの製造方法。 - 【請求項22】 前記両側のネガテイブ傾斜面を有する
ゲート電極は、SF6+F123の化合物でドライエッチン
グで形成することを特徴とする請求項21記載の薄膜ト
ランジスタの製造方法。 - 【請求項23】 前記半導体層は、200〜500Å厚
に形成することを特徴とする請求項21記載の薄膜トラ
ンジスタの製造方法。 - 【請求項24】 前記半導体層は、ポリシリコンを使用
することを特徴とする請求項21記載の薄膜トランジス
タの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10410/1994 | 1994-05-12 | ||
KR94010410A KR970007965B1 (en) | 1994-05-12 | 1994-05-12 | Structure and fabrication method of tft |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07321341A true JPH07321341A (ja) | 1995-12-08 |
JP2582347B2 JP2582347B2 (ja) | 1997-02-19 |
Family
ID=19382955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6296000A Expired - Lifetime JP2582347B2 (ja) | 1994-05-12 | 1994-11-07 | 薄膜トランジスタの構造及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US5578838A (ja) |
JP (1) | JP2582347B2 (ja) |
KR (1) | KR970007965B1 (ja) |
DE (1) | DE4437068C2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3173760B2 (ja) * | 1994-11-11 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US5780911A (en) * | 1995-11-29 | 1998-07-14 | Lg Semicon Co., Ltd. | Thin film transistor and method for fabricating the same |
KR100205306B1 (ko) | 1995-12-26 | 1999-07-01 | 구본준 | 박막트랜지스터의 제조방법 |
US5753543A (en) * | 1996-03-25 | 1998-05-19 | Micron Technology, Inc. | Method of forming a thin film transistor |
KR100460704B1 (ko) * | 1996-12-30 | 2005-01-27 | 주식회사 하이닉스반도체 | 에스램의바텀게이트형박막트랜지스터제조방법 |
US6197645B1 (en) * | 1997-04-21 | 2001-03-06 | Advanced Micro Devices, Inc. | Method of making an IGFET with elevated source/drain regions in close proximity to gate with sloped sidewalls |
US5937299A (en) * | 1997-04-21 | 1999-08-10 | Advanced Micro Devices, Inc. | Method for forming an IGFET with silicide source/drain contacts in close proximity to a gate with sloped sidewalls |
KR100307986B1 (ko) * | 1997-08-28 | 2002-05-09 | 가네꼬 히사시 | 반도체장치의제조방법 |
US6747313B1 (en) | 1997-12-17 | 2004-06-08 | Hyundai Electronics Industries Co., Ltd. | Thin film transistor |
KR100295636B1 (ko) * | 1997-12-17 | 2001-08-07 | 김영환 | 박막트랜지스터및그제조방법 |
KR100273250B1 (ko) | 1997-12-17 | 2001-01-15 | 김영환 | 박막트랜지스터 및 그 제조방법 |
KR100331845B1 (ko) | 1998-01-10 | 2002-05-10 | 박종섭 | 박막트랜지스터제조방법 |
KR100298438B1 (ko) * | 1998-01-26 | 2001-08-07 | 김영환 | 박막트랜지스터및이의제조방법 |
KR100290899B1 (ko) * | 1998-02-06 | 2001-06-01 | 김영환 | 반도체소자및이의제조방법 |
US6114723A (en) * | 1998-09-18 | 2000-09-05 | Windbond Electronic Corp | Flash memory cell using poly to poly tunneling for erase |
US6380030B1 (en) * | 1999-04-23 | 2002-04-30 | Taiwan Semiconductor Manufacturing Company | Implant method for forming Si3N4 spacer |
US6165845A (en) * | 1999-04-26 | 2000-12-26 | Taiwan Semiconductor Manufacturing Company | Method to fabricate poly tip in split-gate flash |
US6200860B1 (en) | 1999-05-03 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Process for preventing the reverse tunneling during programming in split gate flash |
US6355567B1 (en) * | 1999-06-30 | 2002-03-12 | International Business Machines Corporation | Retrograde openings in thin films |
US6515648B1 (en) * | 1999-08-31 | 2003-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit, driving circuit of display device, and display device using the driving circuit |
US6646326B1 (en) * | 2000-11-15 | 2003-11-11 | Advanced Micro Devices, Inc. | Method and system for providing source/drain-gate spatial overlap engineering for low-power devices |
US6455383B1 (en) * | 2001-10-25 | 2002-09-24 | Silicon-Based Technology Corp. | Methods of fabricating scaled MOSFETs |
US8803203B2 (en) * | 2010-02-26 | 2014-08-12 | Eastman Kodak Company | Transistor including reentrant profile |
US7923313B1 (en) * | 2010-02-26 | 2011-04-12 | Eastman Kodak Company | Method of making transistor including reentrant profile |
US8847226B2 (en) * | 2011-01-07 | 2014-09-30 | Eastman Kodak Company | Transistor including multiple reentrant profiles |
WO2012094357A2 (en) * | 2011-01-07 | 2012-07-12 | Eastman Kodak Company | Transistor including multiple reentrant profiles |
US8592909B2 (en) * | 2011-08-26 | 2013-11-26 | Eastman Kodak Company | Transistor including single layer reentrant profile |
US8865576B2 (en) | 2011-09-29 | 2014-10-21 | Eastman Kodak Company | Producing vertical transistor having reduced parasitic capacitance |
US8803227B2 (en) * | 2011-09-29 | 2014-08-12 | Eastman Kodak Company | Vertical transistor having reduced parasitic capacitance |
US9153445B2 (en) | 2014-03-06 | 2015-10-06 | Eastman Kodak Company | Forming a VTFT with aligned gate |
US9153698B2 (en) | 2014-03-06 | 2015-10-06 | Eastman Kodak Company | VTFT with gate aligned to vertical structure |
US9178029B2 (en) | 2014-03-06 | 2015-11-03 | Eastman Kodak Company | Forming a VTFT gate using printing |
US9331205B2 (en) | 2014-03-06 | 2016-05-03 | Eastman Kodak Company | VTFT with post, cap, and aligned gate |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4343078A (en) * | 1979-03-05 | 1982-08-10 | Nippon Electric Co., Ltd. | IGFET Forming method |
JPS61150375A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 半導体装置の製造方法 |
JPS6370571A (ja) * | 1986-09-12 | 1988-03-30 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH0245935A (ja) * | 1988-08-06 | 1990-02-15 | Fujitsu Ltd | 電界効果トランジスタの製造方法 |
JPH0265128A (ja) * | 1988-08-30 | 1990-03-05 | Sony Corp | 半導体装置の製造方法 |
JPH03278466A (ja) * | 1990-03-27 | 1991-12-10 | Toshiba Corp | 薄膜トランジスタおよびその製造方法 |
JPH04215441A (ja) * | 1990-12-13 | 1992-08-06 | Nec Corp | 半導体装置及びその製造方法 |
JP2589877B2 (ja) * | 1990-12-20 | 1997-03-12 | シャープ株式会社 | 薄膜トランジスタ |
JP3223514B2 (ja) * | 1991-02-22 | 2001-10-29 | ソニー株式会社 | 半導体装置 |
JPH06132299A (ja) * | 1992-10-22 | 1994-05-13 | Toshiba Corp | 絶縁ゲート型トランジスタ及びその製造方法 |
JP3537854B2 (ja) * | 1992-12-29 | 2004-06-14 | エルジー フィリップス エルシーディー カンパニー リミテッド | 薄膜トランジスタの製造方法 |
JPH08204184A (ja) * | 1995-01-27 | 1996-08-09 | Sony Corp | Mosトランジスタ及びmosトランジスタの形成方法 |
-
1994
- 1994-05-12 KR KR94010410A patent/KR970007965B1/ko not_active IP Right Cessation
- 1994-10-17 DE DE4437068A patent/DE4437068C2/de not_active Expired - Lifetime
- 1994-11-07 JP JP6296000A patent/JP2582347B2/ja not_active Expired - Lifetime
-
1995
- 1995-05-12 US US08/440,027 patent/US5578838A/en not_active Expired - Lifetime
-
1996
- 1996-08-02 US US08/690,886 patent/US5766988A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5578838A (en) | 1996-11-26 |
DE4437068A1 (de) | 1995-11-23 |
JP2582347B2 (ja) | 1997-02-19 |
KR970007965B1 (en) | 1997-05-19 |
US5766988A (en) | 1998-06-16 |
DE4437068C2 (de) | 1999-09-09 |
KR950034460A (ko) | 1995-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2582347B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
JP2791760B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2739642B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
US20070102702A1 (en) | Semiconductor device including active matrix circuit | |
JP3108752B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3087031B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
KR100257070B1 (ko) | 박막트랜지스터 및 이의 제조방법 | |
US5607865A (en) | Structure and fabrication method for a thin film transistor | |
US6184070B1 (en) | Thin film transistor and method of manufacturing the same | |
JP3485983B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
US6200839B1 (en) | Methods of forming thin film transistors | |
EP0704910B1 (en) | A thin-film transistor and method for forming the same | |
US5674770A (en) | Method of fabricating an SRAM device with a self-aligned thin film transistor structure | |
JP2896365B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP3049496B2 (ja) | Mosfetの製造方法 | |
JP2754184B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH08162643A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
JPH098238A (ja) | 半導体メモリ装置及びその製造方法 | |
JPH08167721A (ja) | 薄膜トランジスタの構造及びその製造方法 | |
KR100268891B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
KR100198630B1 (ko) | 박막트랜지스터의 구조 및 제조방법 | |
KR0166782B1 (ko) | 박막 트랜지스터의 제조방법 | |
JP3044004U (ja) | 薄膜トランジスタの構造 | |
JPH0621097A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH07226519A (ja) | 半導体装置およびその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 16 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 17 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |