JPH06132299A - 絶縁ゲート型トランジスタ及びその製造方法 - Google Patents
絶縁ゲート型トランジスタ及びその製造方法Info
- Publication number
- JPH06132299A JPH06132299A JP28433792A JP28433792A JPH06132299A JP H06132299 A JPH06132299 A JP H06132299A JP 28433792 A JP28433792 A JP 28433792A JP 28433792 A JP28433792 A JP 28433792A JP H06132299 A JPH06132299 A JP H06132299A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- gate
- angle
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】逆テーパエッチングにより、ゲート電極膜を、
ゲート絶縁膜との接触角が９０°以上の逆テーパ角とな
るようにすることを最も主要な特徴とする。 【構成】シリコン基板1 上にゲート絶縁膜2 が形成され
ている。このゲート絶縁膜2 上にゲート絶縁膜面との接
触角φ１が９０°以上の逆テーパ角を有する逆テーパゲ
ート電極3 が形成されている。この逆テーパゲート電極
3 はＲＩＥ法で行う際の静電チャックをオフにして加工
対象のウェハを所定の温度に上昇させてエッチングす
る。この逆テーパゲート電極3 一側面及びこれと対向す
る側面が始まるゲート絶縁膜との接触線ａ1 下方付近の
基板1 表面にそれぞれ基板1 とは反対導電型の不純物が
相対的に低濃度で導入された低濃度領域4 が形成されて
いる。この低濃度領域4 から外側に延在し互いにこの逆
テーパゲート電極3 から離れる方向に高濃度領域5 形成
されている。
ゲート絶縁膜との接触角が９０°以上の逆テーパ角とな
るようにすることを最も主要な特徴とする。 【構成】シリコン基板1 上にゲート絶縁膜2 が形成され
ている。このゲート絶縁膜2 上にゲート絶縁膜面との接
触角φ１が９０°以上の逆テーパ角を有する逆テーパゲ
ート電極3 が形成されている。この逆テーパゲート電極
3 はＲＩＥ法で行う際の静電チャックをオフにして加工
対象のウェハを所定の温度に上昇させてエッチングす
る。この逆テーパゲート電極3 一側面及びこれと対向す
る側面が始まるゲート絶縁膜との接触線ａ1 下方付近の
基板1 表面にそれぞれ基板1 とは反対導電型の不純物が
相対的に低濃度で導入された低濃度領域4 が形成されて
いる。この低濃度領域4 から外側に延在し互いにこの逆
テーパゲート電極3 から離れる方向に高濃度領域5 形成
されている。
Description
【０００１】
【産業上の利用分野】この発明は、特にＬＤＤ（Lightl
y-Doped Drain ）構造の絶縁ゲート型トランジスタに関
する。
y-Doped Drain ）構造の絶縁ゲート型トランジスタに関
する。
【０００２】
【従来の技術】トランジスタのドレイン近傍での高電界
によるホットキャリアの発生を抑制するために、従来か
らＬＤＤ構造（Lightly-Doped Drain ）が用いられてき
た。
によるホットキャリアの発生を抑制するために、従来か
らＬＤＤ構造（Lightly-Doped Drain ）が用いられてき
た。
【０００３】図１０はＬＤＤ構造の絶縁ゲート型トラン
ジスタの従来の構成を示す、Ｐ型基板11上にパターニン
グされたゲート絶縁膜12及びゲート電極13をマスクとし
てイオン注入を行い、相対的に濃度の低いｎ- 層14を形
成する。その後、全面にＣＶＤ（Chemical Vapor Depos
ition ）法により絶縁膜15を堆積し、ＲＩＥ（Reacfive
Ion Etching）法を用いてこの絶縁膜15を全面にわたっ
て均一にエッチングすると絶縁膜15の側壁スペーサが残
存する。これをマスクに用いイオン注入を行って相対的
に濃度の高いｎ+ 層16を形成する。
ジスタの従来の構成を示す、Ｐ型基板11上にパターニン
グされたゲート絶縁膜12及びゲート電極13をマスクとし
てイオン注入を行い、相対的に濃度の低いｎ- 層14を形
成する。その後、全面にＣＶＤ（Chemical Vapor Depos
ition ）法により絶縁膜15を堆積し、ＲＩＥ（Reacfive
Ion Etching）法を用いてこの絶縁膜15を全面にわたっ
て均一にエッチングすると絶縁膜15の側壁スペーサが残
存する。これをマスクに用いイオン注入を行って相対的
に濃度の高いｎ+ 層16を形成する。
【０００４】
【発明が解決しようとする課題】上記従来構成では、ト
ランジスタのチャネル幅はゲート電極の加工精度に規制
され、また、ゲート電極両側壁にスペーサが必要となり
微細加工には不向きである。
ランジスタのチャネル幅はゲート電極の加工精度に規制
され、また、ゲート電極両側壁にスペーサが必要となり
微細加工には不向きである。
【０００５】この発明は上記のような事情を考慮してな
されたものであり、その目的は、微細加工性に優れたＬ
ＤＤ構造トランジスタを構成する半導体装置の提供する
ことにある。
されたものであり、その目的は、微細加工性に優れたＬ
ＤＤ構造トランジスタを構成する半導体装置の提供する
ことにある。
【０００６】
【課題を解決するための手段】この発明の絶縁ゲート型
トランジスタは、第１導電型の半導体基板上に設けられ
たゲート絶縁膜と、前記ゲート絶縁膜上に設けられたこ
のゲート絶縁膜面との接触角が９０°以上の逆テーパ角
を有する逆テーパゲート電極と、前記逆テーパゲート電
極の少なくとも一側面及びこれと対向する側面が始まる
前記ゲート絶縁膜との接触線下方付近の半導体基板表面
にそれぞれ設けられた第２導電型の不純物が導入された
第１の半導体領域と、前記互いの第１の半導体領域から
外側に延在し互いに前記逆テーパゲート電極から離れる
方向に設けられる前記第１の半導体領域よりも不純物濃
度が高い第２導電型の第２の半導体領域とを具備したこ
とを特徴とする。
トランジスタは、第１導電型の半導体基板上に設けられ
たゲート絶縁膜と、前記ゲート絶縁膜上に設けられたこ
のゲート絶縁膜面との接触角が９０°以上の逆テーパ角
を有する逆テーパゲート電極と、前記逆テーパゲート電
極の少なくとも一側面及びこれと対向する側面が始まる
前記ゲート絶縁膜との接触線下方付近の半導体基板表面
にそれぞれ設けられた第２導電型の不純物が導入された
第１の半導体領域と、前記互いの第１の半導体領域から
外側に延在し互いに前記逆テーパゲート電極から離れる
方向に設けられる前記第１の半導体領域よりも不純物濃
度が高い第２導電型の第２の半導体領域とを具備したこ
とを特徴とする。
【０００７】この発明の絶縁ゲート型トランジスタの製
造方法は、半導体基板上にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上にゲート電極膜を形成する工程
と、前記ゲート絶縁膜面との接触角が９０°以上の逆テ
ーパ角に前記ゲート電極膜を加工し逆テーパゲート電極
とする工程と、前記逆テーパゲート電極の少なくとも一
側面およびこれと対向する側面それぞれに対し前記半導
体基板の平面の垂線に対して所定の角度θ１で不純物を
斜め方向からそれぞれ第１のイオン注入を行う工程と、
さらに前記逆テーパゲート電極の少なくとも一側面およ
びこれと対向する側面それぞれに対し前記角度θ１より
も浅い角度θ２（θ２＜θ１）で前記第一のイオン注入
よりも多い注入量にてそれぞれ第２のイオン注入を行う
工程とを有することを特徴とする。
造方法は、半導体基板上にゲート絶縁膜を形成する工程
と、前記ゲート絶縁膜上にゲート電極膜を形成する工程
と、前記ゲート絶縁膜面との接触角が９０°以上の逆テ
ーパ角に前記ゲート電極膜を加工し逆テーパゲート電極
とする工程と、前記逆テーパゲート電極の少なくとも一
側面およびこれと対向する側面それぞれに対し前記半導
体基板の平面の垂線に対して所定の角度θ１で不純物を
斜め方向からそれぞれ第１のイオン注入を行う工程と、
さらに前記逆テーパゲート電極の少なくとも一側面およ
びこれと対向する側面それぞれに対し前記角度θ１より
も浅い角度θ２（θ２＜θ１）で前記第一のイオン注入
よりも多い注入量にてそれぞれ第２のイオン注入を行う
工程とを有することを特徴とする。
【０００８】
【作用】この発明では、ゲート電極膜を、ゲート絶縁膜
との接触角が９０°以上の逆テーパ角となるように加工
し、基板垂直面に対して０°以上の角度θ１を有する斜
めの第１のイオン注入を行い、さらに、全面に絶縁膜を
堆積し、エッチバックにより前記逆テーパ側壁部にスペ
ーサを形成しこれをマスクに第２のイオン注入を行う
か、第１のイオン注入角度θ１より浅い角度θ２で第２
のイオン注入を行うことによりＬＤＤ構造を形成する。
これにより、ゲート電極両側壁に張り出すようなスペー
サが必要なくなる。
との接触角が９０°以上の逆テーパ角となるように加工
し、基板垂直面に対して０°以上の角度θ１を有する斜
めの第１のイオン注入を行い、さらに、全面に絶縁膜を
堆積し、エッチバックにより前記逆テーパ側壁部にスペ
ーサを形成しこれをマスクに第２のイオン注入を行う
か、第１のイオン注入角度θ１より浅い角度θ２で第２
のイオン注入を行うことによりＬＤＤ構造を形成する。
これにより、ゲート電極両側壁に張り出すようなスペー
サが必要なくなる。
【０００９】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。図１はこの発明の一実施例によるＬＤＤ構
造の絶縁ゲート型トランジスタの要部の構成を示す断面
図である。
り説明する。図１はこの発明の一実施例によるＬＤＤ構
造の絶縁ゲート型トランジスタの要部の構成を示す断面
図である。
【００１０】シリコン基板1 上にゲート絶縁膜2 が形成
されている。このゲート絶縁膜2 上にゲート絶縁膜面と
の接触角φ１が９０°以上の逆テーパ角を有する逆テー
パゲート電極3 が形成されている。
されている。このゲート絶縁膜2 上にゲート絶縁膜面と
の接触角φ１が９０°以上の逆テーパ角を有する逆テー
パゲート電極3 が形成されている。
【００１１】この逆テーパゲート電極3 の一側面及びこ
れと対向する側面が始まるゲート絶縁膜との接触線ａ1
下方付近の基板1 表面にそれぞれ基板1 とは反対導電型
の不純物が相対的に低濃度で導入された低濃度領域4 が
形成されている。この低濃度領域4 から外側に延在し互
いにこの逆テーパゲート電極3 から離れる方向に高濃度
領域5 形成されている。この高濃度領域4 は基板1 とは
反対導電型の不純物が上記低濃度領域4 よりも相対的に
高濃度で導入されている。
れと対向する側面が始まるゲート絶縁膜との接触線ａ1
下方付近の基板1 表面にそれぞれ基板1 とは反対導電型
の不純物が相対的に低濃度で導入された低濃度領域4 が
形成されている。この低濃度領域4 から外側に延在し互
いにこの逆テーパゲート電極3 から離れる方向に高濃度
領域5 形成されている。この高濃度領域4 は基板1 とは
反対導電型の不純物が上記低濃度領域4 よりも相対的に
高濃度で導入されている。
【００１２】このような構成の逆テーパゲート電極3 及
び両側の高濃度領域5 はＬＤＤ構造の絶縁ゲート型トラ
ンジスタのゲート及びソース，ドレインとして電極が取
り出される（図示せず）。
び両側の高濃度領域5 はＬＤＤ構造の絶縁ゲート型トラ
ンジスタのゲート及びソース，ドレインとして電極が取
り出される（図示せず）。
【００１３】図２〜図４は図１の構成の製造方法を工程
順に示す断面図である。まず、図２に示されるように、
Ｐ型のシリコン基板1 上を熱酸化して１５ｎｍのゲート
絶縁膜2 （ＳｉＯ2 ）を形成する。このゲート絶縁膜2
上にゲート電極材料としてＣＶＤ（Chemical Vapor Dep
osition ）法により２５０ｎｍのポリシリコン膜3-1 を
堆積させる。
順に示す断面図である。まず、図２に示されるように、
Ｐ型のシリコン基板1 上を熱酸化して１５ｎｍのゲート
絶縁膜2 （ＳｉＯ2 ）を形成する。このゲート絶縁膜2
上にゲート電極材料としてＣＶＤ（Chemical Vapor Dep
osition ）法により２５０ｎｍのポリシリコン膜3-1 を
堆積させる。
【００１４】ポリシリコン膜3-1 の比抵抗を下げる為に
ＰＯＣｌ3 ガス雰囲気中で９００℃２０分の熱処理を行
いポリシリコン膜3-1 中にＰを拡散させる。次に、この
ポリシリコン膜3-1 をパターニングするために、全面に
レジストを塗布し、フォトリソグラフィー技術を用いて
レジストマスク6 を形成する。
ＰＯＣｌ3 ガス雰囲気中で９００℃２０分の熱処理を行
いポリシリコン膜3-1 中にＰを拡散させる。次に、この
ポリシリコン膜3-1 をパターニングするために、全面に
レジストを塗布し、フォトリソグラフィー技術を用いて
レジストマスク6 を形成する。
【００１５】次に、図３に示されるように、ＲＩＥ（Re
acfive Ion Etching）法によりポリシリコン膜3-1 をエ
ッチングする。ここで、上記ポリシリコン膜3-1 のエッ
チングについて以下図８、図９を参照して説明する。
acfive Ion Etching）法によりポリシリコン膜3-1 をエ
ッチングする。ここで、上記ポリシリコン膜3-1 のエッ
チングについて以下図８、図９を参照して説明する。
【００１６】通常のＲＩＥ法ではウェハを電極に静電チ
ャックし、ウェハの温度上昇を抑え、ウェハ温度を１０
０℃以下に制御しているが、静電チャックをオフにする
ことにより、ウェハ温度はエッチング時間とともに上昇
する（図８）。
ャックし、ウェハの温度上昇を抑え、ウェハ温度を１０
０℃以下に制御しているが、静電チャックをオフにする
ことにより、ウェハ温度はエッチング時間とともに上昇
する（図８）。
【００１７】さらに、図９に示すように、ウェハ温度上
昇とともにポリシリコン膜3-1 とゲート絶縁膜面との接
触角が９０°以上の逆テーパエッチングとなり、ウェハ
表面温度を１７０℃に制御することにより、上記接触角
φ１が例えば１２０°となるような逆テーパエッチング
を行うことができる。このようにして、逆テーパゲート
電極3 が形成される。
昇とともにポリシリコン膜3-1 とゲート絶縁膜面との接
触角が９０°以上の逆テーパエッチングとなり、ウェハ
表面温度を１７０℃に制御することにより、上記接触角
φ１が例えば１２０°となるような逆テーパエッチング
を行うことができる。このようにして、逆テーパゲート
電極3 が形成される。
【００１８】次に、図４に示されるように、レジストを
除去した後、加速電圧４０ｋｅＶ、Ｐ（リン）注入量５
×１０13／cm2 、基板1 垂直面に対して３０°の斜めイ
オン注入を行う。このとき、ウェハを回転させながら行
う回転イオン注入もしくは複数の方向から行う分割イオ
ン注入を用いて、ゲートの影でイオン注入されない領域
の発生（シャドゥイング）を防ぎ、ｎ- 型の低濃度領域
4 を形成する。
除去した後、加速電圧４０ｋｅＶ、Ｐ（リン）注入量５
×１０13／cm2 、基板1 垂直面に対して３０°の斜めイ
オン注入を行う。このとき、ウェハを回転させながら行
う回転イオン注入もしくは複数の方向から行う分割イオ
ン注入を用いて、ゲートの影でイオン注入されない領域
の発生（シャドゥイング）を防ぎ、ｎ- 型の低濃度領域
4 を形成する。
【００１９】続いて、４０ＫｅＶ，Ａｓ（ヒ素）注入量
３×１０15／cm2 の基板に対しほぼ垂直方向でイオン注
入を行いｎ+ 型の高濃度領域5 を形成する。このように
して、図１に示されるようなＬＤＤ構造を有するＮチャ
ネル型ＭＯＳトランジスタが形成される。この様な形成
方法によれば、上記ポリシリコン膜3-1 とゲート絶縁膜
面との接触角は１００°以上の逆テーパであれば、より
適確にＬＤＤ構造を形成することができる。
３×１０15／cm2 の基板に対しほぼ垂直方向でイオン注
入を行いｎ+ 型の高濃度領域5 を形成する。このように
して、図１に示されるようなＬＤＤ構造を有するＮチャ
ネル型ＭＯＳトランジスタが形成される。この様な形成
方法によれば、上記ポリシリコン膜3-1 とゲート絶縁膜
面との接触角は１００°以上の逆テーパであれば、より
適確にＬＤＤ構造を形成することができる。
【００２０】図５〜図７は上記図４に続く他の工程を示
す断面図であり、他の実施例とその製造方法を示してい
る。図４の工程後、図５に示されるように、ウェハ全面
にＣＶＤ法でＳｉＮ膜7-1 を１５０ｎｍ堆積させる。
す断面図であり、他の実施例とその製造方法を示してい
る。図４の工程後、図５に示されるように、ウェハ全面
にＣＶＤ法でＳｉＮ膜7-1 を１５０ｎｍ堆積させる。
【００２１】次に図６に示されるように、ＳｉＮ膜7-1
をＲＩＥ法によりエッチバックして、逆テーパゲート電
極3 の一側面およびこれと対向する側面それぞれから基
板1上のゲート絶縁膜2 にかけて逆テーパ角を埋めるＳ
ｉＮスペーサ7 を形成する。このとき、ゲート絶縁膜2
のＳｉＯ2 との選択比が高い垂直エッチングを行うこと
により図６のようなスペーサ形成が可能である。
をＲＩＥ法によりエッチバックして、逆テーパゲート電
極3 の一側面およびこれと対向する側面それぞれから基
板1上のゲート絶縁膜2 にかけて逆テーパ角を埋めるＳ
ｉＮスペーサ7 を形成する。このとき、ゲート絶縁膜2
のＳｉＯ2 との選択比が高い垂直エッチングを行うこと
により図６のようなスペーサ形成が可能である。
【００２２】次に、図７に示されるように、逆テーパゲ
ート電極3 及びＳｉＮスペーサ7 をマスクに４０Ｋｅ
Ｖ，Ａｓ（ヒ素）注入量３×１０15／cm2 のイオン注入
を行いｎ+ 型の高濃度領域5 を形成する。これにより、
ＬＤＤ構造を有するＮチャネル型ＭＯＳトランジスタが
形成される。この実施例はトランジスタ形成以降の工程
での逆テーパ形状の悪影響（層間膜形成時のすの発生
等）を防ぐ利点がある。
ート電極3 及びＳｉＮスペーサ7 をマスクに４０Ｋｅ
Ｖ，Ａｓ（ヒ素）注入量３×１０15／cm2 のイオン注入
を行いｎ+ 型の高濃度領域5 を形成する。これにより、
ＬＤＤ構造を有するＮチャネル型ＭＯＳトランジスタが
形成される。この実施例はトランジスタ形成以降の工程
での逆テーパ形状の悪影響（層間膜形成時のすの発生
等）を防ぐ利点がある。
【００２３】尚、ＰチャネルＬＤＤ構造トランジスタは
第１の斜めイオン注入を３０ＫｅＶ，ＢＦ2 （フッ化ボ
ロン）注入量５×１０13／cm2 、第２の垂直イオン注入
を３５ＫｅＶ，ＢＦ2 注入量３×１０15／cm2 とするこ
とにより、上記例と同様に形成される。
第１の斜めイオン注入を３０ＫｅＶ，ＢＦ2 （フッ化ボ
ロン）注入量５×１０13／cm2 、第２の垂直イオン注入
を３５ＫｅＶ，ＢＦ2 注入量３×１０15／cm2 とするこ
とにより、上記例と同様に形成される。
【００２４】上記各実施例によれば、逆テーパエッチン
グによるゲート幅縮小効果（ゲート底部がマスク幅より
も狭くなる）も重畳される為、大幅な微細化が可能であ
る。この実施例で、リソグラフィーのデザインルールを
０．７μｍとするとゲート幅０．７μｍ，スペーサ含め
たゲート幅１．０μｍであったトランジスタをゲート幅
０．４μｍ，スペーサ含めたゲート幅０．７μｍと１世
代前のデザインルールで次世代のチャネル幅を有するＬ
ＤＤ構造のトランジスタが実現できる。
グによるゲート幅縮小効果（ゲート底部がマスク幅より
も狭くなる）も重畳される為、大幅な微細化が可能であ
る。この実施例で、リソグラフィーのデザインルールを
０．７μｍとするとゲート幅０．７μｍ，スペーサ含め
たゲート幅１．０μｍであったトランジスタをゲート幅
０．４μｍ，スペーサ含めたゲート幅０．７μｍと１世
代前のデザインルールで次世代のチャネル幅を有するＬ
ＤＤ構造のトランジスタが実現できる。
【００２５】
【発明の効果】以上説明したようにこの発明によれば、
ＲＩＥ法で行う際の静電チャックをオフにして加工対象
のウェハを所定の温度に上昇させてエッチングする逆テ
ーパエッチングにより、ゲート電極膜を、ゲート絶縁膜
との接触角が９０°以上の逆テーパ角となるようにす
る。これにより、大幅な微細化が期待できるＬＤＤ構造
の絶縁ゲート型トランジスタ及びその製造方法が提供で
きる。
ＲＩＥ法で行う際の静電チャックをオフにして加工対象
のウェハを所定の温度に上昇させてエッチングする逆テ
ーパエッチングにより、ゲート電極膜を、ゲート絶縁膜
との接触角が９０°以上の逆テーパ角となるようにす
る。これにより、大幅な微細化が期待できるＬＤＤ構造
の絶縁ゲート型トランジスタ及びその製造方法が提供で
きる。
【図面の簡単な説明】
【図１】この発明の一実施例による要部の構成を示す断
面図。
面図。
【図２】図１の構成の製造方法を工程順に示す第１の断
面図。
面図。
【図３】図１の構成の製造方法を工程順に示す第２の断
面図。
面図。
【図４】図１の構成の製造方法を工程順に示す第３の断
面図。
面図。
【図５】他の製造方法を図４に続いて工程順に示す第１
の断面図。
の断面図。
【図６】他の製造方法を図４に続いて工程順に示す第２
の断面図。
の断面図。
【図７】図４に続いて図５、図６の工程を追加したこと
により構成される、この発明の他の実施例の要部の構成
を示す断面図。
により構成される、この発明の他の実施例の要部の構成
を示す断面図。
【図８】静電チャックオフ時のエッチング時間に対する
ウェハ温度の特性図。
ウェハ温度の特性図。
【図９】ウェハ温度に対する逆テーパエッチングの関係
を示す特性図。
を示す特性図。
【図１０】従来のＬＤＤ構造の絶縁ゲート型トランジス
タの構成を示す断面図。
タの構成を示す断面図。
1…シリコン基板、 2…ゲート絶縁膜、 3…逆テーパゲ
ート電極、 4…低濃度領域、 5…高濃度領域、 6…レジ
ストマスク、 7…ＳｉＮスペーサ
ート電極、 4…低濃度領域、 5…高濃度領域、 6…レジ
ストマスク、 7…ＳｉＮスペーサ
Claims (5)
- 【請求項１】 第１導電型の半導体基板上に設けられた
ゲート絶縁膜と、 前記ゲート絶縁膜上に設けられたこのゲート絶縁膜面と
の接触角が９０°以上の逆テーパ角を有する逆テーパゲ
ート電極と、 前記逆テーパゲート電極の少なくとも一側面及びこれと
対向する側面が始まる前記ゲート絶縁膜との接触線下方
付近の半導体基板表面にそれぞれ設けられた第２導電型
の不純物が導入された第１の半導体領域と、 前記互いの第１の半導体領域から外側に延在し互いに前
記逆テーパゲート電極から離れる方向に設けられる前記
第１の半導体領域よりも不純物濃度が高い第２導電型の
第２の半導体領域とを具備したことを特徴とする絶縁ゲ
ート型トランジスタ。 - 【請求項２】 前記逆テーパゲート電極の一側面および
これと対向する側面それぞれから前記半導体基板上にか
けて逆テーパ角を埋めるスペーサが設けられていること
を特徴とする請求項１記載の絶縁ゲート型トランジス
タ。 - 【請求項３】 半導体基板上にゲート絶縁膜を形成する
工程と、 前記ゲート絶縁膜上にゲート電極膜を形成する工程と、 前記ゲート絶縁膜面との接触角が９０°以上の逆テーパ
角に前記ゲート電極膜を加工し逆テーパゲート電極とす
る工程と、 前記逆テーパゲート電極の少なくとも一側面およびこれ
と対向する側面それぞれに対し前記半導体基板の平面の
垂線に対して所定の角度θ１で不純物を斜め方向からそ
れぞれ第１のイオン注入を行う工程と、 さらに前記逆テーパゲート電極の少なくとも一側面およ
びこれと対向する側面それぞれに対し前記角度θ１より
も浅い角度θ２（θ２＜θ１）で前記第一のイオン注入
よりも多い注入量にてそれぞれ第２のイオン注入を行う
工程とを有することを特徴とする絶縁ゲート型トランジ
スタの製造方法。 - 【請求項４】 前記逆テーパゲート電極の前記ゲート絶
縁膜面との接触角が特に１００°以上の逆テーパゲート
角となるように加工する工程を有することを特徴とする
請求項１記載の絶縁ゲート型トランジスタの製造方法。 - 【請求項５】 前記第１のイオン注入を行った後に、全
面に第２の絶縁膜を形成する工程と、前記第２の絶縁膜
をエッチバックし、前記逆テーパゲート電極の逆テーパ
側壁部にスペーサを形成する工程を付加した後、前記第
２のイオン注入を行う工程を有することを特徴とする請
求項３または４記載の絶縁ゲート型トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28433792A JPH06132299A (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28433792A JPH06132299A (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型トランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132299A true JPH06132299A (ja) | 1994-05-13 |
Family
ID=17677269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28433792A Pending JPH06132299A (ja) | 1992-10-22 | 1992-10-22 | 絶縁ゲート型トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132299A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766988A (en) * | 1994-05-12 | 1998-06-16 | Lg Semicon Co., Ltd. | Fabricating method for a thin film transistor with a negatively sloped gate |
| US5877530A (en) * | 1996-07-31 | 1999-03-02 | Lsi Logic Corporation | Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation |
| US6107148A (en) * | 1998-10-26 | 2000-08-22 | Nippon Steel Semiconductor Corporation | Method for fabricating a semiconductor device |
| US6455383B1 (en) * | 2001-10-25 | 2002-09-24 | Silicon-Based Technology Corp. | Methods of fabricating scaled MOSFETs |
| JP2004015050A (ja) * | 2002-06-05 | 2004-01-15 | Samsung Electronics Co Ltd | 負の傾斜面を有するゲートを備える半導体素子及びその製造方法 |
| KR100499280B1 (ko) * | 1999-10-19 | 2005-07-04 | 샤프 가부시키가이샤 | 액정표시소자 및 그의 제조방법 |
-
1992
- 1992-10-22 JP JP28433792A patent/JPH06132299A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766988A (en) * | 1994-05-12 | 1998-06-16 | Lg Semicon Co., Ltd. | Fabricating method for a thin film transistor with a negatively sloped gate |
| US5877530A (en) * | 1996-07-31 | 1999-03-02 | Lsi Logic Corporation | Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation |
| US6107148A (en) * | 1998-10-26 | 2000-08-22 | Nippon Steel Semiconductor Corporation | Method for fabricating a semiconductor device |
| KR100499280B1 (ko) * | 1999-10-19 | 2005-07-04 | 샤프 가부시키가이샤 | 액정표시소자 및 그의 제조방법 |
| US6455383B1 (en) * | 2001-10-25 | 2002-09-24 | Silicon-Based Technology Corp. | Methods of fabricating scaled MOSFETs |
| JP2004015050A (ja) * | 2002-06-05 | 2004-01-15 | Samsung Electronics Co Ltd | 負の傾斜面を有するゲートを備える半導体素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5283455A (en) | Thin film field effect element having an LDD structure | |
| JPH0355984B2 (ja) | ||
| JPH0454388B2 (ja) | ||
| US4663827A (en) | Method of manufacturing a field effect transistor | |
| JP3184806B2 (ja) | 半導体装置の製造方法 | |
| JPH0348459A (ja) | 半導体装置及びその製造方法 | |
| JPH06132299A (ja) | 絶縁ゲート型トランジスタ及びその製造方法 | |
| JPH04116846A (ja) | 半導体装置及びその製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| US20040169224A1 (en) | Semiconductor device and manufacturing method therefor | |
| JPS59231864A (ja) | 半導体装置 | |
| JPH0661482A (ja) | Ｍｏｓ型トランジスタおよびその製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JPH10270569A (ja) | 半導体装置およびその製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPH0778979A (ja) | 半導体装置の製造方法 | |
| JPH06196707A (ja) | 縦型絶縁ゲート型トランジスタの製法 | |
| JP3055614B2 (ja) | 半導体装置の製造方法及び該方法により製造された半導体装置 | |
| JPH04109630A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0621448A (ja) | 半導体装置及びその製造方法 | |
| JPH0290628A (ja) | 半導体装置の製造方法 | |
| JPS59210659A (ja) | Ｍｏｓ半導体装置の製造法 | |
| JPH07122741A (ja) | 半導体装置の製造方法 | |
| JPH0445543A (ja) | 半導体装置の製造方法 |