JP2004015050A - 負の傾斜面を有するゲートを備える半導体素子及びその製造方法 - Google Patents
負の傾斜面を有するゲートを備える半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004015050A JP2004015050A JP2003078784A JP2003078784A JP2004015050A JP 2004015050 A JP2004015050 A JP 2004015050A JP 2003078784 A JP2003078784 A JP 2003078784A JP 2003078784 A JP2003078784 A JP 2003078784A JP 2004015050 A JP2004015050 A JP 2004015050A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- germanium
- polysilicon
- concentration
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 86
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 86
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 230000007423 decrease Effects 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 52
- 239000007789 gas Substances 0.000 claims description 24
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 15
- 239000000460 chlorine Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052734 helium Inorganic materials 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004931 aggregating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Abstract
【課題】負の傾斜面を有するゲートを備える半導体素子及びその製造方法を提供する。
【解決手段】ゲートボトムからゲートトップ側へと単調減少するゲルマニウム濃度プロファイルを有したポリシリコンゲルマニウム層を形成してパターニングすることにより、負の傾斜面を有するポリシリコンゲルマニウムゲートを形成する。ゲルマニウム濃度プロファイルによるパターニング時のエッチング特性差を用いることにより、フォトリソグラフィにより限定されたトップゲート長よりボトムゲート長を短くできる。よって、短チャンネル素子を具現するのに好適であり、しかもゲート抵抗も低減できる。
【選択図】 図２
【解決手段】ゲートボトムからゲートトップ側へと単調減少するゲルマニウム濃度プロファイルを有したポリシリコンゲルマニウム層を形成してパターニングすることにより、負の傾斜面を有するポリシリコンゲルマニウムゲートを形成する。ゲルマニウム濃度プロファイルによるパターニング時のエッチング特性差を用いることにより、フォトリソグラフィにより限定されたトップゲート長よりボトムゲート長を短くできる。よって、短チャンネル素子を具現するのに好適であり、しかもゲート抵抗も低減できる。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に係り、特に、ゲートトップよりゲートボトムが狭いゲートを有する半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子の集積度が高くなるに伴い、半導体素子内に存在する各々の個別素子が次第に小さくなりつつあり、それら個別素子間の間隔もまた狭まりつつある。狭い線幅を有するポリシリコンゲートをパターニングする従来の技術は主としてフォトレジストトリミング（ｔｒｉｍｍｉｎｇ）及びハードマスク収縮（ｓｈｒｉｎｋｉｎｇ）を用いるものであり、狭く形成されたマスクによりゲートパターニングがなされる。このような方法により製作されたゲートは、一般的に、トップゲート長とボトムゲート長とがほとんど同じ長方形断面を有することにより、短チャンネル素子の場合、ボトムゲート長だけではなく、トップゲート長も狭いゲート線幅を有することになる。
【０００３】
高速動作が要される素子の場合、ゲート抵抗を減らすために一般的にシリサイド工程を使用する。これは、ポリシリコンゲート上にチタニウム（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などの金属を積層した後に熱処理を行って金属とシリコンとを反応させることにより、低抵抗のシリサイド層を形成する工程である。ところが、トップゲート長が短くなるに伴い形成されるシリサイド層の面積も狭まり、意図したほどにゲート抵抗を減らすには十分ではないという問題点がある。また、素子が１００ｎｍのゲート長を有することにより、ゲート長のウェーハ上における変動（Ｏｎ−Ｗａｆｅｒ Ｖａｒｉａｔｉｏｎ；ＯＷＶ）及びチップ上における変動（Ｏｎ−Ｃｈｉｐ Ｖａｒｉａｔｉｏｎ；ＯＣＶ）が激しくなるという問題がある。
【０００４】
このような問題を解決するための方法として提示されているノッチゲートはボトムゲート長に比べてトップゲート長が長いため、同じフォトリソグラフィ技術を用いてもより短いチャンネル素子の製作が可能になる。また、同じボトムゲート長を有する通常の長方形ゲートに比べてゲート面抵抗が減るという効果も得られる。かかるノッチ型ゲートはポリシリコン及びシリコンゲルマニウムの積層ゲートを使用する場合に一層効果的に具現され、狭い線幅のゲートパターニングにより起こるＯＷＶ及びＯＣＶ劣化を抑え得るという長所を有する。例えば、特開平２００２−２６３１８号公報には、シリコン及びゲルマニウムを用いてＴ字状のノッチゲートを形成する方法が紹介されている。
【０００５】
図１は、通常の金属−酸化膜−半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）構造におけるノッチゲートパターニング後の断面模式図である。図１に示されたように、半導体基板１０上にゲート絶縁膜１５を介在させてＴ字状のノッチゲート２０を形成した場合、ソース／ドレイン形成のためのイオン注入４０時にゲート２０形状によりゲートエッジ５０部分でイオン注入がシャドイングされる。このため、ボトムゲートエッジ６０とソース／ドレインイオン注入領域７０とのオフセット８０が生じる。このような現象は後続する熱処理工程においてゲートとソース／ドレイン拡張（Ｓ／Ｄ Ｅｘｔｅｎｔｉｏｎ；ＳＤＥ）領域との過度なオーバラップを低減させる長所を有したりもする。しかし、ゲートとＳＤＥ領域とのオーバラップが十分でない場合には駆動電流が格段に減って素子動作スイッチング速度が下がる。最近には、素子が小さくなるに伴い生じる短チャンネル効果を抑えるためにより浅いソース／ドレインが必要になり、このために注入されたイオンの活性化熱処理はイオン拡散を最大限に抑えようとする方向に次第に進んでいる。従って、ノッチゲートの場合、ゲートとソース／ドレインとのオーバラップが十分でなくなるという問題点が生じてしまう。
【０００６】
このような問題を解決するためには、注入角度を大きくしたソース／ドレインイオン注入が要求されるものの、高密度素子ではゲート間の間隔が狭まってイオン注入角度も制限されている。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、狭い線幅を有するもののゲート抵抗は減らせるようにトップよりボトムが狭いゲートを製作するが、ソース／ドレイン形成のためのイオン注入時にゲート形状によりゲートエッジ部分でイオン注入がシャドーイングされることを防げるようにゲート形状を変えた半導体素子を提供することである。
【０００８】
本発明が解決しようとする他の技術的課題は、ゲートトップよりゲートボトムが狭いゲートの形状を容易に制御しつつ再現性良く製造できる方法を提供することである。
【０００９】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明による半導体素子は、半導体基板上にゲート絶縁膜を介在させて形成されたポリシリコンゲルマニウムゲートを含む。前記ゲートは両側壁が負の傾斜面を有することによりゲートトップよりゲートボトムが狭い。前記ゲートボトムは前記ゲートトップより１０ｎｍ〜８０ｎｍほど狭いこともある。
【００１０】
前記ゲート内のゲルマニウム濃度は前記ゲートボトムで最も高く、前記ゲートトップ側へと単調減少しうる。この時、前記ゲート内のゲルマニウム濃度は前記ゲートボトムで３０ａｔ％〜５０ａｔ％であり、前記ゲートトップで０〜１０ａｔ％でありうる。しかし、前記ゲート内のゲルマニウム濃度は前記ゲートの全体に亘って均一でもありうる。
【００１１】
前記他の技術的課題を達成するために、本発明による半導体素子の製造方法においては、半導体基板上にゲート絶縁膜を形成した後、前記ゲート絶縁膜上にシリコンシード層を形成する。前記シード層上にシリコンソースガス及びゲルマニウムソースガスを同時に流してポリシリコンゲルマニウム層を形成するが、前記ゲルマニウムソースガスの量を次第に減らして前記ポリシリコンゲルマニウム層にゲルマニウム濃度傾斜を有させる。ゲルマニウム濃度が高いほどエッチングがよくなされる性質を用いて前記ポリシリコンゲルマニウム層をエッチングしてパターニングすることにより、両側壁が負に傾斜することによりゲートトップよりゲートボトムが狭いゲートを形成する。前記ゲートが形成された結果物上に不純物を注入して前記ゲート両側の前記半導体基板にソース／ドレイン領域を形成する。
【００１２】
前記ポリシリコンゲルマニウム層をパターニングする時には、四フッ化炭素（ＣＦ４）及び塩素（Ｃｌ２）を含むガスを用いてプレエッチングを行う段階と、臭化水素（ＨＢｒ）、Ｃｌ２、ヘリウム（Ｈｅ）及び酸素（Ｏ２）を含むガスを用いてメインエッチングを行う段階及びＨＢｒ、Ｃｌ２、Ｈｅ、Ｏ２及び窒素（Ｎ２）を含むガスを用いてオーバエッチングを行う段階を含んで行いうる。
【００１３】
前記シード層はポリシリコンまたは非晶質シリコンから形成されうる。
【００１４】
前記ポリシリコンゲルマニウム層を形成した後、前記ポリシリコンゲルマニウム層上にゲルマニウムキャッピング層を形成する段階をさらに含みうる。
【００１５】
前記ポリシリコンゲルマニウム層を形成する段階のゲルマニウム濃度傾斜は前記ゲートボトムで最も高く、前記ゲートトップ側へと単調減少することが好ましい。例えば、前記ゲート内のゲルマニウム濃度は前記ゲートボトムで３０ａｔ％〜５０ａｔ％であり、前記ゲートトップで０〜１０ａｔ％である。
【００１６】
前記ゲートが形成された結果物を熱処理する段階をさらに含んで前記ゲート内のゲルマニウム濃度を前記ゲートの全体に亘って均一にすることが好ましい。
【００１７】
以上述べたように、本発明では、既存のノッチゲートの問題点を解決するために、ゲートトップからゲートボトム側に行くほどゲート長が次第に短くなる負の傾斜面を有するゲート構造を提示し、これを具現する製造方法を提供する。
【００１８】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について説明する。しかし、本発明の実施形態は各種の形態に変形でき、本発明の範囲が後述する実施形態により限定されると解釈されてはならない。本発明の実施形態は当業者に本発明をより完全に説明するために提供されるものである。よって、図中の要素の形状はより明確な説明を強調するために誇張されており、図中の同じ符号は同じ要素を意味する。
【００１９】
図２は、本発明の実施形態による半導体素子の製造方法を説明するための工程断面図である。図３Ａ、図４Ａ、図５Ａ及び図６Ａは、本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図であり、図３Ｂ、図４Ｂ、図５Ｂ及び図６Ｂは、本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【００２０】
本発明はゲートトップからゲートボトム側に行くほどゲート長が次第に短くなる負の傾斜面を有するゲートに関し、このような構造はゲートトップ部分からボトム側に行くほど次第に高くなる傾斜したゲルマニウム濃度を有するポリシリコンゲルマニウム層構造により具現される。
【００２１】
図２を参照すれば、半導体基板１００上にゲート絶縁膜１１５を形成する。ゲート絶縁膜１１５として半導体基板１００に薄い熱酸化膜を成長させうる。次に、５ｎｍ以下のポリシリコンまたは非晶質シリコンよりなるシード層１２０を蒸着する。シード層の蒸着温度は４５０℃〜５８０℃であり、その蒸着方法は低圧化学気相蒸着法（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりうる。
【００２２】
前記シード層１２０上にゲルマニウム濃度傾斜があるポリシリコンゲルマニウム層１３０を形成する。このために、シリコンソースガス及びゲルマニウムソースガスを同時に流してポリシリコンゲルマニウムを蒸着するが、前記ゲルマニウムソースガスの量を次第に減らして結果物であるポリシリコンゲルマニウム層１３０にゲルマニウム濃度傾斜を有させる。ポリシリコンゲルマニウムの蒸着はＬＰＣＶＤにより行う。シリコンソースガスとしてはモノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）が使用でき、ゲルマニウムソースガスとしてはモノゲルマン（ＧｅＨ４）が使用できる。ポリシリコンゲルマニウム層１３０は通常１００〜２００ｎｍの高さに形成される。シード層１２０を形成するので、ゲルマニウムが界面において凝集することなくポリシリコンゲルマニウム層１３０が形成される。
【００２３】
ゲルマニウム濃度は最初に高濃度（３０ａｔ％〜５０ａｔ％）で始まって最後に低濃度（０〜１０ａｔ％）に傾斜する。ソースガスの流量を連続的に変えることにより、シリコン及びゲルマニウム各々の濃度プロファイルを連続した直線状または曲線状にできる。
【００２４】
以下では、ポリシリコンゲルマニウム層１３０を形成する工程条件を例に取って説明するが、本発明がこれに限定されることはない。
【００２５】
蒸着方法としてはＬＰＣＶＤ法を利用し、シリコンソースガスとしてはＳｉＨ４を使用し、ゲルマニウムソースガスとしてはＧｅＨ４を使用し、そしてキャリアガスとしては水素（Ｈ２）を使用する。工程圧力は１０ｍＴｏｒｒ〜１００Ｔｏｒｒであり、工程温度は５００℃〜６００℃である。ガス流量はＨ２を１００〜２０００ｓｃｃｍとし、ＧｅＨ４／ＳｉＨ４＝７０／１００ｓｃｃｍから始まってＧｅＨ４の相対量を線形的に減らして最終的にはＧｅＨ４／ＳｉＨ４＝０／１００ｓｃｃｍにする。これにより、ゲートボトムは約３０ａｔ％のゲルマニウム濃度を有し、トップにおけるゲルマニウム濃度は０％となる。ここで注意すべき点は、ＧｅＨ４の流量が多いほどポリシリコンゲルマニウムの蒸着速度が速いので、蒸着時間を調節することによりゲルマニウム濃度プロファイルを連続した直線状または曲線状にできるということである。
【００２６】
図３Ａ及び図３Ｂは、図２に示されたポリシリコンゲルマニウム層１３０内におけるゲルマニウム濃度傾斜を示すものであり、図２のＩＩＩ−ＩＩＩ’線断面に該当する。本発明によれば、ゲルマニウム濃度プロファイルによりゲート形状が決められる。
【００２７】
図３Ａは、ゲートボトムからゲートトップ側にゲルマニウム濃度が線形的に下がることを示しており、図３Ｂは、ゲートボトムからゲートトップ側にゲルマニウム濃度が線形的に下がって０ａｔ％になった後、ゲートトップまでゲルマニウム濃度が０ａｔ％に保たれることを示している。このようなプロファイルは、図２に基づき説明した方法のように、ゲルマニウム濃度傾斜があるポリシリコンゲルマニウムを蒸着した後、その上にシリコンキャッピング層を形成することにより得られる。
【００２８】
このようにゲルマニウム濃度傾斜があるポリシリコンゲルマニウム１３０を形成した後、ゲルマニウム濃度が高いほどエッチングがよくなされる性質を用いて前記ポリシリコンゲルマニウム層１３０をパターニングすることにより、両側壁が負の傾斜面を有するゲートを形成する。図４Ａは、図３Ａのゲルマニウム濃度プロファイルにより得られる負の傾斜面を有するゲート１３０ａを示すものであり、図４Ｂは、図３Ｂのゲルマニウム濃度プロファイルにより得られる負の傾斜面を有するゲート１３０ｂを示すものである。ここで、負の傾斜面とは、側壁がゲートトップよりゲートボトムが狭い場合であって、かつ、傾斜が直線状である場合を示す。
【００２９】
ポリシリコンゲルマニウム層１３０をエッチングしてパターニングする方法としては各種の条件が可能であろうが、例に取って提示すれば下記の通りである。しかし、本発明がこれに限定されることはない。
【００３０】
まず、ポリシリコンゲルマニウム層上にフォトレジストパターンを形成した後、フォトレジストパターンに保護されていない部分のポリシリコンゲルマニウム層をＣＦ４及びＣｌ２を含むガスを使用してプレエッチングを行う。工程圧力は４ｍＴｏｒｒに維持し、ソースパワーは６００Ｗにする。バイアスパワーは６０Ｗほどにする。ＣＦ４は１００ｓｃｃｍほど、そしてＣｌ２は１０〜２０ｓｃｃｍほど供給する。エッチング時間は全体パターニング時間の１／１０ほどに設定する。
【００３１】
次に、ＨＢｒ、Ｃｌ２、Ｈｅ及びＯ２を含むガスを使用してメインエッチングを行う。工程圧力は５０ｍＴｏｒｒに維持し、ソースパワーは１０００Ｗにする。バイアスパワーは１０〜４０Ｗほどにする。ＨＢｒは１６０ｓｃｃｍにし、Ｃｌ２は２０〜３０ｓｃｃｍにし、そしてＨｅ及びＯ２は混合して８ｓｃｃｍほどに供給する。エッチング時間は全体パターニング時間の８／１０ほどに設定する。
【００３２】
残りの時間中には工程圧力を５０ｍＴｏｒｒに維持し、ソースパワーは１０００Ｗにする。バイアスパワーは４０Ｗほどにし、ＨＢｒは１６０ｓｃｃｍにし、Ｃｌ２は２０ｓｃｃｍにし、Ｈｅ及びＯ２は混合して８ｓｃｃｍほど供給してエンドポイントエッチングを行う。
【００３３】
最後に、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｏ２及びＮ２を含むガスを使用してオーバエッチングを行う。この時、オーバエッチングの条件はエンドポイントエッチングを行う時の条件とほとんど同じであり、Ｎ２が追加される点のみが異なるが、その流量は５〜１０ｓｃｃｍである。
【００３４】
このようにパターニングされた本発明によるゲートはゲートトップからボトム側に行くほどゲート長が次第に短くなる負の傾斜面を有する。従って、従来のノッチゲートとゲートトップよりゲートボトムが狭いという点では類似しているものの、ゲート長が不連続的に変わる点では違いがある。
【００３５】
次に、図５Ａ及び図５Ｂを参照すれば、ゲート１３０ａ，１３０ｂが形成された結果物上に不純物を注入（１５０）してゲート１３０ａ，１３０ｂ両方の半導体基板１００にソース／ドレイン領域１６０を形成する。
【００３６】
次に、図６Ａ及び図６Ｂを参照すれば、熱処理（１８０）を行い、ゲルマニウムの濃度分布が均一になったゲート１３０ａ’，１３０ｂ’を形成する。熱処理によりソース／ドレイン領域１６０が広がり、注入されたイオンも活性化する。
【００３７】
ところで、熱処理を行う段階は、不純物を注入（１５０）してソース／ドレイン領域１６０を形成する前に行うことが好ましい場合もある。例えば、注入される不純物としてヒ素（Ａｓ）やリン（Ｐ）を使用する場合には、ゲート１３０ａ，１３０ｂでのようにゲルマニウム濃度が傾斜している時に不純物ドーピングがよくなされなかったり、完成された素子特性が劣化したりするという問題があるからである。従って、本発明により形成されたゲートを熱処理する段階は、ソース／ドレイン領域の形成前または形成後に必要に応じて行われうる。
【００３８】
上述した方法により製造された半導体素子は、半導体基板１００上にゲート絶縁膜１１５を介在させて形成されたポリシリコンゲルマニウムゲート１３０ａ’，１３０ｂ’を備える。前記ゲート１３０ａ’， １３０ｂ’は両側壁が負に傾斜することによりゲートトップよりゲートボトムが狭い。前述したゲルマニウム濃度プロファイル条件の通りに形成する場合、ゲートトップよりゲートボトムが１０ｎｍ〜８０ｎｍほど狭い場合がある。熱処理を行う場合、ゲート１３０ａ’，１３０ｂ’内のゲルマニウム濃度はゲート１３０ａ’，１３０ｂ’の全体に亘って均一である。
【００３９】
【発明の効果】
上述したように、本発明によれば、負の傾斜面を有するゲート構造はトップゲート長に比べてボトムゲート長が短い形状を有するので、同じボトムゲート長を有する通常のゲート構造に比べてフォトリソグラフィのパターニング能力より劣る素子の具現が可能になり、相対的に小さいゲート面抵抗を有する長所がある。
【００４０】
特に、容易に調節可能なゲルマニウム濃度プロファイルを用いてゲート形状を変形するので、ゲートトップよりゲートボトムが狭いゲートの形状を容易に制御しつつ再現性良く製造できる。従って、狭い線幅のゲートパターニングによるＯＷＶ及びＯＣＶ劣化を抑え得る。
【００４１】
以上、本発明について好適な実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されることなく、本発明の技術的な思想内であれば、当分野における当業者にとって各種の変形が可能であるということは言うまでもない。
【図面の簡単な説明】
【図１】通常のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ）構造におけるノッチゲートパターニング後の断面模式図である。
【図２】本発明の実施形態による半導体素子の製造方法を説明するための工程断面図である。
【図３Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図３Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図４Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図４Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図５Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図５Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図６Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図６Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【符号の説明】
１００ 半導体基板
１１５ ゲート絶縁膜
１２０ シード層
１３０ ポリシリコンゲルマニウム層
１３０ａ、１３０ｂ ゲート
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に係り、特に、ゲートトップよりゲートボトムが狭いゲートを有する半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子の集積度が高くなるに伴い、半導体素子内に存在する各々の個別素子が次第に小さくなりつつあり、それら個別素子間の間隔もまた狭まりつつある。狭い線幅を有するポリシリコンゲートをパターニングする従来の技術は主としてフォトレジストトリミング（ｔｒｉｍｍｉｎｇ）及びハードマスク収縮（ｓｈｒｉｎｋｉｎｇ）を用いるものであり、狭く形成されたマスクによりゲートパターニングがなされる。このような方法により製作されたゲートは、一般的に、トップゲート長とボトムゲート長とがほとんど同じ長方形断面を有することにより、短チャンネル素子の場合、ボトムゲート長だけではなく、トップゲート長も狭いゲート線幅を有することになる。
【０００３】
高速動作が要される素子の場合、ゲート抵抗を減らすために一般的にシリサイド工程を使用する。これは、ポリシリコンゲート上にチタニウム（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などの金属を積層した後に熱処理を行って金属とシリコンとを反応させることにより、低抵抗のシリサイド層を形成する工程である。ところが、トップゲート長が短くなるに伴い形成されるシリサイド層の面積も狭まり、意図したほどにゲート抵抗を減らすには十分ではないという問題点がある。また、素子が１００ｎｍのゲート長を有することにより、ゲート長のウェーハ上における変動（Ｏｎ−Ｗａｆｅｒ Ｖａｒｉａｔｉｏｎ；ＯＷＶ）及びチップ上における変動（Ｏｎ−Ｃｈｉｐ Ｖａｒｉａｔｉｏｎ；ＯＣＶ）が激しくなるという問題がある。
【０００４】
このような問題を解決するための方法として提示されているノッチゲートはボトムゲート長に比べてトップゲート長が長いため、同じフォトリソグラフィ技術を用いてもより短いチャンネル素子の製作が可能になる。また、同じボトムゲート長を有する通常の長方形ゲートに比べてゲート面抵抗が減るという効果も得られる。かかるノッチ型ゲートはポリシリコン及びシリコンゲルマニウムの積層ゲートを使用する場合に一層効果的に具現され、狭い線幅のゲートパターニングにより起こるＯＷＶ及びＯＣＶ劣化を抑え得るという長所を有する。例えば、特開平２００２−２６３１８号公報には、シリコン及びゲルマニウムを用いてＴ字状のノッチゲートを形成する方法が紹介されている。
【０００５】
図１は、通常の金属−酸化膜−半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）構造におけるノッチゲートパターニング後の断面模式図である。図１に示されたように、半導体基板１０上にゲート絶縁膜１５を介在させてＴ字状のノッチゲート２０を形成した場合、ソース／ドレイン形成のためのイオン注入４０時にゲート２０形状によりゲートエッジ５０部分でイオン注入がシャドイングされる。このため、ボトムゲートエッジ６０とソース／ドレインイオン注入領域７０とのオフセット８０が生じる。このような現象は後続する熱処理工程においてゲートとソース／ドレイン拡張（Ｓ／Ｄ Ｅｘｔｅｎｔｉｏｎ；ＳＤＥ）領域との過度なオーバラップを低減させる長所を有したりもする。しかし、ゲートとＳＤＥ領域とのオーバラップが十分でない場合には駆動電流が格段に減って素子動作スイッチング速度が下がる。最近には、素子が小さくなるに伴い生じる短チャンネル効果を抑えるためにより浅いソース／ドレインが必要になり、このために注入されたイオンの活性化熱処理はイオン拡散を最大限に抑えようとする方向に次第に進んでいる。従って、ノッチゲートの場合、ゲートとソース／ドレインとのオーバラップが十分でなくなるという問題点が生じてしまう。
【０００６】
このような問題を解決するためには、注入角度を大きくしたソース／ドレインイオン注入が要求されるものの、高密度素子ではゲート間の間隔が狭まってイオン注入角度も制限されている。
【０００７】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題は、狭い線幅を有するもののゲート抵抗は減らせるようにトップよりボトムが狭いゲートを製作するが、ソース／ドレイン形成のためのイオン注入時にゲート形状によりゲートエッジ部分でイオン注入がシャドーイングされることを防げるようにゲート形状を変えた半導体素子を提供することである。
【０００８】
本発明が解決しようとする他の技術的課題は、ゲートトップよりゲートボトムが狭いゲートの形状を容易に制御しつつ再現性良く製造できる方法を提供することである。
【０００９】
【課題を解決するための手段】
前記技術的課題を達成するために、本発明による半導体素子は、半導体基板上にゲート絶縁膜を介在させて形成されたポリシリコンゲルマニウムゲートを含む。前記ゲートは両側壁が負の傾斜面を有することによりゲートトップよりゲートボトムが狭い。前記ゲートボトムは前記ゲートトップより１０ｎｍ〜８０ｎｍほど狭いこともある。
【００１０】
前記ゲート内のゲルマニウム濃度は前記ゲートボトムで最も高く、前記ゲートトップ側へと単調減少しうる。この時、前記ゲート内のゲルマニウム濃度は前記ゲートボトムで３０ａｔ％〜５０ａｔ％であり、前記ゲートトップで０〜１０ａｔ％でありうる。しかし、前記ゲート内のゲルマニウム濃度は前記ゲートの全体に亘って均一でもありうる。
【００１１】
前記他の技術的課題を達成するために、本発明による半導体素子の製造方法においては、半導体基板上にゲート絶縁膜を形成した後、前記ゲート絶縁膜上にシリコンシード層を形成する。前記シード層上にシリコンソースガス及びゲルマニウムソースガスを同時に流してポリシリコンゲルマニウム層を形成するが、前記ゲルマニウムソースガスの量を次第に減らして前記ポリシリコンゲルマニウム層にゲルマニウム濃度傾斜を有させる。ゲルマニウム濃度が高いほどエッチングがよくなされる性質を用いて前記ポリシリコンゲルマニウム層をエッチングしてパターニングすることにより、両側壁が負に傾斜することによりゲートトップよりゲートボトムが狭いゲートを形成する。前記ゲートが形成された結果物上に不純物を注入して前記ゲート両側の前記半導体基板にソース／ドレイン領域を形成する。
【００１２】
前記ポリシリコンゲルマニウム層をパターニングする時には、四フッ化炭素（ＣＦ４）及び塩素（Ｃｌ２）を含むガスを用いてプレエッチングを行う段階と、臭化水素（ＨＢｒ）、Ｃｌ２、ヘリウム（Ｈｅ）及び酸素（Ｏ２）を含むガスを用いてメインエッチングを行う段階及びＨＢｒ、Ｃｌ２、Ｈｅ、Ｏ２及び窒素（Ｎ２）を含むガスを用いてオーバエッチングを行う段階を含んで行いうる。
【００１３】
前記シード層はポリシリコンまたは非晶質シリコンから形成されうる。
【００１４】
前記ポリシリコンゲルマニウム層を形成した後、前記ポリシリコンゲルマニウム層上にゲルマニウムキャッピング層を形成する段階をさらに含みうる。
【００１５】
前記ポリシリコンゲルマニウム層を形成する段階のゲルマニウム濃度傾斜は前記ゲートボトムで最も高く、前記ゲートトップ側へと単調減少することが好ましい。例えば、前記ゲート内のゲルマニウム濃度は前記ゲートボトムで３０ａｔ％〜５０ａｔ％であり、前記ゲートトップで０〜１０ａｔ％である。
【００１６】
前記ゲートが形成された結果物を熱処理する段階をさらに含んで前記ゲート内のゲルマニウム濃度を前記ゲートの全体に亘って均一にすることが好ましい。
【００１７】
以上述べたように、本発明では、既存のノッチゲートの問題点を解決するために、ゲートトップからゲートボトム側に行くほどゲート長が次第に短くなる負の傾斜面を有するゲート構造を提示し、これを具現する製造方法を提供する。
【００１８】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について説明する。しかし、本発明の実施形態は各種の形態に変形でき、本発明の範囲が後述する実施形態により限定されると解釈されてはならない。本発明の実施形態は当業者に本発明をより完全に説明するために提供されるものである。よって、図中の要素の形状はより明確な説明を強調するために誇張されており、図中の同じ符号は同じ要素を意味する。
【００１９】
図２は、本発明の実施形態による半導体素子の製造方法を説明するための工程断面図である。図３Ａ、図４Ａ、図５Ａ及び図６Ａは、本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図であり、図３Ｂ、図４Ｂ、図５Ｂ及び図６Ｂは、本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【００２０】
本発明はゲートトップからゲートボトム側に行くほどゲート長が次第に短くなる負の傾斜面を有するゲートに関し、このような構造はゲートトップ部分からボトム側に行くほど次第に高くなる傾斜したゲルマニウム濃度を有するポリシリコンゲルマニウム層構造により具現される。
【００２１】
図２を参照すれば、半導体基板１００上にゲート絶縁膜１１５を形成する。ゲート絶縁膜１１５として半導体基板１００に薄い熱酸化膜を成長させうる。次に、５ｎｍ以下のポリシリコンまたは非晶質シリコンよりなるシード層１２０を蒸着する。シード層の蒸着温度は４５０℃〜５８０℃であり、その蒸着方法は低圧化学気相蒸着法（ＬＰＣＶＤ：Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によりうる。
【００２２】
前記シード層１２０上にゲルマニウム濃度傾斜があるポリシリコンゲルマニウム層１３０を形成する。このために、シリコンソースガス及びゲルマニウムソースガスを同時に流してポリシリコンゲルマニウムを蒸着するが、前記ゲルマニウムソースガスの量を次第に減らして結果物であるポリシリコンゲルマニウム層１３０にゲルマニウム濃度傾斜を有させる。ポリシリコンゲルマニウムの蒸着はＬＰＣＶＤにより行う。シリコンソースガスとしてはモノシラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）が使用でき、ゲルマニウムソースガスとしてはモノゲルマン（ＧｅＨ４）が使用できる。ポリシリコンゲルマニウム層１３０は通常１００〜２００ｎｍの高さに形成される。シード層１２０を形成するので、ゲルマニウムが界面において凝集することなくポリシリコンゲルマニウム層１３０が形成される。
【００２３】
ゲルマニウム濃度は最初に高濃度（３０ａｔ％〜５０ａｔ％）で始まって最後に低濃度（０〜１０ａｔ％）に傾斜する。ソースガスの流量を連続的に変えることにより、シリコン及びゲルマニウム各々の濃度プロファイルを連続した直線状または曲線状にできる。
【００２４】
以下では、ポリシリコンゲルマニウム層１３０を形成する工程条件を例に取って説明するが、本発明がこれに限定されることはない。
【００２５】
蒸着方法としてはＬＰＣＶＤ法を利用し、シリコンソースガスとしてはＳｉＨ４を使用し、ゲルマニウムソースガスとしてはＧｅＨ４を使用し、そしてキャリアガスとしては水素（Ｈ２）を使用する。工程圧力は１０ｍＴｏｒｒ〜１００Ｔｏｒｒであり、工程温度は５００℃〜６００℃である。ガス流量はＨ２を１００〜２０００ｓｃｃｍとし、ＧｅＨ４／ＳｉＨ４＝７０／１００ｓｃｃｍから始まってＧｅＨ４の相対量を線形的に減らして最終的にはＧｅＨ４／ＳｉＨ４＝０／１００ｓｃｃｍにする。これにより、ゲートボトムは約３０ａｔ％のゲルマニウム濃度を有し、トップにおけるゲルマニウム濃度は０％となる。ここで注意すべき点は、ＧｅＨ４の流量が多いほどポリシリコンゲルマニウムの蒸着速度が速いので、蒸着時間を調節することによりゲルマニウム濃度プロファイルを連続した直線状または曲線状にできるということである。
【００２６】
図３Ａ及び図３Ｂは、図２に示されたポリシリコンゲルマニウム層１３０内におけるゲルマニウム濃度傾斜を示すものであり、図２のＩＩＩ−ＩＩＩ’線断面に該当する。本発明によれば、ゲルマニウム濃度プロファイルによりゲート形状が決められる。
【００２７】
図３Ａは、ゲートボトムからゲートトップ側にゲルマニウム濃度が線形的に下がることを示しており、図３Ｂは、ゲートボトムからゲートトップ側にゲルマニウム濃度が線形的に下がって０ａｔ％になった後、ゲートトップまでゲルマニウム濃度が０ａｔ％に保たれることを示している。このようなプロファイルは、図２に基づき説明した方法のように、ゲルマニウム濃度傾斜があるポリシリコンゲルマニウムを蒸着した後、その上にシリコンキャッピング層を形成することにより得られる。
【００２８】
このようにゲルマニウム濃度傾斜があるポリシリコンゲルマニウム１３０を形成した後、ゲルマニウム濃度が高いほどエッチングがよくなされる性質を用いて前記ポリシリコンゲルマニウム層１３０をパターニングすることにより、両側壁が負の傾斜面を有するゲートを形成する。図４Ａは、図３Ａのゲルマニウム濃度プロファイルにより得られる負の傾斜面を有するゲート１３０ａを示すものであり、図４Ｂは、図３Ｂのゲルマニウム濃度プロファイルにより得られる負の傾斜面を有するゲート１３０ｂを示すものである。ここで、負の傾斜面とは、側壁がゲートトップよりゲートボトムが狭い場合であって、かつ、傾斜が直線状である場合を示す。
【００２９】
ポリシリコンゲルマニウム層１３０をエッチングしてパターニングする方法としては各種の条件が可能であろうが、例に取って提示すれば下記の通りである。しかし、本発明がこれに限定されることはない。
【００３０】
まず、ポリシリコンゲルマニウム層上にフォトレジストパターンを形成した後、フォトレジストパターンに保護されていない部分のポリシリコンゲルマニウム層をＣＦ４及びＣｌ２を含むガスを使用してプレエッチングを行う。工程圧力は４ｍＴｏｒｒに維持し、ソースパワーは６００Ｗにする。バイアスパワーは６０Ｗほどにする。ＣＦ４は１００ｓｃｃｍほど、そしてＣｌ２は１０〜２０ｓｃｃｍほど供給する。エッチング時間は全体パターニング時間の１／１０ほどに設定する。
【００３１】
次に、ＨＢｒ、Ｃｌ２、Ｈｅ及びＯ２を含むガスを使用してメインエッチングを行う。工程圧力は５０ｍＴｏｒｒに維持し、ソースパワーは１０００Ｗにする。バイアスパワーは１０〜４０Ｗほどにする。ＨＢｒは１６０ｓｃｃｍにし、Ｃｌ２は２０〜３０ｓｃｃｍにし、そしてＨｅ及びＯ２は混合して８ｓｃｃｍほどに供給する。エッチング時間は全体パターニング時間の８／１０ほどに設定する。
【００３２】
残りの時間中には工程圧力を５０ｍＴｏｒｒに維持し、ソースパワーは１０００Ｗにする。バイアスパワーは４０Ｗほどにし、ＨＢｒは１６０ｓｃｃｍにし、Ｃｌ２は２０ｓｃｃｍにし、Ｈｅ及びＯ２は混合して８ｓｃｃｍほど供給してエンドポイントエッチングを行う。
【００３３】
最後に、ＨＢｒ、Ｃｌ２、Ｈｅ、Ｏ２及びＮ２を含むガスを使用してオーバエッチングを行う。この時、オーバエッチングの条件はエンドポイントエッチングを行う時の条件とほとんど同じであり、Ｎ２が追加される点のみが異なるが、その流量は５〜１０ｓｃｃｍである。
【００３４】
このようにパターニングされた本発明によるゲートはゲートトップからボトム側に行くほどゲート長が次第に短くなる負の傾斜面を有する。従って、従来のノッチゲートとゲートトップよりゲートボトムが狭いという点では類似しているものの、ゲート長が不連続的に変わる点では違いがある。
【００３５】
次に、図５Ａ及び図５Ｂを参照すれば、ゲート１３０ａ，１３０ｂが形成された結果物上に不純物を注入（１５０）してゲート１３０ａ，１３０ｂ両方の半導体基板１００にソース／ドレイン領域１６０を形成する。
【００３６】
次に、図６Ａ及び図６Ｂを参照すれば、熱処理（１８０）を行い、ゲルマニウムの濃度分布が均一になったゲート１３０ａ’，１３０ｂ’を形成する。熱処理によりソース／ドレイン領域１６０が広がり、注入されたイオンも活性化する。
【００３７】
ところで、熱処理を行う段階は、不純物を注入（１５０）してソース／ドレイン領域１６０を形成する前に行うことが好ましい場合もある。例えば、注入される不純物としてヒ素（Ａｓ）やリン（Ｐ）を使用する場合には、ゲート１３０ａ，１３０ｂでのようにゲルマニウム濃度が傾斜している時に不純物ドーピングがよくなされなかったり、完成された素子特性が劣化したりするという問題があるからである。従って、本発明により形成されたゲートを熱処理する段階は、ソース／ドレイン領域の形成前または形成後に必要に応じて行われうる。
【００３８】
上述した方法により製造された半導体素子は、半導体基板１００上にゲート絶縁膜１１５を介在させて形成されたポリシリコンゲルマニウムゲート１３０ａ’，１３０ｂ’を備える。前記ゲート１３０ａ’， １３０ｂ’は両側壁が負に傾斜することによりゲートトップよりゲートボトムが狭い。前述したゲルマニウム濃度プロファイル条件の通りに形成する場合、ゲートトップよりゲートボトムが１０ｎｍ〜８０ｎｍほど狭い場合がある。熱処理を行う場合、ゲート１３０ａ’，１３０ｂ’内のゲルマニウム濃度はゲート１３０ａ’，１３０ｂ’の全体に亘って均一である。
【００３９】
【発明の効果】
上述したように、本発明によれば、負の傾斜面を有するゲート構造はトップゲート長に比べてボトムゲート長が短い形状を有するので、同じボトムゲート長を有する通常のゲート構造に比べてフォトリソグラフィのパターニング能力より劣る素子の具現が可能になり、相対的に小さいゲート面抵抗を有する長所がある。
【００４０】
特に、容易に調節可能なゲルマニウム濃度プロファイルを用いてゲート形状を変形するので、ゲートトップよりゲートボトムが狭いゲートの形状を容易に制御しつつ再現性良く製造できる。従って、狭い線幅のゲートパターニングによるＯＷＶ及びＯＣＶ劣化を抑え得る。
【００４１】
以上、本発明について好適な実施形態を挙げて詳細に説明したが、本発明は前記実施形態に限定されることなく、本発明の技術的な思想内であれば、当分野における当業者にとって各種の変形が可能であるということは言うまでもない。
【図面の簡単な説明】
【図１】通常のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ）構造におけるノッチゲートパターニング後の断面模式図である。
【図２】本発明の実施形態による半導体素子の製造方法を説明するための工程断面図である。
【図３Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図３Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図４Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図４Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図５Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図５Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図６Ａ】本発明の第１実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【図６Ｂ】本発明の第２実施形態による半導体素子及びその製造方法を説明するための工程断面図である。
【符号の説明】
１００ 半導体基板
１１５ ゲート絶縁膜
１２０ シード層
１３０ ポリシリコンゲルマニウム層
１３０ａ、１３０ｂ ゲート
Claims (17)
- 半導体基板と、
前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、傾いた側壁を有することによりゲートトップよりゲートボトムが狭いポリシリコンゲルマニウムゲートと、を備えることを特徴とする半導体素子。 - 前記ゲートトップより前記ゲートボトムが１０ｎｍ〜８０ｎｍほど狭いことを特徴とする請求項１に記載の半導体素子。
- 前記ゲート内のゲルマニウム濃度は前記ゲートボトムで最も高く、前記ゲートトップ側へと単調減少することを特徴とする請求項１に記載の半導体素子。
- 前記ゲート内のゲルマニウム濃度は前記ゲートボトムで３０ａｔ％〜５０ａｔ％ほどであり、前記ゲートトップで０〜１０ａｔ％であることを特徴とする請求項３に記載の半導体素子。
- 前記ゲート内のゲルマニウム濃度は前記ゲートの全体に亘って均一であることを特徴とする請求項１に記載の半導体素子。
- 前記傾いた側壁は負に傾斜したことを特徴とする請求項１に記載の半導体素子。
- （ａ）半導体基板上にゲート絶縁膜を形成する段階と、
（ｂ）前記ゲート絶縁膜上にシリコンシード層を形成する段階と、
（ｃ）前記シード層上にシリコンソースガス及びゲルマニウムソースガスを同時に流してポリシリコンゲルマニウム層を形成する段階と、
（ｄ）前記ポリシリコンゲルマニウム層をパターニングすることにより、ゲートトップよりゲートボトムが狭いゲートを形成する段階と、
（ｅ）前記ゲートの形成された結果物上に不純物を注入して前記ゲート両側の前記半導体基板にソース／ドレイン領域を形成する段階と、を含むことを特徴とする半導体素子の製造方法。 - 前記ポリシリコンゲルマニウム層は、前記ゲルマニウムソースガスの量を次第に減らしてゲルマニウム濃度傾斜を有するように形成することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ポリシリコンゲルマニウム層をパターニングする時には、ゲルマニウム濃度が高いほどエッチングがよくなされる性質を利用することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ゲートは、傾いた側壁を有することによりゲートトップよりゲートボトムが狭くなるように形成することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ゲートの傾いた側壁は負に傾斜するように形成することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記シード層はポリシリコンまたは非晶質シリコンから形成することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記（ｃ）段階後に、前記ポリシリコンゲルマニウム層上にシリコンキャッピング層を形成する段階をさらに含むことを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記（ｃ）段階のゲルマニウム濃度傾斜は前記ゲートボトムで最も高く、前記ゲートトップ側へと単調減少することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ゲート内のゲルマニウム濃度は前記ゲートボトムで３０ａｔ％〜５０ａｔ％であり、前記ゲートトップで０〜１０ａｔ％であることを特徴とする請求項１４に記載の半導体素子の製造方法。
- 前記ゲートが形成された結果物を熱処理する段階をさらに含んで前記ゲート内のゲルマニウム濃度を前記ゲートの全体に亘って均一にすることを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記（ｄ）段階は、
（ｄ−１）四フッ化炭素及び塩素を含むガスを用いてプレエッチングを行う段階と、
（ｄ−２）臭化水素、塩素、ヘリウム及び酸素を含むガスを用いてメインエッチングを行う段階と、
（ｄ−３）臭化水素、塩素、ヘリウム、酸素及び窒素を含むガスを用いてオーバエッチングを行う段階と、を含んで行われることを特徴とする請求項７に記載の半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0031680A KR100446302B1 (ko) | 2002-06-05 | 2002-06-05 | 음의 기울기를 가지는 게이트를 포함하는 반도체 소자 및그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004015050A true JP2004015050A (ja) | 2004-01-15 |
| JP4541653B2 JP4541653B2 (ja) | 2010-09-08 |
Family
ID=29707726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078784A Expired - Fee Related JP4541653B2 (ja) | 2002-06-05 | 2003-03-20 | 負の傾斜面を有するゲートを備える半導体素子及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6878580B2 (ja) |
| JP (1) | JP4541653B2 (ja) |
| KR (1) | KR100446302B1 (ja) |
| TW (1) | TW579548B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508704A (ja) * | 2004-07-29 | 2008-03-21 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板上で層をエッチングする方法 |
| JP2008514003A (ja) * | 2004-09-17 | 2008-05-01 | アプライド マテリアルズ インコーポレイテッド | ポリシリコンゲルマニウムゲートスタック及びその形成方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040209437A1 (en) * | 2003-04-16 | 2004-10-21 | Taiwan Semiconductor Manufacturing Co. | Method of forming a shallow trench isolation region in strained silicon layer and in an underlying on silicon - germanium layer |
| US7682985B2 (en) * | 2004-03-17 | 2010-03-23 | Lam Research Corporation | Dual doped polysilicon and silicon germanium etch |
| US20060081908A1 (en) * | 2004-10-14 | 2006-04-20 | Smayling Michael C | Flash gate stack notch to improve coupling ratio |
| US7595248B2 (en) * | 2005-12-01 | 2009-09-29 | Intel Corporation | Angled implantation for removal of thin film layers |
| US7811891B2 (en) * | 2006-01-13 | 2010-10-12 | Freescale Semiconductor, Inc. | Method to control the gate sidewall profile by graded material composition |
| US7452777B2 (en) * | 2006-01-25 | 2008-11-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFET structure and method of manufacture |
| KR100772836B1 (ko) * | 2006-07-21 | 2007-11-01 | 동부일렉트로닉스 주식회사 | 반도체소자의 제조 방법 |
| KR100849363B1 (ko) * | 2006-12-27 | 2008-07-29 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| JP5130834B2 (ja) * | 2007-09-05 | 2013-01-30 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US8541296B2 (en) * | 2011-09-01 | 2013-09-24 | The Institute of Microelectronics Chinese Academy of Science | Method of manufacturing dummy gates in gate last process |
| US9520474B2 (en) * | 2013-09-12 | 2016-12-13 | Taiwan Semiconductor Manufacturing Company Limited | Methods of forming a semiconductor device with a gate stack having tapered sidewalls |
| US9666449B2 (en) * | 2014-06-17 | 2017-05-30 | Micron Technology, Inc. | Conductors having a variable concentration of germanium for governing removal rates of the conductor during control gate formation |
| KR102372167B1 (ko) | 2015-04-24 | 2022-03-07 | 삼성전자주식회사 | 반도체 장치 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132299A (ja) * | 1992-10-22 | 1994-05-13 | Toshiba Corp | 絶縁ゲート型トランジスタ及びその製造方法 |
| JPH08204184A (ja) * | 1995-01-27 | 1996-08-09 | Sony Corp | Ｍｏｓトランジスタ及びｍｏｓトランジスタの形成方法 |
| JPH09213944A (ja) * | 1996-01-29 | 1997-08-15 | Matsushita Electron Corp | 電界効果トランジスタ及びその製造方法 |
| JPH1131820A (ja) * | 1997-06-30 | 1999-02-02 | Sgs Thomson Microelectron Sa | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 |
| JP2002026318A (ja) * | 2000-07-12 | 2002-01-25 | Fujitsu Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61150375A (ja) * | 1984-12-25 | 1986-07-09 | Toshiba Corp | 半導体装置の製造方法 |
| DE19924632B4 (de) * | 1999-05-28 | 2006-04-13 | Sanofi-Aventis Deutschland Gmbh | Verfahren zur Verzögerung der Desaktivierung von Glutarylamidase während einer Enzymkatalyse |
| US6373112B1 (en) * | 1999-12-02 | 2002-04-16 | Intel Corporation | Polysilicon-germanium MOSFET gate electrodes |
| US6605543B1 (en) * | 1999-12-30 | 2003-08-12 | Koninklijke Philips Electronics N.V. | Process to control etch profiles in dual-implanted silicon films |
| US6551941B2 (en) * | 2001-02-22 | 2003-04-22 | Applied Materials, Inc. | Method of forming a notched silicon-containing gate structure |
| US20020155665A1 (en) * | 2001-04-24 | 2002-10-24 | International Business Machines Corporation, | Formation of notched gate using a multi-layer stack |
| KR100685602B1 (ko) * | 2001-06-25 | 2007-02-22 | 주식회사 하이닉스반도체 | 반도체소자의 게이트전극 형성방법 |
-
2002
- 2002-06-05 KR KR10-2002-0031680A patent/KR100446302B1/ko not_active IP Right Cessation
-
2003
- 2003-01-13 US US10/341,563 patent/US6878580B2/en not_active Expired - Lifetime
- 2003-02-11 TW TW092102729A patent/TW579548B/zh not_active IP Right Cessation
- 2003-03-20 JP JP2003078784A patent/JP4541653B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132299A (ja) * | 1992-10-22 | 1994-05-13 | Toshiba Corp | 絶縁ゲート型トランジスタ及びその製造方法 |
| JPH08204184A (ja) * | 1995-01-27 | 1996-08-09 | Sony Corp | Ｍｏｓトランジスタ及びｍｏｓトランジスタの形成方法 |
| JPH09213944A (ja) * | 1996-01-29 | 1997-08-15 | Matsushita Electron Corp | 電界効果トランジスタ及びその製造方法 |
| JPH1131820A (ja) * | 1997-06-30 | 1999-02-02 | Sgs Thomson Microelectron Sa | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 |
| JP2002026318A (ja) * | 2000-07-12 | 2002-01-25 | Fujitsu Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508704A (ja) * | 2004-07-29 | 2008-03-21 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板上で層をエッチングする方法 |
| JP4686544B2 (ja) * | 2004-07-29 | 2011-05-25 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 基板上で層をエッチングする方法 |
| US8182707B2 (en) | 2004-07-29 | 2012-05-22 | Robert Bosch Gmbh | Method for etching a layer on a substrate |
| JP2008514003A (ja) * | 2004-09-17 | 2008-05-01 | アプライド マテリアルズ インコーポレイテッド | ポリシリコンゲルマニウムゲートスタック及びその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200308001A (en) | 2003-12-16 |
| JP4541653B2 (ja) | 2010-09-08 |
| KR100446302B1 (ko) | 2004-08-30 |
| TW579548B (en) | 2004-03-11 |
| US20030227055A1 (en) | 2003-12-11 |
| KR20030093819A (ko) | 2003-12-11 |
| US6878580B2 (en) | 2005-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6211673B2 (ja) | トリゲート・デバイス及び製造方法 | |
| TWI816685B (zh) | 半導體裝置及其製造方法 | |
| US7332774B2 (en) | Multiple-gate MOS transistor and a method of manufacturing the same | |
| US8273626B2 (en) | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication | |
| JP5659416B2 (ja) | 半導体素子の製造方法 | |
| JP4541653B2 (ja) | 負の傾斜面を有するゲートを備える半導体素子及びその製造方法 | |
| JP2005197734A (ja) | 歪みＳｉＭＯＳＦＥＴを形成するための構造および方法 | |
| US20230197451A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4932087B2 (ja) | 半導体装置およびその製造方法 | |
| KR20030050783A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100624 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |