JPH0290628A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ゲート電極端下のソース・ドレイン拡散層の
内側周辺に濃度の低い拡散層領域を有する半導体装置の
製造方法に関する。

従来の技術 半導体装置はますます微細化される傾向にあるが、それ
にともなって様々な問題が発生してきている。その問題
のひとつにＭＯＳ）ランジスタのホットキャリア発生に
よる特性の劣化がある。これはトランジスタの寸法が小
さくなるにしたがってドレイン付近での電界が強くなる
ことにより、ホットキャリアが発生し、それによってト
ランジスタ特性の劣化がもたらされるものである。この
問題を解決するためにはドレイン付近での電界を緩和し
てやる必要があり、そのためにいくつかの構造が提案さ
れているが、そのうち有望とされている方法に　Ｌｉｇ
ｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｌｎ　　構造（以下ＬＤ
Ｄ構造と呼ぶ）がある。このＬＤＤ構造の中でもホット
キャリア劣化が生じにクク、相互コンダクタンスが大き
くとれる構造として提案されたものに、逆Ｔゲート構造
がある。この構造については、例えばアイ・イー争イー
・イ一番エレクトロン・デバイス・レターズＥＤＬ−８
（１９８７年）第１５１頁から第１５３頁（ＩＥＥＥ　
ＥＬＥＣＴＲＯＮ　ＤＥＶＩＣＥＬＥＴＴＥＲ５，ＥＤ
Ｌ−８（１９８７）ＰＰ１５１−１５３）に発表されて
おり、その製造方法とトランジスタ特性について述べら
れている。この技術により形成されたトランジスタ構造
を従来例とし、その断面図を第２図（ａ）〜（Ｃ）に示
し、以下で簡単にその製造工程についてのべる。

Ｐ型半導体基板１上に、フィールド酸化膜２、ゲート酸
化膜６を形成した後、多結晶Ｓｉ　１２を堆積し、燐を
拡散し、その表面を薄く酸化する。

フォトレジストでゲート電極パターンを形成して表面酸
化膜１３および多結晶５ｉ１２をエツチングする。この
時、下地であるゲート酸化膜６が露出するまで多結晶５
ｉ１２をエツチングせず、薄く多結晶Ｓｔを残すように
エツチングを途中で止める。フォトレジストを除去した
状態で、ｎ−拡散層形成のための燐のイオン注入を行う
（第２図（ａ））。次に：、ＣＶＤ−８ｉ　０２膜の堆
積トソノ膜の異方性エツチングにより、側壁スペーサ１
４を形成し、さらに薄く残した多結晶Ｓｉを異方性エツ
チングしてゲート電極７を形成する。この状態でｎ・拡
散層形成のためのヒ素のイオン注入を行い、熱処理を施
してｎ−拡散層５、ｎ・拡散層８を形成する（第２図（
ｂ））。その後、層間絶縁膜９および配線１１を形成し
てトランジスタが完成する（第２図（Ｃ））。

以上に述べた製造方法によって作製されたトランジスタ
においては、ｎ−拡散層５上にゲート電極１１が完全に
覆いかぶさる形となるので、ホットキャリアによる劣化
が生じにくくなり、また相互コンダクタンスが大きくな
ることが、報告されている。

発明が解決しようとする課題 しかしながら上に述べた方法によれば、ゲート電極７を
構成する多結晶５ｉ１２のエツチングを途中で止めると
いう方法によりｎ−拡散層形成用のイオン注入を行うた
めの薄い多結晶Ｓｉの部分を形成しているが、一般にこ
のような方法では残すべき膜厚の制御が難しく、との膜
厚が安定して制御されていないとイオン注入によって形
成されるｎ−拡散層の不純物プロファイルが大きく変わ
る危険性がある。

また、側壁スペーサ１４の形成は、側壁スペーサ材料の
堆積とその異方性エツチングにより行われるが、その工
程においてはダスト発生の確率が高く、ダストによる不
良を生じ易いという問題がある。

そこで、本発明は上に述べた改良されたＬＤＤ構造を実
現しつつ、より制御性の良い、歩留が高い、かつより簡
単な半導体装置の製造方法を提供することを目的として
いる。

課題を解決するための手段 本発明は上述の課題を解決するため、ゲート酸化膜形成
後ゲート電極を形成すべき位置にフォトレジストにより
ゲート電極よりゲート長の短いゲート電極パターンを形
成し、そのパターンをマスクにしてｎ−拡散層形成のた
めのイオン注入を行う工程と、前記のフォトレジストパ
ターンを除去した後ゲート電極を形成し、そのゲート電
極に自己整合的に０４拡散層形成のためのイオン注入を
行う工程と、その後熱処理によりソース・ドレイン領域
を形成する工程とを備えてなるものである。

作用 本発明による技術的手段によれば、ゲート電極形成のた
めのエツチングにおいて途中で止めるという工程や、側
壁スペーサ形成工程を経ることなく、ｎ−拡散層上を完
全にゲート電極で覆ったＬＤＤトランジスタの形成が可
能となる。

実施例 本発明の実施例の断面図を第１図（ａ）〜（Ｃ）に、製
造工程の順を追って示した。以下に、この図にそって順
に説明する。

Ｐ型半導体基板１上に、フィールド酸化膜２を形成した
後、活性領域の表面を薄く酸化して保護酸化膜３を形成
する。次に、ゲート電極を形成すべき位置すなわちチャ
ネルを形成すべき位置に後で形成するゲート電極よりも
ゲート長Ｌ’　　（チャネル方向の幅）の短い（例えば
Ｌ’＝０．８μｍの）パターン４をフォトレジストで形
成し、これをマスクにｎ−拡散層形成のための燐のイオ
ン注入を例えばドーズ量２Ｘ　１０Ｉ３ｃｍ−２で行う
（第１図（ａ））。次にレジストパターン４を除去し、
保護酸化膜３をエツチング除去した後、例えば膜厚１５
０ｎｍのゲート酸化膜６を形成し、続いて多結晶Ｓｉを
堆積し、燐を拡散して、フォトリソグラフィによるゲー
トパターン形成と多結晶Ｓｉの異方性エツチングにより
、多結晶Ｓｉからなるゲート長が例えば１．　４μｍの
ゲート電極７を形成する。この時ゲート電極７のチャネ
ル方向の中心位置が先のフォトレジストパターンの中心
位置と合うようにしてゲート電極７を形成する。次いで
ｎ゛拡散層形成のためのヒ素のイオン注入を例えばドー
ズｆｆ１５Ｘ１０”ｃｍ−２行い、熱処理を施してｎ−
拡散層５、ｎ◆拡散層８を形成する（第１図（ｂ））。

その後、層間絶縁ｗＸ９、コンタクト孔１０および配線
１１を形成して、トランジスタが完成する（第１図（Ｃ
）。

上述の製造法において、完成したトランジスタが逆Ｔゲ
ート型と同等の電気的特性を得るためにはゲート電極７
下にｎ−拡散層５が存在することと、そのｎ−拡散層５
がゲート酸化膜６との界面に現れる領域がすべてゲート
電極７で覆われていることが必要である。後者について
は、ｎ４拡散層８を多結晶Ｓｉゲート電極７に自己整合
的に形成することで達成される。−男前者については、
ゲート電極７のフォトレジストパターン４に対する合わ
せずれのマージンをとる必要がある。ｎ９拡散層８の横
方向入り込みをＬ　　ｎ−拡散層５の横方向入り込みを
Ｙとすると、合わせずれのマージンとして、（Ｌ／２−
Ｘ）　−（Ｌ’　／２−Ｙ）以上ないと、ｎ−拡散層５
は形成されない。さらに、ドレイン近傍の電界緩和のた
めにはｎ−拡散層５の幅がある程度必要なので、それを
考慮してゲート電極７とフォトレジストパターン４の長
さを決定しなければならない。

以上述べた実施例においては、Ｐ型基板上のＮチャネル
トランジスタの製造方法について述べたが、Ｎ型基板上
に形成するＰチャネルトランジスタに本実施例を適用す
ることも可能である。

なお、本実施例ではゲート電極材料として多結晶Ｓｉを
用いたが、他のゲート材料例えば高融点金属やそのシリ
サイドあるいはそれらと多結晶Ｓｉとの組合せであって
もよいことは言うまでもない。

発明の効果 以上述べてきたように、本発明は改良されたしＤＤ構造
である逆Ｔゲート型トランジスタと同等の電気的特性を
有するトランジスタをその製造方法において大幅に簡単
化して実現可能とするものであり、非常に有用である。

【図面の簡単な説明】

第１図（ａ）〜（Ｃ）は本発明による実施例を示す半導
体装置の断面図、第２図（ａ）〜（Ｃ）は従来例を示す
半導体装置の断面図である。 １・・・・Ｐ型半導体基板、４・・・・フォトレジスト
パター７．５・・・・ｎ−拡散層、６・・・・ゲート酸
化膜、７・・・・ゲート電極、８・・・・ｎ・拡散層、
１４・・・・側壁スペーサ 代理人の氏名　弁理士　粟野重孝　はか１名区 Ｃす 城

Claims (1)

【特許請求の範囲】
1. 半導体基板上にゲート酸化膜形成後、ゲート電極を形成
   すべき位置にフォトレジストにより該ゲート電極よりゲ
   ート長の短いパターンを形成し、該パターンをマスクと
   して基板と反対導電型拡散層を形成するための第１のイ
   オン注入を行う工程と、前記フォトレジストパターンを
   除去した後に、前記ゲート電極を形成し、その後前記第
   １のイオン注入による拡散層より濃度の高い基板と反対
   導電型拡散層を形成するための第２のイオン注入を行う
   工程と、その後熱処理によりソース・ドレイン領域を形
   成する工程とからなる半導体装置の製造方法。