JP2673384B2 - 半導体装置およびその製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、フィールドシールド分離構造における分
離領域の接合耐圧を向上し得る構造およびその製造方法
に関するものである。

［従来の技術］ 従来、半導体集積回路において、素子の分離方法の１
つとしてpn接合の逆バイアス時の高抵抗を利用したフィ
ールドシールド法が用いられている。第９図は、従来の
フィールドシールド法によるMOSトランジスタの分離構
造の断面構造図である。本図においては互いに隣接する
２つのMOSトランジスタ２、２をフィールドシールド分
離10を用いて絶縁分離した状態を示している。MOSトラ
ンジスタ２はｐ型シリコン基板１表面にゲート絶縁膜３
を介して形成されたゲート電極４と、ｐ型シリコン基板
１表面中に所定の間隔を隔てて形成された１対のソース
・ドレイン領域5,5とを備えている。ゲート電極４の上
部表面および側部表面は各々上部絶縁層6aおよび側部絶
縁層6bにより覆われている。フィールドシールド分離10
は互いに隣接するMOSトランジスタ２、２の各々のソー
ス・ドレイン領域5,5に挟まれたｐ型シリコン基板１表
面領域にシールドゲート絶縁層11を介して形成されたフ
ィールドシールド電極12を備えている。このフィールド
シールド電極層12はMOSトランジスタ２が形成される領
域の周囲を取囲んで形成されている。また、フィールド
シールドゲート電極12の上部表面および側部表面は各々
上部絶縁層13aおよび側部絶縁層13bに覆われている。

次に、フィールドシールド分離10の動作について説明
する。第10図は、従来のフィールドシールド分離の動作
説明図である。フィールドシールド分離10は相互に隣接
するMOSトランジスタのn⁺ソース・ドレイン領域５、５
と、シールドゲート絶縁層11およびフィールドシールド
電極層12とによってトランジスタ構造を構成している。
そして、フィールドシールドゲート電極12には負の電圧
が印加され、それによってこのトランジスタが逆バイア
スされたことになり、シールドゲート絶縁層11直下に正
孔が誘起され、２つのn⁺ソース・ドレイン領域５、５間
のｐ型シリコン基板１の表面領域がＰ型からp⁺領域16に
なる。このために、隣接するMOSトランジスタ間にn⁺p⁺n
⁺構造が構成され、両MOSトランジスタ間の絶縁分離が達
成される。

この、フィールドシールド分離構造は、分離領域に数
千Åのシリコン酸化膜を形成し、分離部分のしきい値電
圧を高くして基板表面にｎ型反転層が生じるのを防ぐ、
いわゆるLOCOS（Local Oxidation of Silicon）法と
比較して装置全体を平坦に形成することができるという
利点を有している。

次に、第９図に示されるフィールドシールド分離を有
する半導体装置の製造方法について説明する。第11A図
ないし第11E図は、第９図に示す半導体装置の製造工程
断面図である。

まず、第11A図に示すように、ｐ型半導体基板１表面
を熱酸化し、膜厚数十Åのシリコン酸化膜22を形成す
る。さらに、シリコン酸化膜22表面上に膜厚数千Å程度
のポリシリコン層23および膜厚数千Å程度の酸化膜24を
順次CVD（Chemical Vapor Deposition）法を用いて堆
積する。酸化膜24の表面上にレジスト21を塗布し、リソ
グラフィ法およびエッチング法を用いて所定の形状にパ
ターンニングする。

次に、第11B図に示すように、パターニングされたレ
ジスト21をマスクとして酸化膜24、ポリシリコン層23お
よび熱酸化膜22を順次パターンニングし、MOS十のゲー
ト絶縁膜３、ゲート電極４、上部絶縁層6aと、フィール
ドシールド分離のシールドゲート絶縁層11、フィールド
シールド電極層12および上部絶縁層13aを形成する。

さらに、第11C図に示すように、レジスト21を除去し
た後、ｐ型シリコン基板１表面上に高温酸化膜29を膜厚
数千Å程度堆積する。

さらに、第11D図に示すように、異方性エッチングを
用いて高温酸化膜29を選択的にエッチング除去し、ゲー
ト電極４およびフィールドシールド電極層12の側壁に側
壁絶縁層6b、13bを形成する。

その後、第11E図に示すように、上部絶縁層6a、13aお
よび側壁絶縁層6b、13bに被覆されたゲート電極４およ
びフィールドシールド電極層12をマスクとしてｐ型シリ
コン基板１表面にリンイオン30をイオン注入し、n⁺ソー
ス・ドレイン領域５、５を形成する。以上の工程により
フィールドシールド分離を備えた半導体装置が製造され
る。

［発明が解決しようとする課題］ 再び第10図を参照して、従来のフィールドシールド分
離においては、MOSトランジスタのソース・ドレイン領
域５と分離領域との間にn⁺p⁺接合が構成されている。こ
のような高濃度のpn接合領域においては、空乏層の広が
りが抑制されるため、空乏層における電位勾配が高くな
り、接合耐圧が低くなるという問題があった。

したがって、この発明は上記のような問題点を解決す
るためになされたもので、分離領域における接合耐圧の
高いフィールドシールド分離構造を有する半導体装置お
よびその製造方法を提供することを目的とする。

なお、この発明に関連する従来技術として、たとえば
フィールドシールド分離のしきい値電圧を高めるために
隣接するMOSトランジスタのゲート絶縁膜よりも厚いシ
ールドゲート絶縁膜を介してシールド電極を設けたフィ
ールドシールド分離構造が特開昭62−244163号公報に、
あるいは斜め回転イオン注入法によるLDD構造の製造方
法が特開昭61−258475号公報などに示されている。

［課題を解決するための手段］ この発明による半導体装置は、半導体素子が形成され
る複数の素子形成領域と、この素子形成領域の周辺を取
囲んで各素子形成領域間を絶縁分離する素子分離領域と
を有する第１導電型の半導体基板と、素子形成領域上に
ゲート絶縁層を介して所定の方向に延びて形成されたゲ
ート電極と、ゲート電極の側壁に沿って半導体基板表面
に形成された相対的に低濃度の第２導電型を有する第１
不純物領域と、その１辺が第１不純物領域に接し、かつ
ゲート電極と素子分離領域とに囲まれた半導体基板表面
領域に形成された相対的に高濃度の第２導電型を有する
第２不純物領域と、素子形成領域を取囲む素子分離領域
に位置する半導体基板の主表面上に形成されたシールド
ゲート絶縁層と、このシールドゲート絶縁層の表面上に
形成されたフィールドシールドゲート電極層とを備えて
いる。

そして、請求項１に係る半導体装置は、素子分離領域
と素子形成領域との境界に沿って半導体基板の表面領域
に形成され、かつ第２不純物領域より低濃度の第２導電
型を有する第３不純物領域を形成するとともに、シール
ドゲート絶縁層の膜厚をゲート絶縁層の膜厚より大きく
し、さらに第３不純物領域をフィールドシールドゲート
電極直下にその一部をもぐり込ませるように形成したこ
とを特徴としている。

また、請求項２にかかる半導体装置は、素子分離領域
と素子形成領域との境界に沿って半導体基板の表面領域
に形成され、かつ半導体基板よりも低濃度の第１導電型
を有する第３不純物領域を形成するとともにシールドゲ
ート絶縁層の膜厚をゲート絶縁層と等しく構成している
ことを特徴としている。

請求項３にかかる発明は、LDD構造を有するMOSトラン
ジスタと、その周囲を取囲んで絶縁分離するフィールド
シールド電極を有する素子分離領域とを備えた半導体装
置の製造方法であって、以下の工程を備えている。

まず、第１導電型の半導体基板表面の素子分離領域と
なるべき位置に所定の膜厚を有するシールドゲート絶縁
層を選択的に形成し、さらに半導体基板の主表面上にシ
ールドゲート絶縁層より膜厚の小さいゲート絶縁層を形
成する。次に、シールドゲート絶縁層およびゲート絶縁
層の表面上に多結晶シリコン層および第１絶縁層を形成
し、パターンニングすることによってゲート電極および
シールドゲート電極層を形成する。次に、ゲート電極お
よびフィールドシールド電極層をマスクとして半導体基
板中に斜め回転イオン注入法を用いて第２導電型不純物
イオンをイオン注入して相対的に低濃度の不純物領域を
形成する。さらに、ゲート電極およびフィールドシール
ド電極層の側壁に側壁絶縁層を形成する。そして、側壁
絶縁層が形成されたゲート電極およびフィールドシール
ド電極層をマスクとして半導体基板表面にほぼ鉛直方向
に第２導電型の不純物イオンをイオン注入することによ
り、半導体基板の主表面中に相対的に高濃度の不純物領
域を形成する。

請求項４にかかる半導体装置の製造方法は以下の工程
を備えている。

まず、第１導電型の半導体基板表面の素子分離領域と
なるべき位置に処置の膜厚を有するシールドゲート絶縁
層を選択的に形成し、さらに半導体基板の主表面上にシ
ールドゲート絶縁層より膜厚の小さいゲート絶縁層を形
成する。次に、シールドゲート絶縁層およびゲート絶縁
層の表面上に多結晶シリコン層および第１絶縁層を形成
し、パターニングすることによってシールドゲート電極
層を形成する。その後、フィールドシールド電極層の側
壁に第１側壁絶縁層を形成する。さらに、シールドゲー
ト絶縁層の表面上に多結晶シリコン層および第２絶縁層
を形成し、パターニングすることによってゲート絶縁層
表面上にゲート電極を形成する。次に、ゲート電極およ
び第１側壁絶縁層が形成されたフィールドシールド電極
層をマスクとして斜め回転イオン注入法を用いて半導体
基板中に第２導電型の不純物イオンをイオン注入し、相
対的に低濃度の不純物領域を形成する。さらに、ゲート
電極およびフィールドシールド電極層の側壁に第２側壁
絶縁層を形成する。そして、第２側壁絶縁層が形成され
たゲート電極およびフィールドシールド電極層をマスク
として半導体基板主表面に対してほぼ鉛直方向に第２導
電型の不純物イオンをイオン注入することにより半導体
基板の主表面中に相対的に高濃度の不純物領域を形成す
る。

請求項５にかかる半導体装置の製造方法は、以下の工
程を備えている。

第１導電型の半導体基板の主表面上に第１絶縁層、多
結晶シリコン層、第２絶縁層を形成し、所定の形状にパ
ターンニングすることによってMOSトランジスタのゲー
ト電極およびフィールドシールド電極層を形成する。次
に、ゲート電極およびフィールドシールド電極層をマス
クとして斜め回転イオン注入法を用いて半導体基板の主
表面に第２導電型の不純物イオンをイオン注入し、半導
体基板の主表面に半導体基板より低濃度の第１導電型不
純物領域を形成する。さらに、フィールドシールド電極
層の少なくとも側壁部に所定の膜厚を有するマスク層を
形成し、このマスク層に覆われたフィールドシールド電
極層およびゲート電極をマスクとして斜め回転イオン注
入法を用いて第２導電型の不純物イオンをイオン注入し
半導体基板の主表面に相対的に低濃度の第２導電型の不
純物領域を形成する。その後、マスク層を除去した後、
ゲート電極およびフィールドシールド電極層の側壁に側
壁絶縁層を形成する。そして、側壁絶縁層が形成された
ゲート電極およびフィールドシールド電極側とをマスク
として半導体基板の主表面に対してほぼ鉛直方向に第２
導電型の不純物イオンをイオン注入することにより、半
導体基板の主表面中に相対的に高濃度を不純物領域を形
成する。

［作用］ この発明による半導体装置においては、フィールドシ
ールド分離の動作時においてフィールドシールド電極層
の両側に位置する高濃度の第２不純物領域の周縁に低濃
度不純物領域を形成している。そして、この低濃度不純
物領域によってフィールドシールド電極層直下の基板領
域と高濃度の第２不純物領域との接合部分に形成される
空乏の幅が拡大して接合耐圧の増大が図られる。そし
て、この空乏層の幅を拡大させるために２つの方法が取
られている。

まず、請求項１に係る半導体装置はシールドゲート絶
縁層を比較的厚く形成し、フィールドシールド電極層直
下の基板領域に誘起される不純物領域の濃度を低下さ
せ、同時に高濃度の第２不純物領域の周縁に第２導電型
の比較的濃度の不純物領域を形成している。これによ
り、分離領域の近傍での接合部における空乏層幅をこの
第２導電型の低濃度不純物領域側に拡大することにより
接合耐圧を増大させる。

また、請求項２にかかる半導体装置においては、シー
ルドゲート絶縁層の膜厚を隣接するMOSトランジスタの
ゲート絶縁層と等しくすることにより製造プロセスの簡
略化を図るとともに、高濃度の第２導電型の第２不純物
領域の周縁に形成する不純物領域を基板と同じ導電型で
かつ基板より低濃度に設定することにより空乏層の幅を
拡大している。

また、請求項３にかかる半導体装置の製造方法におい
ては、この分離領域近傍での接合部の電界緩和用の低濃
度不純物領域を形成するために、隣接するMOSトランジ
スタのLDD構造の低濃度不純物領域の形成プロセスを流
用している。そして、斜め回転イオン注入法を用いるこ
とによりMOSトランジスタの低濃度不純物領域をゲート
直下の基板表面に潜り込ませると同時に、フィールドシ
ールド電極直下の基板領域にこの電界緩和用低濃度不純
物領域の一部を潜り込ませることができる。

また、請求項４にかかる半導体装置の製造方法におい
ては、フィールドシールドゲート電極層の側壁にのみ第
１の側壁絶縁層を形成した状態において、隣接するMOS
トランジスタのLDD構造の低濃度不純物領域形成のため
のイオン注入を斜め回転イオン注入法を用いて行なうこ
とにより、ゲート電極直下にLDD構造の低濃度不純物領
域の一部を潜り込ませると同時に、フィールドシールド
分離領域においては電界緩和用の低濃度不純物領域をフ
ィールドシールド電極層から距離を隔て形成し、オフセ
ット構造を構成している。

さらに、請求項５にかかる半導体装置の製造方法にお
いては、隣接するMOSトランジスタのゲート絶縁層とフ
ィールドシールド分離のシールドゲート絶縁層とを同一
プロセスにより等しい膜厚で形成している。そして、分
離領域近傍での電界緩和用の低濃度不純物領域は斜め回
転イオン注入法を用いて基板と反対の導電型の不純物イ
オンをカウンタドープすることにより、基板より低濃度
の不純物領域を形成している。このカウンタドーピング
により電界緩和用の不純物領域の濃度が最適値に設定さ
れる。

［実施例］ 以下、この発明の実施例について図を用いて説明す
る。

この発明の第１の実施例による半導体装置が第1A図お
よび第1B図に示されている。第1A図は、フィールドシー
ルド分離により絶縁分離された１対のMOSトランジスタ
を含む半導体装置の断面構成図であり、第1B図は、第1A
図の平面構成図である。両図を参照して、相互に隣接す
るMOSトランジスタ２、２の間にはこの発明によるフィ
ールドシールド分離10が形成されている。フィールドシ
ールド分離構造10はｐ型シリコン基板１表面上に膜厚40
0〜500Å程度のシールドゲート絶縁膜（酸化膜）11と、
その表面上に形成された膜厚3000Å程度の多結晶シリコ
ンからなるフィールドシールド電極層12とを備えてい
る。フィールドシールドゲート電極層12の上部表面は膜
厚2000Å程度の酸化膜からなる上部絶縁層13aに覆わ
れ、またフィールドシールドゲート電極12およびシール
ドゲート絶縁膜11の側壁には同じく酸化膜からなる膜厚
3000Å程度の側壁絶縁層13bに覆われている。さらに、
隣接するMOSトランジスタ２のn⁺ソース・ドレイン領域5
b、5bの周縁部には低濃度（10¹⁸/cm³）のn^-不純物領
域14、14が形成されている。この電界緩和用のn^-不純物
領域14、14は、隣接するMOSトランジスタ２の低濃度n^-
ソース・ドレイン領域5aと等しい濃度を有している。

次に、フィールドシールド分離の動作状態について説
明する。第２図は、フィールドシールド分離構造の動作
状態を説明するための動作説明図である。第２図を参照
して、今、ｐ型シリコン基板１に−2.5V、一方のMOSト
ランジスタのソース・ドレイン領域5bに0V、他方のMOS
トランジスタのソース・ドレイン領域5bに＋3V、フィー
ルドシールド電極層12に0Vの電圧が各々印加された状態
を設定する。この状態において、フィールドシールドゲ
ート電極層12直下の基板表面にはp⁺不純物領域16（濃度
10¹⁸/cm³）が誘起される。また、ｐ型シリコン基板１
とソース・ドレイン領域5bおよびn^-不純物領域14との接
合部分には空乏層15が生成される。空乏層15はとくにn^-
不純物領域14、14近傍においてその幅が広く形成されて
いる。したがって、分離領域に位置するp⁺領域16と隣接
するn⁺ソース・ドレイン領域5b、5bとの間には幅の広い
空乏層15が介在することになる。この拡大された空乏層
15の存在によって分離領域近傍でのn⁺p⁺接合部分の電界
を緩和し接合耐圧を向上させる。

次に、第1A図に示す半導体装置の製造方法について説
明する。第3A図ないし第3G図は、第1A図に示す半導体装
置の製造工程断面図である。

まず、第3A図に示すように、ｐ型シリコン基板１表面
上に窒化膜20を形成する。さらに、窒化膜20の表面上に
レジスト21を塗布し、素子分離領域となるべき領域にの
み開口部を有する形状にパターニングする。

次に、第3B図に示すように、レジストパターン21をマ
スクとして窒化膜20を選択的に除去する。その後、レジ
スト21を除去する。次に、窒化膜20をマスクとしてｐ型
シリコン基板１表面を熱酸化処理する。この熱酸化処理
により、素子分離領域となるべきｐ型シリコン基板１表
面上に膜厚400〜500Å程度のシールドゲート絶縁層11が
形成される。

さらに、第3C図に示すように、窒化膜20を除去した
後、ｐ型シリコン基板１表面を熱酸化処理し、膜厚100
Å程度の熱酸化膜22を形成する。熱酸化膜22およびシー
ルドゲート絶縁層11の表面上にCVD法を用いて膜厚3000
Å程度の多結晶シリコン層23および膜厚2000Å程度の酸
化膜24を堆積する。

さらに、第3D図に示すように、酸化膜24表面上にレジ
スト25を塗布し、所定にパターニングする。そして、パ
ターニングされたレジスト25をマスクとして酸化膜24、
多結晶シリコン層23を順次エッチングによりパターニン
グし、MOSトランジスタのゲート電極４、上部絶縁層6a
およびフィールドシールド分離のフィールドシールドゲ
ート電極12および上部絶縁膜13aを形成する。

さらに、第3E図に示すように、レジスト25を除去した
後、ゲート電極４およびフィールドシールドゲート電極
12などをマスクとしてリン（Ｐ）イオン26をｐ型シリコ
ン基板１表面に斜め回転イオン注入法を用いてイオン注
入する。この斜め回転イオン注入法とは、イオンの照射
方向に対してシリコン基板を所定の角度に傾けてかつ基
板の主表面を含む平面内において自転、公転運動を行な
わせながら不純物イオンを所定の注入エネルギで注入す
る方法である。この斜め回転イオン注入法によってｐ型
シリコン基板表面には10¹⁸/cm³程度の濃度を有するn^-不
純物領域14が形成される。斜め回転イオン注入法を用い
ることによって、n^-不純物領域14の一部をゲート電極４
およびフィールドシールドゲート電極12の下部に潜り込
ませることができる。このn^-不純物領域14は後工程にお
いて各々MOSトランジスタのn^-ソース・ドレイン領域5a
とフィールドシールド分離構造における電界緩和のため
のn^-不純物領域14とに構成される。

さらに、第3F図に示すように、ｐ型シリコン基板１表
面上の全面にCVD法を用いて酸化膜を形成した後、この
酸化膜を異方性エッチングにより選択的に除去する。こ
の工程によりゲート電極４の側壁に側壁絶縁層6bが形成
され、またフィールドシールドゲート電極12の側壁に側
壁絶縁層13bが形成される。

その後、第3G図に示すように、側壁絶縁層6b、13bに
覆われたゲート電極４およびフィールドシールドゲート
電極12をマスクとしてｐ型シリコン基板１表面にリンイ
オン26が基板表面に対してほぼ鉛直方向にイオン注入さ
れる。このイオン注入工程により不純物濃度が10²⁰/cm³
程度のn⁺ソース・ドレイン領域5b、5bが形成される。

以上の工程により第1A図に示される半導体装置が形成
される。

次に、この発明の第２の実施例について説明する。第
４図は、第２の実施例によるフィールドシールド分離構
造の断面構造図である。この第２の実施例によるフィー
ルドシールド分離構造は、電界緩和のためのn^-不純物領
域14が、フィールドシールドゲート電極12に対してオフ
セットされた構造を有していることを特徴としている。
また、シールドゲート絶縁層11の膜厚は第１の実施例と
同様に隣接するMOSトランジスタのゲート絶縁層３より
も厚く形成されている。そして、この第２の実施例にお
いてもn^-不純物領域14が接合近傍での空乏層の広がりを
助長することにより接合耐圧の増大を図ることができ
る。

次に、第２の実施例における半導体装置の製造方法に
ついて説明する。第5A図ないし第5G図は、第４図におけ
る半導体装置の製造工程断面図である。

第5A図ないし第5C図に示す工程は、第１の実施例にお
ける第3A図ないし第3C図に示す工程と同様であるので、
ここでの説明を省略する。

次に、第5D図に示すように、酸化膜24の表面上にレジ
スト25を塗布し、所定の形状にパターンニングする。そ
して、レジスト25をマスクとして酸化膜24、多結晶シリ
コン層23を所定の形状にパターンニングしてフィールド
シールドゲート電極12およびその上部絶縁層13aを形成
する。

さらに、第5E図に示すように、レジスト25を除去した
後、基板上の全面に酸化膜を堆積し、異方性エッチング
を用いてこの酸化膜を選択的に除去する。この工程によ
りフィールドシールドゲート電極12の側壁に側壁絶縁層
13bが形成される。その後、再度第5C図および第5D図に
示す工程を行ない、今度はMOSトランジスタのゲート電
極４およびその上部絶縁層6aを形成する。さらに、側壁
絶縁層13bを備えるフィールドシールドゲート電極12お
よびゲート電極４をマスクとして斜め回転イオン注入法
を用いてたとえばリンイオン26を注入エネルギ100〜200
keV、ドーズ量１×10¹³/cm²程度でイオン注入し、低濃
度のn^-不純物領域14を形成する。

さらに、第5F図に示すように、基板上の全面に酸化膜
を堆積した後、異方性エッチングを用いてこの酸化膜を
選択的に除去する。このエッチング工程によりフィール
ドシールドゲート電極12の側壁に位置する側壁酸化膜13
bの側壁にはさらに第２の側壁酸化膜13cが形成され、ま
たゲート電極４の側壁には側壁絶縁層6bが形成される。

その後、第5G図に示すように、第１および第２の側壁
酸化膜13b、13cに覆われたフィールドシールドゲート電
極12および側壁絶縁層6bに覆われたゲート電極４をマス
クとしてｐ型シリコン基板１表面にたとえばひ素（As）
イオン27を注入エネルギ700keV、ドーズ量１×10¹⁶/cm²
程度で基板表面に対してほぼ鉛直方向にイオン注入す
る。これによりMOSトランジスタのソース・ドレイン領
域を構成する高濃度のn⁺ソース・ドレイン領域5bが形成
される。そして、この高濃度のn⁺ソース・ドレイン領域
5bのチャネル側に接続されるn^-不純物領域がLDD構造の
低濃度不純物領域5aとなり、またn⁺ソース・ドレイン領
域5bの分離領域との境界側に接続される低濃度不純物領
域が電界緩和用のn^-不純物領域14となる。以上の工程に
より第４図に示す半導体装置が製造される。

次に、この発明の第３の実施例について説明する。第
６図は第３の例によるフィールドシールド分離を有する
半導体装置の断面構成図である。この第３の実施例にお
いては、第１の実施例に対して電界緩和用のn^-不純物領
域14がフィールドシールドゲート電極12に完全に覆われ
る位置に形成されていることを特徴としている。この場
合においても、低濃度のn^-不純物領域14の存在によって
分離領域近傍の接合領域における空乏層を拡大し接合耐
圧を増大することができる。

さらに、この発明の第４の実施例について説明する。
第7A図は、この第４の実施例によるフィールドシールド
分離を備えた半導体装置の断面構造図である。この第４
の実施例によるフィールドシールド分離10は、隣接する
MOSトランジスタ２の高濃度のn⁺ソース・ドレイン領域5
bとフィールドシールドゲート電極12との境界に沿って
ｐ型シリコン基板１表面に基板より低濃度のp^--不純物
領域14が形成されている。また、フィールドシールド分
離10のシールドゲート絶縁層11は隣接するMOSトランジ
スタ２のゲート絶縁層３と等しい膜厚、たとえば100〜2
00Å程度に形成されている。このような構造の作用およ
び効果を第7B図に示す動作説明図を用いて説明する。第
４の実施例におけるフィールドシールド分離10は、第１
の実施例に比べてシールドゲート絶縁層11の膜厚が薄い
ため、フィールドシールドゲート電極12の近傍p^--不純
物領域14を第１の実施例よりさらに低濃度層で構成し、
このp^--不純物領域14をすべて空乏化させることにより
空乏層の幅を拡大し、接合耐圧を増大させている。

次に、第7A図に示される半導体装置の製造工程につい
て説明する。第8A図ないし第8D図は、第7A図に示される
半導体装置の製造工程断面図である。

まず、第8A図に示すように、ｐ型シリコン基板１表面
上に所定の形状のゲート絶縁膜３、ゲート電極４、上部
絶縁層6aおよびシールドゲート絶縁層11、フィールドシ
ールド電極12、上部絶縁層13aを形成する。なお、この
製造方法は、従来の技術で説明した第11A図および第11B
図に示す工程と同様であるのでここでの説明は省略す
る。次に、パターンニングされたゲート電極４あるいは
フィールドシールドゲート電極12などをマスクとしてた
とえばリンイオン26を斜め回転イオン注入法を用いて基
板表面にイオン注入する。このリンイオン26をｐ型シリ
コン基板１に対してカウンタドーピングすることにより
基板表面に低濃度のp^--不純物領域14が形成される。こ
のp^--不純物領域14はフィールドシールドゲート電極12
の下部にその一部が潜り込むように形成される。

次に、第8B図に示すように、基板表面上にレジストを
塗布した後、これをパターンニングしてフィールドシー
ルド分離領域の周囲を取囲むようにレジストパターン28
を形成する。そして、このレジストパターン28およびゲ
ート電極４、上部絶縁層6aなどをマスクとしてリンイオ
ン26を斜め回転イオン注入法によりイオン注入し、基板
表面に低濃度のn^-不純物領域5a、5aを形成する。

さらに、第8C図に示すように、レジスト28、21を除去
した後、基板表面上に高温酸化膜を全面に厚く堆積し、
これを異方性エッチングすることによってゲート電極４
およびフィールドシールドゲート電極12の側壁に側壁絶
縁層6b、13bを形成する。

そして、第8D図に示すように、側壁絶縁層6b、13bに
覆われたゲート電極４およびフィールドシールドゲート
電極12をマスクとしてたとえばひ素イオン27を基板表面
に対してほぼ鉛直方向にイオン注入し高濃度のn⁺ソース
・ドレイン領域5b、5bを形成する。以上により第7A図に
示す半導体装置が製造される。

このように、この発明においては、フィールドシール
ドゲート電極12の境界に沿ってかつ隣接MOSトランジス
タの高濃度不純物領域に接して低濃度不純物領域を形成
し、さらにシールドゲート絶縁膜の膜厚とこの低濃度不
純物領域との濃度の関係を相互に調整することにより、
フィールドシールド分離領域でのソース・ドレイン領域
との間の接合耐圧を向上させている。たとえば、シール
ドゲート絶縁層11の膜厚を相対的に薄くする場合には低
濃度不純物領域の濃度を基板濃度よりさらに低下させる
ことによりこの領域での空乏層の拡大幅を増大し、また
逆にシールドゲート絶縁層11の膜厚を厚くする場合に
は、低濃度領域の濃度を相対的に高めて空乏層の拡大幅
を調整している。これによってフィールドシールド分離
領域に構成される接合部分の接合耐圧を向上して、分離
特性を高めている。

なお、上記実施例においてはｐ型シリコン基板を用い
た例について説明したが、これに限定されることなく、
たとえばｎ型シリコン基板を用いた場合についても不純
物の導電型を逆転させることによって同様の効果を得る
ことができる。

［発明の効果］ このように、フィールドシールド分離を有する半導体
装置において、隣接するMOSトランジスタのソース・ド
レイン領域との接合領域近傍に低濃度不純物領域、たと
えば請求項１にかかる発明においてはソース・ドレイン
領域と同じ導電型の低濃度不純物領域を形成し、また請
求項２にかかる発明においては基板と同じ導電型を有す
る低濃度不純物領域を構成し、かつこの低濃度不純物領
域の濃度に合わせてシールドゲート絶縁層の膜厚を調整
することにより接合領域での接合耐圧が向上した分離特
性に優れるフィールドシールド分離を有する半導体装置
を実現することができる。

また、請求項３にかかる半導体装置の製造方法におい
て、斜め回転イオン注入法を用いて隣接MOSトランジス
タのLDDを構成する低濃度不純物領域形成プロセスを利
用してフィールドシールド分離領域近傍に低濃度不純物
領域を形成するようにしたので、新たな製造工程を増加
することなく分離領域の接合耐圧に優れた半導体装置を
製造することができる。

また、請求項４にかかる半導体装置の製造方法におい
て、フィールドシールドゲート絶縁層の側壁に二重の側
壁絶縁層を形成することにより低濃度不純物領域をフィ
ールドシールドゲート電極層に対してオフセットされた
領域に形成することにより接合耐圧の向上したフィール
ドシールド分離を有する半導体装置の製造方法を実現す
ることができる。

さらに、請求項５にかかる半導体装置の製造方法にお
いては、斜め回転イオン注入法を用いてかつ基板に対し
てカウンタドーピングを行なうことによって低濃度不純
物領域を形成するように構成したので、上記と同様に接
合耐圧に優れる分離を有する半導体装置を製造すること
ができる。

【図面の簡単な説明】 第1A図は、この発明の第１の実施例によるフィールドシ
ールド分離を有する半導体装置の断面構造図であり、第
1B図は、その平面構造図である。第２図は、第1A図にお
けるフィールドシールド分離の動作説明図である。第3A
図、第3B図、第3C図、第3D図、第3E図、第3F図および第
3G図は、第1A図に示す半導体装置の製造工程断面図であ
る。 第４図は、この発明の第２の実施例によるフィールドシ
ールド分離を備えた半導体装置の断面図である。第5A
図、第5B図、第5C図、第5D図、第5E図、第5F図および第
5G図は、第４図に示す半導体装置の製造工程断面図であ
る。 第６図は、この発明の第３の実施例によるフィールドシ
ールド分離を備えた半導体装置断面構造図である。 第7A図は、この発明の第４の実施例によるフィールドシ
ールド分離を備えた半導体装置の断面構造図である。第
7B図は、第7A図に示すフィールドシールド分離の動作説
明図である。第8A図、第8B図、第8C図および第8D図は、
第7A図に示す半導体装置の製造工程断面図である。 第９図は、従来のフィールドシールド分離を有する半導
体装置の断面構造図である。第10図は、第９図に示すフ
ィールドシールド分離の動作説明図である。第11A図、
第11B図、第11C図、第11D図および第11E図は、第９図に
示す半導体装置の製造工程断面図である。 図において、１はｐ型シリコン基板、２はMOSトランジ
スタ、３はゲート絶縁膜、４はゲート電極、５はソース
・ドレイン領域であり、5aはソース・ドレイン領域のn^-
不純物領域、5bは同じくn⁺ソース・ドレイン領域、6a、
13aは上部絶縁層、6b、13b、13cは側部絶縁層、10はフ
ィールドシールド分離、11はシールドゲート絶縁層、12
はフィールドシールドゲート電極、20は窒化膜、21、25
はレジスト、22、24は酸化膜、23は多結晶シリコン層、
26はリンイオン、27はひ素イオンを各々示している。 なお、図中、同一符号は同一または相当部分を示す。

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】半導体素子が形成される複数の素子形成領
   域と、前記素子形成領域の周辺を取囲んで前記各素子形
   成領域間を絶縁分離する素子分離領域とを有する第１導
   電型の半導体基板と、 前記素子形成領域上にゲート絶縁層を介して所定に延び
   て形成されたゲート電極と、 前記素子形成領域を取囲む前記素子分離領域に位置する
   前記半導体基板の主表面上に形成され、前記ゲート絶縁
   層よりも大きい膜厚を有するシールドゲート絶縁層と、 前記シールドゲート絶縁層の表面上に形成されたフィー
   ルドシールドゲート電極層と、 前記ゲート電極の側壁に沿って前記半導体基板表面に形
   成された相対的に低濃度の第２導電型を有する第１不純
   物領域と、 その１辺が前記第１不純物領域に接し、かつ前記ゲート
   電極と前記素子分離領域とに囲まれた前記半導体基板表
   面領域に形成された相対的に高濃度の第２導電型を有す
   る第２不純物領域と、 前記素子分離領域と前記素子形成領域との境界に沿って
   前記半導体基板の表面領域にあって、かつ前記フィール
   ドシールドゲート電極直下にその一部がもぐり込んで形
   成された前記第２不純物領域より低濃度の第２導電型を
   有する第３不純物領域とを備えた、半導体装置。
2. 【請求項２】半導体装置が形成される複数の素子形成領
   域と、前記素子形成領域の周辺を取囲んで前記各素子形
   成領域間を絶縁分離する素子分離領域とを有する第１導
   電型の半導体基板と、 前記素子形成領域上にゲート絶縁層を介して所定の方向
   に延びて形成されたゲート電極と、 前記ゲート電極の側壁に沿って前記半導体基板表面に形
   成された相対的に低濃度の第２導電型を有する第１不純
   物領域と、 その１辺が前記第１不純物領域に接し、かつ前記ゲート
   電極と前記素子分離領域とに囲まれた前記半導体基板表
   面領域に形成された相対的に高濃度の第２導電型を有す
   る第２不純物領域と、 前記素子分離領域と前記素子形成領域との境界に沿って
   前記半導体基板の表面領域に形成され、かつ前記半導体
   基板より低濃度の第１導電型を有する第３不純物領域
   と、 前記素子形成領域を取囲む前記素子分離領域に位置する
   前記半導体基板の主表面上に形成され、前記ゲート絶縁
   層と等しい膜厚を有するシールドゲート絶縁層と、 前記シールドゲート絶縁層の表面上に形成されたフィー
   ルドシールドゲート電極層とを備えた、半導体装置。
3. 【請求項３】LDD構造を有するMOSトランジスタと、その
   周囲を取囲んで絶縁分離するフィールドシールド電極を
   有する素子分離領域とを備えた半導体装置の製造方法で
   あって、 第１導電型の半導体基板表面の素子分離領域となるべき
   位置に所定の膜厚を有するシールドゲート絶縁層を選択
   的に形成する工程と、 前記半導体基板の表面上に前記シールドゲート絶縁層よ
   り膜厚の小さいゲート絶縁層を形成する工程と、 前記シールドゲート絶縁層および前記ゲート絶縁層の表
   面上に多結晶シリコン層および第１絶縁層を形成し、パ
   ターニングすることによって前記ゲート絶縁層表面上に
   ゲート電極を形成すると同時に、シールドゲート絶縁層
   表面上にフィールドシールド電極層を形成する工程と、 前記ゲート電極および前記フィールドシールド電極層を
   マスクとして前記半導体基板をその主表面内で回転させ
   るとともに第２導電型の不純物イオンを前記半導体基板
   の主表面に対して斜め方向にイオン注入することにより
   前記半導体基板の主表面中に相対的に低濃度の不純物領
   域を形成する工程と、 前記ゲート電極および前記フィールドシールド電極層の
   側壁に側壁絶縁層を形成する工程と、 前記側壁絶縁層が形成された前記ゲート電極および前記
   フィールドシールド電極層をマスクとして前記半導体基
   板の主表面に対しほぼ鉛直方向に第２導電型の不純物イ
   オンをイオン注入することにより前記半導体基板の主表
   面中に相対的に高濃度の不純物領域を形成する工程とを
   備えた、半導体装置の製造方法。
4. 【請求項４】LDD構造を有するMOSトランジスタと、その
   周囲を取囲んで絶縁分離するフィールドシールド電極を
   有する素子分離領域とを備えた半導体装置の製造方法で
   あって、 第１導電型の半導体基板表面の素子分離領域となるべき
   位置に所定の膜厚を有するシールドゲート絶縁層を選択
   的に形成する工程と、 前記半導体基板の主表面上に前記シールドゲート絶縁層
   より膜厚の小さいゲート絶縁層を形成する工程と、 前記シールドゲート絶縁層および前記ゲート絶縁層の表
   面上に多結晶シリコン層および第１絶縁層を形成し、パ
   ターニングすることによって前記シールドゲート絶縁層
   表面上にフィールドシールド電極層を形成する工程と、 前記フィールドシールド電極層の側壁に第１側壁絶縁層
   を形成する工程と、 前記シールドゲート絶縁層の表面上に多結晶シリコン層
   および第２絶縁層を形成し、パターニングすることによ
   って前記ゲート絶縁層表面上にゲート電極を形成する工
   程と、 前記ゲート電極および前記第１側壁絶縁層が形成された
   前記フィールドシールド電極層をマスクとして前記半導
   体基板をその主表面内で回転させるとともに第２導電型
   の不純物イオンを前記半導体基板の主表面に対して斜め
   方向にイオン注入することにより前記半導体基板の主表
   面中に相対的に低濃度の不純物領域を形成する工程と、 前記ゲート電極および前記フィールドシールド電極層の
   側壁に第２側壁絶縁層を形成する工程と、 前記第２側壁絶縁層が形成された前記ゲート電極および
   前記フィールドシールド電極層とをマスクとして前記半
   導体基板の主表面に対してほぼ鉛直方向に第２導電型の
   不純物イオンをイオン注入することにより、前記半導体
   基板の主表面中に相対的に高濃度の不純物領域を形成す
   る工程とを備えた、半導体装置の製造方法。
5. 【請求項５】LDD構造を有するMOSトランジスタと、その
   周囲を取囲んで絶縁分離するフィールドシールド電極層
   を有する素子分離領域とを備えた半導体装置の製造方法
   であって、 第１導電型の半導体基板の主表面上に第１絶縁層、多結
   晶シリコン層、第２絶縁層を形成し、所定の形状にパタ
   ーニングすることによって前記MOSトランジスタのゲー
   ト電極および前記フィールドシールド電極層を形成する
   工程と、 パターニングされた前記ゲート電極および前記フィール
   ドシールド電極層をマスクとして前記半導体基板をその
   主表面内で回転させるとともに第２導電型の不純物イオ
   ンを前記半導体基板の主表面に対して斜め方向にイオン
   を注入することにより前記半導体基板の主表面中に前記
   半導体基板より低濃度の第１導電型不純物領域を形成す
   る工程と、 前記フィールドシールド電極層の少なくとも側壁部に所
   定の膜厚を有するマスク層を形成する工程と、 前記ゲート電極および前記マスク層に覆われた前記フィ
   ールドシールド電極層をマスクとして、前記半導体基板
   をその主表面内で回転させるとともに第２導電型の不純
   物イオンを前記半導体基板の主表面に対して斜め方向に
   イオン注入することにより前記半導体基板の主表面中に
   相対的に低濃度の第２導電型の不純物領域を形成する工
   程と、 前記マスク層を除去した後、前記ゲート電極および前記
   フィールドシールド電極層の側壁に側壁絶縁層を形成す
   る工程と、 前記側壁絶縁層が形成された前記ゲート電極および前記
   フィールドシールド電極層とをマスクとして前記半導体
   基板の主表面に対しほぼ鉛直方向に第２導電型の不純物
   イオンをイオン注入することにより、前記半導体基板の
   主表面中に相対的に高濃度の不純物領域を形成する工程
   とを備えた、半導体装置の製造方法。