JPH0461254A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、フィールドシールド分離構造における分離
領域の接合耐圧を向上し得る構造およびその製造方法に
関するものである。

［従来の技術］ 従来、半導体集積回路において、素子の分離力法の１つ
としてｐｎ接合の逆バイアス時の高抵抗を利用したフィ
ールドシールド法か用いられている。第９図は、従来の
フィールドシールド法によるＭＯ８ｈラントランジスタ
構造の断面構造図である。本図においては互いに隣接す
る２つのＭＯＳトランジスタ２．２をフィールドシール
ド分離１０を用いて絶縁分離した状態を示している。Ｍ
ＯＳトランジスタ２はｐ型シリコン基板１表面にゲート
絶縁膜３を介し、て形成されたゲート電極４と、ｐ型シ
リコン基板１表面中に所定の間隔を隔てて形成された１
対のソース・ドレイン領域５゜５とを備えている。ゲー
ト電極４のＬ部表面および側部表面は各々上部絶縁層６
ａおよび側部絶縁層６ｂにより覆われている。フィール
ドシールド分離１０は互いに隣接するＭＯＳトランジス
タ２．２の各々のソース・ドレイン領域５．５に挟まれ
たｐ型シリコン基板１表面仙域にシールドゲート絶縁層
］１を介して形成されたフィールドシールド電極層１２
を備えている。このフィールドシールド電極層１２はＭ
ＯＳ）ランジスタ２が形成される領域の周囲を取囲んで
形成されでいる。また、フィールドシールドゲート電極
１２の上部表面および側部表面は各々上部絶縁層１，３
ａおよび側部絶縁層］−３ｂに覆われている。

次に、フィールドシールド分離１〔］の動作について説
明する。第１０図は、従来のフィールドシールド分離の
動作説明図である。フィールドシールド分離１０は相互
に隣接するＭＯＳ）ランジスタのｎ“　ソー・ス・ドレ
イン領域５．５と、シールドゲート絶縁層１］およびフ
ィールドシールド電極層］２とによってトランジスタ構
造を構成している。そして、フィールドシールドゲート
電極１２には負の電圧が印加され、それによ−】てこの
トランジスタが逆バイアスされたことになり、シールド
ゲート絶縁層１１直下に正孔が誘起され、２一つのｒ−
、゛　ソース・ドレイン領域５．５間のｐ型シリコン基
板１の表面領域がｐ型からｐ゛領域６になる。このため
に、隣接するＭＯＳトランジスタ間に１１１ｐ“ｎ゛構
造構成され、両ＭＯＳトランジスタ間の絶縁分離が達成
される。

この、フィールドシールド分離構造は、分離領域に数千
人のシリコン酸化膜を形成し７、分離部分のしきい値電
圧を高＜シ、て基板表面にｎ型反転層が生じるのを防ぐ
、いわゆるＬＯＧＯ８（Ｌｏｃａｌ　　０ｘｉｄａｔｉ
ｏｎ　　ｏｆ　　５ｉｌｉ、ｃ。

ｎ）法と比較し２て装置全体を平坦に形成することがで
きるという利点を有している。

次に、第９図に示されるフィールドシールド分離を有す
る半導体装置の製造方法について説明する。第１１Ａ図
ないし第１１Ｅ図は、第９図に示す半導体装置の製造工
程断面図である。１まず、第１．１Ａ図に示すように、
ｐ型半導体基板１表面を熱酸化し、膜厚数十人のシリコ
ン酸化膜２２を形成する。さらに、シリコン酸化膜２２
表面上に膜厚数千人程度のポリシリコン層２３および膜
厚数千Ａ程度の酸化膜２４を順次ＣＶＤ（Ｃｈｅｒｎｉ
ｃａｌ　　Ｖａｐｏｒ　　Ｄｅｐｏｓｉｔｉｏｎ）法を
用いて堆積する。酸化膜２４の表面上にレジスト２１を
塗布し、リソグラフィ法およびエツチング法を用いて所
定の形状にパターニングする。

次に、第１１Ｂ図に示すように、パターニングされたレ
ジスト２１をマスクとして酸化膜２４、ポリシリコン層
２３および熱酸化膜２２を順次ノ＜ターンニングし、Ｍ
ＯＳトランジスタのゲート絶縁膜３、ゲート電極４、上
部絶縁層６ａと、フィールドシールド分離のシールドゲ
ート絶縁層１１、フィールドシールド電極、＠］、２お
よび上部絶縁層１３ａを形成する。

さらに、策１１Ｃ図に示すように、レジスト２１を除去
した後、ｐ型シリコン基板１表面上に高温酸化膜２９を
膜厚数千人程度堆積する。

さらに、第１１Ｄ図に示すように、異方性エツチングを
用いて高温酸化膜２９を選択的にエツチング除去し、ゲ
ート電極４およびフィールドシールド電極層１２の側壁
に側壁絶縁層６ｂ、１３ｂを形成する。

その後、第１１．　Ｅ図に示すように、−」二部絶縁層
６　ａｚ　１３　ａおよび側壁絶縁層６ｂ、１３ｂに被
覆されたゲート電極４およびフィールドシールド電極＠
１２をマスクとしてｐ型シリコン基板〕表面にリンイオ
ン３０をイオン注入し、ｎ　（−ソース・ドレイン領域
５．５を形成する。以上の工程によりフィールドシール
ド分離を備えた半導体装置が製造される。

［発明が解決しようとする課題］ 再び第１０図を参照して、従来のフィールドシールド分
離においては、ＭＯＳ）ランジスタのソース・ドレイン
領域５と分離領域との間にｎ″ｐ゛ｐ゛接合されている
。このような高濃度のｐｎ接合領域においては、空乏層
の広がりが抑制されるため接合耐圧が低くなるという問
題があった。

したがって、この発明は上記のような問題点を解消する
ためになされたもので、分離領域における接合耐圧の高
いフィールドシールド分離構造を有する半導体装置およ
びその製造方法を提供することを目的とする。

なお、この発明に関連する従来技術として、たとえばフ
ィールドシールド分離のしきい値電圧を高めるために隣
接するＭＯＳトランジスタのゲート絶縁膜よりも厚いシ
ールドゲート絶縁膜を介してシールド電極を設けたフィ
ールドシールド分離構造が特開昭６２−２４４１６３号
公報に、あるいは斜め回転イオン注入法によるＬＤＤ構
造の製造方法が特開昭６１−２５８４７５号公報などに
示されている。

１課題を解決するための手段］ この発明による半導体装置は、半導体素子が形成される
複数の素子形成領域と、この素子形成領域の周辺を取囲
んで各素子形成領域間を絶縁分離する素子分離領域とを
有する第１導電型の半導体基板と、素子形成領域上にゲ
ート絶縁層を介して所定の方向に延びて形成されたゲー
ト電極と、ゲート電極の側壁に沿って半導体基板表面に
形成された相対的に低濃度の第２導電型を有する第１不
鈍物領域と、その１辺が第１不純物領域に接（２、かつ
ゲート電極と素子分離領域とに囲まれた半導体基板表面
領域に形成された相対的に高濃度の第２導電型を有する
第２不純物領域と、素子形成領域を取囲む素子分離領域
に位置する半導体基板の主表面上に形成されたシールド
ゲート絶縁層と、このシールドゲート絶縁層の表面上に
形成されたフィールドシールドゲート電極層とを備えて
いる。

そして、請求項］にかかる半導体装置は、素子分離領域
と素子形成領域との境界に沿って半導体基板の表面領域
に形成され、かつ第２不純物領域より低濃度の第２導電
型を有する第３不純物領域を形成するとともに、シール
ドゲート絶縁層の膜厚をゲート絶縁層の膜厚より大きく
構成していることを特徴としている。

また、請求項２にかかる半導体装置は、素子分離領域と
素子形成領域との境界に沿って半導体基板の表面領域に
形成され、かつ半導体基板よりも低濃度の第１導電型を
有する第３不純物領域を形成するとともにシールドゲー
ト絶縁層の膜厚をゲート絶縁層と等し、く構成している
ことを特徴Ｊ、シている１、 請求項：３にかかる発明は、Ｌ　Ｄ　Ｄ構造を有するＭ
ＯＳ）ランジスタと、その周囲を取囲んて絶縁分離する
フィールドシールド電極を有する素子分離領域とを備え
た半導体装置の製造方法であって、以下の工程を備えて
いる。

まず、第１導電型の半導体基板表面の素子分離領域とな
るべき位置に所定の膜厚を有するシールドゲート絶縁層
を選択的に形成し、さらに半導体基板の主表面上にシー
ルドゲート絶縁層より膜厚の小さいゲート絶縁層を形成
する３、次に、シールドゲート絶縁層およびゲート絶縁
層の表面中に多結晶シリコン層および第１絶縁層を形成
し、パターンニングすることによってゲート電極および
シールドゲート電極層を形成する。次に、ゲート電極お
よびフィールドシールド電極層をマスクとして半導体基
板中に斜め回転イオン注入法を用いて第２導電型不純物
イオンをイオン注入して相対的に低濃度の不純物領域を
形成する。さらに、ゲート電極およびフィールドシール
ド電極層の側壁に側壁絶縁層を形成する。そして、側壁
絶縁層が形成されたゲート電極およびフィールドシール
ド電極層をマスクとして半導体基板表面にほぼ鉛直力向
に第２導電型の不純物イオンをイオン注入することによ
り、半導体基板の主表面中に相対的に高濃度の不純物領
域を特徴する 請求項４にかかる半導体装置の製造方法は以下の工程を
備えている。

まず、第１導電型の半導体基板表面の素子分離領域とな
るべき位置に所定の膜厚を有するシールドゲート絶縁層
を選択的に形成し、さらに半導体基板の主表面上にシー
ルドゲート絶縁層より膜厚の小さいゲート絶縁層を形成
する。次に、シールドゲート絶縁層およびゲート絶縁層
の表面上に多結晶シリコン層および第１絶縁層を形成し
、パタニングすることによってシールドゲート電極層を
形成する。その後、フィールドシールド電極層の側壁に
第１側壁絶縁層を形成する。さらに、シールドゲート絶
縁層の表面上に多結晶シリコン層および第２絶縁層を形
成し、バターニングすることによってゲート絶縁層表面
りにゲート電極を形成する１、次に、ゲート電極および
第１−側壁絶縁層か形成されたフィールドシールド電極
層をマスクとして斜め回転イオン注入法を用いて半導体
基板中に第２導電型の不純物イオンをイオン注入し、相
対的に低濃度の不純物領域を形成する。さらに、ゲート
電極およびフィールドシールド電極層の側壁に第２側壁
絶縁層を形成する。そし、て、第２側壁絶縁層が形成さ
れたゲート電極およびフィールドシールド電極層をマス
クとして半導体基板１−表面に対してほぼ鉛直方向に第
２導電型の不純物イオンをイオン注入することにより半
導体基板の士。

表面中に相対的に高濃度の不純物領域を特徴する請求項
５にかかる半導体装置の製造方法は、以下の工程を備え
ている。

第１導電型の半導体基板の主表面上に第１絶縁層、多結
晶シリコン層、第２絶縁層を形成し、所定の形状にパタ
ーンニングすることによってＭＯＳトランジスタのゲー
ト電極およびフィールトシ−ルド電極層を形成する。次
に、デーｌ−電極およびフィールドシールド電極層をマ
スクとして斜ｙ）回転イオン注入法を用い′Ｃ半導体基
板の主表面１，６第２導電型の不純物イオンをイオン注
入し１、半導体基板の主表面に半導体基板より低濃度の
第１導電型不純物領域を形成する１、さらに、フィール
ドシールド電極ｊ−の少なくとも側壁部に所定の膜厚を
有するマスク層を形成（７、このマスク層に覆われたフ
ィールドシールド電極層およびケート電極をマスクとし
１て斜め回転ｆオン注入法を用いて第２導電型の不純物
イオンをイオン注入し半導体基板の主表面に相対的に低
濃度の第２導電型の不純物領域を形成する。その後、マ
スク層を除去した後、ゲート電極およびフィールドシー
ルド電極層の側壁に側壁絶縁層を形成する。そｌ、て、
側壁絶縁層が形成されたゲート電極およびフィールドシ
ールド電極層とをマスクとして半導体基板の主表面に対
（７はぼ鉛直方向に第２導電型の不純物１′オンをイオ
ン注入することにより、半導体基板の主表面中に相対的
に高濃度の不純物領域を形成寝る６、Ｌ作用１ この発明による半導体装置においては、フィールドシー
ルド分離の動作時においてフィールドシールド電極Ｉ―
の両側に位置４′る高濃度の第２不純物領域の周縁に低
濃度イく続物領域を形成し、でいる。、そして、この低
濃度不純物領域によ）てフィールドシールド電極層直下
°の基板領域と高濃度の第２不純物領域との接合部分に
形成される空乏層の幅が拡大して接合耐圧の増大が図ら
れる。そして、この空乏層の幅を拡大させるために２・
つの方法か取られている。

ます、請求項１−に係る半導体装置はシールドゲート絶
縁層を比較的厚く形成し７、フィールドシールド電極層
面ドの基板領域に誘起される不純物領域の濃度を低下さ
せ、同時に高濃度の第２不純物領域の周縁に第２導電型
の比較的低濃度の不純物領域を形成している３、これに
より、分離領域の近傍での接合部における空乏層幅をこ
の第２導電型の低濃度不純物領域側に拡大φ゛ることに
より接合耐圧を増大させる、。

また、請求項２にかかる半導体装置においこ（、ｊ２、
：・・−ルト゛ゲート絶縁層の膜厚を隣接憬るへ、４０
Ｓト−７二ンスタのゲート絶縁層、と等（、くするこ上
Ｉ、゛より製造−プロセスの簡略化を図るとともに１．
′％ａｍ”の第２導電型の第２不純物領域の周Ｍ１．：
、形成４る不純物領域を基板と同（１，導電型でかつ基
板より低ａ度に設定することにより空乏層の幅を拡大し
、ている。

また、請求項３にかかる半導体装置の製造スフ法におい
では、この分離領域近傍での接合部の電界緩和用の低濃
度不純物領域を形成するために、隣接するＭＯＳトラン
ジスタのＬＤＤ構造の低濃度不純物領域の形成プロセス
を流用し′τ゛いる。そして、斜め回転イオン注入法を
用いることによりＭＯＳトランジスタの低濃度不純物領
域をゲート直下の基板表面に潜り込ませると同時に、フ
ィールドシールド電極直下の基板領域にこの電界緩和用
低ａ麿不純物領域の一部を潜り込まゼることができる５
つ また、請求項４にかかる半導体装置の製造１７法１こお
い゛ごは、フィール）Ｚン−ルドゲー）・電極層の側壁
にのみ第１の側壁絶縁層を形成し５た状態においこ゛、
廣接ｄ−るＭＯ８ｌ−ランン゛スタのＬＤＤ構造の低濃
度不純物領域形成のためのイオン注入を斜め回転イオン
注入法を用いて行なうことにより、ゲート電極ＩＪ￥ド
にＬＤＤ構造の低濃度不純物領域の一部を潜り込ませる
と同時に、フィールドシールド分離領域においては電界
緩和用の低濃度不純物領域をフィールドシールド電極層
から距離を隔て形成１１、オフセット構造を構成してい
る。

さ八に、請求項５にかかる半導体装置の製造方法におい
ては、ｒａ接するＭＯＳトランジスタのゲト絶縁層とフ
ィールド′ンールド分離のシールドゲート絶縁層ノーを
同一プロセスにより等しい膜厚で形成しでいる。そして
、分離領域近傍での電界緩和用の低濃度不純物領域は斜
め回転イオシ注入法を用いて基板と反対の導電型の不純
物イオンをカウシタドーブすることにより、基板より低
濃度の不純物領域を形成している。このカウンタドーピ
ングにより電界緩和用の不純物領域の濃度が最適値に設
定される。

「実施例」 以下、この発明の実施例についＣ図を用いて説明する。

この発明の策１の実施例による半導体装置が第１Ａ図お
よび策ＩＢ図に示されている。第１Ａ図は、フィールド
シールド分離により絶縁分離された１対のＭＯＳトラン
ジスタを含む半導体装置の断面構造図であり、第１Ｂ図
は、第１Ａ図の平面構造図である。両図を参照して、相
互に隣接するｋｉＯＳトランジスタ２．２の間にはこの
発明によるフィールドシールド分離１０が形成されてい
る。

フィールドシールド分離構造１０はｐ全シリコン基板１
表面上に膜厚４００〜５００人程度のシー程度ゲート絶
縁膜（酸化膜）１１と、その表面上に形成された膜厚３
０００人程度０多結晶シリコンからなるフィールドシー
ルド電極層１２とを備えている。フィールドシールドゲ
ート電極層コ２の」一部表面は膜厚２０００人程度０酸
化膜からなるＦ部絶縁層１３ａに覆われ、またフィール
ドシールドゲート電極１２およびシールドゲート絶縁膜
１１の側壁には同し′く酸化膜からなる膜厚３（〕００
Ａ程度の側壁絶縁層］、　３　ｂに覆われＣいる。、さ
らに、隣接するＭＯＳトランジスタ２のＩビソース・ド
レイン領域５ｂｓ５ｂの周縁部には低濃度（ユ１０　’
　”　／””　ｅ　ｍ　３）のｎ−不純物領域」４．４
４か形成されている。この電界緩和用のｎ　　不純物領
域１４．１４は、隣接ｒるへ・１０ｓ）クンジスタ２の
低濃度ｎ゛　ソース−ドレイン領域５　ａと等しい濃度
を有し７ている。。

次に、フィールドシールド分離の動作状態に−）いて説
明する。第２図は、フィールドシールド分離構造の動作
状態を説明するための動作説明図である。第２図を参照
して、今、ｐ型シリコン基板］に−２，５Ｖ、一方の〜
１０Ｓトランジスタのソース・ドレイン領域５ｂに０■
、他力のＭＯ８Ｉ＝ランジスタのソース・ドレイン領域
５ｂに＋−３Ｖ　。

フィールドシールド電極層］２にｏ）、２の電圧が各々
印加された状態を設定する。、この状態において、フィ
ールドシールトゲ−ト電極層１２直下の基板表面にはｐ
°不純物領域］、、６（ｉｌｉ度ユ１０１８ｃｒｎ”）
が誘起される。また、ｐ型シリコン基板１とソース・ド
レイン領域５ｂおよび１１″　不純物領域１４との接合
部分には空乏層１−５が生成される。空乏層１５はとく
にｎ−不純物領域１−４、〕４近傍においてその幅が広
く形成されている。し。

たかって、分離領域に位置するｐ゛領域１６と隣接する
ｎ″′′ソースレイン領域５１：）、５ｂとの間には幅
の広い空乏層１５が介在することになる。

この拡大された空乏層」５の存在によって分離領域近傍
でのｎ″ｐ゛接合部分の電界を緩和し接合耐圧を向上さ
せる。

次に、第１Ａ図に示す半導体装置の製造方法について説
明する。第３Ａ図ないし第３Ｇ図は、第１Ａ図に示す半
導体装置の製造工程断面図である。

まず、第３Ａ図に示すように、ｐ全シリコン基板１表面
上に窒化膜２０を形成する。さらに、窒化膜２０の表面
上にレジスト２１を塗布し２、素子分離領域となるべき
領域にのみ開口部を有する形状にパターニングする。

次に、第３Ｂ図に示すように、レパノストバクーン２１
−をマスクとして窒化膜２０を選択的に除去する。その
後、レジスト２１を除去する。次に、窒化膜２．０をマ
スクとして■）型シリコン基板１表面を熱酸化処理する
。、この熱酸化処理により、素子分離領域となるべき１
〕型シリコン基板１表面上に膜厚・４００〜５００人程
度のシー程度ゲ−ト絶縁層１１が形成される。

さらに、第３Ｃ図に示すように、窒化膜２０を除去した
後、ｐ型シリコン基板１表面を熱酸化処理［７、膜厚１
−００人程度の熱酸化膜２１２を形成する。熱酸化膜２
２およびシールドゲート絶縁層１１の表面上にＣＶＤ法
を用いて膜厚３０００人程度０多結晶シリコン層２３お
よび膜厚２００ＯＡ程度の酸化膜２４を堆積する。

さらに、第３Ｄ図に示すように、酸化膜２４表面上にレ
ジスト２５を塗布し、所定の形状にパタニングする。３
そして、パターニングされたレジスト２５をマスクとし
て酸化膜２４、多結晶シリコン層２３を順次エツチング
によりバターニングし、ＭＯ８ｈランジスタのゲート電
極４、）−、部絶縁層６ａおよびフィールドシールド分
離のフィー・ルドシールドゲート電極１．２および上部
絶縁膜１３ａを形成する。

さらに、第３Ｅ図に示すように、レジスト２５を除去し
た後、ゲート電極４およびフィールドシールドゲート電
極１２などをマスクとしてリン（Ｐ）イオン２６をｐ型
シリコン基板１表面に斜め回転イオン注入法を用いてイ
オン注入する。この斜め回転イオン注入法とは、イオン
の照射方向に対してシリコン基板を所定の角度に傾けて
かつ基板の主表面を含む平面内において自転、公転運動
を行なわせながら不純物イオンを所定の注入エネルギで
注入する方法である。この斜め回転イオン注入法によっ
てｐ型シリコン基板表面には１０Ｂ　／　ｃ　ｍ　３程
度の濃度を有するｎ−不純物領域］−４が形成される。

斜め回転イオン注入法を用いることによって、ｎ−不純
物領域１４の一部をゲート電極４およびフィールドシー
ルドゲート電極１２の下部に潜り込ませることができる
。このｎ−不純物領域１４は後−１程において各々ＭＯ
Ｓトラ〉ジスタのｎ−ソース・ドレイン領域５　ａ　ａ
：：　”ｙイールドシールド分離構造における電界緩和
のためのｎ−不純物領域１４とに構成さオ′する。

さらに、第３Ｆ図に示すよ・うに、ｐ型シリコン基板１
表面上の全面にＣＶＤ法を用いて酸化膜を形成した後、
この酸化膜を異方性エツチングにより選択的に除去する
。この工程によりゲート電極４の側壁に側壁絶縁層６ｂ
が形成され、またフィールドシールドゲート電極１２の
側壁に側壁絶縁層１３ｂが形成される。

その後、第３Ｇ図に示すように、側壁絶縁層６ｂ、１３
ｂに覆われたゲート電極４およびフィールドシールドゲ
ート電極１２をマスクとしてｐ型シリコン基板１表面に
リンイオン２６が基板表面に対してほぼ鉛直方向にイオ
ン注入される。このイオン注入工程により不純物濃度が
ｔｏ２Ｇ／ａｍ３程度のｎ゛ソースドレイン領域５ｂ、
５ｂか形成される。

以上の工程により第１Ａ図に示される半導体装置が製造
される。

次に、この発明の第２の実施例に−）いて説明する。第
４図は、第２の実施例によるフィールドシールド分離構
造の断面構造図である。この第２の実施例によるフィー
ルドシールド分離構造は、電界緩和のためのｎ−不純物
領域１４が、フィールドシールドゲート電極１２に対し
てオフセットされた構造を有していることを特徴とし５
ている。また、シールドゲート絶縁層１１の膜厚は第１
の実施例と同様に隣接するＭＯ８ｈランジスタのゲート
絶縁層３よりも厚く形成されている。そして、この第２
の実施例においてもｎ−不純物領域１４が接合近傍での
空乏層の広がりを助長することにより接合耐圧の増大を
図ることができる。

次に、第２の実施例における半導体装置の製造方法につ
いて説明する。第５八図ないし第５Ｇ図は、第４図にお
ける半導体装置の製造工程断面図である。

第５八図ないし第５Ｃ図に示す工程は、第１の実施例に
おける第３八図ないし第３Ｃ図に示す工程と同様である
ので、ここでの説明を省略する。

次に、第５Ｄ図に示すように、酸化膜２４の表面上にレ
ジスト２５を塗布し、所定の形状にパターンニングする
。そして、レジスト２５をマスクとして酸化膜２４、多
結晶シリコン層２３を所定の形状にパターンニングして
フィールドシールドゲート電極１２およびその上部絶縁
層１．３　ａを形成する。

さらに、第５Ｅ図に示すように、レジスト２５を除去し
た後、基板上の全面に酸化膜を堆積し、異り性エツチン
グを用いてこの酸化膜を選択的に除去する。この工程に
よりフィールドシールドゲート電極］２の側壁に側壁絶
縁層１，３ｂが形成される。その後、再度第５Ｃ図およ
び第５Ｄ図に示す工程を行ない、今度はＭＯＳ）−ラン
ジスタのゲート電極４およびその上部絶縁層６ａを形成
する。

さらに、側壁絶縁層１３ｂを備えるフィールドシールド
ゲート電極１２およびゲート電極４をマスクとして斜め
回転イオン注入法を用いてたとえばリンイオン２６を注
入エネルギ１００〜２００にｅＶ、ドーズ量ＩＸ　１０
”　７’ｃｍ２程度でイオン注入し１、低濃度のｎ−不
純物領域１４を形成する。

さらに、第５Ｆ図に示すように、基板上の全面に酸化膜
を堆積した後、異方性エツチングを用いてこの酸化膜を
選択的に除去する。このエツチング工程によりフィール
ドシールドゲート電極１２の側壁に位置する側壁酸化膜
１３ｂの側壁にはさらに第２の側壁酸化膜１．３　ｃが
形成され、またゲート電極４の側壁には側壁絶縁層６ｂ
が形成される。

その後、第５Ｇ図に示すように、第１および第２の側壁
酸化膜１３ｂ、１３ｅに覆われたフィールドシールドゲ
ート電極１２および側壁絶縁層６ｂに覆われたゲート電
極４をマスクとしてｐ型シリコン基板１表面にたとえば
ひ素（Ａｓ）イオン２７を注入エネルギ７００ｋｅＶ、
ドーズ量１×１０”／’ｃｍ２程度で基板表面に対して
ほぼ鉛直方向にイオン注入する。これによりＭＯＳトラ
ンジスタのソース・ドレイン領域を構成する高濃度の０
１　ソース・ドレイン領域５ｂが形成される。

そして、この高濃度のｎ１ソース・ドレイン領域５ｂの
チャネル側に接続されるｎ”不純物領域がＬＤＤ構造の
低濃度不純物領域５ａとなり、またｎ”ソース・ドレイ
ン領域５ｂの分離領域との境界側に接続される低１！変
不純物領域が電界緩和用のｎ″′不純物領域１４となる
。以上の工程により第４図に示す半導体装置が製造され
る。

次に、この発明の第３の実施例について説明する。第６
図は、第３の例によるフィールドシールド分離を有する
半導体装置の断面構造図である。

この策３の実施例においては、第１の実施例に対して電
界緩和用のｎ−不純物領域１４がフィールドシールドゲ
ート電極１２に完全に覆われる位置に形成されているこ
とを特徴としている。この場合においても、低濃度のｎ
−不純物領域１４の存在によって分離領域近傍の接合領
域における空乏層を拡大し接合耐圧を増大することがで
きる。

さらに、この発明の第４の実施例について説明する。第
７Ａ図は、この第４の実施例によるフィールドシールド
分離を備えた半導体装置の断面構造図である。この第４
の実施例によるフィールドシールド分離１０は、隣接す
るＭＯＳトランジスタ２の高濃度のｎ゛ソースドレイン
領域５ｂとフィールドシールドゲート電極１２との境界
に沿ってＩ〕型シリコン基板１表面に基板より低濃度の
ｐ−一不純物領域１４が形成されている。また、フィー
ルドシールド分離１０のシールドゲート絶縁層１１は隣
接するＭＯＳ）ランジスタ２のゲート絶縁層３と等しい
膜厚、たとえば１００〜２００人程度に形成程度ている
。このような構造の作用および効果を第７Ｂ図に示す動
作説明図を用いて説明する。第４の実施例におけるフィ
ールドシールド分離１０は、第１の実施例に比べてシー
ルドゲート絶縁層１１の膜厚が薄いため、フィールドシ
ールドゲート電極１２近傍のｐ−一不純物領域１４を第
１の実施例よりさらに低濃度層で構成し、このｐ−一不
純物領域１４をすべて空乏化させることにより空乏層の
幅を拡大し、接合耐圧を増大させている。

次に、第７Ａ図に示される半導体装置の製造工程につい
て説明する。第８八図ないし第８Ｄ１１は、第７Ａ図に
示される半導体装置の製造上程断面図である。

まず、第８Ａ図に示すように、ｐ型シリコン基板１表面
上に所定の形状のゲート絶縁膜３、ゲート電極４、上部
絶縁層６ａおよびシールドゲート絶縁層１１、フィール
ドシールド電極１２、上部絶縁層１３ａを形成する。な
お、この製造方法は、従来の技術で説明した第１．ＬＡ
図および第１１Ｂ図に示す工程と同様であるのでここで
の説明は省略する。次に、パターンニングされたゲート
電極４あるいはフィールドシールドゲート電極１２など
をマスクとしてたとえばリンイオン２６を斜め回転イオ
ン注入法を用いて基板表面にイオン注入する。このリン
イオン２６をｐ型シリコン基板１に対してカウンタドー
ピングすることにより基板表面に低濃度のｐ−一不純物
領域１４が形成される。このｐ−一不純物領域１４はフ
ィールドシールドゲート電極１２の下部にその一部が潜
り込むように形成される。

次に、第８Ｂ図に・ゴ々寸ように、基板表面上にし、・
シストを塗布した後、これをパターシニシグしてフィー
ルドシールド分離領域の周囲を取囲むよ・）にレジスト
パターン２８を形成する５、そし、て、このレジストパ
ターン２８およびゲート電極４、土部絶縁層６８などを
マスクとしてリンイオン２６を斜め回転イオン注入法に
よりイオン注入し、基板表面に低濃度のｎ〜不純物領域
５ａｓＤａを形成する。

さらに、第８Ｃ図に示すように、レジスト２８．２１を
除去した後、基板表面上に高温酸化膜を全面に厚く堆積
し、これを異方性エツチングすることによってゲート電
極４およびフィールドシールドゲート電極１２の側壁に
側壁絶縁層６ｂ、１３ｂを形成する。

そして、第８Ｄ図に示すように、側壁絶縁層６ｂ、１３
ｂに覆われたゲート電極４およびフィールドシールドゲ
ート電極１２をマスクとしてたとえばひ素イオシ２７を
基板表面に対し、てほぼ鉛直方向にイオン注入り高濃度
のｎ゛ソースドし・イン領域５ｂ、５ｂを形成する１、
以上により第′７′へ図に示′４−ｖ導体装置か製造さ
れる。。

このように、この発明においては、フィールドシールド
ゲート電極１２の境界に沿ってかつ隣接ＭＯＳトランジ
スタの高濃度不純物領域に接し、て低濃度不純物領域を
形成し、さらにシールドゲート絶縁膜の膜厚とこの低濃
度不純物領域との濃度の関係を相互に調整することによ
り、フィールドシールド分離領域でのソース・ドレイン
領域との間の接合耐圧を向」ニさせている。たどえば、
シールドゲート絶縁層１１の膜厚を相対的に薄＜ツる場
合には低濃度不純物領域の濃度を基板濃度よりさらに低
下させることによりこの領域での空乏層の拡大幅を増大
し、また逆にシールドゲート絶縁層１１の膜厚を厚くす
る場合には、低濃度領域の濃度を相対的に高めて空乏層
の拡大幅を調整している。これによってフィールドシー
ルド分離領域に構成される接合部分の接合耐圧を向上（
７て、分離特性を高めている。

なお、上記実施例においてはｐ型シリコン基板を用いた
例について説明したが、これに限定されることなく、た
とえばｎ型シリコン基板を用いた場合に−）いても不純
物の導電型を逆転させることによって同様の効果を得る
ことができる。

［発明の効果］ このように、フィールドシールド分離を有する半導体装
置において、隣接するＭＯＳトランジスタのソース・ド
レイン領域との接合領域近傍に低濃度不純物領域、たと
えば請求項１にかかる発明においてはソースφドレイン
領域と同じ導電型の低濃度不純物領域を形成し２、また
請求項２にかがる発明においては基板と同じ導電型を有
する低濃度の不純物領域を構成し、かっこの低濃度不純
物領域の濃度に合わせてシールドゲート絶縁層の膜厚を
調整することにより接合領域での接合耐圧が向上した分
離特性に優れるフィールドシールド分離を有する半導体
装置を実現することができる。

また、請求項３にかかる半導体装置の製造方法において
は、斜め回転イオン注入法を用いて隣接ＭＯＳトランジ
スタのＬＤＤを構成する低濃度不純物領域形成プロセス
を利用してフィールドシールド分離領域近傍に低濃度不
純物領域を形成するようにしたので、新たな製造工程を
増加することなく分離領域の接合耐圧に優れた半導体装
置を製造することができる。

また、請求項４にかかる半導体装置の製造方法において
は、フィールドシールドゲート絶縁層の側壁に二重の側
壁絶縁層を形成することにより低濃度不純物領域をフィ
ールドシールドゲート電極層に対してオフセットされた
領域に形成することにより接合耐圧の向上しまたフィー
ルドシールド分離を有する半導体装置の製造方法を実現
することができる。。

さらに、請求項５にかかる半導体装置の製造方法におい
ては、斜め回転イオン注入法を用いてかつ基板に対し５
てカウンタドーピングを行なうことによって低濃度不純
物領域を形成するように構成したので、上記と同様に接
合耐圧に優れる分離を有づ゛る半導体装置を製造するこ
とができる。

【図面の簡単な説明】

第１Ａ図は、この発明の第１の実施例１こよるフィール
ドシールド分離を有する半導体装置の断面構造図であり
、第１Ｂ図は、その平面構造図である。策２図は、第１
Ａ図におけるフィールドシールド分離の動作説明図であ
る。第３Ａ図、第３Ｂ図、第３Ｃ図、第３Ｄ図、第３Ｅ
図、第３Ｆ図および第３Ｇ図は、第１Ａ図に示す半導体
装置の製造上程断面図である。 第４図は、この発明の第２の実施例によるフィールドシ
ールド分離を備えた半導体装置の断面図である。第５Ａ
図、第５Ｂ図、第５Ｃ図、第５１〕図、第５Ｅ図、第５
Ｆ図および第５Ｇ図は、第４図に示す半導体装置の製造
工程断面図である。 第６図は、この発明の第３の実施例によるフィールドシ
ールド分離を備えた半導体装置断面構造図である。 第７Ａ図は、この発明の第４の実施例によるフィールド
シールド分離を備えた半導体装置の断面構造図である。 第７Ｂ図は、第７Ａ図に示すフィールドシールド分離の
動作説明図である。第８Ａ図、第８Ｂ図、第８Ｃ図およ
び第８１）図は、第′ン′へ図に小す半導体装置の製造
ｌ−程断面図である。 第９図は、従来のフィー・ルドシールド分離を有する半
導体装置の断面構造図である。、第１０図は、第９図に
示すフィールドジー・ルド分離の動作説明図である。第
１１．、　Ａ図、第１１　Ｂ図、第１１Ｃ図、第１１Ｄ
図および第１．　Ｉ　Ｅ図は、第９図に示Ｖ半導体装置
の製造Ｊ、程断面図である。 図において、１はｐ型シリコン基板、２はＭＯＳトラン
ジスタ、３はゲート絶縁膜、４はゲート電極、５はソー
ス・ドレイン領域であり、５ａはソース・ドレイン領域
のｎ−不純物領域、５ｂは同じくｎ″ソース・ドレイン
領域、６８％　１３　ａは上部絶縁層、６ｂ、１３ｂ、
１．３ｅは側部絶縁層、１０はフィールドシールド分離
、１．１はシールドゲート絶縁層、１２はフィールドシ
ールトゲ−４電極、２０は窒化膜、２１．２５はレジス
ト、２２．２４は酸化膜、２３は多結晶シリコン層、２
６はリンイオン、２７はひ素イオンを各々示している。 なお、図中、同一符号は同一または相当部分を示す。 も２図

Claims (5)

【特許請求の範囲】
1. （１）半導体素子が形成される複数の素子形成領域と、
   前記素子形成領域の周辺を取囲んで前記各素子形成領域
   間を絶縁分離する素子分離領域とを有する第１導電型の
   半導体基板と、 前記素子形成領域上にゲート絶縁層を介して所定の方向
   に延びて形成されたゲート電極と、前記ゲート電極の側
   壁に沿って前記半導体基板表面に形成された相対的に低
   濃度の第２導電型を有する第１不純物領域と、 その１辺が前記第１不純物領域に接し、かつ前記ゲート
   電極と前記素子分離領域とに囲まれた前記半導体基板表
   面領域に形成された相対的に高濃度の第２導電型を有す
   る第２不純物領域と、前記素子分離領域と前記素子形成
   領域との境界に沿って前記半導体基板の表面領域に形成
   され、かつ前記第２不純物領域より低濃度の第２導電型
   を有する第３不純物領域と、 前記素子形成領域を取囲む前記素子分離領域に位置する
   前記半導体基板の主表面上に形成され、前記ゲート絶縁
   層よりも大きい膜厚を有するシールドゲート絶縁層と、 前記シールドゲート絶縁層の表面上に形成されたフィー
   ルドシールドゲート電極層とを備えた、半導体装置。
2. （２）半導体装置が形成される複数の素子形成領域と、
   前記素子形成領域の周辺を取囲んで前記各素子形成領域
   間を絶縁分離する素子分離領域とを有する第１導電型の
   半導体基板と、 前記素子形成領域上にゲート絶縁層を介して所定の方向
   に延びて形成されたゲート電極と、前記ゲート電極の側
   壁に沿って前記半導体基板表面に形成された相対的に低
   濃度の第２導電型を有する第１不純物領域と、 その１辺が前記第１不純物領域に接し、かつ前記ゲート
   電極と前記素子分離領域とに囲まれた前記半導体基板表
   面領域に形成された相対的に高濃度の第２導電型を有す
   る第２不純物領域と、前記素子分離領域と前記素子形成
   領域との境界に沿って前記半導体基板の表面領域に形成
   され、かつ前記半導体基板より低濃度の第１導電型を有
   する第３不純物領域と、 前記素子形成領域を取囲む前記素子分離領域に位置する
   前記半導体基板の主表面上に形成され、前記ゲート絶縁
   層と等しい膜厚を有するシールドゲート絶縁層と、 前記シールドゲート絶縁層の表面上に形成されたフィー
   ルドシールドゲート電極層とを備えた、半導体装置。
3. （３）ＬＤＤ構造を有するＭＯＳトランジスタと、その
   周囲を取囲んで絶縁分離するフィールドシールド電極を
   有する素子分離領域とを備えた半導体装置の製造方法で
   あって、 第１導電型の半導体基板表面の素子分離領域となるべき
   位置に所定の膜厚を有するシールドゲート絶縁層を選択
   的に形成する工程と、 前記半導体基板の表面上に前記シールドゲート絶縁層よ
   り膜厚の小さいゲート絶縁層を形成する工程と、 前記シールドゲート絶縁層および前記ゲート絶縁層の表
   面上に多結晶シリコン層および第１絶縁層を形成しパタ
   ーンニングすることによって前記ゲート絶縁層表面上に
   ゲート電極を形成すると同時に、シールドゲート絶縁層
   表面上にフィールドシールド電極層を形成する工程と、 前記ゲート電極および前記フィールドシールド電極層を
   マスクとして前記半導体基板をその主表面内で回転させ
   るとともに第２導電型の不純物イオンを前記半導体基板
   の主表面に対して斜め方向にイオン注入することにより
   前記半導体基板の主表面中に相対的に低濃度の不純物領
   域を形成する工程と、 前記ゲート電極および前記フィールドシールド電極層の
   側壁に側壁絶縁層を形成する工程と、前記側壁絶縁層が
   形成された前記ゲート電極および前記フィールドシール
   ド電極層をマスクとして前記半導体基板の主表面に対し
   ほぼ鉛直方向に第２導電型の不純物イオンをイオン注入
   することにより前記半導体基板の主表面中に相対的に高
   濃度の不純物領域を形成する工程とを備えた、半導体装
   置の製造方法。
4. （４）ＬＤＤ構造を有するＭＯＳトランジスタと、その
   周囲を取囲んで絶縁分離するフィールドシールド電極を
   有する素子分離領域とを備えた半導体装置の製造方法で
   あって、 第１導電型の半導体基板表面の素子分離領域となるべき
   位置に所定の膜厚を有するシールドゲート絶縁層を選択
   的に形成する工程と、 前記半導体基板の主表面上に前記シールドゲート絶縁層
   より膜厚の小さいゲート絶縁層を形成する工程と、 前記シールドゲート絶縁層および前記ゲート絶縁層の表
   面上に多結晶シリコン層および第１絶縁層を形成し、パ
   ターンニングすることによって前記シールドゲート絶縁
   層表面上にフィールドシールド電極層を形成する工程と
   、 前記フィールドシールド電極層の側壁に第１側壁絶縁層
   を形成する工程と、 前記シールドゲート絶縁層の表面上に多結晶シリコン層
   および第２絶縁層を形成し、パターニングすることによ
   って前記ゲート絶縁層表面上にゲート電極を形成する工
   程と、 前記ゲート電極および前記第１側壁絶縁層が形成された
   前記フィールドシールド電極層をマスクとして前記半導
   体基板をその主表面内で回転させるとともに第２導電型
   の不純物イオンを前記半導体基板に主表面に対して斜め
   方向にイオン注入することにより前記半導体基板の主表
   面中に相対的に低濃度の不純物領域を形成する工程と、 前記ゲート電極および前記フィールドシールド電極層の
   側壁に第２側壁絶縁層形成する工程と、前記第２側壁絶
   縁層が形成された前記ゲート電極および前記フィールド
   シールド電極層とをマスクとして前記半導体基板の主表
   面に対しほぼ鉛直方向に第２導電型の不純物イオンをイ
   オン注入することにより、前記半導体基板の主表面中に
   相対的に高濃度の不純物領域を形成する工程とを備えた
   、半導体装置の製造方法。
5. （５）ＬＤＤ構造を有するＭＯＳトランジスタと、その
   周囲を取囲んで絶縁分離するフィールドシールド電極層
   を有する素子分離領域とを備えた半導体装置の製造方法
   であって、 第１導電型の半導体基板の主表面上に第１絶縁層、多結
   晶シリコン層、第２絶縁層を形成し、所定の形状にパタ
   ーンニングすることによって前記ＭＯＳトランジスタの
   ゲート電極および前記フィールドシールド電極層を形成
   する工程と、 パターンニングされた前記ゲート電極および前記フィー
   ルドシールド電極層をマスクとして前記半導体基板をそ
   の主表面内で回転させるとともに第２導電型の不純物イ
   オンを前記半導体基板の主表面に対して斜め方向にイオ
   ン注入することにより前記半導体基板の主表面中に前記
   半導体基板より低濃度の第１導電型不純物領域を形成す
   る工程と、 前記フィールドシールド電極層の少なくとも側壁部に所
   定の膜厚を有するマスク層を形成する工程と、 前記ゲート電極および前記マスク層に覆われた前記フィ
   ールドシールド電極層をマスクとして、前記半導体基板
   をその主表面内で回転させるとともに第２導電型の不純
   物イオンを前記半導体基板の主表面に対して斜め方向に
   イオン注入することにより前記半導体基板の主表面中に
   相対的に低濃度の第２導電型の不純物領域を形成する工
   程と、前記マスク層を除去した後、前記ゲート電極およ
   び前記フィールドシールド電極層の側壁に側壁絶縁層を
   形成する工程と、 前記側壁絶縁層が形成された前記ゲート電極および前記
   フィールドシールド電極層とをマスクとして前記半導体
   基板の主表面に対しほぼ鉛直方向に第２導電型の不純物
   イオンをイオン注入することにより、前記半導体基板の
   主表面中に相対的に高濃度の不純物領域を形成する工程
   とを備えた、半導体装置の製造方法。