JPH09283760A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH09283760A JPH09283760A JP8348077A JP34807796A JPH09283760A JP H09283760 A JPH09283760 A JP H09283760A JP 8348077 A JP8348077 A JP 8348077A JP 34807796 A JP34807796 A JP 34807796A JP H09283760 A JPH09283760 A JP H09283760A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- film
- forming
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
Abstract
電流を増加する。 【解決手段】 第1領域及び第2領域に夫々形成される
ポリシリコンゲート13a,13b上に、湿式食刻に選
択比の優れた酸化膜及び窒化膜からなる第1絶縁膜15
及び第2絶縁膜16を形成した後、第2絶縁膜16上に
感光膜をコーティングする。そして、側壁スペース15
a,20の形成箇所の感光膜を除去してから異方性食刻
を施すことで、選択的に側壁スペース15a,20が形
成される。この際、第2領域において第1絶縁膜15及
び第2絶縁膜16から側壁スペース20を形成するよう
にして、側壁スペース20の厚さを側壁スペース15a
の厚さより厚くし、ショートチャネル特性を改善する。
Description
方法に関し、特に、ショートチャネル特性を改善し、素
子の駆動電流を増加し得る技術に関するものである。
ped drain )素子においては、p+ の拡散がn+ の拡散
よりも甚だしいため、p+ の側面拡散によりp- のLD
D領域が狭められて深い接合が形成され、素子のショー
トチャネル特性が弱化されるという問題点を有してい
た。
チャネル特性を改善し、駆動電流を増加させるための半
導体素子の製造方法が論文(VLSIシンポジウム 1991.p.
85-86 )に提示されていた、即ち、図3に示すように、
半導体基板1上の所定領域にゲート酸化膜2を形成し、
該ゲート酸化膜2上にポリシリコンを蒸着した後、写真
食刻法を施してnMOS領域及びpMOS領域にゲート
3a,3bのパターンを夫々形成する。
域及びpMOS領域の各ゲート3a,3bをマスクとし
てイオン注入を行い、n- 及びp- のLDD領域4a、
4bを夫々形成し、nMOS領域及びpMOS領域が形
成された半導体基板1上に絶縁膜を蒸着した後異方性食
刻して、nMOS領域及びpMOS領域の各ゲート3
a,3bの側面に側壁スペース5aを夫々形成する。
行って半導体基板1内にn+ 領域を形成した後、半導体
基板1上に絶縁膜を蒸着してpMOS領域のゲート3b
の側壁スペース5aの側面に、更に側壁スペース5bを
形成する。その結果、pMOS領域のゲート3bの側壁
スペース(5a+5b)は、nMOS領域のゲート3a
の側壁スペース(5a)よりも一層厚く形成される。そ
の後、p+ 領域のみにイオン注入を行って半導体基板1
内にp+ 領域を形成する。
うな従来の半導体素子の製造方法を、図4に示すよう
に、セルトランジスタを有したDRAM素子製造に適用
する場合、厚い側壁スペースにより隣接したセルトラン
ジスタの側壁が接触して、n+ 領域を形成するためのイ
オン注入を行うことができず、また、自己整合用コンタ
クトホールも形成することができないため、次世代高集
積DRAM素子の製造に適用することが難しいという問
題点があった。
に鑑み、ショートチャネル特性を改善し、素子の駆動電
流を増加しつつ、例えば、高集積DRAM素子の製造に
も適用し得る半導体素子の製造方法を提供することを目
的とする。
の発明は、第1領域及び第2領域を有した半導体基板上
にゲート絶縁膜を形成する工程と、該半導体基板上の第
1領域及び第2領域上に第1及び第2ゲート電極を夫々
形成する工程と、前記第1ゲート電極基端部近傍の半導
体基板の第1領域に第1導電形の低濃度不純物領域を形
成する工程と、前記第2ゲート電極基端部近傍の半導体
基板の第2領域に第2導電形の低濃度不純物領域を形成
する工程と、前記第1及び第2ゲート電極が形成された
半導体基板上に第1絶縁膜を形成する工程と、該第1絶
縁膜上に第2絶縁膜を形成する工程と、前記第1領域の
第2絶縁膜を除去する工程と、前記第1領域の第1絶縁
膜を異方性食刻により食刻し、前記第1ゲート電極の側
面に第1側壁スペースを形成する工程と、該第1側壁ス
ペースが形成された第1ゲート電極基端部近傍の半導体
基板の第1領域に第1導電形の高濃度不純物領域を形成
する工程と、前記第2領域の第1絶縁膜及び第2絶縁膜
を異方性食刻により食刻し、前記第2ゲート電極の側面
に第1絶縁膜及び第2絶縁膜からなる第2側壁スペース
を形成する工程と、該第2側壁スペースが形成された第
2ゲート電極基端部近傍の半導体基板の第2領域に第2
導電形の高濃度不純物領域を形成する工程と、を順次行
う半導体素子の製造方法とした。
電極が形成された半導体基板上に第1絶縁膜及び第2絶
縁膜を形成した後、第1領域においては、第2絶縁膜を
除去し、第1絶縁膜に異方性食刻を施すことで第1側壁
スペースを形成し、一方、第2領域においては、第1絶
縁膜及び第2絶縁膜に異方性食刻を施すことで第2側壁
スペースが形成される。即ち、第1側壁スペースは第1
絶縁膜からなり、第2側壁スペースは第1絶縁膜及び第
2絶縁膜からなるので、第2側壁スペースの厚さが第1
側壁スペースの厚さより厚くなり、半導体素子のショー
トチャネル特性が改善される。
酸化膜、前記第2絶縁膜は窒化膜によりなる構成とし
た。かかる構成によれば、第1絶縁膜及び第2絶縁膜
は、湿式食刻に選択比の優れた酸化膜及び窒化膜により
構成されるので、第1領域又は第2領域の側壁スペース
の形成が選択的に行い得る。
窒化膜、前記第2絶縁膜は酸化膜によりなる構成とし
た。かかる構成によれば、第1絶縁膜及び第2絶縁膜
は、湿式食刻に選択比の優れた窒化膜及び酸化膜により
構成されるので、第1領域又は第2領域の側壁スペース
の形成が選択的に行い得る。
N形不純物で、第2導電形はP形不純物である構成とし
た。かかる構成によれば、N形不純物により第1導電体
が構成され、P形不純物により第2導電体が構成される
ので、半導体素子のチャネル特性が効率的に改善され
る。
ースを形成する工程を、前記第1絶縁膜及び第2絶縁膜
を形成した後、該第2絶縁膜上に感光膜を形成する工程
と、前記第1領域の感光膜を除去した後、感光膜をマス
クとして前記第1絶縁膜及び第2絶縁膜を異方性食刻す
る工程と、を含んで構成した。かかる構成によれば、第
1側壁スペースは、第1領域における感光膜を除去した
後、第1絶縁膜及び第2絶縁膜に異方性食刻を施して形
成されるので、感光膜が残っている第2領域は食刻され
ず、食刻処理工程が簡単になる。
ースを形成する工程を、前記第1及び第2領域の第2絶
縁膜上に感光膜を形成する工程と、該第2領域の感光膜
を除去した後、該感光膜をマスクとして第2絶縁膜を異
方性食刻して第2ゲート電極側面の第1絶縁膜上に第2
絶縁膜側壁スペースを形成し、前記感光膜と第2絶縁膜
とをマスクとして前記第1絶縁膜を異方性食刻して第2
ゲート電極の側面と第2絶縁膜側壁スペースとの間に第
1絶縁膜側壁スペースを形成する工程と、を含んで構成
した。
は、第2領域における感光膜を除去した後、第2絶縁膜
に異方性食刻を施して第1絶縁膜上に第2絶縁側壁スペ
ースを形成し、さらに、第1絶縁膜に異方性食刻を施し
て第1絶縁膜側壁スペースを形成することで形成される
ので、感光膜が残っている第1領域は食刻されず、食刻
処理工程が簡単になる。
て説明する。本発明に係る半導体素子の製造方法におい
ては、図1(A)に示すように、半導体基板11上に酸
化膜のゲート絶縁膜12を形成し、該ゲート絶縁膜12
上にポリシリコンを蒸着した後、半導体基板11上の第
1領域のnMOS領域及び第2領域のpMOS領域に写
真食刻法を施してポリシリコンゲート13a,13bの
パターンを夫々形成する。次いで、第1領域を区分した
後、イオン注入を行って半導体基板11内に第1導電形
のn- 低濃度不純物領域としてLDD(Lightly Doped
Drain )領域14aを形成し、同様に、第2領域を区
分した後、イオン注入を行って半導体基板11内に第2
導電形のp- 低濃度不純物領域としてLDD領域14b
を形成する。次いで、前記第1領域及び第2領域が形成
された半導体基板11上に酸化膜の第1絶縁膜15を化
学気相蒸着法により蒸着し、その後、該第1絶縁膜15
上に窒化膜の第2絶縁膜16を化学気相蒸着法により蒸
着する。この場合、酸化膜及び窒化膜を順次蒸着して第
2絶縁膜を形成することもできる。なお、第1絶縁膜1
5を窒化膜、第2絶縁膜を酸化膜としてもよい。
2絶縁膜16上に感光膜(図示せず)をコーティング
し、前記第1領域を区分し写真食刻法を施して第1領域
をオープンさせた後、前記感光膜をマスクとし異方性食
刻により前記第1領域上の第2絶縁膜16を除去する。
次いで、図1(C)に示すように、前記感光膜(図示せ
ず)をマスクとして第1領域上の第1絶縁膜を異方性食
刻し、第1領域のポリシリコンゲート13aの側面に第
1側壁スペース15aを形成し、イオン注入を行って前
記半導体基板11内に第1導電形高濃度不純物領域を形
成する。その後、前記第1領域及び第2領域に感光膜
(図示せず)を再びコーティングし、第2領域をオープ
ンさせた後、前記感光膜をマスクとして異方性食刻を施
してポリシリコンゲート13の側面の第1絶縁膜15上
に第2絶縁膜側壁スペースを形成し、前記感光膜と第2
絶縁膜16とをマスクとして第1絶縁膜15を異方性食
刻し、ポリシリコンゲート13の側面と第2絶縁膜側壁
スペースとの間に第1絶縁膜側壁スペースを形成する。
その結果、二重構造の絶縁膜側壁スペース20が形成さ
れる。その後、イオン注入を行って前記半導体基板11
上に第2導電形高濃度不純物領域を形成する。この場
合、前記側壁スペース20は酸化膜/窒化膜/酸化膜の
順番に順次蒸着して形成することもできる。
側壁スペースを形成するために、CVD窒化膜又はCV
D窒化膜/酸化膜を順次蒸着した後、写真食刻法を追加
して施す。その結果、窒化膜(Si3 N4 )蒸着工程を
追加するだけで、従来の半導体素子の製造方法を次世代
高集積DRAMに適用する時に発生する諸問題点が解決
され、且つ、pMOS素子の特性を改善するために、p
MOS素子の側壁スペースの厚さをnMOS素子の側壁
スペースの厚さよりも500〜1000Å程度厚くする
ことができる。
の製造方法をDRAM素子の製造に適用したときのセル
トランジスタの構造を示し、隣接するセルトランジスタ
領域で夫々の側壁スペース15a、20が離れているた
め、イオン注入及び自己整合コンタクト形成が可能で、
次世代素子の256MBのDRAM製造工程も可能とな
る。
び窒化膜層を用いて二重のスペースを形成してpMOS
領域のみに残し、nMOS領域の窒化膜は除去した後、
乾式食刻を施してpMOS領域のみに選択的に厚いスペ
ースを形成しているので、従来のDRMA工程に適用す
る場合であっても、セルトランジスタが相互接触せずに
イオン注入を行い得るという効果がある。
明によれば、半導体素子のショートチャネル特性を改善
し、素子の駆動電流を増加することができる。従って、
次世代高集積DRAMの製造にも適用が可能となる。請
求項2又は請求項3記載の発明によれば、第1領域又は
第2領域の側壁スペースの形成を選択的に行うことがで
きる。
のチャネル特性を効率的に改善することができる。請求
項5又は請求項6記載の発明によれば、食刻処理工程を
簡単にすることができる。
(A)は第1絶縁膜及び第2絶縁膜の形成までの工程
図、(B)は第1領域の第2絶縁膜の除去までの工程
図、(C)は側壁スペースの形成完了までの工程図であ
る。
M素子の製造方法に適用した状態を示した図である。
である。
の製造方法に適用した状態を示した図である。
Claims (6)
- 【請求項1】第1領域及び第2領域を有した半導体基板
(11)上にゲート絶縁膜(12)を形成する工程と、 該半導体基板(11)上の第1領域及び第2領域上に第
1及び第2ゲート電極(13a、13b)を夫々形成す
る工程と、 前記第1ゲート電極(13a)基端部近傍の半導体基板
の第1領域に第1導電形の低濃度不純物領域を形成する
工程と、 前記第2ゲート電極(13b)基端部近傍の半導体基板
の第2領域に第2導電形の低濃度不純物領域を形成する
工程と、 前記第1及び第2ゲート電極(13a、13b)が形成
された半導体基板(11)上に第1絶縁膜(15)を形
成する工程と、 該第1絶縁膜(15)上に第2絶縁膜(16)を形成す
る工程と、 前記第1領域の第2絶縁膜(16)を除去する工程と、 前記第1領域の第1絶縁膜(15)を異方性食刻により
食刻し、前記第1ゲート電極(13a)の側面に第1側
壁スペース(15a)を形成する工程と、 該第1側壁スペース(15a)が形成された第1ゲート
電極(13a)基端部近傍の半導体基板の第1領域に第
1導電形の高濃度不純物領域(14a)を形成する工程
と、 前記第2領域の第1絶縁膜(15)及び第2絶縁膜(1
6)を異方性食刻により食刻し、前記第2ゲート電極
(13b)の側面に第1絶縁膜(15)及び第2絶縁膜
(16)からなる第2側壁スペース(20)を形成する
工程と、 該第2側壁スペース(20)が形成された第2ゲート電
極(13b)基端部近傍の半導体基板の第2領域に第2
導電形の高濃度不純物領域(14b)を形成する工程
と、 を順次行うことを特徴とする半導体素子の製造方法。 - 【請求項2】前記第1絶縁膜(15)は酸化膜、前記第
2絶縁膜(16)は窒化膜によりなることを特徴とする
請求項1記載の半導体素子の製造方法。 - 【請求項3】前記第1絶縁膜(15)は窒化膜、前記第
2絶縁膜(16)は酸化膜によりなることを特徴とする
請求項1記載の半導体素子の製造方法。 - 【請求項4】前記第1導電形はN形不純物で、第2導電
形はP形不純物であることを特徴とする請求項1〜3の
いずれか1つに記載の半導体素子の製造方法。 - 【請求項5】前記第1側壁スペース(15a)を形成す
る工程は、前記第1絶縁膜(15)及び第2絶縁膜(1
6)を形成した後、該第2絶縁膜(16)上に感光膜を
形成する工程と、前記第1領域の感光膜を除去した後、
感光膜をマスクとして前記第1絶縁膜(15)及び第2
絶縁膜(16)を異方性食刻する工程と、を含んで構成
されることを特徴とする請求項1〜4のいずれか1つに
記載の半導体素子の製造方法。 - 【請求項6】前記第2側壁スペース(20)を形成する
工程は、前記第1及び第2領域の第2絶縁膜(16)上
に感光膜を形成する工程と、該第2領域の感光膜を除去
した後、該感光膜をマスクとして第2絶縁膜(16)を
異方性食刻して第2ゲート電極(13b)側面の第1絶
縁膜(15)上に第2絶縁膜側壁スペースを形成し、前
記感光膜と第2絶縁膜(16)とをマスクとして前記第
1絶縁膜(15)を異方性食刻して第2ゲート電極(1
3b)の側面と第2絶縁膜側壁スペースとの間に第1絶
縁膜側壁スペースを形成する工程と、を含んで構成され
ることを特徴とする請求項1〜5のいずれか1つに記載
の半導体素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR67325/1995 | 1995-12-29 | ||
KR1019950067325A KR100214468B1 (ko) | 1995-12-29 | 1995-12-29 | 씨모스 소자 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09283760A true JPH09283760A (ja) | 1997-10-31 |
JP3008180B2 JP3008180B2 (ja) | 2000-02-14 |
Family
ID=19447653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8348077A Expired - Fee Related JP3008180B2 (ja) | 1995-12-29 | 1996-12-26 | 半導体素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5696012A (ja) |
JP (1) | JP3008180B2 (ja) |
KR (1) | KR100214468B1 (ja) |
DE (1) | DE19654738B4 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279746B2 (en) | 2003-06-30 | 2007-10-09 | International Business Machines Corporation | High performance CMOS device structures and method of manufacture |
JP2009033024A (ja) * | 2007-07-30 | 2009-02-12 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2011077606A1 (ja) * | 2009-12-21 | 2011-06-30 | パナソニック株式会社 | 半導体装置とその製造方法 |
JP2012178582A (ja) * | 2001-07-17 | 2012-09-13 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3256084B2 (ja) | 1994-05-26 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 半導体集積回路およびその作製方法 |
US5933730A (en) * | 1997-03-07 | 1999-08-03 | Advanced Micro Devices, Inc. | Method of spacer formation and source protection after self-aligned source is formed and a device provided by such a method |
US6376879B2 (en) * | 1998-06-08 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device having MISFETs |
JP2000150873A (ja) * | 1998-11-12 | 2000-05-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6235598B1 (en) | 1998-11-13 | 2001-05-22 | Intel Corporation | Method of using thick first spacers to improve salicide resistance on polysilicon gates |
JP2002530867A (ja) * | 1998-11-13 | 2002-09-17 | インテル・コーポレーション | 多結晶シリコン・ゲート上のサリサイドの抵抗を改善するための方法およびデバイス |
KR100307559B1 (ko) * | 1998-12-30 | 2002-03-08 | 박종섭 | 반도체소자의 트랜지스터 형성방법 |
US6251762B1 (en) | 1999-12-09 | 2001-06-26 | Intel Corporation | Method and device for improved salicide resistance on polysilicon gates |
KR20020007848A (ko) * | 2000-07-19 | 2002-01-29 | 박종섭 | 반도체 소자 및 그의 제조 방법 |
JP2002141420A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US6730556B2 (en) * | 2001-12-12 | 2004-05-04 | Texas Instruments Incorporated | Complementary transistors with controlled drain extension overlap |
US6506642B1 (en) * | 2001-12-19 | 2003-01-14 | Advanced Micro Devices, Inc. | Removable spacer technique |
DE10221884A1 (de) | 2002-05-16 | 2003-11-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung |
US6696334B1 (en) * | 2002-09-30 | 2004-02-24 | Advanced Micro Devices, Inc. | Method for formation of a differential offset spacer |
US6864135B2 (en) * | 2002-10-31 | 2005-03-08 | Freescale Semiconductor, Inc. | Semiconductor fabrication process using transistor spacers of differing widths |
US6946709B2 (en) * | 2003-12-02 | 2005-09-20 | International Business Machines Corporation | Complementary transistors having different source and drain extension spacing controlled by different spacer sizes |
US7402207B1 (en) | 2004-05-05 | 2008-07-22 | Advanced Micro Devices, Inc. | Method and apparatus for controlling the thickness of a selective epitaxial growth layer |
US7456062B1 (en) | 2004-10-20 | 2008-11-25 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
US7402485B1 (en) | 2004-10-20 | 2008-07-22 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
US7241700B1 (en) | 2004-10-20 | 2007-07-10 | Advanced Micro Devices, Inc. | Methods for post offset spacer clean for improved selective epitaxy silicon growth |
DE102004057809B4 (de) * | 2004-11-30 | 2007-01-04 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung von Seitenwandabstandselementen |
KR100882930B1 (ko) | 2004-12-17 | 2009-02-10 | 삼성전자주식회사 | 소오스 및 드레인 영역들을 갖는 씨모스 반도체 소자들 및 그 제조방법들 |
US7429775B1 (en) | 2005-03-31 | 2008-09-30 | Xilinx, Inc. | Method of fabricating strain-silicon CMOS |
KR100739246B1 (ko) | 2005-04-11 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 소자의 소스/드레인영역 형성방법 |
KR100674970B1 (ko) * | 2005-04-21 | 2007-01-26 | 삼성전자주식회사 | 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법 |
US20060252191A1 (en) * | 2005-05-03 | 2006-11-09 | Advanced Micro Devices, Inc. | Methodology for deposition of doped SEG for raised source/drain regions |
US7341906B2 (en) * | 2005-05-19 | 2008-03-11 | Micron Technology, Inc. | Method of manufacturing sidewall spacers on a memory device, and device comprising same |
US7423283B1 (en) | 2005-06-07 | 2008-09-09 | Xilinx, Inc. | Strain-silicon CMOS using etch-stop layer and method of manufacture |
US20060281271A1 (en) * | 2005-06-13 | 2006-12-14 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device having an epitaxial layer and device thereof |
US7553732B1 (en) | 2005-06-13 | 2009-06-30 | Advanced Micro Devices, Inc. | Integration scheme for constrained SEG growth on poly during raised S/D processing |
US7655991B1 (en) * | 2005-09-08 | 2010-02-02 | Xilinx, Inc. | CMOS device with stressed sidewall spacers |
US7572705B1 (en) * | 2005-09-21 | 2009-08-11 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing a semiconductor device |
US7936006B1 (en) | 2005-10-06 | 2011-05-03 | Xilinx, Inc. | Semiconductor device with backfilled isolation |
US7687861B2 (en) * | 2005-10-12 | 2010-03-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicided regions for NMOS and PMOS devices |
JP5040286B2 (ja) * | 2006-12-13 | 2012-10-03 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
US9188980B2 (en) * | 2008-09-11 | 2015-11-17 | Deere & Company | Vehicle with high integrity perception system |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461254A (ja) * | 1990-06-25 | 1992-02-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4577391A (en) * | 1984-07-27 | 1986-03-25 | Monolithic Memories, Inc. | Method of manufacturing CMOS devices |
US4757026A (en) * | 1986-11-04 | 1988-07-12 | Intel Corporation | Source drain doping technique |
JP2559397B2 (ja) * | 1987-03-16 | 1996-12-04 | 株式会社日立製作所 | 半導体集積回路装置及びその製造方法 |
US4818714A (en) * | 1987-12-02 | 1989-04-04 | Advanced Micro Devices, Inc. | Method of making a high performance MOS device having LDD regions with graded junctions |
US4949136A (en) * | 1988-06-09 | 1990-08-14 | University Of Connecticut | Submicron lightly doped field effect transistors |
KR950000141B1 (ko) * | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
KR940005802B1 (ko) * | 1991-07-09 | 1994-06-23 | 삼성전자 주식회사 | Cmos 반도체장치 및 그 제조방법 |
JPH05110003A (ja) * | 1991-10-16 | 1993-04-30 | Nec Corp | 半導体集積回路装置およびその製造方法 |
US5460993A (en) * | 1995-04-03 | 1995-10-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of making NMOS and PMOS LDD transistors utilizing thinned sidewall spacers |
US5518945A (en) * | 1995-05-05 | 1996-05-21 | International Business Machines Corporation | Method of making a diffused lightly doped drain device with built in etch stop |
US5654212A (en) * | 1995-06-30 | 1997-08-05 | Winbond Electronics Corp. | Method for making a variable length LDD spacer structure |
-
1995
- 1995-12-29 KR KR1019950067325A patent/KR100214468B1/ko not_active IP Right Cessation
-
1996
- 1996-12-24 US US08/772,851 patent/US5696012A/en not_active Expired - Lifetime
- 1996-12-26 JP JP8348077A patent/JP3008180B2/ja not_active Expired - Fee Related
- 1996-12-30 DE DE19654738A patent/DE19654738B4/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0461254A (ja) * | 1990-06-25 | 1992-02-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012178582A (ja) * | 2001-07-17 | 2012-09-13 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
US7279746B2 (en) | 2003-06-30 | 2007-10-09 | International Business Machines Corporation | High performance CMOS device structures and method of manufacture |
US7436029B2 (en) | 2003-06-30 | 2008-10-14 | International Business Machines Corporation | High performance CMOS device structures and method of manufacture |
JP2009033024A (ja) * | 2007-07-30 | 2009-02-12 | Toshiba Corp | 半導体装置及びその製造方法 |
WO2011077606A1 (ja) * | 2009-12-21 | 2011-06-30 | パナソニック株式会社 | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE19654738B4 (de) | 2004-11-11 |
KR100214468B1 (ko) | 1999-08-02 |
DE19654738A1 (de) | 1997-07-03 |
KR970053066A (ko) | 1997-07-29 |
JP3008180B2 (ja) | 2000-02-14 |
US5696012A (en) | 1997-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3008180B2 (ja) | 半導体素子の製造方法 | |
US6548357B2 (en) | Modified gate processing for optimized definition of array and logic devices on same chip | |
US5405806A (en) | Method for forming a metal silicide interconnect in an integrated circuit | |
US5604159A (en) | Method of making a contact structure | |
US6753235B2 (en) | Method of manufacturing CMOS thin film transistor | |
JPH1012847A (ja) | 半導体デバイスの製造方法 | |
US7358575B2 (en) | Method of fabricating SRAM device | |
US6882017B2 (en) | Field effect transistors and integrated circuitry | |
US5998254A (en) | Method for creating a conductive connection between at least two zones of a first conductivity type | |
KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
US20020013016A1 (en) | Method for fabricating semiconductor device | |
KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
US6169006B1 (en) | Semiconductor device having grown oxide spacers and method of manufacture thereof | |
US20030001205A1 (en) | Transistor of semiconductor device and method of manufacturing the same | |
KR100373709B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JPH1197529A (ja) | 半導体装置の製造方法 | |
US6239478B1 (en) | Semiconductor structure for a MOS transistor | |
KR100486120B1 (ko) | Mos 트랜지스터의 형성 방법 | |
US6521517B1 (en) | Method of fabricating a gate electrode using a second conductive layer as a mask in the formation of an insulating layer by oxidation of a first conductive layer | |
JPH0897414A (ja) | 半導体装置 | |
JP3161367B2 (ja) | 半導体装置およびその製造方法 | |
KR100287872B1 (ko) | 반도체 소자의 제조방법 | |
JP2002368007A (ja) | 金属酸化膜半導体製造方法 | |
JPH05343419A (ja) | 半導体装置 | |
US20060040481A1 (en) | Methods and structures for preventing gate salicidation and for forming source and drain salicidation and for forming semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071203 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 14 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |